KR100239790B1 - 액정표시장치의 게이트 구동회로 - Google Patents

액정표시장치의 게이트 구동회로 Download PDF

Info

Publication number
KR100239790B1
KR100239790B1 KR1019970060679A KR19970060679A KR100239790B1 KR 100239790 B1 KR100239790 B1 KR 100239790B1 KR 1019970060679 A KR1019970060679 A KR 1019970060679A KR 19970060679 A KR19970060679 A KR 19970060679A KR 100239790 B1 KR100239790 B1 KR 100239790B1
Authority
KR
South Korea
Prior art keywords
output
unit
buffer
signal
output signal
Prior art date
Application number
KR1019970060679A
Other languages
English (en)
Other versions
KR19990040333A (ko
Inventor
김언영
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970060679A priority Critical patent/KR100239790B1/ko
Publication of KR19990040333A publication Critical patent/KR19990040333A/ko
Application granted granted Critical
Publication of KR100239790B1 publication Critical patent/KR100239790B1/ko

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치의 게이트 구동회로에 관한 것으로, 클럭신호와 쉬프트 방향 제어신호, 제 1, 제 2 및 제 3 출력 인이에블 신호가 입력되는 2m개의 단위 쉬프트 레지스터로 구성되고, 상기 2m개의 단위 쉬프트 레지스터의 각 3n+1번째 단위 쉬프트 레지스터에는 상기 제 1 출력 인에이블 신호가 입력되며, 3n+2번째 단위 쉬프트 레지스터에는 상기 제 2 출력 인에이블 신호가 입력되고, 3n번째 단위 쉬프트 레지스터에는 상기 제 3 출력 인에이블 신호가 입력되며, 상기 쉬프트 방향 제어신호에 의해 쉬프트 방향이 결정되어 순차적인 쉬프트 동작이 이루어지고, 상기 쉬프트 동작에 의해 활성화된 x번째 단위 쉬프트 레지스터에서 x번째 쉬프트 레지스터 출력신호가 출력되는 쉬프트 레지스터부와; 제 4 출력 인에이블 신호가 각각 입력되는 m개의 단위 디멀티플렉서로 구성되고, 상기 m개의 단위 디멀티플렉서의 x번째 단위 멀티플렉서에는 상기 2m개의 쉬프트 레지스터 출력신호의 y번째 쉬프트 레지스터 출력신호와 m+y번째 쉬프트 레지스터 출력신호가 각각 입력되고, 상기 제 4 출력 인에이블 신호의 논리값이 0이면 상기 y번째 쉬프트 레지스터 출력신호가 y번째 디멀티플렉서 출력신호로서 출력되며, 상기 제 4 출력 인에이블 신호의 논리값이 1이면 상기 m+y번째 쉬프트 레지스터 출력신호가 y번째 디멀티플렉서 출력신호로서 출력되는 디멀티플렉서부와; m개의 단위 레벨 쉬프터로 구성되고, 상기 m개의 단위 레벨 쉬프터의 y번째 단위 레벨 쉬프터에는 상기 m개의 디멀티플렉서 출력신호의 y번째 디멀티플렉서 출력신호가 입력되며, 상기 y번째 단위 레벨 쉬프터에서 y번째 레벨 쉬프터 출력신호와 m+y번째 레벨 쉬프터 출력신호가 출력되는 레벨 쉬프터부와; 상기 제 4 출력 인에이블 신호와 상기 반전된 제 4 출력 인에이블 신호가 입력되고, 상기 제 4 출력 인에이블 신호의 논리값이 1이면 액정구동용 부전압이 출력되고 상기 제 4 출력 인에이블 신호의 논리값이 0이면 액정구동용 정전압이 출력되는 제 1 선택부와, 상기 제 4 출력 인에이블 신호의 논리값이 0이면 상기 액정구동용 부전압이 출력되고 상기 제 4 출력 인에이블 신호의 논리값이 1이면 상기 액정구동용 정전압이 출력되는 제 2 선택부와, 상기 2m개의 단위 버퍼의 상위 m개의 단위 버퍼가 제 1 버퍼 그룹을 형성하고 나머지 하위 m개의 단위 버퍼가 제 2 버퍼 그룹을 형성하며 상기 제 1 버퍼 그룹과 상기 제 2 버퍼 그룹을 형성하는 상기 2m개의 단위 버퍼의 x번째 단위 버퍼는 상기 2m개의 반전된 레벨 쉬프터 출력신호의 반전된 x번째 레벨 쉬프터 출력신호의 논리값에 따라 온·오프 제어되고 상기 제 1 버퍼 그룹을 형성하는 단위 버퍼에서는 상기 반전된 y번째 레벨 쉬프터 출력신호의 논리값이 1일 때 상기 액정구동용 부전압이 y번째 버퍼 출력신호로서 출력되며 상기 반전된 y번째 레벨 쉬프터 출력신호의 논리값이 0일 때 상기 제 1 선택부에서 출력되는 액정구동용 정전압 또는 액정구동용 부전압이 y번째 버퍼 출력신호로서 출력되고 상기 제 2 버퍼 그룹을 형성하는 단위 버퍼에서는 상기 반전된 m+y번째 레벨 쉬프터 출력신호의 논리값이 1일 때 상기 액정구동용 부전압이 m+y번째 버퍼 출력신호로서 출력되고 상기 반전된 m+y번째 레벨 쉬프터 출력신호의 논리값이 0일 때 상기 제 2 선택부에서 출력되는 액정구동용 정전압 또는 액정구동용 부전압이 m+y번째 버퍼 출력신호로서 출력되는 2m개의 단위 버퍼로 구성되는 버퍼부를 포함하여 이루어져서, 액정표시장치의 게이트 구동회로에서 구동 채널의 수보다 적은 수의 레벨 쉬프터를 구비함으로써 회로의 레벨 쉬프터가 차지하는 레이아웃 면적을 줄이고, 이와 더불어 전력소비를 감소시키는 효과를 제공한다.

Description

액정표시장치의 게이트 구동회로
본 발명은 액정표시장치(LCD ; Liquid Crystal Display)의 게이트 구동회로에 관한 것으로, 특히 적은 수의 레벨 쉬프터로 구현하여 레이아웃 면적과 소비전력이 감소하도록 한 액정표시장치의 게이트 구동회로에 관한 것이다.
일반적으로 액정표시장치는 CRT를 대체할 수 있는 디스플레이 장치로서, 그 두께가 CRT에 비해 매우 얇은 것이 가장 큰 특징이다. 이와 같이 얇은 두께의 디스플레이 장치를 구현하는 것이 가능한 것은 액정표시장치에서는 CRT의 주사선 방식을 사용하지 않기 때문이다. 대신 액정표시장치에서는 명칭에서 알 수 있듯이 다수개의 단위 픽셀이 매트릭스 형태로 배열된 다수개의 단위 액정 셀을 스위칭 소자인 모스 트랜지스터를 이용하여 온·오프 제어함으로써 화상이 출력되도록 한다.
다수개의 단위 액정 셀이 매트릭스 형태로 배열되어 있기 때문에 이를 컬럼(column;모스 트랜지스터의 소스)과 로우(row;모스 트랜지스터의 게이트)로 나누어 제어한다. 일반적으로 컬럼 즉 모스 트랜지스터의 소스에는 화상 데이타가 입력되고, 로우 즉 게이트에는 온·오프 제어신호가 입력된다. 따라서 모스 트랜지스터의 소스에 화상 데이타가 입력된 상태에서 게이트를 턴 온시키면 모스 트랜지스터의 소스-드레인 전압이 액정 셀을 구동하여 소정의 단위 화상 신호가 발생하는 것이다. 모스 트랜지스터의 소스에 화상 데이타가 입력되는 동작을 제어하는 회로를 소스 구동회로라 하고, 게이트의 온·오프 동작을 제어하는 회로를 게이트 구동회로라 한다.
이와 같은 종래의 액정표시장치의 게이트 구동회로의 블록도를 도 1에 나타내었다. 도 1에서 알 수 있듯이, 종래의 액정표시장치의 게이트 구동회로는 제어신호 입력부(1)와 쉬프트 레지스터부(2), 레벨 쉬프터부(3), 버퍼부(4)로 구성된다.
제어신호 입력부(1)에는 클럭신호(CPV)와 쉬프트방향 제어신호(L, /R), 출력 인이에블 신호(OE1)(OE2)(OE3), 쉬프트 인에이블 신호(STV1)(STV2)가 입력된다. 제어신호 입력부(1)는 입력된 신호들을 다음 단의 회로를 구동하는데 필요한 적정 레벨로 변환하여 출력한다.
제어신호 입력부(1)의 다음 단에는 쉬프트 레지스터부(2)가 연결된다. 쉬프트 레지스터부(2)는 154개의 단위 쉬프트 레지스터(SR1∼SR154)로 구성된다. 각각의 단위 쉬프트 레지스터(SR1∼SR154)에는 세 개의 출력 인에이블 신호(OE1∼OE3) 가운데 하나의 신호가 입력된다. 즉, 154개의 쉬프트 레지스터(SR1∼SR154) 가운데 3n+1번째(n은 0을 포함한 자연수) 쉬프트 레지스터(SR1, SR4, SR7,···SR154)에는 출력 인에이블 신호(OE1)가 입력된다. 또한 3n+2번째 쉬프트 레지스터(SR2, SR5, SR8,···SR152)에는 출력 인에이블 신호(OE2)가 입력되며, 3n번째 쉬프트 레지스터(SR3, SR6, SR9,···SR153)에는 출력 인에이블 신호(OE3)가 입력된다.
쉬프트 레지스터부(2)는 제어신호 입력부(1)에서 출력되는 쉬프트방향 제어신호(L, /R)의 논리값에 의해 쉬프트 방향이 결정된다. 쉬프트 방향이 결정되면 클럭 신호(CPV)에 동기되어 쉬프트 동작이 이루어진다.
이와 같은 쉬프트 레지스터부(2)의 쉬프트 동작에 따라 출력되는 154개의 쉬프트 레지스터 출력신호(SR_O1∼SR_O154)는 레벨 쉬프터부(3)에 입력된다. 레벨 쉬프터부(3) 역시 154개의 단위 레벨 쉬프터(LS1∼LS154)로 구성되기 때문에, 쉬프트 레지스터(SR1∼SR154)와 레벨 쉬프터(LS1∼LS154) 사이에는 일대일의 입출력 대응관계가 성립한다.
레벨 쉬프터부(3)는 일반적인 3.3볼트 또는 5볼트의 전원전압 레벨의 신호를 실제로 액정셀을 구동하는데 필요한 액정구동용 전압레벨로 변환하기 위한 회로이다. 이 액정구동용 전압 레벨은 정전압 레벨과 부전압 레벨이 각각 VCOM과 VL로 대표되며, 그 범위는 20∼30 볼트 정도이다. 따라서 쉬프트 레지스터 출력신호(SR_O1∼SR_O154)의 전압 레벨은 3.3볼트 또는 5볼트 정도이지만, 레벨 쉬프터 출력신호(LS_O1∼LS_O154)의 전압 레벨은 20∼30볼트 정도이다.
레벨 쉬프터부(3)에서 출력되는 154개의 레벨 쉬프터 출력신호(LS_O1∼LS_O154)는 버퍼부(4)에 입력된다. 버퍼부(4)도 154개의 단위 버퍼(BF1∼BF154)로 구성되기 때문에, 레벨 쉬프터부(3)와 버퍼부(4) 사이에도 일대일의 입출력 대응관계가 성립한다. 버퍼부(4)에서 출력되는 154개의 버퍼 출력신호(OUT1∼OUT154)가 액정 셀에 연결된 스위칭 소자인 모스 트랜지스터의 게이트를 구동한다.
이와 같은 종래의 게이트 구동회로에서 레벨 쉬프터부(3)를 구성하는 단위 레벨 쉬프터(LS1∼LS154)의 수는 레벨 쉬프터부(3)입력 측에 연결된 쉬프터 레지스터부(2)의 쉬프트 레지스터 출력 신호(SR_O1∼SR_O154)의 수에 의해 결정된다. 즉, 레벨 쉬프터부(3)의 역할이 쉬프트 레지스터 출력신호(SR_O1∼SR_O154)의 레벨을 쉬프팅하는 것이기 때문에 단위 레벨 쉬프터 역시 쉬프트 레지스터 출력신호(SR_O1∼SR_O154)와 같은 수량이 구비되어야만 하는 것이다.
그러나 승압 회로인 레벨 쉬프터를 구현하기 위해서는 실제로 많은 단수의 승압수단이 필요하기 때문에 게이트 구동회로의 채널 수(구동해야 할 스위칭소자의 수)가 증가함으로써 레벨 쉬프터의 수도 증가하여, 결과적으로 게이트 구동회로의 레이아웃이 매우 증가하는 원인이 된다.
따라서 본 발명은 액정표시장치의 게이트 구동회로에서 구동 채널의 수보다 적은 수의 레벨 쉬프터를 구비하여 회로의 레벨 쉬프터가 차지하는 레이아웃 면적을 줄이고, 이와 더불어 전력소비를 감소시키는 액정구동회로의 게이트 구동회로를 제공하는데 그 목적이 있다.
도 1은 종래의 액정표시장치의 게이트 구동회로를 나타낸 블록도.
도 2는 본 발명에 따른 액정표시장치의 게이트 구동회로를 나타낸 블록도.
도 3은 도 2에 나타낸 게이트 구동회로의 디멀티플렉서부를 나타낸 회로도.
도 4는 도 2에 나타낸 게이트 구동회로의 레벨 쉬프터부를 나타낸 블록도.
도 5는 쉬프트 레지스터 출력신호와 레벨 쉬프터 출력신호의 관계를 나타낸 타이밍도.
도 6은 도 2에 나타낸 게이트 구동회로의 버퍼부를 나타낸 회로도.
도 7은 레벨 쉬프터 출력신호와 버퍼 출력신호의 관계를 나타낸 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 제어신호 입력부 2 : 쉬프트 레지스터부
3, 6 : 레벨 쉬프터부 4, 7 : 버퍼부
5 : 디멀티플렉서부 SR : 단위 쉬프트 레지스터
LS : 단위 레벨 쉬프터 BF : 단위 버퍼
SR_O : 쉬프트 레지스터 출력신호 LS_O : 레벨 쉬프터 출력신호
DX_O : 디멀티플렉서 출력신호 OUT : 버퍼 출력신호
Q1∼Q22 : 모스 트랜지스터
이와 같은 목적의 본 발명은 클럭신호와 쉬프트 방향 제어신호, 제 1, 제 2 및 제 3 출력 인이에블 신호가 입력되는 2m개의 단위 쉬프트 레지스터로 구성되고, 상기 2m개의 단위 쉬프트 레지스터의 각 3n+1번째 단위 쉬프트 레지스터에는 상기 제 1 출력 인에이블 신호가 입력되며, 3n+2번째 단위 쉬프트 레지스터에는 상기 제 2 출력 인에이블 신호가 입력되고, 3n번째 단위 쉬프트 레지스터에는 상기 제 3 출력 인에이블 신호가 입력되며, 상기 쉬프트 방향 제어신호에 의해 쉬프트 방향이 결정되어 순차적인 쉬프트 동작이 이루어지고, 상기 쉬프트 동작에 의해 활성화된 x번째 단위 쉬프트 레지스터에서 x번째 쉬프트 레지스터 출력신호가 출력되는 쉬프트 레지스터부와;
제 4 출력 인에이블 신호가 각각 입력되는 m개의 단위 디멀티플렉서로 구성되고, 상기 m개의 단위 디멀티플렉서의 x번째 단위 멀티플렉서에는 상기 2m개의 쉬프트 레지스터 출력신호의 y번째 쉬프트 레지스터 출력신호와 m+y번째 쉬프트 레지스터 출력신호가 각각 입력되고, 상기 제 4 출력 인에이블 신호의 논리값이 0이면 상기 y번째 쉬프트 레지스터 출력신호가 y번째 디멀티플렉서 출력신호로서 출력되며, 상기 제 4 출력 인에이블 신호의 논리값이 1이면 상기 m+y번째 쉬프트 레지스터 출력신호가 y번째 디멀티플렉서 출력신호로서 출력되는 디멀티플렉서부와;
m개의 단위 레벨 쉬프터로 구성되고, 상기 m개의 단위 레벨 쉬프터의 y번째 단위 레벨 쉬프터에는 상기 m개의 디멀티플렉서 출력신호의 y번째 디멀티플렉서 출력신호가 입력되며, 상기 y번째 단위 레벨 쉬프터에서 y번째 레벨 쉬프터 출력신호와 m+y번째 레벨 쉬프터 출력신호가 출력되는 레벨 쉬프터부와;
상기 제 4 출력 인에이블 신호와 상기 반전된 제 4 출력 인에이블 신호가 입력되고, 상기 제 4 출력 인에이블 신호의 논리값이 1이면 액정구동용 부전압이 출력되고 상기 제 4 출력 인에이블 신호의 논리값이 0이면 액정구동용 정전압이 출력되는 제 1 선택부와, 상기 제 4 출력 인에이블 신호의 논리값이 0이면 상기 액정구동용 부전압이 출력되고 상기 제 4 출력 인에이블 신호의 논리값이 1이면 상기 액정구동용 정전압이 출력되는 제 2 선택부와, 상기 2m개의 단위 버퍼의 상위 m개의 단위 버퍼가 제 1 버퍼 그룹을 형성하고 나머지 하위 m개의 단위 버퍼가 제 2 버퍼 그룹을 형성하며 상기 제 1 버퍼 그룹과 상기 제 2 버퍼 그룹을 형성하는 상기 2m개의 단위 버퍼의 x번째 단위 버퍼는 상기 2m개의 반전된 레벨 쉬프터 출력신호의 반전된 x번째 레벨 쉬프터 출력신호의 논리값에 따라 온·오프 제어되고 상기 제 1 버퍼 그룹을 형성하는 단위 버퍼에서는 상기 반전된 y번째 레벨 쉬프터 출력신호의 논리값이 1일 때 상기 액정구동용 부전압이 y번째 버퍼 출력신호로서 출력되며 상기 반전된 y번째 레벨 쉬프터 출력신호의 논리값이 0일 때 상기 제 1 선택부에서 출력되는 액정구동용 정전압 또는 액정구동용 부전압이 y번째 버퍼 출력신호로서 출력되고 상기 제 2 버퍼 그룹을 형성하는 단위 버퍼에서는 상기 반전된 m+y번째 레벨 쉬프터 출력신호의 논리값이 1일 때 상기 액정구동용 부전압이 m+y번째 버퍼 출력신호로서 출력되고 상기 반전된 m+y번째 레벨 쉬프터 출력신호의 논리값이 0일 때 상기 제 2 선택부에서 출력되는 액정구동용 정전압 또는 액정구동용 부전압이 m+y번째 버퍼 출력신호로서 출력되는 2m개의 단위 버퍼로 구성되는 버퍼부를 포함하여 이루어진다.
이와 같이 이루어진 본 발명의 바람직한 실시예를 도 2 내지 도 7을 참조하여 설명하면 다음과 같다.
먼저 도 2는 본 발명에 따른 액정표시장치의 게이트 구동회로를 나타낸 블록도이다. 도 2에 나타낸 바와 같이, 본 발명에 따른 액정표시장치의 게이트 구동회로는 제어신호 입력부(1)와 쉬프트 레지스터부(2), 디멀티플렉서부(5), 레벨 쉬프터부(6), 버퍼부(7)로 구성된다.
제어신호 입력부(1)에는 클럭신호(CPV)와 쉬프트방향 제어신호(L, /R), 출력 인이에블 신호(OE1)(OE2)(OE3), 쉬프트 인에이블 신호(STV1)(STV2)가 입력된다. 제어신호 입력부(1)는 입력된 신호들을 다음 단의 회로를 구동하는데 필요한 적정 레벨로 변환하여 출력한다.
제어신호 입력부(1)의 다음 단에는 쉬프트 레지스터부(2)가 연결된다. 쉬프트 레지스터부(2)는 154개의 단위 쉬프트 레지스터(SR1∼SR154)로 구성된다. 각각의 단위 쉬프트 레지스터(SR1∼SR154)에는 세 개의 출력 인에이블 신호(OE1∼OE3) 가운데 하나의 신호가 입력된다. 즉, 154개의 쉬프트 레지스터(SR1∼SR154) 가운데 3n+1번째 쉬프트 레지스터(SR1, SR4, SR7,···SR154)에는 출력 인에이블 신호(OE1)가 입력된다. 또한 3n+2번째 쉬프트 레지스터(SR2, SR5, SR8,···SR152)에는 출력 인에이블 신호(OE2)가 입력되며, 3n번째 쉬프트 레지스터(SR3, SR6, SR9,···SR153)에는 출력 인에이블 신호(OE3)가 입력된다. 또한 쉬프트 레지스터부(2)는 제어신호 입력부(1)에서 출력되는 쉬프트방향 제어신호(L, /R)의 논리값에 의해 쉬프트 방향이 결정된다. 쉬프트 방향이 결정되면 클럭신호(CPV)에 동기되어 쉬프트 동작이 이루어진다.
이와 같은 쉬프트 레지스터부(2)에서는 쉬프트 동작에 따라 순차적으로 154개의 쉬프트 레지스터 출력신호(SR_O1∼SR_O154)가 출력되며, 이 쉬프트 레지스터 출력신호(SR_O1∼SR_O154)는 디멀티플렉서부(5)에 입력된다. 디멀티플렉서부(5)는 77개의 단위 디멀티플렉서(DX1∼DX77)로 구성되기 때문에 하나의 단위 디멀티플렉서에는 두 개의 쉬프트 레지스터 출력신호가 입력된다. 또한 디멀티플렉서부(5)에는 또 다른 출력 인에이블 신호(EN)가 입력되는데, 이 출력 인에이블 신호(EN)는 일종의 선택신호로서, 디멀티플렉서부(5)에 입력되는 154개의 쉬프트 레지스터 출력신호(SR_O1∼SR_O154) 가운데 1/2인 77개를 선택하여 디멀티플렉서 출력신호(DX_O1∼DX_O77)로서 출력하도록 하기위한 신호이다.
77개의 디멀티플렉서 출력신호(DX_O1∼DX_O77)는 레벨 쉬프터부(6)에 입력된다. 레벨 쉬프터부(6) 역시 77개의 단위 레벨 쉬프터(LS1∼LS77)로 구성된다. 따라서 각각의 디멀티플렉서 출력신호(DX_O1∼DX_O77)는 각각의 단위 레벨 쉬프터부(6)에 일대일로 입력된다. 레벨 쉬프터부(6)는 77개의 단위 레벨 쉬프터(LS1∼LS77)로 구성되지만, 실제로 출력되는 레벨 쉬프터 출력신호(LS_O1∼LS_O154)의 수는 그 2배수인 154개이다. 즉 하나의 단위 버퍼에서 두 개의 출력신호가 발생하는 것이다.
이 154개의 레벨 쉬프터 출력신호(LS_O1∼LS_O154)는 버퍼부(7)에 입력된다. 버퍼부(7)는 154개의 단위 버퍼(BF1∼BF154)로 구성된다. 따라서 각각의 레벨 쉬프터 출력신호(LS_O1∼LS_O154)는 각각의 단위 버퍼(BF1∼BF154)에 일대일로 입력된다. 버퍼부(7)에서는 154개의 버퍼 출력신호(BF_O1∼BF_O154)가 출력되며, 이 버퍼 출력신호(BF_O1∼BF_O154)는 실제로 액정표시장치의 액정 셀들을 구동하기 위한 신호이다. 또한 버퍼부(7)에는 출력 인에이블 신호(EN)와 반전된 출력 인에이블 신호(/EN)가 입력된다. 이 출력 인에이블 신호(EN)와 반전된 출력 인에이블 신호(/EN)는 하나의 단위 레벨 쉬프터에서 출력되는 두 개의 레벨 쉬프터 출력신호를 선택적으로 출력하기 위한 신호이다.
도 3은 도 2에 나타낸 게이트 구동회로의 디멀티플렉서부를 나타낸 회로도이다. 도 3을 참조하여 본 발명에 따른 디멀티플렉서부(5)의 구성을 설명하면 다음과 같다.
첫 번째 단위 디멀티플렉서(DX1)는 피모스 트랜지스터(Q1)와 엔모스 트랜지스터(Q2)의 두 개의 모스 트랜지스터로 구성된다. 피모스 트랜지스터(Q1)와 엔모스 트랜지스터(Q2)의 각각의 게이트는 출력 인에이블 신호(EN)에 의해 온·오프 제어된다. 피모스 트랜지스터(Q1)의 드레인과 엔모스 트랜지스터(Q2)의 드레인이 상호 연결되어 출력단을 형성하며, 이 출력단으로 디멀티플렉서 출력신호(DX_O1)가 출력된다. 피모스 트랜지스터(Q1)의 소스에는 첫 번째 쉬프트 레지스터 출력신호(SR_O1)가 입력되고, 엔모스 트랜지스터(Q2)의 소스에는 78번째의 쉬프트 레지스터 출력신호(SR_O78)가 입력된다. 엔모스 트랜지스터(Q2)의 소스에 입력되는 78번째 쉬프트 레지스터 출력신호(SR_O78)는 154개의 쉬프트 레지스터 출력신호(SR_O1∼SR_O154)를 상위 그룹(SR_O1∼SR_O77)과 하위 그룹(SR_O78∼SR_O154)으로 나누었을때 각 그룹의 첫 번째 쉬프트 레지스터 출력신호이다.
두 번째 단위 디멀티플렉서(DX2)의 구성 역시 상술한 첫 번째 단위 디멀티플렉서(DX1)와 동일하다. 다만, 각 모스 트랜지스터(Q1)(Q2)의 소스에 입력되는 신호만이 다른데, 상술한 쉬프트 레지스터 출력신호(SR_O1∼SR_O154)의 상위 그룹(SR_O1∼SR_O77)과 하위 그룹(SR_O78∼SR_O154)에서 두 번째 쉬프트 레지스터 출력신호(SR_O2)(SR_O79)가 입력된다. 즉, 각 단위 디멀티플렉서(DX1∼DX77)의 피모스 트랜지스터에는 상위 그룹의 쉬프트 레지스터 출력신호(SR_O1∼SR_O77)가 입력되고, 피모스 트랜지스터의 소스에는 하위 그룹의 쉬프트 레지스터 출력신호(SR_O78∼SR_O154)가 입력되는 것이다.
이와 같은 디멀티플렉서부(5)에 입력되는 출력 인에이블 신호(EN)의 논리값에 따라 출력되는 디멀티플렉서 출력신호를 살펴보면 다음과 같다. 만약 출력 인에이블 신호(EN)가 로우 레벨이면, 각 단위 디멀티플렉서(DX1∼DX77)의 피모스 트랜지스터만이 턴 온된다. 따라서 이때에는 상위 그룹의 쉬프트 레지스터 출력신호(SR_O1∼SR_O77)가 77개의 디멀티플렉서 출력신호(DX_O1∼DX_O77)로서 출력된다. 반대로 출력 인에이블 신호(EN)가 하이 레벨이면, 각 단위 디멀티플렉서(DX1∼DX77)의 엔모스 트랜지스터만이 턴 온된다. 따라서 이때에는 하위 그룹의 쉬프트 레지스터 출력신호(SR_O78∼SR_O154)가 77개의 디멀티플렉서 출력신호(DX_O1∼DX_O77)로서 출력된다.
도 4는 도 2에 나타낸 게이트 구동회로의 레벨 쉬프터부를 나타낸 블록도이다. 도 4에서 블록으로 나타낸 각각의 단위 레벨 쉬프터(LS1∼LS77)는 입력된 디멀티플렉서 출력신호(DX_O1∼DX_O77)의 전압 레벨을 액정구동용 전압레벨로 승압시켜서 출력한다. 예를 들면, 디멀티플렉서 출력신호(DX_O1∼DX_O77)의 전압 레벨은 일반적인 논리신호 레벨인 전원전압 레벨, 즉 3.3볼트 또는 5볼트 내외이다. 그러나 레벨 쉬프터 출력신호(LS_O1∼LS_O77)의 전압 레벨은 출력단의 버퍼(좀더 근본적으로는 액정 셀)를 구동하는데 필요한 20∼30 볼트 정도이다.
각각의 단위 레벨 쉬프터에서는 두 개의 출력신호가 발생한다. 즉, 154개의 레벨 쉬프터 출력신호(LS_O1∼LS_O154)를 상위 그룹(LS_O1∼LS_O77)과 하위 그룹(LS_O78∼LS_O154)으로 구분하였을 때, 첫 번째 단위 레벨 쉬프터(LS1)에서는 상위 그룹의 첫 번째 레벨 쉬프터 출력신호(LS_O1)와 하위 그룹의 첫 번째 레벨 쉬프터 출력신호(LS_O78)가 출력되는 것이다. 이와 같은 출력관계는 나머지 단위 레벨 쉬프터(LS2∼LS77)의 경우도 마찬가지이다.
도 5는 쉬프트 레지스터 출력신호와 레벨 쉬프터 출력신호의 관계를 나타낸 타이밍도이다. 도 5에서 알 수 있듯이, 출력 인에이블 신호(EN)가 로우 레벨인 동안에는 상위 그룹의 쉬프트 레지스터 출력신호(SR_O1∼SR_O77)가 순차적으로 출력되고, 출력 인에이블 신호(EN)가 하이 레벨인 동안에는 하위 그룹의 쉬프트 레지스터 출력신호(SR_O78∼SR_O154)가 순차적으로 출력된다. 이와 같은 상위 그룹의 쉬프트 레지스터 출력신호(SR_O1∼SR_77)의 발생과 동시에 소정의 레벨 쉬프터 출력신호(LS_O1과 LS_O78과 같은 조합의)가 발생한다.
도 6은 도 2에 나타낸 게이트 구동회로의 버퍼부를 나타낸 회로도이다. 도 6을 참조하여 본 발명에 따른 버퍼부(7)의 구성을 상세히 설명하면 다음과 같다.
먼저 버퍼부(7)의 구성요소 가운데 하나인 인버터(INV1)는 일반적인 시모스 인버터의 구성을 갖는다. 다만 피모스 트랜지스터(Q7)의 소스에는 액정구동용 정전압(VCOM)이 입력되고, 엔모스 트랜지스터(Q8)의 소스에는 접지 전압인 액정구동용 부전압(VL)이 입력된다. 인버터(INV1)는 출력 인에이블 신호(EN)에 의해 제어된다. 따라서 출력 인에이블 신호(EN)가 로우 레벨이면 피모스 트랜지스터(Q7)가 턴 온되어 하이 레벨의 정전압(VCOM)이 출력되고, 출력 인에이블 신호(EN)가 하이 레벨이면 엔모스 트랜지스터(Q8)가 턴 온되어 로우 레벨의 부전압(VL)이 출력된다.
또 다른 인버터(INV2) 역시 동일한 구조를 갖는데, 단지 반전된 출력 인에이블 신호(/EN)에 의해 제어되기 때문에 인버터(INV1)와 상보의 동작이 이루어지는 것이 다르다. 즉, 반전된 출력 인에이블 신호(/EN)가 로우 레벨이면 엔모스 트랜지스터(Q9)가 턴 온되어 하이 레벨의 정전압(VCOM)이 출력되고, 반전된 출력 인에이블 신호(/EN)가 하이 레벨이면 엔모스 트랜지스터(Q10)가 턴 온되어 로우 레벨의 부전압(VL)이 출력된다.
버퍼부(7)를 구성하는 다수개의 단위 버퍼의 구성을 설명하면 다음과 같다. 먼저 첫 번째 단위 버퍼(BF1)의 경우에는 피모스 트랜지스터(Q11)와 엔모스 트랜지스터(Q12)가 직렬 연결되어 이루어진 시모스 인버터의 형태를 갖는다. 피모스 트랜지스터(Q11)의 소스에는 상술한 인버터(INV1)의 출력신호가 입력되고, 엔모스 트랜지스터(Q12)의 소스에는 액정구동용 부전압(VL)이 입력된다. 각 트랜지스터의 게이트는 반전된 레벨 쉬프터 출력신호(/LS_O1)에 의해 제어된다. 이와 같이 피모스 트랜지스터의 소스에 인버터(INV1)의 출력신호가 입력되는 단위 버퍼는 154개의 단위 버퍼(BF1∼BF154) 가운데 상위 그룹을 형성하는 77개의 단위 버퍼(BF1∼BF77)이다. 하위 그룹을 형성하는 나머지 77개의 단위 버퍼(BF78∼BF154)의 각각의 피모스 트랜지스터의 소스에는 또 다른 인버터(INV2)의 출력신호가 입력된다. 또한 도 6에서 알 수 있듯이, 각 단위 버퍼(BF1∼BF154)와 제어신호인 반전된 레벨 쉬프터 출력신호(/LS_O1∼LS_O154)는 서로 일대일의 대응관계가 성립한다. 즉, x번째 단위 버퍼(BFx)는 x번째의 반전된 레벨 쉬프터 출력신호(/LS_Ox)에 의해 제어되는 것이다.
이와 같은 버퍼부(7)의 전체적인 동작을 살펴보면 다음과 같다. 먼저 출력 인에이블 신호(EN)의 논리 레벨은 상위 그룹과 하위 그룹으로 구분된 버퍼부(7)의 출력 신호(BF_O1∼BF_O154)의 논리 레벨을 결정하는 첫 번째 원인이 된다. 만약 출력 인에이블 신호(EN)가 로우 레벨이면 인버터(INV1)에서는 하이 레벨의 정전압(VCOM)이 출력되어 상위 그룹의 단위 버퍼(BF1∼BF77)에 전달된다. 이때 인버터(INV2)에 입력되는 반전된 출력 인에이블 신호(/EN)는 하이 레벨이어서 인버터(INV2)에서는 로우 레벨의 부전압(VL)이 출력되어 하위 그룹의 단위 버퍼(BF78∼BF154)에 전달된다.
이와 같은 경우에 상위 그룹의 단위 버퍼(BF1∼BF77)에서 출력되는 버퍼 출력신호(BF_O1∼BF_O77)는 각각의 단위 버퍼(BF1∼BF77)를 제어하는 반전된 레벨 쉬프터 출력신호(/LS_O1∼/LS_O77)에 의해 결정된다. 레벨 쉬프터 출력신호가 하이 레벨이어서 반전된 레벨 쉬프터 출력신호가 로우 레벨인 경우에는 해당 단위 버퍼의 출력신호가 하이 레벨의 정전압(VCOM)이 되는 것이다. 그러나 이때 하위 그룹의 단위 버퍼(BF78∼BF154)에서 출력되는 버퍼 출력신호(BF_O78∼BF_O154)의 신호는 반전된 레벨 쉬프터 출력신호(/LS_O78∼/LS_O154)의 논리 레벨에 관계없이 로우 레벨의 부전압(VL)이 출력된다.
도 7은 레벨 쉬프터 출력신호와 버퍼 출력신호의 관계를 나타낸 타이밍도이다. 도 7에서 알 수 있듯이, 출력 인에이블 신호(EN)가 하이 레벨인 동안에는 반전된 레벨 쉬프터 출력신호가 순차적으로 로우 레벨로 된다. 이와 같이 반전된 레벨 쉬프터 출력신호가 로우 레벨로 됨과 동시에 상위 그룹의 버퍼 출력신호(BF_O1∼BF_O77)가 순차적으로 하이 레벨로 활성화되는 것이다. 하위 그룹의 버퍼 출력신호(BF_O78∼BF_O154)는 출력 인에이블 신호(EN)가 로우 레벨인 구간에서 순차적으로 출력된다. 따라서 상위 그룹의 버퍼 출력신호(BF_O1∼BF_O77)의 출력이 완료됨과 동시에 출력 인에이블 신호(EN)의 논리값이 변하여 하위 그룹의 버퍼 출력신호(BF_O78∼BF_O154)의 출력이 이루어진다.
따라서 본 발명은 액정표시장치의 게이트 구동회로에서 구동 채널의 수보다 적은 수의 레벨 쉬프터를 구비하여 회로의 레벨 쉬프터가 차지하는 레이아웃 면적을 줄이고, 이와 더불어 전력소비를 감소시키는 효과를 제공한다.

Claims (11)

  1. 액정표시장치의 게이트 구동회로에 있어서,
    클럭신호와 쉬프트 방향 제어신호, 제 1, 제 2 및 제 3 출력 인이에블 신호가 입력되는 2m개의 단위 쉬프트 레지스터로 구성되고, 상기 2m개의 단위 쉬프트 레지스터의 각 3n+1번째 단위 쉬프트 레지스터에는 상기 제 1 출력 인에이블 신호가 입력되며, 3n+2번째 단위 쉬프트 레지스터에는 상기 제 2 출력 인에이블 신호가 입력되고, 3n번째 단위 쉬프트 레지스터에는 상기 제 3 출력 인에이블 신호가 입력되며, 상기 쉬프트 방향 제어신호에 의해 쉬프트 방향이 결정되어 순차적인 쉬프트 동작이 이루어지고, 상기 쉬프트 동작에 의해 활성화된 x번째 단위 쉬프트 레지스터에서 x번째 쉬프트 레지스터 출력신호가 출력되는 쉬프트 레지스터부와;
    제 4 출력 인에이블 신호가 각각 입력되는 m개의 단위 디멀티플렉서로 구성되고, 상기 m개의 단위 디멀티플렉서의 x번째 단위 멀티플렉서에는 상기 2m개의 쉬프트 레지스터 출력신호의 y번째 쉬프트 레지스터 출력신호와 m+y번째 쉬프트 레지스터 출력신호가 각각 입력되고, 상기 제 4 출력 인에이블 신호의 논리값이 0이면 상기 y번째 쉬프트 레지스터 출력신호가 y번째 디멀티플렉서 출력신호로서 출력되며, 상기 제 4 출력 인에이블 신호의 논리값이 1이면 상기 m+y번째 쉬프트 레지스터 출력신호가 y번째 디멀티플렉서 출력신호로서 출력되는 디멀티플렉서부와;
    m개의 단위 레벨 쉬프터로 구성되고, 상기 m개의 단위 레벨 쉬프터의 y번째 단위 레벨 쉬프터에는 상기 m개의 디멀티플렉서 출력신호의 y번째 디멀티플렉서 출력신호가 입력되며, 상기 y번째 단위 레벨 쉬프터에서 y번째 레벨 쉬프터 출력신호와 m+y번째 레벨 쉬프터 출력신호가 출력되는 레벨 쉬프터부와;
    상기 제 4 출력 인에이블 신호와 상기 반전된 제 4 출력 인에이블 신호가 입력되고, 상기 제 4 출력 인에이블 신호의 논리값이 1이면 액정구동용 부전압이 출력되고 상기 제 4 출력 인에이블 신호의 논리값이 0이면 액정구동용 정전압이 출력되는 제 1 선택부와, 상기 제 4 출력 인에이블 신호의 논리값이 0이면 상기 액정구동용 부전압이 출력되고 상기 제 4 출력 인에이블 신호의 논리값이 1이면 상기 액정구동용 정전압이 출력되는 제 2 선택부와, 상기 2m개의 단위 버퍼의 상위 m개의 단위 버퍼가 제 1 버퍼 그룹을 형성하고 나머지 하위 m개의 단위 버퍼가 제 2 버퍼 그룹을 형성하며 상기 제 1 버퍼 그룹과 상기 제 2 버퍼 그룹을 형성하는 상기 2m개의 단위 버퍼의 x번째 단위 버퍼는 상기 2m개의 반전된 레벨 쉬프터 출력신호의 반전된 x번째 레벨 쉬프터 출력신호의 논리값에 따라 온·오프 제어되고 상기 제 1 버퍼 그룹을 형성하는 단위 버퍼에서는 상기 반전된 y번째 레벨 쉬프터 출력신호의 논리값이 1일 때 상기 액정구동용 부전압이 y번째 버퍼 출력신호로서 출력되며 상기 반전된 y번째 레벨 쉬프터 출력신호의 논리값이 0일 때 상기 제 1 선택부에서 출력되는 액정구동용 정전압 또는 액정구동용 부전압이 y번째 버퍼 출력신호로서 출력되고 상기 제 2 버퍼 그룹을 형성하는 단위 버퍼에서는 상기 반전된 m+y번째 레벨 쉬프터 출력신호의 논리값이 1일 때 상기 액정구동용 부전압이 m+y번째 버퍼 출력신호로서 출력되고 상기 반전된 m+y번째 레벨 쉬프터 출력신호의 논리값이 0일 때 상기 제 2 선택부에서 출력되는 액정구동용 정전압 또는 액정구동용 부전압이 m+y번째 버퍼 출력신호로서 출력되는 2m개의 단위 버퍼로 구성되는 버퍼부를 포함하는 액정표시장치의 게이트 구동회로.
  2. 청구항 1에 있어서, 상기 x는 최소값이 1이고, 최대값이 상기 쉬프트 레지스터부를 구성하는 단위 쉬프트 레지스터의 수와 동일한 범위를 갖는것이 특징인 액정표시장치의 게이트 구동회로.
  3. 청구항 1에 있어서, 상기 y는 최소값이 1이고, 최대값이 상기 x의 최대값의 1/2의 범위를 갖는것이 특징인 액정표시장치의 게이트 구동회로.
  4. 청구항 1에 있어서, 상기 m은 상기 y의 최대값과 동일한 것이 특징인 액정표시장치의 게이트 구동회로.
  5. 청구항 1에 있어서, 상기 n은 0을 포함하는 자연수인 것이 특징인 액정표시장치의 게이트 구동회로.
  6. 청구항 1에 있어서 상기 디멀티플렉서부를 구성하는 단위 디멀티플렉서는,
    제 1 피모스 트랜지스터와 제 1 엔모스 트랜지스터의 각각의 게이트에 상기 제 4 출력 인에이블 신호가 입력되고, 상기 제 1 피모스 트랜지스터의 드레인과 상기 제 1 엔모스 트랜지스터의 드레인이 상호 연결된 출력단으로 상기 디멀티플렉서 출력신호가 출력되며, 상기 제 1 피모스 트랜지스터의 소스에는 x번째의 상기 쉬프트 레지스터 출력신호가 입력되고, 상기 제 1 엔모스 트랜지스터의 소스에는 m+y번째의 상기 쉬프트 레지스터 출력신호가 입력되는 것이 특징인 액정표시장치의 게이트 구동회로.
  7. 청구항 1에 있어서 상기 레벨 쉬프터부를 구성하는 단위 레벨 쉬프터는,
    상기 디멀티플렉서 출력신호가 입력되어 소정 레벨로 변압되어 상기 m개의 디멀티플렉서 출력신호의 y번째 디멀티플렉서 출력신호 또는 m+y번째 디멀티플렉서 출력신호를 출력하는 것이 특징인 액정표시장치의 게이트 구동회로.
  8. 청구항 1에 있어서 상기 버퍼부를 구성하는 제 1 선택부는,
    각각의 게이트가 상기 제 4 출력 인에이블 신호에 의해 온·오프 제어되는 제 2 피모스 트랜지스터와 제 2 엔모스 트랜지스터가 직렬 연결되고, 상기 제 2 피모스 트랜지스터의 소스에는 상기 액정구동용 정전압이 공급되며, 상기 제 2 엔모스 트랜지스터의 소스에는 상기 액정구동용 부전압이 공급되고, 상기 제 2 피모스 트랜지스터와 상기 제 2 엔모스 트랜지스터의 각각의 드레인이 상호 연결된 출력단의 출력신호가 상기 버퍼부의 상기 제 1 그룹의 단위 버퍼에서 출력되는 m개의 상기 버퍼 출력신호 가운데 y번째 버퍼 출력신호로서 출력되는 제 1 인버터인 것이 특징인 액정표시장치의 게이트 구동회로.
  9. 청구항 1에 있어서 상기 버퍼부를 구성하는 제 2 선택부는,
    각각의 게이트가 상기 반전된 제 4 출력 인에이블 신호에 의해 온·오프 제어되는 제 3 피모스 트랜지스터와 제 3 엔모스 트랜지스터가 직렬 연결되고, 상기 제 3 피모스 트랜지스터의 소스에는 상기 액정구동용 정전압이 공급되며, 상기 제 3 엔모스 트랜지스터의 소스에는 상기 액정구동용 부전압이 공급되고, 상기 제 3 피모스 트랜지스터와 상기 제 3 엔모스 트랜지스터의 각각의 드레인이 상호 연결된 출력단의 출력신호가 상기 버퍼부의 상기 제 2 그룹의 단위 버퍼에서 출력되는 m개의 상기 버퍼 출력신호 가운데 y번째 버퍼 출력신호로서 출력되는 제 2 인버터인 것이 특징인 액정표시장치의 게이트 구동회로.
  10. 청구항 1에 있어서 상기 버퍼부의 상기 제 1 그룹를 구성하는 단위 버퍼는,
    각각의 게이트가 상기 상위 m개의 레벨 쉬프터 출력신호 가운데 y번째 레벨 쉬프터 출력신호에 의해 온·오프 제어되는 제 4 피모스 트랜지스터와 제 4 엔모스 트랜지스터가 직렬 연결되고, 상기 제 4 피모스 트랜지스터의 소스에는 상기 제 1 선택부의 출력신호가 공급되며, 상기 제 4 엔모스 트랜지스터의 소스에는 상기 액정구동용 부전압이 공급되고, 상기 제 4 피모스 트랜지스터와 상기 제 4 엔모스 트랜지스터의 각각의 드레인이 상호 연결된 출력단에서는 상기 제 1 그룹의 단위버퍼에서 출력되는 m개의 버퍼 출력신호 가운데 y번째의 버퍼 출력신호가 출력되는 제 3 인버터것이 특징인 액정표시장치의 게이트 구동회로.
  11. 청구항 1에 있어서 상기 버퍼부의 상기 제 2 그룹를 구성하는 단위 버퍼는,
    각각의 게이트가 상기 하위 m개의 레벨 쉬프터 출력신호 가운데 y번째 레벨 쉬프터 출력신호에 의해 온·오프 제어되는 제 5 피모스 트랜지스터와 제 5 엔모스 트랜지스터가 직렬 연결되고, 상기 제 5 피모스 트랜지스터의 소스에는 상기 제 2 선택부의 출력신호가 공급되며, 상기 제 5 엔모스 트랜지스터의 소스에는 상기 액정구동용 부전압이 공급되고, 상기 제 5 피모스 트랜지스터와 상기 제 5 엔모스 트랜지스터의 각각의 드레인이 상호 연결된 출력단에서는 상기 하위 m개의 버퍼 출력신호 가운데 y번째의 버퍼 출력신호가 출력되는 제 4 인버터것이 특징인 액정표시장치의 게이트 구동회로.
KR1019970060679A 1997-11-18 1997-11-18 액정표시장치의 게이트 구동회로 KR100239790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060679A KR100239790B1 (ko) 1997-11-18 1997-11-18 액정표시장치의 게이트 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060679A KR100239790B1 (ko) 1997-11-18 1997-11-18 액정표시장치의 게이트 구동회로

Publications (2)

Publication Number Publication Date
KR19990040333A KR19990040333A (ko) 1999-06-05
KR100239790B1 true KR100239790B1 (ko) 2000-01-15

Family

ID=19524941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060679A KR100239790B1 (ko) 1997-11-18 1997-11-18 액정표시장치의 게이트 구동회로

Country Status (1)

Country Link
KR (1) KR100239790B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
KR100705617B1 (ko) * 2003-03-31 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정구동장치

Also Published As

Publication number Publication date
KR19990040333A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
KR100343485B1 (ko) 전기 광학 장치
US6335721B1 (en) LCD source driver
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
US6664943B1 (en) Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
KR100367387B1 (ko) 액티브 매트릭스 디스플레이용 고밀도 컬럼 드라이버
US7463234B2 (en) Liquid crystal display and data latch circuit
US20160365050A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
EP0678845B1 (en) Multistandard active matrix display device with partitioned shift register
US20050195652A1 (en) Voltage generating circuit, data driver and display unit
US6795051B2 (en) Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit
KR101075546B1 (ko) 디스플레이 디바이스의 구동 회로
US6552710B1 (en) Driver unit for driving an active matrix LCD device in a dot reversible driving scheme
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
US6765980B2 (en) Shift register
KR100239790B1 (ko) 액정표시장치의 게이트 구동회로
WO2019015289A1 (zh) 扫描驱动电路及其驱动方法、显示装置
US6653998B2 (en) LCD driver for layout and power savings
KR20080104617A (ko) 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법
US7542023B2 (en) Shift register having skip function, and display driver device, display device and electronic instrument using the same
JPH08286643A (ja) 液晶駆動装置
KR20010076851A (ko) 엘시디 소스 드라이버
CN113658535B (zh) 扫描控制驱动器与显示装置
KR200211237Y1 (ko) 액정표시장치의 보정전압 선택출력장치
US7355578B2 (en) Semiconductor integrated circuit device having ROM decoder for converting digital signal to analog signal
EP1622123B1 (en) Display device driving circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee