KR20000038774A - 블록순차 구동방법 및 그 장치 - Google Patents

블록순차 구동방법 및 그 장치 Download PDF

Info

Publication number
KR20000038774A
KR20000038774A KR1019980053880A KR19980053880A KR20000038774A KR 20000038774 A KR20000038774 A KR 20000038774A KR 1019980053880 A KR1019980053880 A KR 1019980053880A KR 19980053880 A KR19980053880 A KR 19980053880A KR 20000038774 A KR20000038774 A KR 20000038774A
Authority
KR
South Korea
Prior art keywords
block
blocks
video signal
boundary
memory
Prior art date
Application number
KR1019980053880A
Other languages
English (en)
Other versions
KR100580550B1 (ko
Inventor
김성균
Original Assignee
구본준
엘지.필립스 엘시디 주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디 주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019980053880A priority Critical patent/KR100580550B1/ko
Publication of KR20000038774A publication Critical patent/KR20000038774A/ko
Application granted granted Critical
Publication of KR100580550B1 publication Critical patent/KR100580550B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 각 블록경계부 화소전압의 왜곡을 방지하는 블록순차 구동장치에 관한 것이다.
본 발명에 따른 블록순차 구동장치는 각 블록의 경계부에 인가되는 영상신호를 발생하는 메모리블록과, 메모리블록 및 블록들의 경계부에 해당하는 스위치소자를 제어하도록 제어신호를 발생하는 클록카운트를 구비한다.
이에따라, 본 발명에 따른 블록순차 구동장치는 화소전압의 왜곡을 방지하게 된다.

Description

블록순차 구동방법 및 그 장치(Block Sequential Driving Method and Apparatus Thereof)
본 발명은 액정표시장치 및 그 구동방법에 관한 것으로, 특히 각 블록경계부 화소전압의 왜곡을 방지하는 블록순차 구동방법 및 그 장치에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; 이하 "LCD"라 한다)의 구동방식중 블록순차(Block Sequenential) 구동방식은 m개의 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)로 이루어진 n개의 블록들이 순차적으로 동작하면서 외부에서 공급되는 아날로그 영상신호들이 각각의 데이터 라인에 충전되는 방식이다.
도 1을 참조하면, 종래의 블록순차 구동방식의 LCD가 도시되어 있다. 액정패널(6)에는 m개의 TFT들로 구성된 블록들이 n개 마련되어 있다. 이러한 블록들은 순차적으로 구동하여 외부에서 인가되는 아날로그 영상신호들을 각각의 데이터 라인에 충전시키게 된다. 한편, 임의의 k블록(즉, 1＜k≤n)이 동작할때는 k-1블록의 TFT들이 턴-오프(Turn-off)되어 있으므로 이와 연결된 각 데이터 라인들은 플로팅(Floating)되어 있게 된다. 이에따라, k블록의 1번째 데이터 라인에 충전되는 신호에의해 도 2에 도시된바와같이 커플링 캐패시터(예를들면, Cdd,Cdp)가 형성됨으로써 플로팅 상태에 있는 k-1블록의 m번째 데이터라인 및 화소전극의 전압이 왜곡되게 된다. 이 경우, 하부기판(8)의 상부에 형성된 제m-1 데이터 라인(dm-1)과 제m 데이터 라인(dm)간에는 커플링 캐패시터(즉, Cdd)가 존재하게 되며, 제m 데이터 라인(dm)과 제n-1 화소전극(Pn-1)간에도 커플링 캐패시터(즉, Cdp)가 존재하게 된다. 이와같이 종래의 블록순차 구동방법은 각 블록의 경계부 화소전압이 다음 블록에 의해 왜곡되는 문제점이 있다. 이러한 문제점을 완하시키기위해 전치충전(PreCharging) 또는 인접블록을 중첩하여 구동시키는 중첩구동방법이 제안되고 있다. 도 3을 결부하여 중첩구동방법(Overlap Driving Method)에 대하여 살펴보기로 한다. 중첩구동방법은 도 3에 도시된바와같이 제1 내지 제n 블록(B1 내지 Bn)에 영상신호를 순차적으로 중첩되도록 인가하는 방법이다. 이 경우, 중첩되는 제1 블록(B1)의 영상신호와 제2 블록(B2)의 영상신호가 중첩되는 동안에 제2 블록(B2)은 전치충전(PreCharging)을 수행하게 되며 그외의 영역에서 제2 블록(B2)은 영상신호를 충전시키게 된다. 그러나, 이러한 중첩구동방법을 사용하더라도 블록 경계부간의 화소전압의 왜곡을 완전이 해결할수 없을뿐만 아니라 소비전력을 증가시키는 문제점이 도출되고 있다.
따라서, 본 발명의 목적은 각 블록경계부의 화소전압 왜곡을 방지하는 블록순차 구동방법 및 그 장치를 제공 하는데 있다.
도 1은 종래의 블록순차 구동방법을 설명하기위해 도시한 도면.
도 2는 인접화소간의 발생하는 커플링을 설명하기위해 도시한 도면.
도 3은 종래의 블록순차 구동방법중 중첩구동방법을 설명하기위해 도시한 도면.
도 4는 본 발명에 따른 블록순차 구동장치의 구성을 도시한 도면.
도 5는 도 3의 메모리블록의 구성을 확대하여 도시한 도면.
도 6은 도 4의 하나의 메모리 블록을 상세하게 도시한 도면.
도 7은 본 발명의 다른 실시예에 따른 블록순차 구동장치의 구성을 도시한 도면.
도 8은 본 발명에따른 블록순차 구동방법을 설명하기위해 도시한 도면.
도 9는 블록순차 구동방법에 따른 신호의 입력형태를 도시한 도면.
＜ 도면의 주요 부분에 대한 부호의 설명 ＞
2,22 : 데이터 구동집적회로 4 : 게이트 구동집적회로
6,28 : 액정패널 8 : 하부기판
10a,10b : 절연막 24 : 메모리블록
26 : 박막트랜지스터 스위치 30 : 클럭카운터
32 : 메모리 34 : 스위치
상기 목적을 달성하기 위하여 본 발명에 따른 블록순차 구동방법은 각 블록의 경계부에 해당하는 스위치소자에 상기 영상신호를 순차적으로 인가한다.
또한, 본 발명에 따른 블록순차 구동장치는 각 블록의 경계부에 인가되는 영상신호 및 블록에지 영상신호를 발생하는 메모리블록과, 메모리블록 및 블록들의 경계부에 해당하는 스위치소자를 제어하도록 제어신호를 발생하는 클록카운트를 구비한다.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 4 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.
도 4를 참조하면, 본 발명에 따른 블록순차 구동장치는 영상신호를 인가하는 데이터D-IC(22)와, 블록에지 영상신호를 발생하는 메모리블록(24)과, 제어신호에 대응하여 영상신호 및 블록에지 영상신호를 각 블록에 인가하는 TFT스위치부(26)와, 메모리블록(24)을 제어하는 제어신호를 인가함과 아울러, 각 블록의 경계부에 해당하는 스위치를 제어하는 클록카운트(30)를 구비한다. 데이터 D-IC(22)는 m개의 영상신호들을 제1 내지 제n 블록들(B1 내지 Bn)에 순차적으로 인가하게 된다. 이 경우, 각 블록에 마련된 m개의 TFT스위치에는 데이터 D-IC(22)에서 인가된 m개의 영상신호들이 인가되어진다. 한편, 클럭카운트(30)는 메모리블록(24)에 인가되는 제1 내지 제n 제어신호(CS1 내지 CSn)와, TFT스위치부(26)중 경계부에 해당하는 TFT스위치에 인가되는 제n+1 제어신호(CSn+1)를 발생하게 된다. 이때, 상기 제n+1 제어신호는 제1 내지 제n 블록이 턴-온되는 시간동안 하이레벨의 전압을 가지게 된다.
한편, 메모리블록(24)은 데이터D-IC(22)의 영상신호를 이용하여 블록에지 영상신호를 생성하게된다. 도 5에 도시된바와같이 메모리블록(24)에는 제1 내지 제n 메모리 블록이 마련되어 있으며 각 블록에는 제1 내지 제n 제어신호(CS1 내지 CSn)가 공급되게 된다. 또한, 각 블록은 도 6에 도시된바와같이 영상신호를 전송하는 영상신호포트와, 영상신호를 저장하기위한 메모리(32)가 마련되어 있으며, 제어신호(CS)에 대응하여 절환되는 스위치(34)로 구성되어 있다. 이하, 메모리블록의 동작에 대하여 살펴보기로 한다. 하이레벨의 제1 제어신호(CS1)가 제1 메모리 블록(MB1)에 인가될 경우, 스위치(34)는 영상신호포트에 연결되어 영상신호가 외부로 전송되도록 한다. 이때, 외부 메모리(32)는 제어신호에 의해 영상신호를 저장하게 된다. 반면에, 제1 제어신호가 로우(Low)레벨을 가질 경우, 스위치(34)는 메모리(32)에 연결되며, 제어신호의 제어에 의해 메모리(32)에 저장된 영상신호를 스위치(34)의 절환에 의해 형성된 경로로 출력하게 된다. 즉, 제1 블록이 턴-온되는 시간(T1)동안에 하이레벨을 갖는 제1 제어신호에 의해 영상신호는 m번째 데이터라인으로 출력된다. 반면에, 제1 블록이 턴-오프되는 시간동안 제1 제어신호가 로우레벨을 가지게 되므로 메모리(32)에 저장된 영상신호를 m번째 데이터라인으로 출력하게 된다. 이를위해, 제1 내지 제n 블록(B1 내지 Bn)이 턴-온되는 시간(T1 내지 Tn)동안 하이레벨을 갖는 제n+1 제어신호(CSn+1)가 인가된다. 제2 내지 제n 메모리블록(MB2 내지 MBn)도 제1 메모리 블록(BM1)과 동일한 방법으로 구동하게 된다. 이에따라, 본 발명에 따른 순차블록 구동장치는 각 블록의 경계부 데이터 라인에 영상신호를 인가함에 의해 화소전압의 왜곡을 방지하게 된다.
도 7을 참조하면, 본 발명의 다른 실시예에따른 블록순차 구동장치가 도시되어 있다. 본 발명의 다른 실시예에 따른 블록순차 구동장치는 홀수번째 블록(B1,B3,…,Bn-1)의 첫 번째 스위치소자와 마지막(m)번째 스위치소자가 제n+1 제어신호(CSn+1)라인에 연결된 구조를 가지게 된다. 또한, 제1 내지 제n 블록중 홀수번째 블록(B1,B3,…,Bn-1)의 두 번째 스위치소자들과 짝수번째 블록(B2,B4,…,Bn)의 첫 번째 스위치소자들에는 제1 내지 제n 제어신호(CS1 내지 CSn)라인이 각각 연결된 구조를 가지게 된다. 한편, 블록에지 영상신호라인은 홀수번째 블록(B1,B3,…,Bn-1)의 첫 번째 스위치소자와 마지막번째 스위치소자에 연결된 구조를 가지게 된다. 이 경우, 블록에지 영상신호 라인은 홀수번째 블록(B1,B3,…,Bn-1)에 각각 2개씩 설치되므로 n개를 필요로 하게된다. 본 발명의 다른 실시예에 따른 동작은 도 4에서 충분히 설명하였으므로 상세한 설명은 생략하기로 한다. 본 발명의 일실시예에 따른 블록순차 구동장치의 구성은 각 블록의 마지막번째 스위치소자에 제어신호를 인가하여 블록에지 영상신호가 각 블록에 공급되도록 구성되어 있으며, 본 발명의 다른 실시예에따른 블록순차 구동장치의 구성은 홀수번째 블록의 첫 번째 스위치와 마지막번째 스위치에 제어신호를 인가하여 블록에지 영상신호가 홀수번째 블록의 첫 번째와 마지막번째 스위치에 공급되도록 하는 것이다. 즉, 각 블록의 경계부에 해당하는 스위치소자에 영상신호를 인가하게 된다. 또한, 설계자의 의도에 따라 짝수번째 블록의 첫 번째와 마지막번째 스위치들에도 상기와 동일한 방법을 적용할수 있을 것이다. 이에따라, 본 발명의 다른 실시예에 따른 블록순차 구동장치는 홀수번째 블록의 첫 번째와 마지막번째 데이터 라인에 영상신호를 인가하여 화소전압의 왜곡을 방지하게 된다.
도 8을 결부하여 본 발명에 따른 블록순차 구동방법에 대해서 살펴보기로 한다. 도 7에 도시된 블록순차 구동장치에서 블록의 수 n=5인 경우를 예를들어 본 발명에 따른 블록순차 구동방법을 상세히 설명하기로 한다. 제1 내지 제5 블록의 각 스위치(34)들에는 제1 내지 제5 제어신호(CS1 내지 CS5)가 도 8에 도시된바와같이 순차적으로 인가된다. 한편, 홀수번째 블록(B1,B3,B5)의 첫 번째와 마지막번째 스위치들에는 제6 제어신호(CS6)에 의해 영상신호가 지속적으로 인가된다. 이 경우, 제1 내지 제5 제어신호(CS1 내지 CS5)는 각 블록의 턴-온 시간(T) 동안만 하이(High)전압 레벨을 유지하는 반면에, 제6 제어신호(CS6)는 제1 내지 제5 블록의 턴-온 시간(T1 내지 T5)동안 계속적으로 하이전압 레벨을 유지하게 된다. 이에따라, 제1 내지 제5 블록의 턴-온 시간동안(T1 내지 T5) 계속적으로 홀수번째 블록의 첫 번째와 마지막번째 데이터라인에 제6 제어신호(CS6)가 인가되어 진다. 제1 블록의 턴-온시간(T1)동안 제1 제어신호(CS1)가 하이전압 레벨을 유지하고 있어 이에 연결된 제1 블록(B1)의 스위치들이 턴-온되고, 이들을 통하여 외부에서 입력되는 영상신호들이 각 데이터라인 및 화소에 충전된다. 이때, 제6 제어신호(CS6)도 하이전압 레벨을 유지하고 있기 때문에 제1 블록의 첫 번째와 마지막번째 데이터라인 및 화소에도 역시 충전된다. 또한, 제2 블록의 턴-온시간(T2)동안에는 제1 제어신호(CS1)는 로우(Low)전압 레벨을 유지하는 반면에 제2 제어신호(CS2)는 하이전압 레벨 상태를 유지하기 때문에 제1 제어신호(CS1)가 인가되는 제1 블록(B1)의 스위치들은 턴-오프되고 이에 접속된 데이터 라인은 플로팅상태가 된다. 반면에, 제2 제어신호(CS2)가 인가되는 제2 블록(B2)의 스위치들이 턴-온되어 외부에서 입력되는 영상신호들이 이들을 통하여 제2 블록(B2)의 각 데이터라인과 화소에 충전된다. 이때, 제6 제어신호(CS6)는 계속 하이전압 레벨 상태에 있기 때문에 외부 메모리(32)에 저장되어 있던 제1 블록(B1)의 첫 번째와 마지막번째 데이터라인에 해당하는 영상신호가 다시 입력되고 제6 제어신호에 연결된 스위치를 통하여 제1 블록(B1)의 첫 번째와 마지막번째 데이터라인 및 화소에 재충전된다. 이와같이 제1 블록(B1)의 경계부에 해당하는 데이터라인에 신호를 재충전함으로써 기존의 블록순차 구동방법에서 데이터라인 및 화소전압이 왜곡되는 것을 방지하게 된다. 이때, 도 9에 각 블록의 경계부에 해당하는 데이터 라인에 인가되는 블록에지신호가 도시되어 있다. 이 경우, 각 블록의 경계부에 인가되는 블록에지신호는 해당블록의 영상신호가 인가된 이후에는 계속적으로 인가됨을 나타내고 있다. 또한, 설계자의 의도에 따라 짝수번째 블록의 첫 번째와 마지막번째 스위치들 또는 각 블록의 첫 번째나 마지막번째 스위치들에도 상기와 동일한 방법을 적용할수 있을 것이다. 이로인해, 본 발명에 따른 블록순차 구동방법은 블록의 경계부 데이터 라인에 반복적으로 신호를 인가하여 화소전압의 왜곡을 방지하게 된다.
상술한 바와같이, 본 발명에 따른 블록순차 구동방법 및 그 장치는 블록의 경계부에 대응하는 스위치소자에 영상신호를 인가하여 화소전압의 왜곡을 방지할수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (8)

  1. m개씩의 스위치소자로 구성된 n개의 블록들에 영상신호를 순차적으로 인가하는 데이터 구동 집적회로를 구비하는 블록순차 구동장치에 있어서,
    상기 각 블록의 경계부에 인가되는 영상신호를 발생하는 메모리블록과,
    상기 메모리블록 및 상기 블록들의 경계부에 해당하는 스위치소자를 제어하도록 제어신호를 발생하는 클록카운트를 구비하는 것을 특징으로 하는 블록순차 구동장치.
  2. 제 1 항에 있어서,
    상기 메모리블록이,
    상기 영상신호를 전송하는 영상신호 포트와, 상기 영상신호를 저장하기위한 메모리와, 상기 영상신호를 절환하는 스위치를 각각 구비하는 제1 내지 제n 메모리 블록으로 구성된 것을 특징으로 하는 블록순차 구동장치.
  3. 제 1 항에 있어서,
    상기 클럭카운트가 제1 내지 제n 메모리블록을 제어하는 제1 내지 제n 제어신호를 순차적으로 발생함과 아울러, 상기 블록들의 경계부에 해당하는 스위치소자들을 제어하는 제n+1 제어신호를 발생하는 것을 특징으로 하는 블록순차 구동장치.
  4. m개씩의 스위치소자로 구성된 n개의 블록들에 영상신호를 순차적으로 인가하여 구동하는 블록순차 구동방법에 있어서,
    각 블록의 경계부에 해당하는 스위치소자에 상기 영상신호를 순차적으로 인가하는 것을 특징으로 하는 블록순차 구동방법.
  5. 제 4 항에 있어서,
    제n-1 블록이 턴-온되는 시간동안 제n-1 블록의 경계부에 해당하는 스위치소자들에 상기 영상신호를 인가하고, 제n 블록이 턴-온되는 시간동안 제n-1 블록의 경계부에 해당하는 스위치소자들에 블록에지 영상신호를 인가하는 것을 특징으로 하는 블록순차 구동방법.
  6. 제 4 항에 있어서,
    상기 각 블록의 경계부에 해당하는 스위치소자에 영상신호와 제1 내지 제n 블록이 턴-온 되는 시간동안 하이레벨을 갖는 제n+1 제어신호를 인가하는 것을 특징으로 하는 블록순차 구동방법.
  7. 제 4 항에 있어서,
    상기 홀수번쩨 블록의 첫 번째 스위치소자와 m번째 스위치소자에 영상신호와 제1 내지 제n 블록이 턴-온 되는 시간동안 하이레벨을 갖는 제n+1 제어신호를 인가하는 것을 특징으로 하는 블록순차 구동방법.
  8. 제 4 항에 있어서,
    상기 짝수번째 블록의 첫 번째 스위치소자와 m번째 스위치소자에 영상신호와 제1 내지 제n 블록이 턴-온 되는 시간동안 하이레벨을 갖는 제n+1 제어신호를 인가하는 것을 특징으로 하는 블록순차 구동방법.
KR1019980053880A 1998-12-09 1998-12-09 블록순차구동방법및그장치 KR100580550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980053880A KR100580550B1 (ko) 1998-12-09 1998-12-09 블록순차구동방법및그장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980053880A KR100580550B1 (ko) 1998-12-09 1998-12-09 블록순차구동방법및그장치

Publications (2)

Publication Number Publication Date
KR20000038774A true KR20000038774A (ko) 2000-07-05
KR100580550B1 KR100580550B1 (ko) 2006-11-10

Family

ID=19561987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053880A KR100580550B1 (ko) 1998-12-09 1998-12-09 블록순차구동방법및그장치

Country Status (1)

Country Link
KR (1) KR100580550B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826325B1 (ko) * 2005-06-30 2008-05-02 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3192444B2 (ja) * 1991-08-01 2001-07-30 シャープ株式会社 表示装置
JP3677100B2 (ja) * 1994-10-26 2005-07-27 株式会社東芝 フラットパネル表示装置およびその駆動方法
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JP3294114B2 (ja) * 1996-08-29 2002-06-24 シャープ株式会社 データ信号出力回路および画像表示装置
JP3666147B2 (ja) * 1996-11-14 2005-06-29 ソニー株式会社 アクティブマトリクス表示装置
JP4011715B2 (ja) * 1997-03-03 2007-11-21 東芝松下ディスプレイテクノロジー株式会社 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826325B1 (ko) * 2005-06-30 2008-05-02 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기

Also Published As

Publication number Publication date
KR100580550B1 (ko) 2006-11-10

Similar Documents

Publication Publication Date Title
US7477226B2 (en) Shift register
KR100343485B1 (ko) 전기 광학 장치
US6518708B2 (en) Data signal line driving circuit and image display device including the same
US5959599A (en) Active matrix type liquid-crystal display unit and method of driving the same
KR100583318B1 (ko) 액정표시장치의 게이트 구동장치 및 방법
US7050036B2 (en) Shift register with a built in level shifter
US7215311B2 (en) LCD and driving method thereof
US8022918B2 (en) Gate switch apparatus for amorphous silicon LCD
US7872628B2 (en) Shift register and liquid crystal display device using the same
US7190342B2 (en) Shift register and display apparatus using same
KR101137859B1 (ko) 쉬프트 레지스터
JP2004505303A (ja) アクティブマトリクス表示装置
US7561655B2 (en) Shift register circuit and method of operating the same
US7382348B2 (en) Shift register
US7084851B2 (en) Display device having SRAM built in pixel
US20090109157A1 (en) Dot-matrix display refresh charging/discharging control method and system
KR20020003497A (ko) 전기 광학 패널의 구동방법, 그 데이터선 구동 회로, 전기광학 장치 및 전자기기
US8456200B2 (en) Gate signal line drive circuit and display device
KR101232164B1 (ko) 액정표시장치 및 그 구동방법
US5963188A (en) Gate driving circuit for liquid crystal display
KR100580550B1 (ko) 블록순차구동방법및그장치
KR100598734B1 (ko) 액정표시장치의 구동방법
US20050093809A1 (en) Driving IC of liquid crystal display
JP3968925B2 (ja) 表示駆動装置
KR100835518B1 (ko) 레벨 쉬프트 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee