JP2001324962A

JP2001324962A - 液晶表示装置

Info

Publication number: JP2001324962A
Application number: JP2000140959A
Authority: JP
Inventors: Yasuyuki Mishima; 康之三島; Yoshio Owaki; 義雄大脇
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd; Hitachi Consumer Electronics Co Ltd
Current assignee: Hitachi Ltd; Hitachi Consumer Electronics Co Ltd; Japan Display Inc
Priority date: 2000-05-12
Filing date: 2000-05-12
Publication date: 2001-11-22
Also published as: TWI229308B; KR20020004813A; US20010040545A1; KR100426915B1

Abstract

(57)【要約】【課題】放射電磁雑音の発生量を低減することが可能
な液晶表示装置を提供する。【解決手段】液晶表示素子と、複数の駆動回路と、表
示データとクロック信号を前記複数の駆動回路に送出す
る表示制御装置と、前記表示制御装置と前記複数の駆動
回路との間に設けられ、前記表示制御装置から送出され
る表示データおよびクロック信号を、基板内のバスライ
ンおよびクロック信号線を介して、前記各駆動回路に供
給する回路基板とを備える液晶表示装置であって、前記
回路基板のバスラインおよびクロック信号線は、前記回
路基板の連続した領域に形成されるとともに、複数個に
分割されている。前記表示制御装置は、前記表示データ
およびクロック信号を、送出タイミングに応じて、順番
に前記分割された各バスラインおよび各クロック信号線
に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特に、液晶表示装置の駆動回路に適用して有効な
技術に関する。

【０００２】

【従来の技術】ＳＴＮ（Super Twisted Nematic）方
式、あるいはＴＦＴ（Thin Film Transister）の液晶表
示モジュールは、ノート型パソコン等の表示装置として
広く使用されている。ＴＦＴ方式の液晶表示装置は、液
晶表示パネルと、液晶表示パネルを駆動する駆動回路
（ドレインドライバおよびゲートドライバ）、表示制御
装置（または、タイミングコントローラ）、電源回路を
備えている。なお、このような液晶表示装置は、例え
ば、特願平９−７１３２８号に記載されている。

【０００３】

【発明が解決しようとする課題】前述のＴＦＴ方式の液
晶表示装置においては、液晶パネルの長手方法（また
は、横方向）に配置されたドレインドライバと、液晶表
示パネルの短手方向（または、縦方向）に配置されたゲ
ートドライバを介して、各画素に表示データに対応した
階調電圧を印加することにより、液晶パネルに画像を表
示する。そのため、ドレインドライバは、予め、表示デ
ータを、表示データラッチ用クロック信号に同期して取
り込む必要がある。近年、液晶表示装置においては、液
晶表示パネルの大画面化の要求に伴って、液晶表示パネ
ルの解像度として、ＸＧＡ表示モードの１０２４×７６
８画素、ＳＸＧＡ表示モードの１２８０×１０２４画
素、ＵＸＧＡ表示モードの１６００×１２００画素と高
解像度化が要求されている。このような、液晶表示パネ
ルの高解像度化に伴い、ドレインドライバ数が増加する
とともに、各ドレインドライバにおいて、表示データを
取り込むための時間が短くなり、さらに、表示データラ
ッチ用クロック信号の周波数も増大していく。

【０００４】一方、パーソナルコンピュータ等の情報機
器では、当該情報機器から発生する放射電磁雑音の発生
量が規制されている。しかしながら、前述したような理
由により、クロック信号の周波数が高くなると、液晶表
示装置から発生する放射電磁雑音も大きくなるという問
題点があった。また、前述したように、表示データラッ
チ用クロック信号の周波数が高くなり、表示データを取
り込むための時間が短くなると、主に、表示制御装置と
各ドレインドライバとの間に設けられる回路基板内の内
部抵抗、内部インダクタンス、内部寄生容量、並びに、
各ドレインドライバの入力容量により、表示制御装置か
ら送出される表示データおよび表示データラッチ用クロ
ック信号に、波形歪みが生じ、各ドレインドライバで表
示データを取り込む際に、正確に表示データを取り込む
ことができなくなるという問題点があった。

【０００５】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、放射電磁波の発生量を低減することが
可能となる技術を提供することにある。また、本発明の
他の目的は、高解像度の液晶表示素子を使用する液晶表
示装置において、各駆動回路で正確に表示データを取り
込むことが可能となる技術を提供することにある。本発
明の前記ならびにその他の目的と新規な特徴は、本明細
書の記述及び添付図面によって明らかにする。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、液晶表示素子と、
複数の駆動回路と、表示データとクロック信号を前記複
数の駆動回路に送出する表示制御装置と、前記表示制御
装置と前記複数の駆動回路との間に設けられ、前記表示
制御装置から送出される表示データおよびクロック信号
を、基板内のバスラインおよびクロック信号線を介し
て、前記各駆動回路に供給する回路基板とを備える液晶
表示装置であって、前記回路基板のバスラインおよびク
ロック信号線は、前記回路基板の連続した領域に形成さ
れるとともに、複数個に分割されていることを特徴とす
る。

【０００７】本発明の実施の形態では、前記表示制御装
置は、前記表示データおよびクロック信号を、送出タイ
ミングに応じて、順番に前記分割された各バスラインお
よび各クロック信号線に供給する。本発明の実施の形態
では、前記表示制御装置は、前記表示データおよびクロ
ック信号を供給しない前記分割された各バスラインおよ
び各クロック信号線に、固定電圧レベルの信号を供給す
る。

【０００８】本発明の実施の形態では、前記回路基板の
バスラインおよびクロック信号線は、２個に分割されて
いる。本発明の実施の形態では、前記表示制御装置は、
一方のバスラインおよびクロック信号線と、他方のバス
ラインおよびクロック信号線とに、送出タイミングに応
じて、順番に前記表示データおよびクロック信号を供給
する。本発明の実施の形態では、前記表示制御装置は、
一方のバスラインおよびクロック信号線に、前記表示デ
ータおよびクロック信号を供給している間、他方のバス
ラインおよびクロック信号線に、固定電圧レベルの信号
を供給する。

【０００９】また、本発明は、液晶表示素子と、複数の
駆動回路と、表示データとクロック信号を前記複数の駆
動回路に送出する表示制御装置と、前記表示制御装置と
前記複数の駆動回路との間に設けられ、前記表示制御装
置から送出される表示データおよびクロック信号を、基
板内のバスラインおよびクロック信号線を介して、前記
各駆動回路に供給する回路基板とを備える液晶表示装置
であって、前記回路基板のバスラインおよびクロック信
号線は、前記回路基板の連続した領域に形成されるとと
もに、前記表示制御装置からの表示データおよびクロッ
ク信号入力用のコネクタが、前記回路基板の長手方向の
端部以外の部分に設けられていることを特徴とする。

【００１０】前記手段によれば、回路基板内のバスライ
ンおよびクロック信号線を２系統に分割し、一方の系統
には、表示データおよびクロック信号を表示制御装置か
ら供給し、他方の系統には、固定電圧レベルの信号を供
給するようにしたので、放射電磁雑音の発生量を少なく
することが可能となる。また、前記手段によれば、回路
基板の内部寄生容量、内部抵抗、内部インダクタンス、
および駆動回路の入力容量を低減することが可能となる
ので、表示データの転送周波数、および、クロック信号
の周波数が高くなる高精細液晶表示パネルを使用する場
合においても、振幅、位相など所定の信号波形を駆動回
路で取り込むことが可能となる。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。［実施の形態１］図１は、本発明の実施の形態１のＴＦ
Ｔ方式の液晶表示モジュールの概略構成を示すブロック
図である。本実施の形態の液晶表示モジュールは、液晶
表示パネル（ＴＦＴ−ＬＣＤ）１００の長辺側の一辺に
ドレインドライバ１３０が配置され、また、液晶表示パ
ネル１００の短辺側の一辺に、ゲートドライバ１４０が
配置される。インタフェース部１６０、ドレインドライ
バ１３０、並びに、ゲートドライバ１４０は、それぞれ
専用のプリント基板に実装される。

【００１２】図２は、図１に示す液晶表示パネル１００
の一例の等価回路を示す図である。同図に示すように、
液晶表示パネル１００は、マトリクス状に形成される複
数の画素を有する。各画素は、隣接する２本の信号線
（ドレイン信号線（Ｄ）またはゲート信号線（Ｇ））
と、隣接する２本の信号線（ゲート信号線（Ｇ）または
ドレイン信号線（Ｄ））との交差領域内に配置される。
各画素は薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）を有
し、各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）
のソース電極は、画素電極（ＩＴＯ１）に接続され、画
素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間に
液晶層が設けられるので、薄膜トランジスタ（ＴＦＴ
１，ＴＦＴ２）のソース電極とコモン電極との間には、
液晶容量（ＣLC）が等価的に接続される。また、薄膜ト
ランジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極と前段
のゲート信号線（Ｇ）との間には、付加容量（ＣADD ）
が接続される。

【００１３】図３は、図１に示す液晶表示パネル１００
の他の例の等価回路を示す図である。図２に示す例で
は、前段のゲート信号線（Ｇ）とソース電極との間に付
加容量（ＣADD ）が形成されているが、図３に示す例の
等価回路では、コモン電極（ＩＴＯ２）に供給されるＶ
ＣＯＭの電圧が印加される共通信号線（ＣＯＭ）とソー
ス電極との間に保持容量（ＣＳＴＧ）が形成されている
点が異なっている。なお、図２、図３において、ＡＲは
表示領域である。本発明は、どちらにも適用可能である
が、前者の方式では、前段のゲート信号線（Ｇ）パルス
が付加容量（ＣADD ）を介して画素電極に飛び込むのに
対し、後者の方式では、飛び込みがないため、より良好
な表示が可能となる。また、図２、図３は、縦電界方式
の液晶表示パネルの等価回路を示しており、さらに、図
２、図３は回路図であるが、実際の幾何学的配置に対応
して描かれている。

【００１４】図２、図３に示す液晶表示パネル１００に
おいて、列方向に配置された各画素の薄膜トランジスタ
（ＴＦＴ１，ＴＦＴ２）のドレイン電極は、それぞれド
レイン信号線（Ｄ）に接続され、各ドレイン信号線
（Ｄ）は、列方向の各画素の液晶に階調電圧を印加する
ドレインドライバ１３０に接続される。また、行方向に
配置された各画素における薄膜トランジスタ（ＴＦＴ
１，ＴＦＴ２）のゲート電極は、それぞれゲート信号線
（Ｇ）に接続され、各ゲート信号線（Ｇ）は、１水平走
査時間、行方向の各画素の薄膜トランジスタ（ＴＦＴ
１，ＴＦＴ２）のゲート電極に走査駆動電圧（正のバイ
アス電圧あるいは負のバイアス電圧）を供給するゲート
ドライバ１４０に接続される。

【００１５】図１に示すインタフェース部１６０は、表
示制御装置１１０と電源回路１２０とから構成される。
表示制御装置１１０は、１個の半導体集積回路（ＬＳ
Ｉ）から構成され、コンピュータ本体等の映像信号源か
ら送信されてくるクロック信号（ＣＫ）、ディスプレイ
タイミング信号（ＤＴＭＧ）、水平同期信号（ＨＳＹＮ
Ｃ）、垂直同期信号（ＶＳＹＮＣ）の各表示制御信号お
よび表示用デ−タ（Ｒ・Ｇ・Ｂ）を基に、ドレインドラ
イバ１３０、および、ゲートドライバ１４０を制御・駆
動する。表示制御装置１１０は、ディスプレイタイミン
グ信号が入力されると、これを表示開始位置と判断し、
受け取った単純１列の表示データを、表示データのバス
ラインを介してドレインドライバ１３０に出力する。そ
の際、表示制御装置１１０は、ドレインドライバ１３０
のデータラッチ回路に表示データをラッチするための表
示制御信号である表示データラッチ用クロック信号（Ｃ
Ｌ２；以下、単に、クロック信号ＣＬ２という）を信号
線を介して出力する。本体コンピュータ側からの表示デ
ータは６ビットあるいは８ビットで、１画素単位、即
ち、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各データを１つの
組にして単位時間毎に転送される。

【００１６】表示制御装置１１０は、ディスプレイタイ
ミング信号の入力が終了するか、または、ディスプレイ
タイミング信号が入力されてから所定の一定時間が過ぎ
ると、１水平分の表示データが終了したものとして、ド
レインドライバ１３０のラッチ回路に蓄えていた表示デ
ータを液晶表示パネル１００のドレイン信号線（Ｄ）に
出力するための表示制御信号である出力タイミング制御
用クロック信号（ＣＬ１；以下、単に、クロック信号Ｃ
Ｌ１という）を信号線を介してドレインドライバ１３０
に出力する。また、表示制御装置１１０は、垂直同期信
号入力後に、第１番目のディスプレイタイミング信号が
入力されると、これを第１番目の表示ラインと判断して
信号線を介してゲートドライバ１４０にフレーム開始指
示信号（ＦＬＭ）を出力する。さらに、表示制御装置１
１０は、水平同期信号に基づいて、１水平走査時間毎
に、順次液晶表示パネル１００の各ゲート信号線（Ｇ）
に正のバイアス電圧を印加するように、信号線を介して
ゲートドライバ１４０へ１水平走査時間周期のシフトク
ロック信号（ＣＬ３；以下、単に、クロック信号ＣＬ３
という）を出力する。これにより、液晶表示パネル１０
０の各ゲート信号線（Ｇ）に接続された複数の薄膜トラ
ンジスタ（ＴＦＴ１，ＴＦＴ２）が、１水平走査時間の
間導通する。以上の動作により、液晶表示パネル１００
に画像が表示される。

【００１７】図１に示す電源回路１２０は、正電圧生成
回路１２１、負電圧生成回路１２２、コモン電極（対向
電極）電圧生成回路１２３、ゲート電極電圧生成回路１
２４から構成される。正電圧生成回路１２１、負電圧生
成回路１２２は、それぞれ直列抵抗分圧回路で構成さ
れ、正極性の５値の階調基準電圧（Ｖ”０〜Ｖ”４）
を、負電圧生成回路１２２は負極性の５値の階調基準電
圧（Ｖ”５〜Ｖ”９）を出力する。この正極性の階調基
準電圧（Ｖ”０〜Ｖ”４）、および負極性の階調基準電
圧（Ｖ”５〜Ｖ”９）は、各ドレインドライバ１３０に
供給される。また、各ドレインドライバ１３０には、表
示制御装置１１０からの交流化信号（交流化タイミング
信号；Ｍ）も供給される。コモン電極電圧生成回路１２
３はコモン電極（ＩＴＯ２）に印加する駆動電圧を、ゲ
ート電極電圧生成回路１２４は薄膜トランジスタ（ＴＦ
Ｔ１，ＴＦＴ２）のゲート電極に印加する駆動電圧（正
のバイアス電圧および負のバイアス電圧）を生成する。

【００１８】図４は、図１に示すドレインドライバ１３
０の一例の概略構成示すブロック図である。なお、ドレ
インドライバ１３０は、１個の半導体集積回路（ＬＳ
Ｉ）から構成される。同図において、表示データのビッ
ト数をｎとするとき、正極性階調電圧生成回路１５１ａ
は、正電圧生成回路１２１から入力される正極性の５値
の階調基準電圧（Ｖ”０〜Ｖ”４）に基づいて、正極性
の２ⁿ階調の階調電圧を生成し、電圧バスライン１５８
ａを介して出力回路１５７に出力する。負極性階調電圧
生成回路１５１ｂは、負電圧生成回路１２２から入力さ
れる負極性の５値の階調基準電圧（Ｖ”５〜Ｖ”９）に
基づいて、負極性の２ⁿ階調の階調電圧を生成し、電圧
バスライン１５８ｂを介して出力回路１５７に出力す
る。また、ドレインドライバ１３０の制御回路１５２内
のシフトレジスタ回路１５３は、表示制御装置１１０か
ら入力されるクロック信号（ＣＬ２）に基づいて、入力
レジスタ回路１５４のデータ取り込み用信号を生成し、
入力レジスタ回路１５４に出力する。

【００１９】入力レジスタ回路１５４は、シフトレジス
タ回路１５３から出力されるデータ取り込み用信号に基
づき、表示制御装置１１０から入力されるクロック信号
（ＣＬ２）に同期して、各色毎のｎビットの表示データ
を出力端子数分だけラッチする。ストレージレジスタ回
路１５５は、表示制御装置１１０から入力される出力タ
イミング制御用クロック信号（ＣＬ１）に応じて、入力
レジスタ回路１５４内の表示データをラッチする。この
ストレージレジスタ回路１５５に取り込まれた表示デー
タは、レベルシフト回路１５６を介して出力回路１５７
に入力される。出力回路１５７は、正極性の２ⁿ階調の
階調電圧、あるいは負極性の２ⁿ階調の階調電圧から、
表示データに対応した１つの階調電圧を選択して、各ド
レイン信号線（Ｄ）に出力する。

【００２０】図５は、出力回路１５７の構成を中心に、
図４に示すドレインドライバ１３０の構成を説明するた
めのブロック図である。一般に、液晶層は、長時間同じ
電圧（直流電圧）が印加されていると、液晶層の傾きが
固定化され、結果として残像現象を引き起こし、液晶層
の寿命を縮めることになる。これを防止するために、従
来のＴＦＴ方式の液晶表示モジュールにおいては、液晶
層に交流の駆動電圧を印加するようにしている。この液
晶層に交流電圧を印加する駆動方法として、ドット反転
法あるいはＮライン反転法等のコモン対称法が知られて
おり、図５は、駆動方法としてドット反転法を採用する
場合の構成を図示している。同図において、１５３は図
４に示す制御回路１５２内のシフトレジスタ回路、１５
６は図４に示すレベルシフト回路であり、また、データ
ラッチ部２６５は、図４に示す入力レジスタ回路１５４
とストレージレジスタ回路１５５とを表し、さらに、デ
コーダ部（階調電圧選択回路）２６１、アンプ回路対２
６３、アンプ回路対２６３の出力を切り替えるスイッチ
部（２）２６４が、図４に示す出力回路１５７を構成す
る。ここで、スイッチ部（１）２６２およびスイッチ部
（２）２６４は、交流化信号（Ｍ）に基づいて制御され
る。また、Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｙ５，Ｙ６は、そ
れぞれ第１番目、第２番目、第３番目、第４番目、第５
番目、第６番目のドレイン信号線（Ｄ）を示している。

【００２１】図５に示すドインドライバ１３０において
は、スイッチ部（１）２６２により、データラッチ部２
６５（より詳しくは、図４に示す入力レジスタ１５４）
に入力されるデータ取り込み用信号を切り替えて、各色
毎の表示データを各色毎の隣合うデータラッチ部２６５
に入力する。デコーダ部２６１は、正極性階調電圧生成
回路１５１ａから電圧バスライン１５８ａを介して出力
される正極性の２ⁿ階調の階調電圧から、各データラッ
チ部２６５（より詳しくは、図４に示すストレージレジ
スタ１５５）から出力される表示用データに対応する正
極性の階調電圧を選択する高電圧用デコーダ回路２７８
と、負極性階調電圧生成回路１５１ｂから電圧バスライ
ン１５８ｂを介して出力される負極性の２ⁿ階調の階調
電圧から、各データラッチ部２６５から出力される表示
用データに対応する負極性の階調電圧を選択する低電圧
用デコーダ回路２７９とから構成される。この高電圧用
デコーダ回路２７８と低電圧用デコーダ回路２７９と
は、隣接するデータラッチ部２６５毎に設けられる。

【００２２】アンプ回路対２６３は、高電圧用アンプ回
路２７１と低電圧用アンプ回路２７２とにより構成され
る。高電圧用アンプ回路２７１には高電圧用デコーダ回
路２７８で選択された正極性の階調電圧が入力され、正
極性の階調電圧を出力する。低電圧用アンプ回路２７２
には低電圧用デコーダ回路２７９で選択された負極性の
階調電圧が入力され、負極性の階調電圧を出力する。ド
ット反転法では、隣接する各色の階調電圧は互いに逆極
性となり、また、アンプ回路対２６３の高電圧用アンプ
回路２７１および低電圧用アンプ回路２７２の並びは、
高電圧用アンプ回路２７１→低電圧用アンプ回路２７２
→高電圧用アンプ回路２７１→低電圧用アンプ回路２７
２となるので、スイッチ部（１）２６２により、データ
ラッチ部２６５に入力されるデータ取り込み用信号を切
り替えて、各色毎の表示データを、各色毎の隣り合うデ
ータラッチ部２６５に入力し、それに合わせて、高電圧
用アンプ回路２７１あるいは低電圧用アンプ回路２７２
から出力される出力電圧をスイッチ部（２）２６４によ
り切り替え、各色毎の階調電圧が出力されるドレイン信
号線（Ｄ）、例えば、第１番目のドレイン信号線（Ｙ
１）と第４番目のドレイン信号線（Ｙ４）とに出力する
ことにより、各ドレイン信号線（Ｄ）に正極性あるいは
負極性の階調電圧を出力することが可能となる。

【００２３】図６は、本実施の形態の液晶表示モジュー
ルの各回路基板の構成を示すブロック図である。同図に
おいて、１は本体コンピュータ等の映像信号源、２はコ
ントロール基板、３はドレインドライバ側回路基板、４
はゲートドライバ側回路基板、２０はドレインドライバ
１３０およびゲートドライバ１４０を構成する半導体チ
ップが実装されたテープキャリアパッケージ（以下、Ｔ
ＣＰという）、ＣＴ１〜ＣＴ３はコネクタである。回路
基板（３，４）は、例えば、ガラスーエポキシ・プリン
ト配線基板やフレキシブルプリント配線基板などで構成
され、ＴＣＰ２０と回路基板（３、４）とは、半田ある
いはＡＣＦ等により電気的・機械的に接続される。な
お、図示は省略するが、コントロール基板２は、液晶表
示モジュールの裏側（液晶表示パネル側と反対側）に配
置され、また、各回路基板（３，４）は、主に、液晶表
示パネル１００の側面に配置される。

【００２４】回路基板３には、表示データが転送される
バスライン（１３ａ，１３ｂ）、クロック信号（ＣＬ
２）が転送される信号線（１４ａ，１４ｂ）、クロック
信号（ＣＬ１）が転送される信号線１５、交流化信号
（Ｍ）が転送される信号線１６、およびキャリー信号
（Ｅ）が転送される信号線１７が設けられ、回路基板４
には、フレーム開始信号（ＦＬＭ）が転送される信号線
１８、およびクロック信号（ＣＬ３）が転送される転送
される信号線１８が設けられる。表示制御装置１１０か
らの表示データは、コネクタＣＴ２を介して、回路基板
３のバスライン（１３ａ，１３ｂ）に入力され、このバ
スライン（１３ａ，１３ｂ）を介して各ドレインドライ
バ１３０に入力される。同様に、表示制御装置１１０か
らの表示制御信号は、コネクタ（ＣＴ２，ＣＴ３）を介
して、回路基板（３，４）の各信号線に入力され、各信
号線を介して各ドレインドライバ１３０およびゲートド
ライバ１４０に入力される。なお、図６では、バスライ
ン（１３ａ，１３ｂ）は、一本のラインで表している
が、実際は、各色の表示データのビット数（表示データ
のビット数をｎとするとき、３×ｎ本）分設けられる。
また、回路基板（３，４）には、その他の信号を転送す
る信号線、電源電圧および階調基準電圧を供給する電源
ラインも設けられるが、これらの図示は、図６では省略
している。

【００２５】本実施の形態では、回路基板３のバスライ
ン（１３ａ，１３ｂ）および信号線（１４ａ，１４ｂ）
が、２系統に分割され、それに伴い、ドレインドライバ
１３０も２グループに分割される。そして、第１のグル
ープのドレインドライバ１３０には、バスライン１３ａ
および信号線１４ａを介して、表示データ並びにクロッ
ク信号（ＣＬ２）が供給され、第２のグループのドレイ
ンドライバ１３０には、バスライン１３ｂおよび信号線
１４ｂを介して、表示データ並びにクロック信号（ＣＬ
２）が供給される。ここで、初めに、表示制御装置１１
０は、回路基板３のバスライン１３ａと、信号線１４ａ
に、表示データとクロック信号（ＣＬ２）を供給し、回
路基板３のバスライン１３ｂと、信号線１４ｂに、固定
電圧レベルの信号（例えば、Ｌｏｗレベルの信号）を供
給する。次に、表示制御装置１１０は、回路基板３のバ
スライン１３ｂと、信号線１４ｂに、表示データとクロ
ック信号（ＣＬ２）を供給し、回路基板３のバスライン
１３ｂと、信号線１４ｂに、固定電圧レベルの信号（例
えば、Ｌｏｗレベルの信号）を供給する。

【００２６】図１２は、従来の液晶表示モジュールにお
ける、回路基板３の構成を示すブロック図である。同図
に示すように、従来の液晶表示モジュールでは、回路基
板３のバスライン１３および信号線１４は、分割される
ことなく１本の線で構成され、また、コネクタＣＴ２
は、回路基板３の一方の端部に設けられていた。図１３
は、図１２に示す回路基板３の等価回路を示す図であ
る。同図に示すように、回路基板３のバスライン１３お
よび信号線１４は、分布定数線路を構成し、同図におい
て８は、回路基板３に設けられたバスラインおよび信号
線同士、あるいは、回路基板３に設けられたバスライン
および信号線と、基準電位（ＧＮＤ）との間の内部寄生
容量、９は、回路基板３に設けられたバスラインおよび
信号線の内部抵抗、１０は、回路基板３に設けられたバ
スラインおよび信号線の内部インダクタンス、１１は、
ドレインドライバ１３０の入力インピーダンス（ここで
は、入力容量）である。図１４は、図１２に示す表示制
御装置１１０から回路基板３に出力される表示データ
（ＤＡＴＡ）と、クロック信号（ＣＬ２）の出力波形を
示す図である。ここで、表示データ（ＤＡＴＡ）は、例
えば、クロック信号（ＣＬ２）の立ち上り時点で、ドレ
インドライバ１３０に取り込まれる。

【００２７】前述したように、液晶表示パネル１００が
大型化・高解像度されると、１表示ライン当たりの画素
数が増加するので、表示データ（ＤＡＴＡ）の取り込み
時間、即ち、クロック信号（ＣＬ２）の１周期（ｔｃｌ
ｋ）が短くなる。さらに、液晶表示パネル１００が大型
化・高解像度されると、回路基板３の長手方向の長さが
大きくなり、前述した内部寄生容量８、内部抵抗９、内
部インダクタンス１０が増加するばかりでなく、ドレイ
ンドライバ数も多くなるので、入力容量１１も増大す
る。その結果、表示制御装置１１０から図１４に示す出
力波形の表示データ（ＤＡＴＡ）およびクロック信号
（ＣＬ２）を出力しているのにも関わらず、ドレインド
ライバ１３０の入力部には、図１５に示すような、波形
歪みが生じた表示データ（ＤＡＴＡ）およびクロック信
号（ＣＬ２）が入力される。これにより、ドレインドラ
イバ１３０において、所定のデータを取り込むことがで
きず、液晶表示パネル１００に誤った画像が表示される
ことになる。また、従来の液晶表示モジュールでは、回
路基板３のバスライン１３および信号線１４の全てに、
表示データ（ＤＡＴＡ）およびクロック信号（ＣＬ２）
が供給されているため、回路基板３から放射される放射
電磁波雑音が大きくなる。

【００２８】図７は、本実施の形態の回路基板３の等価
回路を示す図である。図８は、本実施の形態の表示制御
装置１１０から回路基板３に出力される表示データ（Ｄ
ＡＴＡ）と、クロック信号（ＣＬ２）の出力波形を示す
図である。図７から分かるように、回路基板３のバスラ
イン（１３ａ，１３ｂ）および信号線（１４ａ，１４
ｂ）を２系統に分割することにより、分割されたバスラ
イン（１３ａ，１３ｂ）および信号線（１４ａ，１４
ｂ）における、内部寄生容量８，内部抵抗９、内部イン
ダクタンス１０、並びに、ドレインドライバ１３０の入
力容量１１が、夫々半減する。したがって、表示データ
（ＤＡＴＡ）およびクロック信号（ＣＬ２）のパルス状
の信号波形の波形歪み量も１／２に低下することによ
り、図９に示すような、波形歪みの少ない表示データ
（ＤＡＴＡ）およびクロック信号（ＣＬ２）がドレイン
ドライバ１３０に入力されるので、周期（ｔｃｌｋ）が
短くなった場合でも、各ドレインドライバ１３０におい
て、所定のデータを取り込むことが可能となる。さら
に、本実施の形態では、回路基板３の長手方向の右半分
と左半分とは、１水平走査期間内の半分は、表示データ
（ＤＡＴＡ）およびクロック信号（ＣＬ２）が供給され
ないので、回路基板３から発生される放射電磁波の量を
１／２にでき、放射電磁雑音の発生量を少なくすること
ができるので、低ノイズの液晶表示装置が実現すること
が可能となる。

【００２９】このように、本実施の形態によれば、表示
制御装置１１０から、ドレインドライバ１３０に、パル
ス状の表示データ（ＤＡＴＡ）及びクロック信号（ＣＬ
２）を伝送する際に、前記伝送経路中の回路基板３の内
部寄生容量８、内部抵抗９、内部インダクタンス１０、
およびドレインドライバ１３０の入力容量１１を１／２
に低減することが可能になる。それにより、表示データ
（ＤＡＴＡ）の転送周波数、および、クロック信号（Ｃ
Ｌ２）の周波数が高くなる高精細液晶表示パネル１００
の場合においても、前述の内部寄生容量８、内部抵抗
９、内部インダクタンス１０、および入力容量１１を１
／２に低減することが可能となり、振幅、位相など所定
の信号波形をドレインドライバ１３０に入力でき、駆動
の安定した高精細液晶表示装置を実現することが可能と
なる。また、回路基板内の２系統のバスライン（１３
ａ，１３ｂ）および信号線（１４ａ，１４ｂ）のうち
の、一方の系統には、表示データ（ＤＡＴＡ）およびク
ロック信号（ＣＬ２）を表示制御装置１１０から供給
し、他方の系統には、固定電圧レベルの信号（例えば、
Ｌｏｗレベルの信号）を供給するようにしたので、常に
回路基板内の１／２の領域からは、放射電磁波の発生を
抑えることができ、放射電磁雑音の発生量を少なくする
ことが可能となる。

【００３０】［実施の形態２］図１０は、本発明の実施
の形態２の液晶表示モジュールの各回路基板の構成を示
すブロック図である。本実施の形態は、回路基板３のバ
スライン１３および信号線１４が、単一の信号線で構成
される点で、前記実施の形態１の液晶表示モジュールと
相違する。以下、前記実施の形態１との相違点を中心
に、本実施の形態について説明する。本実施の形態で
も、コネクタＣＴ２が、回路基板３の中央部に配置され
る。それにより、コネクタＣＴ２から最遠端に位置する
ドレインドライバ１３０の場合、前述の内部寄生容量
８、内部抵抗９、内部インダクタンス１０、および入力
容量１１は、図１２に示す従来の液晶表示モジュールよ
りも、１／２に低下する。したがって、本実施の形態で
も、表示データ（ＤＡＴＡ）およびクロック信号（ＣＬ
２）の信号波形の波形歪み量を低減することができ、波
形歪みの少ない表示データ（ＤＡＴＡ）およびクロック
信号（ＣＬ２）がドレインドライバ１３０に入力される
ので、周期（ｔｃｌｋ）が短くなった場合でも、ドレイ
ンドライバ１３０において、所定のデータを取り込むこ
とが可能となる。前記実施の形態の表示制御装置１１０
では、表示データ出力部と、クロック信号（ＣＬ２）の
クロック信号出力部とが、２系統必要になるのに対し
て、本実施の形態の表示装置は、それらが１系統で済む
ため、表示制御装置１１０の回路構成が簡単になるとい
う利点を有する。一方、放射電磁雑音の発生量を抑制す
る機能では、前記実施の形態１の液晶表示モジュールの
ほうが優れる。

【００３１】

【実施の形態３】図１１は、本発明の実施の形態３の液
晶表示モジュールの回路基板の構成を示すブロック図で
ある。本実施の形態は、前述の実施の形態１にて、図６
を参照して説明した本発明の液晶表示モジュールの変形
例の一つにおける各回路基板の構成を示す図である。図
１１および図６に示されるドレインドライバ側回路基板
３のレイアウトを比較すると、各ドレインドライバヘ表
示データ(ＤＡＴＡ）を転送するバスライン（１３ａ，
１３ｂ）が、回路基板３の半ばで左右に分離されている
点で双方は共通する。しかし、クロック信号（ＣＬ２）
を伝送する２本の信号線（１４ｏｄ，１４ｅｖ）が、図
１１の回路基板３にて左右に分割されず、かつ、回路基
板３の長手方向に沿って並んで伸びる形状を有する点
で、図６の回路基板３に設けられた信号線（１４ａ，１
４ｂ）の形状と相違する。図１１の回路基板３に併設さ
れた２本の信号の一方（１４ｏｄ）には、図の左側から
数えて奇数番の位置にある（以下、奇数番目の）ドレイ
ンドライバ１３０が夫々接続される。また、２本の信号
線の他方（１４ｅｖ）には、図の左側から数えて偶数番
の位置ある（以下、偶数番目の）ドレインドライバ１３
０が夫々接続される。

【００３２】液晶表示パネル１００による画像表示は、
これに設けられた複数のゲート信号線（Ｇ）の１本毎に
ゲート信号を送り、このゲート信号線に対応して各ドレ
イン信号線（Ｄ）に供給される階調電圧（表示データに
基づく階調電圧）を液晶表示パネル１００に設けられた
画素（図１１には示さず、図２参照）の夫々に供給す
る。このゲート信号線毎の表示データの供給は、前記ク
ロック信号（ＣＬ２）のパルスに応じて、複数のドレイ
ンドライバ１３０の、例えば、図の左端に配置されたも
のから１つずつ動作させ、夫々のドレインドライバ１３
０に、表示データ（ＤＡＴＡ）を蓄積する。この場合、
ある１本のゲート信号線に対応する図の左端のドレイン
ドライバ１３０ヘの表示データ取り込み開始から右端の
ドレインドライバ１３０ヘの表示データ取り込み終了に
到る液晶表示パネル駆動期間を「水平走査期間」と呼
ぶ。図６の液晶表示モジュールの場合、水平走査期間の
前半にて信号線１４ａに、水平走査期間の後半にて信号
線１４ｂに夫々クロック信号（ＣＬ２）を伝送して、こ
れに設けられた各々のドレインドライバ１３０に表示デ
ータ（ＤＡＴＡ）を取り込む。

【００３３】これに対し、図１１の液晶表示モジュール
の場合、水平走査期間内においてクロック信号（ＣＬ
２）を、２つの信号線（１４ｏｄ，１４ｅｖ）に交互に
伝送し、信号線１４ｏｄにクロック信号（ＣＬ２）が伝
送されたときに奇数番目のドレインドライバに、信号線
１４ｅｖにクロック信号（ＣＬ２）が伝送されたときに
偶数番目のドレインドライバに、夫々の表示データ（Ｄ
ＡＴＡ）を取り込む。したがって、いずれの場合におい
ても、前記信号線（１４ｏｄ，１４ｅｖ）の各々に接続
されるドレインドライバ数も減らすことができ、これら
の信号線（１４ｏｄ，１４ｅｖ）により伝送されるクロ
ック信号（ＣＬ２）のいずれの波形歪も抑制される。さ
らに、本実施の形態（図１１）の場合、ゲート信号線
（Ｇ）の延伸方向に沿って併設された複数のドレインド
ライバ１３０に順次表示データ（ＤＡＴＡ）を取り込む
動作を、これらのドレインドライバ１３０の隣接し合う
夫々に、異なる信号線（１４ｏｄ，１４ｅｖ）からクロ
ック信号（ＣＬ２）を夫々供給して行なうため、クロッ
ク信号（ＣＬ２）の周波数を低め（例えば、従来の１／
２）に設定することができる。したがって、本実施の形
態によれば、前述の実施の形態１に比べて回路基板３に
おける配線面積が大きくなるものの、クロック信号線へ
の負荷が低減できるという利点がある。

【００３４】なお、このように信号線を回路基板３の延
伸方向に２本又はそれ以上（複数本）併設し、隣接し合
うドレインドライバ１３０に異なる信号線から信号を供
給する形態は、クロック信号（ＣＬ２）に限らず、これ
と同じ周期で信号電圧が変化し得る表示データのバスラ
イン１３に採用してもよい。一方、ある水平走査期間に
おいて、上述のようにドレインドライバ１３０に取り込
まれた表示データ（ＤＡＴＡ）に対応する階調電圧は、
その水平走査期間の終了間際にクロック信号（ＣＬ１）
のパルスを合図に、夫々のドレインドライバ１３０か
ら、その各々に接続されたドレイン信号線（Ｄ）に一斉
に供給される。また、このようにドレイン信号線（Ｄ）
に供給される階調電圧の極性は、信号線１６からの交流
化信号（Ｍ）を受けて所定の水平走査期間等に反転され
る。これにより、液晶層に印加される電圧を定期的に逆
転させて、液晶像内の分極による表示不良を抑える。テ
レビジョン装置のように、液晶表示装置を高速で駆動す
る場合においては、その水平走査期間もかなり短くな
る。このような場合は、水平走査期間、またはこれに近
い周期で変動するクロック信号（ＣＬ１）や、交流化信
号（Ｍ）を伝送する信号線（１５，１６）を、本実施の
形態におけるクロック信号（ＣＬ２）用の信号線（１４
ｏｄ，１４ｅｖ）と同様な形状で設けてもよい。

【００３５】なお、前記説明では、おもに、回路基板３
のバスライン１３およびクロック信号線１４に本発明を
適用した場合について説明したが、本発明は、これに限
定されるものではなく、回路基板３の他の信号線、ある
いは回路基板４の信号線に適用することも可能である。
また、前記各実施の形態では、本発明を縦電界方式の液
晶表示パネルに適用した場合について説明したが、これ
に限定されるものではなく、横電界方式の液晶表示パネ
ルにも適用可能である。また、前記各実施の形態では、
本発明をＴＦＴ方式の液晶表示装置に適用した場合につ
いて説明したが、これに限定されるものではなく、本発
明は、ＳＴＮ方式の単純マトリクス形液晶表示装置にも
適用可能であることは言うまでもない。以上、本発明者
によってなされた発明を、前記発明の実施の形態に基づ
き具体的に説明したが、本発明は、前記発明の実施の形
態に限定されるものではなく、その要旨を逸脱しない範
囲において種々変更可能であることは勿論である。

【００３６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。（１）本発明の液晶表示装置によれば、放射電磁雑音の
発生量を低減することが可能となる。（２）本発明の液晶表示装置によれば、高解像度の液晶
表示素子を使用する場合であっても、各駆動回路で正確
に表示データを取り込むことが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のＴＦＴ方式の液晶表示
モジュールの概略構成を示すブロック図である。

【図２】図１に示す液晶表示パネルの一例の等価回路を
示す図である。

【図３】図１に示す液晶表示パネルの他の例の等価回路
を示す図である。

【図４】図１に示すドレインドライバの概略構成を示す
ブロック図である。

【図５】出力回路の構成を中心に、図４に示すドレイン
ドライバの構成を説明するためのブロック図である。

【図６】本発明の実施の形態１の液晶表示モジュールの
各回路基板の構成を示すブロック図である。

【図７】本実施の形態の回路基板の等価回路を示す図で
ある。

【図８】本発明の実施の形態１の表示制御装置から回路
基板に出力される表示データ（ＤＡＴＡ）と、クロック
信号（ＣＬ２）の出力波形を示す図である。

【図９】本発明の実施の形態１のドレインドライバに入
力される表示データ（ＤＡＴＡ）と、クロック信号（Ｃ
Ｌ２）の出力波形を示す図である。

【図１０】本発明の実施の形態２の液晶表示モジュール
の各回路基板の構成を示すブロック図である。

【図１１】本発明の実施の形態３の液晶表示モジュール
の各回路基板の構成を示すブロック図である。

【図１２】従来の液晶表示モジュールにおける、回路基
板の構成を示すブロック図である。

【図１３】図１２に示す回路基板の等価回路を示す図で
ある。

【図１４】図１２に示す表示制御装置から回路基板に出
力される表示データ（ＤＡＴＡ）と、クロック信号（Ｃ
Ｌ２）の出力波形を示す図である。

【図１５】図１２に示すドレインドライバに入力される
表示データ（ＤＡＴＡ）と、クロック信号（ＣＬ２）の
出力波形を示す図である。

【符号の説明】

１…本体コンピュータ等の映像信号源、２…コントロー
ル基板、３…ドレインドライバ側回路基板、４…ゲート
ドライバ側回路基板、８…内部寄生容量、９…内部抵
抗、１０…内部インダクタンス、１１…ドレインドライ
バの入力容量、１３，１３ａ，１３ｂ…バスライン、１
４，１４ａ，１４ｂ，１４ｏｄ，１４ｅｖ〜１９…信号
線、２０…テープキャリアパッケージ（ＴＣＰ）、１０
０…液晶表示パネル、１１０…表示制御装置、１２０…
電源回路、１２１…正電圧生成回路、１２２…負電圧生
成回路、１２３…コモン電極（対向電極）電圧生成回
路、１２４…ゲート電極電圧生成回路、１３０，ＤＲＶ
…ドレインドライバ、１３３…表示データのバスライ
ン、１４０…ゲートドライバ、１５１ａ，１５１ｂ…階
調電圧生成回路、１５２…制御回路、１５３…シフトレ
ジスタ回路、１５４…入力ラッチ回路、１５５…ストレ
ージレジスタ回路、１５６…レベルシフト回路、１５７
…出力回路、１５８ａ，１５８ｂ…電圧バスライン、１
６０…インタフェース部、２６１…デコーダ部、２６
２，２６４…スイッチ部、２６３…アンプ回路対、２６
５…データラッチ部、２７１…高電圧用アンプ回路、２
７２…低電圧用アンプ回路、２７８，２７９…デコーダ
回路、ＩＴＯ１…画素電極、ＩＴＯ２…コモン電極、
Ｄ，Ｙ…ドレイン信号線、Ｇ…ゲート信号線、ＴＦＴ
１，ＴＦＴ２…薄膜トランジスタ、ＣLC…液晶容量、Ｃ
ADD…付加容量、ＣＳＴＧ…保持容量、ＣＯＭ…共通信
号線、ＣＴ１〜ＣＴ３…コネクタ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０６Ｆ 13/00 ３０１Ｇ０６Ｆ 13/00 ３０１Ｓ５Ｃ０９４Ｇ０９Ｆ 9/00 ３４８Ｇ０９Ｆ 9/00 ３４８Ｄ５Ｇ４３５３４８Ｃ 9/30 ３３０ 9/30 ３３０Ｇ０９Ｇ 3/20 ６１１Ｇ０９Ｇ 3/20 ６１１Ｃ６２１６２１Ｍ (72)発明者大脇義雄千葉県茂原市早野3681番地日立デバイスエンジニアリング株式会社内Ｆターム(参考） 2H092 GA45 JA24 NA25 PA06 2H093 NA16 NC15 NC16 NC22 NC26 ND40 ND60 NE03 5B083 AA08 BB03 EE07 EF01 5C006 AF50 BB16 BC02 BC12 BC21 BC23 FA32 FA37 5C080 AA10 BB05 DD09 DD12 EE19 EE29 FF11 JJ02 JJ03 JJ04 5C094 AA05 AA07 AA48 AA53 AA60 BA03 BA43 CA19 CA25 DA09 DA13 DB01 DB02 DB04 EA10 FA01 GA10 5G435 AA16 BB12 CC09 CC12 EE34 EE41

Claims

【特許請求の範囲】

【請求項１】液晶表示素子と、複数の駆動回路と、表示データとクロック信号を前記複数の駆動回路に送出
する表示制御装置と、前記表示制御装置と前記複数の駆動回路との間に設けら
れ、前記表示制御装置から送出される表示データおよび
クロック信号を、基板内のバスラインおよびクロック信
号線を介して、前記各駆動回路に供給する回路基板とを
備える液晶表示装置であって、前記回路基板のバスラインおよびクロック信号線は、前
記回路基板の連続した領域に形成されるとともに、複数
個に分割されていることを特徴とする液晶表示装置。
【請求項２】前記表示制御装置は、前記表示データお
よびクロック信号を、送出タイミングに応じて、順番に
前記分割された各バスラインおよび各クロック信号線に
供給することを特徴とする請求項１に記載の液晶表示装
置。
【請求項３】前記表示制御装置は、前記表示データお
よびクロック信号を供給しない前記分割された各バスラ
インおよび各クロック信号線に、固定電圧レベルの信号
を供給することを特徴とする請求項２に記載の液晶表示
装置。
【請求項４】前記回路基板のバスラインおよびクロッ
ク信号線は、２個に分割されていることを特徴とする請
求項１に記載の液晶表示装置。
【請求項５】前記表示制御装置は、一方のバスライン
およびクロック信号線と、他方のバスラインおよびクロ
ック信号線とに、送出タイミングに応じて、順番に前記
表示データおよびクロック信号を供給することを特徴と
する請求項４に記載の液晶表示装置。
【請求項６】前記表示制御装置は、一方のバスライン
およびクロック信号線に、前記表示データおよびクロッ
ク信号を供給している間、他方のバスラインおよびクロ
ック信号線に、固定電圧レベルの信号を供給することを
特徴とする請求項５に記載の液晶表示装置。
【請求項７】前記回路基板は、前記表示制御装置から
の表示データおよびクロック信号入力用のコネクタが、
前記回路基板の長手方向の中央部に設けられていること
を特徴とする請求項４に記載の記載の液晶表示装置。
【請求項８】前記クロック信号は、表示データラッチ
用クロック信号であることを特徴とする請求項１に記載
の液晶表示装置。
【請求項９】液晶表示素子と、複数の駆動回路と、表示データとクロック信号を前記複数の駆動回路に送出
する表示制御装置と、前記表示制御装置と前記複数の駆動回路との間に設けら
れ、前記表示制御装置から送出される表示データおよび
クロック信号を、基板内のバスラインおよびクロック信
号線を介して、前記各駆動回路に供給する回路基板とを
備える液晶表示装置であって、前記回路基板のバスラインおよびクロック信号線は、前
記回路基板の連続した領域に形成されるとともに、前記
表示制御装置からの表示データおよびクロック信号入力
用のコネクタが、前記回路基板の長手方向の端部以外の
部分に設けられていることを特徴とする液晶表示装置。
【請求項１０】前記コネクタは、前記回路基板の長手
方向の中央部に設けられていることを特徴とする請求項
９に記載の記載の液晶表示装置。