KR100692675B1 - 화소를 분할구동하는 액정표시장치 - Google Patents

화소를 분할구동하는 액정표시장치 Download PDF

Info

Publication number
KR100692675B1
KR100692675B1 KR1020000037113A KR20000037113A KR100692675B1 KR 100692675 B1 KR100692675 B1 KR 100692675B1 KR 1020000037113 A KR1020000037113 A KR 1020000037113A KR 20000037113 A KR20000037113 A KR 20000037113A KR 100692675 B1 KR100692675 B1 KR 100692675B1
Authority
KR
South Korea
Prior art keywords
clock
signal
clock signal
condition
driving
Prior art date
Application number
KR1020000037113A
Other languages
English (en)
Other versions
KR20020002802A (ko
Inventor
권태혁
신섭
임호남
김용훈
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000037113A priority Critical patent/KR100692675B1/ko
Publication of KR20020002802A publication Critical patent/KR20020002802A/ko
Application granted granted Critical
Publication of KR100692675B1 publication Critical patent/KR100692675B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0221Addressing of scan or signal lines with use of split matrices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

화소를 분할구동하는 액정표시장치는, 액정표시장치를 구동하기 위한 구동회로를 분할하여 구성하고, 내부구성상태를 변화시킨 제어IC로 제어를 수행함으로써 화소를 분할구동하는 액정표시장치에 관한 것이다.
본 발명은 분할된 클럭신호를 포함한 소정의 분할구동신호들을 출력하는 제어IC, 상기 제어IC로부터 소정의 분할구동신호들을 입력받아 상기 디스플레이화면에 화상을 형성하기 위한 화소데이타신호를 출력하는 화소구동IC 및, 상기 화소구동IC의 화소데이타신호를 입력받아 화상을 형성하는 디스플레이화면을 포함한다.
따라서 본 발명은 액정표시장치의 화소를 분할 구동함으로써, 구동 클럭을 분할하여 구동함으로써, 버퍼단의 과부하를 줄여 소비전류를 감소시키고 노이즈방사를 방지하는 효과가 있다.

Description

화소를 분할구동하는 액정표시장치{LCD DEVICE FOR DRIVING INDIVIDUALLY PIXELS}
도 1은 종래 LCD장치의 구동과정을 설명하기 위한 회로도.
도 2는 본 발명의 일실시예에 따른 화소를 분할구동하는 액정표시장치의 회로도.
도 3은 도 2의 액정표시장치의 구동과정을 설명하기 위해 액정디스플레이화면을 나타낸 도면.
도 4는 도 2의 제어IC에서 출력되는 클럭신호들을 설명하기 위한 내부회로도의 일부를 나타낸 도면.
도 5a 및 도 5b는 마지막 조건에서 클럭출력선택부에서 필요한 클럭신호의 발생과정을 설명하기 위한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
12, 22 : 제어IC
14D1∼14D8, 24D1∼24D8 : 화소구동IC
16, 26 : 디스플레이화면
본 발명은 액정표시장치(Liquid Crystal Display; 이하 'LCD'라 함)의 화소구동에 관한 것으로, 자세하게는 화소구동 클럭을 분할하여 구동함으로써 소비전류를 감소시키고 노이즈방사를 방지하기 위한, 화소를 분할구동하는 액정표시장치에 관한 것이다.
전자산업의 다양한 분야 가운데 디스플레이 장치나 소자는 초기 음극선관(CRT)에서부터 출발하여 반도체소자와 기술이 접목된 장치로 발전되어 오고 있으며, 이러한 디스플레이장치 중 액정표시장치(LCD장치)는 그 부피와 무게, 소비전력의 감소 등 다양한 이점 때문에 관심이 증대되고 있다.
이러한 LCD장치에 화상을 형성하기 위해서는 기계장치적으로 형성된 LCD구조외에, 많은 화소를 구동하기 위한 다양한 구동 IC들이 포함된다.
도 1은 종래 LCD장치의 구동과정을 설명하기 위한 회로도이다.
도시한 바와 같이, 통상적으로 LCD장치에는 제어IC(12)의 제어를 받는 화소구동IC(14D1∼14D8)가 연결되고, 그 후단에 디스플레이화면(16)이 연결되어 있다. 제어IC(12)는 상호전달되는 신호를 동기하기 위한 클럭(CLOCK)신호를 출력하며, 이 신호는 화소구동IC(14D1∼14D8)에 각각 입력된다. 이러한 클럭(CLOCK)신호에 동기하여 첫 번째 화소구동IC(14D1)에 쉬프트펄스(shift pulse)가 입력되면, 각 화소구동IC(14D1∼14D8)에는 화상데이타가 순차적으로 입력된다. 이 후 화상데이타의 입력이 끝나면 각 화소구동IC(14D1∼14D8)는 제어IC(12)에서 출력되는 TP신호에 따라 디스플레이화면(16)에 포함된 트랜지스터에 화소데이타신호를 출력한다. 그리고 이 화소데이타신호는 액정디스플레이화면에서 각 화소를 구동하여 화상을 형성한다.
그러나, 전술한 종래의 LCD장치의 구동에는 다음과 같은 문제점이 있다.
즉 종래 LCD장치는 단일클럭을 발생시켜 전체 화소구동IC들을 구동하기 때문에, 버퍼단을 통해서 출력되는 클럭신호는 높은 전류용량을 가지는 문제점이 있다. 또한 이러한 클럭신호가 화소구동IC전체에 동시에 인가되어야 하므로 출력이 과부하상태가 된다. 아울러 화소구동IC까지의 배선이 길어지기 때문에 노이즈가 발생되고, 클럭신호의 피드백에 따른 반사에 의해 노이즈방사가 심해지는 문제점이 있다.
따라서 전술한 문제점을 해결하기 위한 본 발명의 목적은, 동위상을 가지는 클럭신호로 나눈 후 화소구동IC를 필요한 소블럭으로 구분하여 순차적으로 구동하므로써, 소비전류를 감소시키고 노이즈방사를 방지하는, 화소를 분할구동하는 액정표시장치를 제공하는 데 있다.
본 발명에 따른 화소를 분할구동하는 액정표시장치는, 액정표시장치의 디스플레이화면을 구동함에 있어서,
상기 디스플레이화면을 소정의 분할수로 분할구동하도록, 분할된 클럭신호를 포함한 소정의 분할구동신호들을 출력하는 제어IC; 상기 제어IC로부터 소정의 분할구동신호들을 입력받아 상기 디스플레이화면에 화상을 형성하기 위한 화소데이타신호를 출력하는 화소구동IC; 및, 상기 화소구동IC의 화소데이타신호를 입력받아 화상을 형성하는 디스플레이화면을 포함한다.
이하 도면들을 참조하여 본 발명의 바람직한 실시예를 자세히 설명한다.
도 2는 본 발명의 일실시예에 따른 화소를 분할구동하는 액정표시장치의 회로도이다.
도시한 바와 같이, 본 발명의 일실시예에 따른 LCD장치에는 제어IC(22)의 제어를 받는 화소구동IC(24D1∼24D8)가 연결되고, 그 후단에 디스플레이화면(26)이 연결되어 있다. 그러나 종래와 달리 본 실시예의 화소구동IC(24D1∼24D8)는 제1블록 화소구동IC(24D1∼24D4)과 제2블록 화소구동IC(24D5∼24D8)으로 구분되어 구동된다. 즉, 제어IC(22)로부터 발생되는 클럭(CLOCK)신호는 2구간으로 분리되어 각각 구분된 제1블록 화소구동IC(24D1∼24D4)과 제2블록 화소구동IC(24D5∼24D8)을 선택적으로 구동시킨다.
도 3은 도 2의 액정표시장치의 구동과정을 설명하기 위해 액정디스플레이화면을 나타낸 도면이다.
도시한 바와 같이 본 발명은 중앙의 점선에 의해 액정디스플레이화면(26)을 2분하여, 화면전반부(301-1)와 화변후반부(301-2)로 나누고, 그 사이에 공통구간(302-M)을 두고 있다. 먼저 화면전반부(301-1)에서는 제 1클럭신호에 따라 제1블록 화소구동IC(24D1∼24D4)들이 동작한다. 이후 중앙의 공통구간(301-M)에 도달하면 제2블록 화소구동IC(24D5∼24D8)들은 제2클럭신호를 입력받아 동작을 시작한다. 그리고 제1블럭 화소구동IC(24D1∼24D4)는 공통구간(301-M)이 끝날때까지 동작한다. 이렇게 해서 한 라인에 대한 화소데이타의 입력이 끝나면, 제1블록 화소구동IC(24D1∼24D4)와 제2블록 화소구동IC(24D5∼24D8)는 후술할 조건에 따라 모두 동작하거나 모두 정지시킨다. 즉, 화소데이타의 출력이 클럭신호에 동기하지 않는 경우에는 모두 정지시키고, 동기해야 할 경우에는 모두 동작시킨다.
도 4는 도 2의 제어IC에서 출력되는 클럭신호들을 설명하기 위한 내부회로도의 일부를 나타낸 도면이다.
도시한 바와 같이 본 발명의 제어IC(26)는 최초 기본적인 클럭신호를 발생시키는 클럭신호 발생부(40)를 포함하고 있다. 이 클럭신호발생부(40) 후단의 클럭카운터(42)는 입력되는 클럭신호를 카운터하여 출력한다. 이 클럭카운터(42) 후단에는 출력전환시점 판단부(44)가 연결되어 계수된 카운터에 따라 몇 가지의 조건신호(A, B)를 출력한다. 그리고 후단의 클럭출력선택부(46)는 조건신호(A, B)에 따라 입력된 클럭신호로부터 제1클럭(CLOCK 1)신호와 제2클럭(CLOCK 2)신호를 발생시킨다.
먼저 클럭카운터(42)에서 계수된 카운터수가 도 3의 전반부(301-1)에 위치하는 경우에 출력전환시점판단부(44)는 조건신호(A, B)로 '00'을, 계수된 카운터수가 공통구간(301-M)에 위치하면 '01'을, 후반부(301-2)에 위치하면 '10'을, 그리고 한 라인에 대한 화소데이타의 입력이 완료되면 '11'을 출력한다.
그리고 클럭출력선택부(46)는 입력된 조건신호에 따라 해당되는 클럭신호를 발생시키는데, 먼저 입력조건이 '00'이면 제1클럭(CLOCK 1)신호를, '01'이면 제1 및 제2클럭신호(CLOCK 1, CLOCK 2) 모두를, '10'이면 제2클럭(CLOCK 2)신호만을, 마지막으로 '11'이면 제1 및 제2클럭신호(CLOCK 1, CLOCK 2) 모두를 출력하거나 출력하지 않는다. 마지막 '11'의 경우, 화소데이타의 출력이 클럭신호에 동기하지 않 는 경우에는 아무런 신호도 출력하지 않고, 동기해야 할 경우에는 모두 출력시킨다.
도 5a 및 도 5b는 마지막 조건에서 클럭출력선택부에서 필요한 클럭신호의 발생과정을 설명하기 위한 도면이다. 먼저, 도 5a는 화소데이타가 화소구동IC로 모두 입력된 다음 제1 및 제2클럭신호(CLOCK 1, CLOCK 2)가 출력되지 않는 경우의 논리회로를 나타낸 것이고, 도 5b는 화소데이타가 화소구동IC로 모두 입력된 다음 제어IC(26)로부터 TP신호가 출력되어 제1 및 제2클럭신호(CLOCK 1, CLOCK 2)가 출력되는 경우의 논리회로를 나타낸 것이다.
전술한 바와 같이, 전술한 원리에 의해 제1블록 및 제2블록 화소구동IC(24D1∼24D8)들을 각각 선택적으로 구동시킴으로써 버퍼단의 과부하를 줄여 소비전류를 감소시키고 노이즈방사를 방지한다.
아울러 전술한 본 발명의 원리에 따라 액정디스플레이화면을 다수로 분할하여 구동하는 것이 가능하다. 이 경우 상기 화소구동IC들은 분할된 수만큼 소블럭으로 구분된다.
전술한 바와 같이, 본 발명은 액정표시장치의 화소를 분할 구동함으로써, 구동 클럭을 분할하여 구동함으로써, 버퍼단의 과부하를 줄여 소비전류를 감소시키고 노이즈방사를 방지하는 효과가 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 액정표시장치의 디스플레이화면을 구동함에 있어서,
    상기 디스플레이화면을 소정의 분할수로 분할구동하도록, 분할된 클럭신호를 포함한 소정의 분할구동신호들을 출력하는 제어IC;
    상기 제어IC로부터 소정의 분할구동신호들을 입력받아 상기 디스플레이화면에 화상을 형성하기 위한 화소데이타신호를 출력하는 화소구동IC; 및,
    상기 화소구동IC의 화소데이타신호를 입력받아 화상을 형성하는 디스플레이화면을 포함하며,
    상기 제어IC는
    상기 제어IC의 제어를 위한 기본적인 클럭신호를 발생하여 출력하는 클럭신호발생부, 상기 클럭신호발생부로부터 입력된 클럭신호를 계수하여 클럭계수값을 출력하는 클럭카운터, 상기 클럭카운터에서 입력되는 클럭계수값에 따라 분할구동에 필요한 소정의 조건신호를 출력하는 출력전환시점 판단부 및 상기 출력전환시점 판단부에서 입력되는 조건신호에 따라, 상기 클럭신호발생부의 클럭신호로부터 제1클럭신호 및 제2클럭신호를 발생시켜 출력하는 클럭출력선택부를 포함하는 것을 특징으로 하는, 화소를 분할구동하는 액정표시장치.
  4. 제 3항에 있어서, 상기 출력전환시점판단부는
    입력되는 상기 클럭계수값이,
    2분된 상기 디스플레이화면의 전반부에 위치하는 경우 제1조건신호를;
    2분된 상기 디스플레이화면 중앙의 소정 공통구간에 위치하는 경우 제2조건신호를;
    2분된 상기 디스플레이화면의 후반부에 위치하는 경우 제3조건신호를;
    상기 디스플레이화면의 한 라인에 입력이 완료된 경우 제4조건신호를 각각 출력하는 것을 특징으로 하는, 화소를 분할구동하는 액정표시장치.
  5. 제 3항에 있어서, 상기 클럭출력선택부는
    상기 출력전환시점판단부로부터 입력되는 상기 조건신호가,
    제1조건신호이면 제1클럭신호를 출력하고;
    제2조건신호이면 제1클럭신호 및 제2클럭신호를 출력하고;
    제3조건신호이면 제2클럭신호를 출력하고;
    제4조건신호이면 소정의 조건에 따라 아무런 클럭신호도 출력하지 않거나 혹 은 제1클럭신호 및 제2클럭신호를 모두 출력하는 것을 특징으로 하는, 화소를 분할구동하는 액정표시장치.
  6. 제 5항에 있어서, 상기 클럭출력선택부는
    제4조건신호 입력시, 상기 화소데이타신호가 클럭신호에 동기하지 않는 경우에는 아무런 클럭신호도 출력하지 않는 것을 특징으로 하는, 화소를 분할구동하는 액정표시장치.
  7. 제 5항에 있어서, 상기 클럭출력선택부는
    제4조건신호 입력시, 상기 화소데이타신호가 클럭신호에 동기하지 않는 경우에는 아무런 클럭신호도 출력하지 않도록 하는 소정의 논리조합회로를 포함하는 것을 특징으로 하는, 화소를 분할구동하는 액정표시장치.
  8. 제 5항에 있어서, 상기 클럭출력선택부는
    제4조건신호 입력시, 상기 화소데이타신호가 클럭신호에 동기하는 경우에는 제1클럭신호 및 제2클럭신호를 모두 출력하는 것을 특징으로 하는, 화소를 분할구동하는 액정표시장치.
  9. 제 5항에 있어서, 상기 클럭출력선택부는
    제4조건신호 입력시, 상기 화소데이타신호가 클럭신호에 동기하는 경우에는 제1클럭신호 및 제2클럭신호를 모두 출력시키기 위한 소정의 논리조합회로를 포함하는 것을 특징으로 하는, 화소를 분할구동하는 액정표시장치.
  10. 제 4항 내지 제 9항의 어느 한 항에 있어서, 상기 출력전환시점판단부는
    제1조건신호로 '00'을, 제2조건신호로 '01'을, 제3조건신호로 '10'을, 그리고 제4조건신호로 '11'을 출력하는 것을 특징으로 하는, 화소를 분할구동하는 액정표시장치.
KR1020000037113A 2000-06-30 2000-06-30 화소를 분할구동하는 액정표시장치 KR100692675B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037113A KR100692675B1 (ko) 2000-06-30 2000-06-30 화소를 분할구동하는 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037113A KR100692675B1 (ko) 2000-06-30 2000-06-30 화소를 분할구동하는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20020002802A KR20020002802A (ko) 2002-01-10
KR100692675B1 true KR100692675B1 (ko) 2007-03-14

Family

ID=19675367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037113A KR100692675B1 (ko) 2000-06-30 2000-06-30 화소를 분할구동하는 액정표시장치

Country Status (1)

Country Link
KR (1) KR100692675B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001324962A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210323A (ja) * 1989-02-10 1990-08-21 Hitachi Ltd マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器
JPH07325551A (ja) * 1994-06-01 1995-12-12 Sanyo Electric Co Ltd 画素配列表示装置
JPH09182004A (ja) * 1995-12-21 1997-07-11 Sharp Corp 走査回路および画像表示装置
KR20000074515A (ko) * 1999-05-21 2000-12-15 윤종용 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210323A (ja) * 1989-02-10 1990-08-21 Hitachi Ltd マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器
JPH07325551A (ja) * 1994-06-01 1995-12-12 Sanyo Electric Co Ltd 画素配列表示装置
JPH09182004A (ja) * 1995-12-21 1997-07-11 Sharp Corp 走査回路および画像表示装置
KR20000074515A (ko) * 1999-05-21 2000-12-15 윤종용 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법

Also Published As

Publication number Publication date
KR20020002802A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
US6331862B1 (en) Image expansion display and driver
US5886679A (en) Driver circuit for driving liquid-crystal display
US7310057B2 (en) Latch clock generation circuit and serial-parallel conversion circuit
US20050207200A1 (en) Shift register and driving circuit of LCD using the same
US20020130881A1 (en) Liquid crystal display control apparatus and liquid crystal display apparatus
KR100217759B1 (ko) 구동장치 및 표시장치
EP0837444A2 (en) Gray-scale signal generating circuit for a matrix-addressed liquid crystal display
US20050237287A1 (en) Liquid crystal display apparatus and alternating current driving method therefore
US20040227716A1 (en) Liquid crystal display and method for operating the same
KR20060045678A (ko) 디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법
JP3472679B2 (ja) 液晶駆動回路及び液晶表示装置
US20070171243A1 (en) Systems for providing dual resolution control of display panels
KR100692675B1 (ko) 화소를 분할구동하는 액정표시장치
US7477225B2 (en) Semiconductor integrated circuit device and shift register for device driver
US20140368520A1 (en) Frame rate converter and timing controller
JP3098930B2 (ja) 表示装置
JP3754531B2 (ja) 液晶表示装置
JP2760670B2 (ja) 表示素子の駆動用集積回路
EP0484164B1 (en) A row electrode driving circuit for a display apparatus
KR100333564B1 (ko) 인터페이스 회로
JPH11133931A (ja) 液晶階調表示回路
KR100431626B1 (ko) 액정표시장치의게이트구동집적회로
JP3262175B2 (ja) 液晶駆動法
JP2001350452A (ja) 液晶駆動制御装置及び駆動制御方法並びに液晶表示機器
JP2645265B2 (ja) マトリクスパネル表示駆動装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 14