KR20000013045A - 티.에프.티 액정구동장치에서 3레벨 방식의 게이트 구동회로 - Google Patents

Abstract

티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로가 개시된다. 본 발명에 의한 티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로는 마스터 클럭신호와 캐리 데이터를 입력하여 3 레벨을 갖는 n 채널 게이트 구동신호가 발생되도록 제어하기 위해 각 채널에 상응하여 2비트의 게이트 구동 데이터를 발생하는 쉬프트 레지스터, 쉬프트 레지스터로부터 상기 2비트의 게이트 구동 데이터에 상응하여 3 레벨을 갖는 n 채널 게이트 구동신호를 발생하도록 각 채널에 상응하여 구동전압 선택신호를 발생하는 디코더 및 각 채널에 상응하여 디코더에서 발생되는 구동전압 선택신호에 상응여 온전압, 오프전압 및 조정전압중 하나의 전압레벨을 출력하는 구동전압 발생부를 포함하는 것을 특징으로 하고, 3레벨의 게이트 구동신호를 발생하기 위해 플립플롭 어레이로 구성된 쉬프트 레지스터를 종래에는 2개을 사용하였지만 본 발명에서는 하나의 쉬프트 레지스터만을 사용함으로써 칩의 크기 및 소비전류를 종래와 대비하여 크게 줄일 수 있는 효과가 있다.

Description

티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로

본 발명은 티.에프.티(TFT:Thin Film Transitor) 액정 구동장치에 관한 것으로, 특히, 디스플레이할 데이터를 공급하는 소오스(source) 구동장치의 출력이 TFT 액정 패널(panel)에 적절히 공급되도록 패널상의 게이트 트랜지스터를 온/오프(on/off)시키도록 3레벨의 게이트 라인 구동 신호를 공급하는 TFT 액정 구동장치에서 3레벨 방식의 게이트 구동회로에 관한 것이다.

일반적으로, TFT 액정 패널의 게이트 트랜지스터를 온시키기 위한 고레벨의 온전압(Vcc)과 오프시키기 위한 저레벨의 오프전압(Vss)만을 이용하는 2레벨 방식의 게이트 구동회로에서는 게이트 트랜지스터의 게이트가 연결된 게이트 라인으로 고레벨의 온전압을 공급받다가 저레벨의 오프전압을 공급받는 경우, 급격한 게이트 라인의 전압 변동이 TFT의 화상 데이터 입력에 영향을 미쳐 각 프레임마다 패널 픽셀의 화소 전극과 데이터 저장 커패시터(storage capacitor)에 보관된 데이터 전압을 왜곡시킨다.

이러한 왜곡이 회면의 깜빡거림 현상(이하, 플리커:flicker)으로 나타나고, 이를 개선하기 위해 게이트 트랜지스터를 온/오프시킬 때, 온전압(Vcc), 오프전압(Vss) 및 조정전압(Vee)의 3레벨의 전압을 이용하는 3레벨 방식의 게이트 구동회로가 대두되었다. 즉, 게이트 라인에 오프 전압(Vss)이 공급되는 경우 데이터 저장 커패시터에 연결된 전단의 게이트 라인을 통하여 데이터 저장 커패시터로 조정전압을(Vee) 같이 공급하도록 한다. 이 조정전압(Vee)을 통해 플리커 현상을 야기하는 TFT 액정 패널 화소 전극의 오프셋(offset)을 줄임으로써 화면의 플리커 현상을 방지하도록 한다. 즉, 게이트 라인을 통하여 공급된 조정전압(Vee)은 자신과 다음단 게이트 라인의 오프셋을 감소시키는 역할을 한다.

이하, 종래의 3레벨 방식의 게이트 구동회로를 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 1은 3레벨 방식의 TFT LCD 패널을 나타내는 회로도로서, 하나의 화소(30)는 게이트 트랜지스터(MT), 액정(35), 데이터 저장 커패시터(Cs)로 구성되며, 보조 게이트 라인(GL0)과 제1~제n 게이트 라인(GL1~Gln)을 통해 게이트 트랜지스터들(MT)을 구동하기 위한 게이트 구동전압을 공급하는 게이트 구동부(10), 데이터 저장 커패시터(Cs)에 데이터가 저장되도록 데이터 라인을 통해 데이터 전압을 공급하 소오스 구동부(20)로 구성된다.

도 2는 종래의 3레벨 방식의 게이트 구동회로를 설명하기 위한 개략적인 블록도로서, 제1 쉬프트 레지스터(101), 제2 쉬프트 레지스터(111), 디코더(121) 및 구동전압 발생부(131)를 포함한다.

도 2를 참조하면, 캐스케이드(cascade) 동작을 위해 제1 캐리(carry) 데이터(D1)와 제2 캐리 데이터(D2)가 각각 제1 및 제2 쉬프트 레지스터(101 및 111)로 입력된다. 제1 및 제2 쉬프트 레지스터(101 및 111)는 구동전압 발생부(131)가 각 게이트 라인과 연결된 게이트 트랜지스터들을 구동하기 위해 3레벨의 게이트 구동전압을 발생하도록 각 게이트 라인에 상응하는 구동 데이터를 출력한다.

디코더(121)는 제1 및 제2 쉬프트 레지스터(101 및 111)에서 각 게이트 라인에 상응하여 각각 출력되는 구동 데이터를 2비트의 구동 데이터로서 입력하고, 입력된 2비트의 구동 데이터에 상응하여 온전압(Vcc), 오프전압(Vss) 및 조정전압(Vee)의 3레벨 구동 전압중 하나를 선택하는 구동전압 선택신호를 발생한다. 구동전압 발생부(131)는 디코더(121)로부터 출력되는 구동전압 선택신호에 상응하는 게이트 구동전압을 각 게이트 라인으로 공급하여 게이트 트랜지스터를 구동한다.

도 3은 도 2에 도시된 제1 및 제2 쉬프트 레지스터(101 및 111)를 상세히 나타내는 회로도로서, 각각 보조 플립플롭(201, 221)과 직렬연결된 n개의 플립플롭(203~209, 223~229)으로 이루어져 있다.

도 4(a)~(g)는 도 2에 도시된 제1 및 제2 쉬프트 레지스터(101 및 111)에서 출력되는 출력신호에 상응하여 구동전압 발생부(131)에서 출력되는 게이트 구동신호를 설명하기 위한 파형도로서, 도 4(a)는 마스터 클럭신호(MCK)를 나타내고, 도 4(b)는 제1 캐리 데이터(D1)를 나타내고, 도 4(c)는 제2 캐리 데이터(D2)를 나타내고, 도 4(d)는 제1 쉬프트 레지스터(101)의 보조 플립플롭(201)과 제1 플립플롭(203)의 출력을 나타내고, 도 4(e)는 제2 쉬프트 레지스터(111)의 보조 플립플롭(221)과 제1 플립플롭(223)의 출력을 나타내고, 도 4(f)는 보조 게이트 라인(GL0)으로 공급되는 보조 채널 게이트 구동신호(CH0)를 나타내는 파형도이고, 도 4(g)는 제1 게이트 라인(GL1)으로 공급되는 제1 채널 게이트 구동신호(CH1)를 나타내고, 도 4(h)는 제2 게이트 라인(GL2)으로 공급되는 제2 채널 게이트 구동신호(CH2)를 나타내고, 도 4(i)는 제3 게이트 라인(GL3)으로 공급되는 제2 채널 게이트 구동신호(CH3)를 각각 나타내는 파형도이다.

도 3 및 도 4를 참조하여 도 4(g)에 도시된 제1 채널 게이트 구동신호(CH1)의 발생을 설명한다. 제1 및 제2 쉬프트 레지스터(101 및 111) 각각의 제1 플립플롭(203, 223)은 도 4(b) 및 (c)에 도시된 제1 및 제2 캐리 데이터(D1 및 D2)를 각각 입력하고, 도 4(a)에 도시된 마스터 클럭신호(MCK)에 응답하여 제1 및 제2 캐리 데이터(D1 및 D2)를 출력함으로써, 도 4(d) 및 (e)에 도시된 신호가 출력된다. 디코더(121)는 도 4(d) 및 (e)에 도시된 신호를 2비트의 게이트 구동 데이터로서 입력하여 두 데이터가 모두 '11'이 되는 구간에서는 구동전압 발생부(131)가 온전압(Vcc) 출력하도록, '01'또는 '10'의 데이터가 입력되는 구간에서는 구동전압 발생부(131)가 조정전압(Vee)을 출력하도록, '00'의 데이터가 입력되는 구간에서는 구동전압 발생부(131)가 오프전압(Vss)을 출력하도록 구동전압 선택신호를 각각 발생한다. 따라서, 구동전압 발생부(131)는 도 4(g)에 도시된 제1 채널 게이트 구동신호(GL1)를 발생하게 된다.

또한, 제2 플립플롭(205, 225)은 제1 플립플롭(203, 223)의 출력신호를 각각 입력하고, 마스터 클럭신호(MCK)에 응답하여 제1 플립플롭(203, 223)의 출력이 한 클럭 지연된 신호를 제2 게이트 라인(GL2) 연결된 게이트 트랜지스터들을 구동하는 게이트 구동 데이터로서 출력한다. 제2 플립플롭(205, 225)에서 발생된 게이트 구동 데이터에 의해 구동전압 발생부(131)는 도 4(h)에 도시된 제2 채널 게이트 구동신호(CH2)를 발생한다. 이와 같은 동작에 의해, 게이트 라인 구동부(131)는 제3~제n 채널 게이트 구동신호(GL3~GLn)들이 발생하게 된다.

한편, 보조 플립플롭(201, 221)은 도 4(f)에 도시된 보조 채널 게이트 구동신호(CH0)를 발생하도록 하는 플립플롭으로서, 도 4(d) 및 (e)에 도시된 파형의 신호를 출력한다. 이때, 디코더(121)는 도 4(d)에 도시된 데이터를 강제로 디스에이블 되도록 함으로써, 도 4(f)에 도시된 바와 같이 게이트 라인 구동부(131)가 3클럭동안 조정신호(Vee)를 발생하도록 한다.

결국, 제1 게이트 라인(GL1)에 오프전압(Vss)이 공급되는 경우, 각 화소 전극의 오프셋 전압을 줄이기 위해 도 1에 도시된 데이터 저장 커패시터(37)가 보조 게이트 라인(GL0)을 통해 조정전압(Vee)을 같이 공급받도록 한다. 또한, 제2~제n 게이트 라인에 오프전압(Vss)이 공급되는 경우, 각 데이터 저장 커패시터(37)는 각각 제1~제(n-1) 게이트 라인으로부터 조정 전압(Vee)을 공급받는다.

이와 같이, 소정 게이트 라인으로 오프 전압이 공급될 때, 데이터 저장 커패시터로 전단의 게이트 라인을 통해 조정전압(Vee)을 공급함으로써, 오프셋을 줄여 플리커 현상을 방지할 수 있다.

그러나, 구동전압 발생부(131)가 3레벨을 갖는 구동신호를 출력하도록 하는 구동 데이터는 제1 및 제2 캐리 데이터(D1 및 D2)를 각각 쉬프트함을로써 발생되었고, 이를 위해 플립플롭 어레이를 갖는 제1 및 제2 쉬프트 레지스터(101 및 111)가 필요하였다. 즉, 두 개의 쉬프트 레지스터를 사용함으로써 칩의 크기가 커지게 되며, 이는 TFT 패널이 대형화 되면서 구동해야할 게이트 라인이 많아질수록 칩 크기가 더욱 커지고 각각의 플립플롭이 마스터 클럭신호(MCK)에 의해 스위칭 동작을 행함으로 소비전류도 더욱 커지는 문제점이 발생한다.

본 발명이 이루고자 하는 기술적 과제는 종래에 사용되었던 두 개의 쉬프트 레지스터를 하나로 줄임으로, 칩 크기 및 소비전류를 줄일 수 있는 TFT 액정 구동 장치에서 3레벨 방식의 게이트 구동회로를 제공하는 데 있다.

도 1은 3레벨 방식의 TFT LCD 패널을 나타내는 회로도이다.

도 2는 종래의 3레벨 방식의 게이트 구동회로를 설명하기 위한 개략적인 블록도이다.

도 3은 도 2에 도시된 제1 및 제2 쉬프트 레지스터를 상세히 나타내는 회로도로이다.

도 4(a)~(g)는 도 2에 도시된 제1 및 제2 쉬프트 레지스터의 출력신호에 상응하여 발생되는 게이트 구동신호를 설명하기 위한 파형도이다.

도 5은 본 발명에 의한 티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로를 설명하기 위한 개략적인 블록도이다.

도 6(a)~(f)는 도 5에 도시된 각 부의 입/출력 파형도들을 설명하기 위한 도면이다.

도 7은 도 4에 도시된 장치에서 본 발명에 의한 쉬프트 레지스터의 바람직한 일 실시예의 회로도이다.

도 8(a)~(g)는 도 6에 도시된 장치가 제1 채널 게이트 구동신호를 출력하도록하는 구동 데이터 발생을 설명하기 위한 파형도이다.

상기 과제를 이루기 위해, 본 발명에 의한 티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로는 마스터 클럭신호와 캐리 데이터를 입력하여 3 레벨을 갖는 n 채널 게이트 구동신호가 발생되도록 제어하기 위해 각 채널에 상응하여 2비트의 게이트 구동 데이터를 발생하는 쉬프트 레지스터, 쉬프트 레지스터로부터 상기 2비트의 게이트 구동 데이터에 상응하여 3 레벨을 갖는 n 채널 게이트 구동신호를 발생하도록 각 채널에 상응하여 구동전압 선택신호를 발생하는 디코더 및 각 채널에 상응하여 디코더에서 발생되는 구동전압 선택신호에 상응여 온전압, 오프전압 및 조정전압중 하나의 전압레벨을 출력하는 구동전압 발생부를 포함하는 것이 바람직하다.

이하, 본 발명에 의한 티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로를 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 5은 본 발명에 의한 티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로를 설명하기 위한 개략적인 블록도이다. 본 발명에 의한 티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로는 쉬프트 레지스터(301), 디코더(311) 및 구동전압 발생부(321)를 포함한다.

도 5에 도시된 쉬프트 레지스터(301)는 3레벨의 구동전압을 발생하기 위한 2비트 데이터를 출력한다. 디코더(311)는 쉬프트 레지스터(301)로부터 출력된 2비트 데이터를 디코딩하여 구동전압 선택신호를 출력한다. 예컨대, 디코더(311)가 쉬프트 레지스터(301)로부터 '11'의 데이터를 입력하면 온 전압(Vcc)의 구동전압을 선택하는 구동전압 선택신호를 출력하고, '10' 또는 '01'의 데이터를 입력하면 조정 전압(Vee)을 선택하는 구동전압 선택신호를 출력하고, '00'의 데이터를 입력하면 오프 전압(Vee)을 선택하는 구동전압 선택신호를 출력한다. 출력 구동부(321)는 디코더(311)로부터 출력되는 구동전압 선택신호에 상응하여 온전압(Vcc), 오프전압(Vss) 및 조정전압(Vee)의 3레벨 전압중 하나의 구동 전압을 선택하고, 선택된 구동 전압을 각 게이트 라인으로 공급하여 게이트 라인에 연결된 게이트 트랜지스터들을 구동한다.

도 6(a)~(f)는 도 5에 도시된 각 부의 입/출력 파형도를 나타내는 도면으로서, 도 6(a)는 마스터 클럭신호(MCK)를 나타내고, 도 6(b)는 쉬프트 레지스터(301)로 입력되는 캐리 데이터(Dc)를 나타내고, 도 6(c)~(f)는 구동전압 발생부(321)에서 출력되는 보조 채널 게이트 구동신호(CH0)와 제1~제3 채널 게이트 구동신호(CH1~CH3)를 각각 나타내는 파형도들이다.

종래에는 도 4(f)~(i)에 도시된 각 채널 게이트 구동신호(CH0~CH3)를 발생하도록 게이트 구동 데이터를 발생하기 위해 두 개의 쉬프트 레지스터를 이용하여 도 4(b) 및 도 4(c)에 도시된 제1 및 제2 캐리 데이터(D1 및 D2)를 각각 쉬프트하였다. 이때, 각각의 캐리 데이터(D1, D2)의 성격을 보면, 제1 캐리 데이터(D1)는 구동전압 발생부가 각 게이트 라인으로 순차적으로 온 전압을 출력하도록 한다. 즉, 마스터 클럭신호(MCK)에 응답하여 쉬프트 레지스터에 의해 쉬프트되는 게이트 라인 선택의 의미를 갖는 신호이다.

반면, 제2 캐리 데이터(D2)는 제1 캐리 데이터(D1)와 같이 마스터 클럭신호(MCK)에 응답하여 쉬프트 레지스터에 의해 쉬프트되면서 제1 캐리 데이터(D1)에 의해 선택된 게이트 라인으로 온전압(Vcc)을 공급하다가 오프전압(Vss)으로 바꾸게 되는 순간 소정시간(2 클럭의 마스터 클럭신호만큼)동안 해당 게이트 라인으로 공급되는 전압이 오프 전압(Vss)보다 더 낮은 조정전압 (Vee)이 공급되도록 한다. 결과적으로, 도 3(b) 및 도 3(c)에 도시된 제1 및 제2 캐리 데이터(D1 및 D2)는 마스터 클럭신호(MCK)에 응답하여 동일한 시간에 순차적으로 다음 플립플롭에 전달되고, 제1 캐리 데이터(D1)는 제2 캐리 데이터(D2)의 처음 한 클럭분에 존재하게 된다.

위와 같은 제1 및 제2 캐리 데이터(D1 및 D2)의 특성을 이용하여, 본 발명에서는 종래에 제1 캐리 데이터(D1)를 쉬프트하기 위한 쉬프트 레지스터는 제거하고, 제2 캐리 데이터(D2)를 쉬프트하는 쉬프트 레지스터만 가지고 3레벨 방식의 데이터 처리를 구현하는 것이다. 즉, 제2 캐리 데이터(D2)만 마스터 클럭신호(MCK)에 응답하여 쉬프트되도록 하면서 쉬프트 레지스터(플립플롭들로 구성됨)의 인접한 플립플롭의 출력신호를 조합하면, 하나의 쉬프트 레지스터만을 이용하여도 도 4(f)~(i)에 도시된 채널 게이트 구동신호들을 발생시킬 수 있게 된다.

도 7은 도 4에 도시된 장치에서 본 발명에 의한 쉬프트 레지스터(301)의 바람직한 일 실시예의 회로도이다. 본 발명에 의한 쉬프트 레지스터(301)는 (n+1)개의 플립플롭들(601~611), n개의 인버터들(621~629)과 n개의 앤드 게이트들(641~947)을 포함한다.

도 8(a)~(g)는 도 6에 도시된 장치가 제1 채널 게이트 구동신호(CH1)를 출력하도록하는 구동 데이터 발생을 설명하기 위한 파형도로서, 도 8(a)는 마스터 클럭신호(MCK)를 타나태고, 도 8(b)는 캐리 데이터(Dc)를 나타내고, 도 8(c)는 제1 플립플롭(601)의 출력을 나타내고, 도 8(d)는 제2 플립플롭(603)의 출력을 나타내고, 도 8(e)는 제1 인버터(621)의 출력을 나타내고, 도 8(f)는 제1 앤드게이트(641)의 출력을 나타내고, 도 8(g)는 제1 플립플롭(601)과 제1 앤드게이트(641)에서 출력되는 2비트의 데이터에 상응하여 구동전압 발생부(321)에서 출력되는 제1 채널 게이트 구동신호(CH1)를 각각 나타내는 파형도이다.

도 7 및 도 8을 참조하면, 쉬프트 레지스터(301)의 각 플립플롭(601~611)은 클럭신호 입력단자(CK)로 마스터 클럭신호(MCK)를 입력한다. 먼저, 도 8(g)에 도시된 제1 채널 게이트 구동신호(CH1)가 발생되도록 하기 위한 쉬프트 레지스터(301)의 동작을 설명하면, 제1 플립플롭(601)은 도 8(b)에 도시된 캐리 데이터(Dc)를 입력하고, 도 8(a)에 도시된 마스터 클럭신호(MCK)에 응답하여 입력된 캐리 데이터(Dc)를 출력하여 도 8(c)에 도시된 바와 같은 신호를 제2 플립플롭(603)의 입력단자로 출력한다. 제2 플립플롭(603)은 마스터 클럭신호(MCK)에 응답하여 제1 플립플롭(601)으로부터 입력된 신호를 한 클럭 지연하여 도 8(d)에 도시된 파형의 신호를 제1 인버터(621)로 출력하고, 제1 인버터(621)는 도 8(d)에 도시된 신호를 반전하여 도 8(e)에 도시된 파형의 신호를 출력한다.

제1 앤드게이트(641)는 도 8(c)에 도시된 제1 플립플롭(601)의 출력신호와 도 8(e)에 도시된 제1 인버터(621)의 출력신호를 논리합하여 도 8(f)에 도시된 파형의 신호를 출력한다. 여기서, 도 8(e)에 도시된 파형의 신호는 종래에 제1 채널 구동신호 발생을 위해 제1 캐리 데이터(D1)를 쉬프트 레지스터에 의해 지연한 신호와 같은 신호이다. 즉, 본 발명에서는 제1 캐리 데이터를 쉬프트하기 위한 쉬프트 레지스터없이도 신호 조합에 의해 종래의 제1 캐리 데이터(D1)를 발생할 수 있게 된다.

디코더(311)는 도 8(c)와 도 8(f)에 도시된 파형의 데이터를 입력하여 '11'의 데이터가 입력된 구간에서는 온 전압(Vcc)을 선택하는 구동전압 선택신호를 발생하고, '10'의 데이터가 입력된 구간에서는 조정전압(Vee)을 발생하는 구동전압 선택신호를 발생하고, '00'가 입력된 구간에서는 오프전압(Vss)을 발생하는 구동전압 선택신호를 발생함으로써, 최종적으로 출력 구동부(621)는 도 8(g)에 도신된 바와 같은 제1 채널 게이트 구동신호(CH1)를 출력하게 된다.

도 6(e)에 도시된 제2 채널 구동신호는 위에서 설명된 바와 같은 동일한 동작을 하는 제2 및 제3 플립플롭(603 및 605), 제2 인버터(623)와 제2 앤드 게이트(643)에 의해 발생될 수 있으며, 제3~제n 채널 구동신호들도 동일한 동작에 의해 발생될 수 있다.

한편, 보조 채널 게이트 구동신호(CH0)는 전술된 바와 같이 제1 채널 게이트 구동신호(CH1)에 의해 제1 게이트 라인(GL1)에 오프 전압(Vss)이 공급되는 경우, 데이터 저장 커패시터에 연결된 보조 게이트 라인(GL0)을 통해 조정신호(Vee)를 같이 공급하도록 하는 신호이다. 이때, 보조 게이트 라인(GL0)에는 연결된 게이트 트랜지스터가 없으므로 즉, 구동해야할 게이트 트랜지스터가 없으므로 보조 채널 게이트 구동신호(CH0)는 보조 게이트 라인(GL0)으로 조정신호(Vee)만을 공급하면 된다. 따라서, 디코더(311)는 제1 플립플롭(601)에서 출력되는 데이터와 제1 앤드게이트(641)에서 출력되는 데이터를 입력하여 제1 앤드게이터(641)의 출력을 강제적으로 디스에이블되도록 하여 즉, 강제적으로 '10'의 게이트 구동 데이터를 만들어 도 6(c)에 도시된 바와 같은 보조 채널 게이트 구동신호(CH0)를 발생하도록 한다.

결과적으로, 종래에 구동전압 발생부가 3레벨의 게이트 구동신호를 발생하도록 하는 게이트 구동 데이터를 만들기 위해 2개의 쉬프트 레지스터를 사용하였지만, 본 발명에서는 하나의 쉬프트 레지스터와 몇 개의 논리게이트들을 이용하여 게이트 구동 데이터를 발생함으로써, 칩의 크기 및 소비 전류를 종래와 대비하여 크게 줄일 수 있게 된다.

상술된 바와 같이, 본 발명에의한 TFT 액정 구동 장치에서 3레벨 방식의 게이트 구동회로는 3레벨의 게이트 구동신호를 발생하기 위해 플립플롭 어레이로 구성된 쉬프트 레지스터를 종래에는 2개을 사용하였지만 본 발명에서는 하나의 쉬프트 레지스터만을 사용함으로써 칩의 크기 및 소비전류를 종래와 대비하여 크게 줄일 수 있는 효과가 있다.

Claims (2)

1. 마스터 클럭신호와 캐리 데이터를 입력하여 3 레벨을 갖는 n 채널 게이트 구동신호가 발생되도록 제어하기 위해 각 채널에 상응하여 2비트의 게이트 구동 데이터를 발생하는 쉬프트 레지스터;

   상기 쉬프트 레지스터로부터 상기 2비트의 게이트 구동 데이터에 상응하여 상기 3 레벨을 갖는 n 채널 게이트 구동신호를 발생하도록 각 채널에 상응하여 구동전압 선택신호를 발생하는 디코더; 및

   각 채널에 상응하여 상기 디코더에서 발생되는 상기 구동전압 선택신호에 상응여 온전압, 오프전압 및 조정전압중 하나의 전압레벨을 출력하는 구동전압 발생부를 구비하는 것을 특징으로 하는 티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로.
2. 제1항에 있어서, 상기 쉬프트 레지스터는

   상기 마스터 클럭신호에 상응하여 상기 캐리 데이터를 쉬프트하는 직렬 연결된 제1~제(n+1) 플립플롭들;

   상기 제2~제(n+1) 플립플롭들의 출력신호를 각각 반전하는 제1~제n 인버터들; 및

   상기 제1~제n 플립플롭들의 출력신호와 상기 제1~제n 인버터들의 출력신호를 각각 논리합하는 제1~제n 앤드게이트들을 구비하는 것을 특징으로 하고,

   상기 제1~제n 플립플롭들의 출력신호와 상기 제1~제n 앤드게이트들의 출력신호 쌍을 상기 2비트의 게이트 구동 데이터로서 출력하는 것을 특징으로 하는 티.에프.티 액정 구동 장치에서 3레벨 방식의 게이트 구동회로