KR100186547B1 - 액정표시소자의 게이트 구동회로 - Google Patents

액정표시소자의 게이트 구동회로 Download PDF

Info

Publication number
KR100186547B1
KR100186547B1 KR1019960008390A KR19960008390A KR100186547B1 KR 100186547 B1 KR100186547 B1 KR 100186547B1 KR 1019960008390 A KR1019960008390 A KR 1019960008390A KR 19960008390 A KR19960008390 A KR 19960008390A KR 100186547 B1 KR100186547 B1 KR 100186547B1
Authority
KR
South Korea
Prior art keywords
gate
output signal
signal
driving circuit
gate line
Prior art date
Application number
KR1019960008390A
Other languages
English (en)
Other versions
KR970067071A (ko
Inventor
김영대
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960008390A priority Critical patent/KR100186547B1/ko
Priority to US08/810,027 priority patent/US5963188A/en
Publication of KR970067071A publication Critical patent/KR970067071A/ko
Application granted granted Critical
Publication of KR100186547B1 publication Critical patent/KR100186547B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

본 발명은 LCD의 게이트 구동회로에 관한 것으로, 별도의 클럭신호 없이 게이트 라인을 구동할 수 있어 코스트를 절감시키고, TFT의 수를 감소시켜 판넬의 사이즈를 감소시키며, △Vp 문제를 자연 해소시키는데 적당한 LCD의 게이트 구동회로를 제공하기 위한 것이다.
이를 위한 본 발명의 LCD의 게이트 구동회로는 게이트 라인 구동을 위한 데이타 드라이버부의 복수개의 넌 오버랩 출력신호 인가부, 상기 각각의 넌 오버랩 출력신호에 따라 게이트 라인의 신호레벨을 순차적으로 조정하는 게이트 라인 레벨 조정부를 포함하여 이루어짐을 특징으로 한다.

Description

액정표시소자(LCD)의 게이트 구동회로
제1도는 종래 액티브 매트릭스 판넬의 구조를 나타낸 도면
제2도는 (a)는 종래 LCD의 게이트 구동회로를 나타낸 도면
(b)는 종래 LCD의 게이트 구동파형을 나타낸 도면
제3도는 (a)는 종래 LCD의 데이타 구동회로를 나타낸 도면
(b)는 종래 LCD의 데이타 구동파형을 나타낸 도면
제4도는 본 발명의 LCD의 게이트 구동회로를 나타낸 도면
제5도는 제4도에 따른 게이트 구동파형을 나타낸 도면
제6도는 본 발명에 따른 게이트 라인 레벨 조정부의 제2실시예를 나타낸 도면
제7도는 본 발명에 따른 게이트 라인 레벨 조정부의 제3실시예를 나타낸 도면
* 도면의 주요부분에 대한 부호의 설명
11 : 낸드(NAND) 게이트 12, 14 : 패스 게이트용 트랜지스터
13 : 스위칭 트랜지스터
본 발명은 액정표시장치에 관한 것으로, 특히 액티브 매트릭스(Active Matrix) LCD(Liquid Crystal Display)의 게이트 구동회로에 있어서, 게이트 라인 구동을 위한 별도의 클럭신호가 필요없고, △Vp 문제 또한 자연 해소되는데 적당하도록 한 LCD의 게이트 구동회로에 관한 것이다.
이하, 첨부도면을 참조하여 종래 LCD의 게이트 구동회로를 설명하면 다음과 같다.
제1도는 종래 액티브 매트릭스 판넬의 구조를 나타낸 도면이고, 제2도 (a), (b)는 종래 LCD의 게이트 구동회로 및 구동파형을 나타낸 것이다.
먼저 종래 액티브 매트릭스 판넬은 제1도에 도시한 바와 같이, 픽셀 어레이(Pixel Array)부(1)와 데이타 드라이버부(2), 게이트 드라이버부(3)를 포함하여 구성되며, 상기 데이타 드라이버부(2)에는 3~6개의 클럭신호와 HST(Horizontal Start) 신호, 그리고 R(적).G(녹).B(청) 데이타 신호가 입력되며, 상기 게이트 드라이버부에는 2개의 클럭신호, VST(Vertical Start) 신호가 입력된다.
이어, 제2도(a)는 제1도의 게이트 드라이버부의 상세회로도로서, 각 단마다 클럭 인버터(Clocked Inverter) 2개와 낸드 게이트(NAND GATE) 1개 인버터 4개로 이루어져 Q와 Q2는 첫단의 낸드 게이트에 VDD가 인가되므로 제2도 (b)의 구동파형도에서와 같이, 오버랩(Overlap) 되며 Q2, Q3, Q4는 전단에서 인가되는 신호가 낸드 게이트에 인가되므로 서로 오버랩(Overlap) 되지 않는다.
다시 말해서, VST 신호가 입력되고 2신호가 하이(High)가 될때 Q1이 하이가 되어,2가 다음 하이(High)가 될때까지 Q1은 High를 유지한다.
그리고 1이 하이(High)가 되면 Q2가 하이(High)상태가 되고 Q2가 하이상태를 유지하고 있는 시간은 2가 하이(High)가 되기 이전까지이다.
이는 낸드 게이트의 특성을 이용한 것으로, 상기 낸드 게이트의 다른 입력에는 2가 하이상태가 될때 로우(Low)상태로 되기 때문에 상기 낸드 게이트의 출력은 하이상태가 되며 결국 Q2는 2가 하이상태로 되면서 로우(Low)상태로 변한다.
마찬가지로 Q3, Q4등의 서로 Q2와는 오버랩 되지 않은 상태로 하이(High)출력을 갖는다.
이어서, 제3도 (a),(b)는 종래 LCD의 데니타 구동회로와 그에 따른 구동파형을 나타낸 것이다.
제3도 (a)에서와 같이, 데이타 구동회로도 상기 제2도 (a)의 게이트 구동회로와 유사하게 동작하며 R. G. B 데이타를 데이타 라인에 인가해야 하므로 각 단의 쉬프트 레지스터의 출력이 패스 게이트(Passgate)에 인가되어 R. G. B 데이타를 읽어 들이게 한다.
이어, 제3도 (b)에 나타낸 바와 같이, 데이타 드라이버 구동파형은 Q1, Q2, Q3, Q4의 파형이 서로 오버랩 되어 있음을 보여준다.
이는 R. G. B 데이타를 읽어 들이는 시간을 늘리기 위한 것이다.
즉, 데이타를 읽어들인 시간을 연장하여 TFT의 특성에 따른 영향을 받지 않도록 하기 위함이다.
따라서 TFT의 이동도가 낮을 때에도 충분한 시간을 갖고 데이타를 읽어 들이게 된다.
그러나 상기와 같은 종래 LCD의 게이트 구동회로는 게이트 드라이버를 구성하는 TFT수가 많아 디팩트(Defect) 발생율이 높고 판넬의 사이즈를 증가 시킨다.
또한 게이트 드라이버를 동작시키기 위해 별도의 클럭신호( 1)( 2)가 필요하므로 코스트가 상승하게 되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출항 것으로, 게이트 드라이버를 구성하는 TFT 수를 대폭 감소시켜 판넬의 사이즈를 감소시키고 별도의 클럭신호 없이 게이트 라인을 구동하므로 코스트를 감소시키며 아울러 픽셀의Vp 문제를 자연 해소시키는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 LCD의 게이트 구동회로는 게이트 라인 구동을 위한 데이타 드라이버부의 복수개의 넌 오버랩 출력신호 발생부, 상기 각각의 넌 오버랩 출력신호에 따라 게이트 라인의 신호레벨을 순차적으로 조정하는 게이트라인 레벨 조정부를 포함하여 구성됨을 특징으로 한자.
이하, 첨부도면을 참조하여 본 발명의 LCD의 게이트 구동회로를 설명하면 다음과 같다.
제4도는 본 발명의 LCD의 게이트 구동회로를 도시한 것이고, 제5도는 제4도에 따른 게이트 구동파형을 나타낸 것이다.
먼저, 본 발명의 LCD의 게이트 구동회로는 제4도에서와 같이, 데이타 드라이버부의 출력후반부의 넌 오버랩(Nonoverlap) 출력 3개 이상을 이용하며 게이트 드라이버부의 각 단에는 낸드 게이트, 인버터, 패스 게이트((Passgate)로 이루어지고, TFT의 수는 최소한 8개 이다.
상기 데이타 드라이버부의 출력후반부의 넌 오버랩 출령(Dn+1, Dn+3, Dn+5) 중 추출력 Dn+5는 게이트 드라이버부 각 단의 낸드 게이트이 일측 입력단자에 인가되고, 출력 Dn+3은 게이트 드라이버의 각 단의 패스 게이트용 트랜지스터(12-1, 12-2,...) 게이트 단자에 인가된다.
그리고 상기 넌 오버랩(Nonoverlap) 출력중 Dn+1은 상기 게이트 드라이버부 각 단의 낸드 게이트(11-1, 11-2,...)에 인가되는 신호를 스위칭하는 스우칭 트랜지스터(13-1, 13-2,...)의 게이트에 인가된다.
따라서 게이트 드라이버부에 VST가 인가되면 게이트 라인 1은 하이상태가 되고 이때 Dn+1신호상태가 하이(High)이면 상기 스위칭 게이트(13-1)가 턴 온 되어, 낸드 게이트(11-1)의 입력에 하이신호가 인가된다.
이후 Dn+3신호상태가 하이상태가 되면, 상기 패스 게이트용 트랜지스터(12-1)가 턴 온 되어, 게이트 라인 1의 신호가 상기 제1패스 게이트용 트랜지스터(12-1)를 통해 바이패스 되므로, 상기 게이트 라인 1의 신호가 로우(Low)상태로 된다.
계속해서 상기 Dn+5신호가 하이상태이면 게이트라인 2와 연결된 패스 게이트용 트랜지스터(14-1)가 턴 온 되어 게이트 라인 2가 하이상태가 된다.
이때, 상기 게이트 라인이 하이상태인 동안에는 데이타 드라이버부에 의해 D1~Dn까지 출력되면서 데이타 라인에 신호를 인가하게 된다.
다음 순간 상기 Dn+1신호가 로우(Low)상태에서 하이(High)상태로 바뀌면 항기 게이트 드라이버부 각 단의 스위칭 게이트 중 두번째단의 스위칭 트랭지스터(13-2)가 턴 온 되어 상기 낸드 게이트(11-2)는 게이트 라인 2의 하이신호를 입력으로 한다.
이때 Dn+3신호가 하이상태가 되면 상기 두번째단의 패스 게이트용 트랜지스터(12-2)가 턴 온 되어 게이트 라인2의 신호를 바이패스 시키므로 결국 게이트 라인 2는 하이상태에서 로우(Low)상태로 바뀐다.
여기서 Dn+5신호가 하이상태가 되면 게이트 라인3은 하이상태가 되고, 상기 게이트라인 3이 하이상태가 됨에 따라 데이타 드라이버부에 의해 D1~Dn 까지 출력되는 동안 플로우팅(Floating) 하이상태를 유지하고 있다가 다시 Dn+1이 하이상태가 되면 게이트 드라이버부 각 단의 세번째단의 스위칭 트랜지스터(13-3)가 턴 온 되어, 상기 게이트 라인 3의 하이신호를 낸드 게이트(11-3)의 입력으로 전달한다.
이런 동작을 반복함으로써 모든 게이트 라인에 차례로 펄스를 인가하게 된다.
제5도는 제4도에 나타난 B.C.D.P에서의 파형을 나타낸 것이다.
제5도에 도시한 바와 같이, Dn+1신호에 의해 스위칭 트랜지스터가 턴 온 되는 순간 게이트 라인 3의 파형 끝부분이 약간 낮아지며, 이때 Dn+3신호가 하이상태가 되면, 각단의 패스 게이트용 트랜지스터(12-2)가 턴 온 되어 결국 게이트 라인 3은 완전한 로우(Low)상태가 된다.
이와같이 게이트 라인에서의 파형의 끝부분이 몇단계 걸쳐서 레벨이 조금씩 떨어지는 것은 픽셀의 △ Vp의 값을 작게 할 수 있어 픽셀의 플리커(Flicker)보상에도 유리하다.
이때 픽셀의 충전시간(Charging Time)을 고려하여 Dn+1과 Dn+5의 턴 온되는 시간간격을 조절한다.
제6도는 본 발명의 LCD 게이트 구동회로에 있어서, 각 단의 스위칭 트렌지스터에 각각 캐패시터를 추가로 구성하여 게이트 라인 구동파형의 끝부분이 떨어지는 것을 더욱 강화할 수 있도록 한 것이다.
그리고 제7도는 제4도에 나타낸 n형 TFT에 의한 제2패스 게이트용 트랜지스터(14)(Passgate)의 구성을 소오스와 게이트를 공통으로, 또는 드레인과 게이트를 공통으로 사용하여 △ Vp를 더욱 감소시킬 수 있도록 한 것이다.
또한 지금까지 상술한 본 발명의 게이트 구동회로는 별도의 Overlalp 되지 않는 3개의 펄스소스를 가지고 데이타 구동회로에도 적용이 가능하다.
이상 상술한 바와 같이 본 발명의 LCD 게이트 구동회로는 별도의 클럭신호 없이 게이트 라인을 구동할 수가 있어 코스트가 절감되고 TFT의 수를 감소시켜 디팩트 발생율 및 판넬의 사이즈를 감소시키며 게이트 라인 구동파현에 따라 △Vp 문제가 자연해소되는 효과가 있다.

Claims (6)

  1. 복수개의 게이트라인, 상기 게이트라인과 교차하는 복수개의 데이터라인, 상기 데이터라인에 화상데이터를 인가하는 데이터 드라이버를 가지는 액정표시장치에 있어서,
    제1출력신호, 제2출력신호 및 제3출력신호를 발생하는 출력신호 발생부와,
    소정의 게이트라인 신호와 상기 제1출력신호를 입력으로 하고 상기 소정의 게이트라인 다음단의 게이트라인에 게이트신호를 인가하는 논리 회로와,
    상기 제2출력신호에 의해 상기 소정의 게이트라인의 신호를 바이패스 시키는 패스게이트용 트랜지스터를 포함하여 구성되며,
    상기 소정의 게이트라인의 신호는 상기 제3출력신호에 의해 제어되는 스위칭소자를 통해 상기 논리회로에 입력됨을 특징으로 하는 게이트 구동회로.
  2. 제1항에 있어서, 상기 논리회로는 논리곱회로로 구성됨을 특징으로 하는 게이트 구동회로.
  3. 제2항에 있어서, 상기 논리곱회로는 낸드게이트와 인버터로 구성됨을 특징으로 하는 게이트 구동회로.
  4. 제1항에 있어서, 상기 출력신호 발생회로는 제3출력신호, 제2출력신호, 제1출력신호순으로 반복하여 발생함을 특징으로 하는 게이트 구동회로.
  5. 제1항에 있어서, 상기 제1출력신호, 제2출력신호 및 제1출력신호는 서로 오버랩되지 않는 것을 특징으로 하는 게이트 구동회로.
  6. 제1항에 있어서, 상기 출력신호 발생회로에서 출력되는 신호는 상기 데이터라인에 화상데이터를 인가하는 상기 데이터 드라이버에서 출력되는 신호의 일부인 것을 특징으로 하는 게이트 구동회로.
KR1019960008390A 1996-03-26 1996-03-26 액정표시소자의 게이트 구동회로 KR100186547B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960008390A KR100186547B1 (ko) 1996-03-26 1996-03-26 액정표시소자의 게이트 구동회로
US08/810,027 US5963188A (en) 1996-03-26 1997-03-04 Gate driving circuit for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960008390A KR100186547B1 (ko) 1996-03-26 1996-03-26 액정표시소자의 게이트 구동회로

Publications (2)

Publication Number Publication Date
KR970067071A KR970067071A (ko) 1997-10-13
KR100186547B1 true KR100186547B1 (ko) 1999-04-15

Family

ID=19454005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008390A KR100186547B1 (ko) 1996-03-26 1996-03-26 액정표시소자의 게이트 구동회로

Country Status (2)

Country Link
US (1) US5963188A (ko)
KR (1) KR100186547B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993461B2 (ja) * 1997-04-28 1999-12-20 日本電気株式会社 液晶表示装置の駆動回路
KR20020017322A (ko) * 2000-08-29 2002-03-07 윤종용 제어 신호부 구조 및 이를 포함하는 액정 표시 장치
JP4566459B2 (ja) * 2001-06-07 2010-10-20 株式会社日立製作所 表示装置
AU2003242392A1 (en) * 2002-06-20 2004-01-06 Sharp Kabushiki Kaisha Display
TWI366177B (en) * 2007-08-08 2012-06-11 Au Optronics Corp Lcd display with a gate driver outputting non-overlapping scanning signals
CN101599254B (zh) * 2009-05-05 2012-12-19 华映光电股份有限公司 输出致能讯号的调整装置及其方法
CN101783127B (zh) * 2010-04-01 2012-10-03 福州华映视讯有限公司 显示面板
US9343031B2 (en) 2012-11-28 2016-05-17 Apple Inc. Electronic device with compact gate driver circuitry
CN104050943B (zh) * 2014-06-10 2016-06-08 昆山龙腾光电有限公司 一种栅极驱动电路及使用其的显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2587546B2 (ja) * 1991-03-22 1997-03-05 株式会社ジーティシー 走査回路
US5666131A (en) * 1992-06-19 1997-09-09 Citizen Watch Co., Ltd. Active matrix liquid-crystal display device with two-terminal switching elements and method of driving the same

Also Published As

Publication number Publication date
US5963188A (en) 1999-10-05
KR970067071A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US10916213B2 (en) Shift register and method for driving the same, gate driving circuit, and display device
US6040815A (en) LCD drive IC with pixel inversion operation
US10127875B2 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
KR100583318B1 (ko) 액정표시장치의 게이트 구동장치 및 방법
US5410583A (en) Shift register useful as a select line scanner for a liquid crystal display
KR100381064B1 (ko) 시프트 레지스터 및 화상표시장치
JP4987043B2 (ja) シフトレジスタ、該シフトレジスタを用いた液晶表示装置、及び液晶装置のスキャンライン駆動方法
US7839374B2 (en) Liquid crystal display device and method of driving the same
US7310402B2 (en) Gate line drivers for active matrix displays
JP4419897B2 (ja) 液晶表示装置の駆動法、液晶表示装置及び電子機器
US5602560A (en) Apparatus for driving liquid crystal display panel with small deviation of feedthrough voltage
US20060017685A1 (en) Single clock driven shift register and driving method for same
US7050034B2 (en) Display apparatus
KR100186547B1 (ko) 액정표시소자의 게이트 구동회로
KR100317823B1 (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JP4016201B2 (ja) 表示装置
JP3661324B2 (ja) 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
CN109360533B (zh) 液晶面板及其栅极驱动电路
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
KR20180014338A (ko) 표시장치
KR20080018607A (ko) 게이트 구동회로와 이를 갖는 액정표시장치
US20040107390A1 (en) Timing adjustment circuit, drive circuit, electrooptic device and electronic equipment
KR100196027B1 (ko) 표시장치 주사회로
JP3433023B2 (ja) 液晶表示装置
CN112289251B (zh) Goa电路及显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 17

EXPY Expiration of term