JPH04213495A - 液晶パネル駆動回路 - Google Patents
液晶パネル駆動回路Info
- Publication number
- JPH04213495A JPH04213495A JP40736390A JP40736390A JPH04213495A JP H04213495 A JPH04213495 A JP H04213495A JP 40736390 A JP40736390 A JP 40736390A JP 40736390 A JP40736390 A JP 40736390A JP H04213495 A JPH04213495 A JP H04213495A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- output
- switch
- switch group
- channel switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 22
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、液晶パネル駆動回路に
係り、特にＴＦＴ液晶パネルの水平駆動回路に好適な液
晶パネル駆動回路に関する。
係り、特にＴＦＴ液晶パネルの水平駆動回路に好適な液
晶パネル駆動回路に関する。
【０００２】
【従来の技術】図５は従来のＴＦＴ液晶パネルの水平駆
動回路の一例の構成を示す。図５において、同期信号Ｓ
０によって動作し転送データＳ１を逐次転送するシフト
レジスタＳＲのデータ出力によりラッチ回路ＬＡが動作
する。ラッチ回路ＬＡには、画像信号Ｓ２と１走査線毎
に反転する切換信号Ｓ３が与えられており、ラッチ回路
ＬＡは、シフトレジスタＳＲのデータ出力により画像信
号Ｓ２をラッチすると共にこのラッチした画像データを
切換信号Ｓ３の反転時にスイッチセレクト回路ＳＳに入
力する。スイッチセレクト回路ＳＳの出力はＰチャネル
スイッチ群及びＮチャネルスイッチ群からなるスイッチ
部ＳＷの各ＦＥＴ（電解効果トランジスタ）のゲートに
接続され、Ｐチャネルスイッチ群及びＮチャネルスイッ
チ群の各ＦＥＴのソースには夫々種々の表示階調に対応
する電圧ＶＰｉ及びＶＮｉ（ｉは自然数、即ちｉ＝１，
２，３…）の電源が接続され、Ｐチャネルスイッチ群と
Ｎチャネルスイッチ群の全ＦＥＴのドレインは出力端子
に接続されている。即ち、スイッチセレクト回路ＳＳは
、ラッチ回路ＬＡから与えられるデータに応じてＰチャ
ネルスイッチ群及びＮチャネルスイッチ群からなるスイ
ッチ部ＳＷのＦＥＴを選択的に導通させ、電圧ＶＰｉ及
びＶＮｉの１つを出力電圧Ｓｏｕｔとして出力端子から
出力させる。 ＴＦＴ液晶パネルの水平駆動回路は図５に示す構成の回
路が各段のシフトレジスタＳＲ毎に設けられている。
動回路の一例の構成を示す。図５において、同期信号Ｓ
０によって動作し転送データＳ１を逐次転送するシフト
レジスタＳＲのデータ出力によりラッチ回路ＬＡが動作
する。ラッチ回路ＬＡには、画像信号Ｓ２と１走査線毎
に反転する切換信号Ｓ３が与えられており、ラッチ回路
ＬＡは、シフトレジスタＳＲのデータ出力により画像信
号Ｓ２をラッチすると共にこのラッチした画像データを
切換信号Ｓ３の反転時にスイッチセレクト回路ＳＳに入
力する。スイッチセレクト回路ＳＳの出力はＰチャネル
スイッチ群及びＮチャネルスイッチ群からなるスイッチ
部ＳＷの各ＦＥＴ（電解効果トランジスタ）のゲートに
接続され、Ｐチャネルスイッチ群及びＮチャネルスイッ
チ群の各ＦＥＴのソースには夫々種々の表示階調に対応
する電圧ＶＰｉ及びＶＮｉ（ｉは自然数、即ちｉ＝１，
２，３…）の電源が接続され、Ｐチャネルスイッチ群と
Ｎチャネルスイッチ群の全ＦＥＴのドレインは出力端子
に接続されている。即ち、スイッチセレクト回路ＳＳは
、ラッチ回路ＬＡから与えられるデータに応じてＰチャ
ネルスイッチ群及びＮチャネルスイッチ群からなるスイ
ッチ部ＳＷのＦＥＴを選択的に導通させ、電圧ＶＰｉ及
びＶＮｉの１つを出力電圧Ｓｏｕｔとして出力端子から
出力させる。 ＴＦＴ液晶パネルの水平駆動回路は図５に示す構成の回
路が各段のシフトレジスタＳＲ毎に設けられている。
【０００３】図６は図５の回路におけるタイミングチャ
ートを示す。時刻ｔ１２のときラッチ回路ＬＡにより画
像信号Ｓ２が保持される。切換信号Ｓ３が反転する時刻
ｔ２にラッチ回路ＬＡで保持されていた画像データをス
イッチセレクト回路ＳＳに出力し、そしてスイッチ部Ｓ
ＷのＰチャネルスイッチ群又はＮチャネルスイッチ群の
前記画像データに対応するスイッチを選択的にオンとし
て、そのスイッチに接続されている電源の電圧ＶＰｉ又
はＶＮｉが出力信号Ｓｏｕｔとして出力される。
ートを示す。時刻ｔ１２のときラッチ回路ＬＡにより画
像信号Ｓ２が保持される。切換信号Ｓ３が反転する時刻
ｔ２にラッチ回路ＬＡで保持されていた画像データをス
イッチセレクト回路ＳＳに出力し、そしてスイッチ部Ｓ
ＷのＰチャネルスイッチ群又はＮチャネルスイッチ群の
前記画像データに対応するスイッチを選択的にオンとし
て、そのスイッチに接続されている電源の電圧ＶＰｉ又
はＶＮｉが出力信号Ｓｏｕｔとして出力される。
【０００４】
【発明が解決しようとする課題】このような従来の液晶
パネル駆動回路では、１走査線毎に反転する切換信号Ｓ
３により、全出力端子の全出力回路を一斉に切り換える
ことになる。このため、出力端子が多くなる程、即ち同
時駆動される画素数が多くなる程その分だけ貫通電流が
多くなり、最悪の場合にはこの貫通電流がラッチアップ
のトリガとなりＩＣを破壊することになる。
パネル駆動回路では、１走査線毎に反転する切換信号Ｓ
３により、全出力端子の全出力回路を一斉に切り換える
ことになる。このため、出力端子が多くなる程、即ち同
時駆動される画素数が多くなる程その分だけ貫通電流が
多くなり、最悪の場合にはこの貫通電流がラッチアップ
のトリガとなりＩＣを破壊することになる。
【０００５】本発明はかかる問題点に鑑みてなされたも
のであって、出力端子数の増加に伴う貫通電流の増加を
抑制し、多出力化によるラッチアップの発生を防止し得
る液晶パネル駆動回路を提供することを目的とする。
のであって、出力端子数の増加に伴う貫通電流の増加を
抑制し、多出力化によるラッチアップの発生を防止し得
る液晶パネル駆動回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る第１の液晶
パネル駆動回路は、夫々出力電圧を選択する複数のＰチ
ャネル及びＮチャネルスイッチを有するＰチャネル及び
Ｎチャネルスイッチ群のスイッチを画像信号に応じて選
択的に作動させることにより所定の出力端子に前記画像
信号に応じた出力電圧を得る液晶パネル駆動回路におい
て、前記Ｐチャネルスイッチ群及びＮチャネルスイッチ
群の出力を交互に選択して出力させる手段を具備し、前
記Ｐチャネルスイッチ群及びＮチャネルスイッチ群の一
方のスイッチから出力を得ているときに他方のスイッチ
の状態を設定することを特徴とする。
パネル駆動回路は、夫々出力電圧を選択する複数のＰチ
ャネル及びＮチャネルスイッチを有するＰチャネル及び
Ｎチャネルスイッチ群のスイッチを画像信号に応じて選
択的に作動させることにより所定の出力端子に前記画像
信号に応じた出力電圧を得る液晶パネル駆動回路におい
て、前記Ｐチャネルスイッチ群及びＮチャネルスイッチ
群の出力を交互に選択して出力させる手段を具備し、前
記Ｐチャネルスイッチ群及びＮチャネルスイッチ群の一
方のスイッチから出力を得ているときに他方のスイッチ
の状態を設定することを特徴とする。
【０００７】本発明に係る第２の液晶パネル駆動回路は
、画像信号をどの出力端子に対応させるかを選択する信
号を同期信号により転送するシフトレジスタ回路と、夫
々出力電圧を選択する複数のＰチャネル及びＮチャネル
スイッチを有するＰチャネル及びＮチャネルスイッチ群
と、これらのＰチャネルスイッチ群及びＮチャネルスイ
ッチ群の出力を交互に選択して出力させる出力スイッチ
部と、前記Ｐチャネル及びＮチャネルスイッチ群の前記
出力スイッチ部により選択されていない方のスイッチを
画像信号に応じて選択的に設定し、そのスイッチの状態
を保持させるスイッチセレクト回路とを具備することを
特徴とする。
、画像信号をどの出力端子に対応させるかを選択する信
号を同期信号により転送するシフトレジスタ回路と、夫
々出力電圧を選択する複数のＰチャネル及びＮチャネル
スイッチを有するＰチャネル及びＮチャネルスイッチ群
と、これらのＰチャネルスイッチ群及びＮチャネルスイ
ッチ群の出力を交互に選択して出力させる出力スイッチ
部と、前記Ｐチャネル及びＮチャネルスイッチ群の前記
出力スイッチ部により選択されていない方のスイッチを
画像信号に応じて選択的に設定し、そのスイッチの状態
を保持させるスイッチセレクト回路とを具備することを
特徴とする。
【０００８】
【作用】本発明の液晶パネル駆動回路においては、Ｐチ
ャネルスイッチで出力しているときにＮチャネルスイッ
チの状態を設定し、Ｎチャネルスイッチで出力している
ときにＰチャネルスイッチの状態を設定し、Ｎチャネル
スイッチからＰチャネルスイッチ（又はＰチャネルスイ
ッチからＮチャネルスイッチ）に出力を切り換えるとき
には最終段のスイッチで出力を切り換えるので、多出力
化しても貫通電流の変化は少ない。
ャネルスイッチで出力しているときにＮチャネルスイッ
チの状態を設定し、Ｎチャネルスイッチで出力している
ときにＰチャネルスイッチの状態を設定し、Ｎチャネル
スイッチからＰチャネルスイッチ（又はＰチャネルスイ
ッチからＮチャネルスイッチ）に出力を切り換えるとき
には最終段のスイッチで出力を切り換えるので、多出力
化しても貫通電流の変化は少ない。
【０００９】
【実施例】以下、添付の図面を参照して、本発明の実施
例について説明する。
例について説明する。
【００１０】図１は、本発明の第１の実施例に係る液晶
パネル駆動装置の要部の構成を示す。 同期信号Ｓ０
によって動作し転送データＳ１を逐次転送するシフトレ
ジスタＳＲのデータ出力と画像信号Ｓ２とをスイッチセ
レクト回路ＳＳ１に入力する。スイッチセレクト回路Ｓ
Ｓ１の出力をＰチャネルスイッチ群Ｐ−ＳＷ及びＮチャ
ネルスイッチ群Ｎ−ＳＷの各ＦＥＴのゲートに接続し、
Ｐチャネルスイッチ群Ｐ−ＳＷ及びＮチャネルスイッチ
群Ｎ−ＳＷの各ＦＥＴのソースに電源ＶＰｉ及びＶＮｉ
（ｉは自然数、即ちｉ＝１，２，３…）のいずれかを接
続する。Ｐチャネルスイッチ群Ｐ−ＳＷ及びＮチャネル
スイッチ群Ｎ−ＳＷの詳細を図４に示す。Ｐチャネルス
イッチ群Ｐ−ＳＷの各ＦＥＴのドレインにＰチャネルＦ
ＥＴＱ１のソースを接続し、Ｎチャネルスイッチ群Ｎ−
ＳＷの各ＦＥＴのドレインにはＮチャネルＦＥＴＱ２の
ソースを接続する。ＰチャネルＦＥＴＱ１及びＮチャネ
ルＦＥＴＱ２のゲートを共通に接続してこれらのゲート
に１走査線毎に反転する切換信号Ｓ３を入力し、またＰ
チャネルＦＥＴＱ１及びＮチャネルＦＥＴＱ２のドレイ
ンを共通に接続して出力端子とする。
パネル駆動装置の要部の構成を示す。 同期信号Ｓ０
によって動作し転送データＳ１を逐次転送するシフトレ
ジスタＳＲのデータ出力と画像信号Ｓ２とをスイッチセ
レクト回路ＳＳ１に入力する。スイッチセレクト回路Ｓ
Ｓ１の出力をＰチャネルスイッチ群Ｐ−ＳＷ及びＮチャ
ネルスイッチ群Ｎ−ＳＷの各ＦＥＴのゲートに接続し、
Ｐチャネルスイッチ群Ｐ−ＳＷ及びＮチャネルスイッチ
群Ｎ−ＳＷの各ＦＥＴのソースに電源ＶＰｉ及びＶＮｉ
（ｉは自然数、即ちｉ＝１，２，３…）のいずれかを接
続する。Ｐチャネルスイッチ群Ｐ−ＳＷ及びＮチャネル
スイッチ群Ｎ−ＳＷの詳細を図４に示す。Ｐチャネルス
イッチ群Ｐ−ＳＷの各ＦＥＴのドレインにＰチャネルＦ
ＥＴＱ１のソースを接続し、Ｎチャネルスイッチ群Ｎ−
ＳＷの各ＦＥＴのドレインにはＮチャネルＦＥＴＱ２の
ソースを接続する。ＰチャネルＦＥＴＱ１及びＮチャネ
ルＦＥＴＱ２のゲートを共通に接続してこれらのゲート
に１走査線毎に反転する切換信号Ｓ３を入力し、またＰ
チャネルＦＥＴＱ１及びＮチャネルＦＥＴＱ２のドレイ
ンを共通に接続して出力端子とする。
【００１１】上述ような構成における動作を図２に示す
タイミングチャートを参照して説明する。
タイミングチャートを参照して説明する。
【００１２】切換信号Ｓ３は１走査線毎に時刻ｔ１，ｔ
２，ｔ３…で反転する。転送データＳ１は同期信号Ｓ０
に同期して発生し、時刻ｔ１２，ｔ２３，ｔ３４…で立
下がる。時刻ｔ１２において、スイッチセレクト回路Ｓ
Ｓ１により画像信号Ｓ２に従った電圧ＶＰｉに対応する
Ｐチャネルスイッチ群Ｐ−ＳＷのＰチャネルＦＥＴスイ
ッチが選択的にオンとされ、時刻ｔ３４までの間その状
態が保持される。期間ｔ２〜ｔ３において、切換信号Ｓ
３が“Ｌ（ローレベル）”になるためＦＥＴＱ１がオン
となり、ＦＥＴＱ２がオフとなって、Ｐチャネルスイッ
チ群Ｐ−ＳＷの出力ＳＰが出力される。時刻ｔ２３にお
いてスイッチセレクト回路ＳＳ１により画像信号Ｓ２に
従った電圧ＶＮｉに対応するＮチャネルスイッチ群Ｎ−
ＳＷのＮチャネルＦＥＴスイッチが選択的にオンとされ
、その状態が保持される。時刻ｔ３において信号Ｓ３が
“Ｈ（ハイレベル）”になるためＦＥＴＱ１がオフとな
り、ＦＥＴＱ２がオンとなって、Ｎチャネルスイッチ群
Ｎ−ＳＷの出力ＳＮが出力される。
２，ｔ３…で反転する。転送データＳ１は同期信号Ｓ０
に同期して発生し、時刻ｔ１２，ｔ２３，ｔ３４…で立
下がる。時刻ｔ１２において、スイッチセレクト回路Ｓ
Ｓ１により画像信号Ｓ２に従った電圧ＶＰｉに対応する
Ｐチャネルスイッチ群Ｐ−ＳＷのＰチャネルＦＥＴスイ
ッチが選択的にオンとされ、時刻ｔ３４までの間その状
態が保持される。期間ｔ２〜ｔ３において、切換信号Ｓ
３が“Ｌ（ローレベル）”になるためＦＥＴＱ１がオン
となり、ＦＥＴＱ２がオフとなって、Ｐチャネルスイッ
チ群Ｐ−ＳＷの出力ＳＰが出力される。時刻ｔ２３にお
いてスイッチセレクト回路ＳＳ１により画像信号Ｓ２に
従った電圧ＶＮｉに対応するＮチャネルスイッチ群Ｎ−
ＳＷのＮチャネルＦＥＴスイッチが選択的にオンとされ
、その状態が保持される。時刻ｔ３において信号Ｓ３が
“Ｈ（ハイレベル）”になるためＦＥＴＱ１がオフとな
り、ＦＥＴＱ２がオンとなって、Ｎチャネルスイッチ群
Ｎ−ＳＷの出力ＳＮが出力される。
【００１３】即ち、信号Ｓ３が“Ｈ”のときには、Ｎチ
ャネルスイッチ群Ｎ−ＳＷの出力が出力信号Ｓｏｕｔと
して出力され、この間にＰチャネルスイッチ群Ｐ−ＳＷ
の状態が設定・保持される。信号Ｓ３が“Ｌ”のときに
はＰチャネルスイッチ群Ｐ−ＳＷの出力が出力信号Ｓｏ
ｕｔとして出力され、この間にＮチャネルスイッチ群Ｎ
−ＳＷの状態が設定・保持される。よって、期間ｔ０〜
ｔ１では、Ｐチャネルスイッチ群Ｐ−ＳＷの出力ＳＰが
出力され、期間ｔ１〜ｔ２ではＮチャネルスイッチ群Ｎ
−ＳＷの出力ＳＮが出力され、期間ｔ２〜ｔ３ではＰチ
ャネルスイッチ群Ｐ−ＳＷの出力ＳＰが出力される。
ャネルスイッチ群Ｎ−ＳＷの出力が出力信号Ｓｏｕｔと
して出力され、この間にＰチャネルスイッチ群Ｐ−ＳＷ
の状態が設定・保持される。信号Ｓ３が“Ｌ”のときに
はＰチャネルスイッチ群Ｐ−ＳＷの出力が出力信号Ｓｏ
ｕｔとして出力され、この間にＮチャネルスイッチ群Ｎ
−ＳＷの状態が設定・保持される。よって、期間ｔ０〜
ｔ１では、Ｐチャネルスイッチ群Ｐ−ＳＷの出力ＳＰが
出力され、期間ｔ１〜ｔ２ではＮチャネルスイッチ群Ｎ
−ＳＷの出力ＳＮが出力され、期間ｔ２〜ｔ３ではＰチ
ャネルスイッチ群Ｐ−ＳＷの出力ＳＰが出力される。
【００１４】このように出力が切り換わるときにはＦＥ
ＴＱ１及びＱ２だけが交互にオンとオフとに切り換わる
だけなので、出力数を増やしても貫通電流はあまり変化
しない。
ＴＱ１及びＱ２だけが交互にオンとオフとに切り換わる
だけなので、出力数を増やしても貫通電流はあまり変化
しない。
【００１５】図３は、本発明の第２の実施例に係る液晶
パネル駆動装置の要部の構成を示す。 この第２の実
施例では、第１の実施例の構成の信号Ｓ３をスイッチセ
レクト回路ＳＳ２にも入力している点が異なる。第１の
実施例で実際にスイッチセレクト回路を構成しようとす
ると、シフトレジスタＳＲの出力毎に、Ｐチャネルスイ
ッチ群Ｐ−ＳＷとＮチャネルスイッチ群Ｎ−ＳＷとを切
換えなければならないため、スイッチセレクト回路内に
カウンタ等の回路を設ける必要がある。しかし、第２の
実施例のように信号Ｓ３をスイッチセレクト回路ＳＳ２
に入力する構成とすると、信号Ｓ３とシフトレジスタＳ
Ｒの出力とを用いた簡単なロジックでＰチャネルスイッ
チ群Ｐ−ＳＷとＮチャネルスイッチ群Ｎ−ＳＷとを切り
換えることが可能となる。
パネル駆動装置の要部の構成を示す。 この第２の実
施例では、第１の実施例の構成の信号Ｓ３をスイッチセ
レクト回路ＳＳ２にも入力している点が異なる。第１の
実施例で実際にスイッチセレクト回路を構成しようとす
ると、シフトレジスタＳＲの出力毎に、Ｐチャネルスイ
ッチ群Ｐ−ＳＷとＮチャネルスイッチ群Ｎ−ＳＷとを切
換えなければならないため、スイッチセレクト回路内に
カウンタ等の回路を設ける必要がある。しかし、第２の
実施例のように信号Ｓ３をスイッチセレクト回路ＳＳ２
に入力する構成とすると、信号Ｓ３とシフトレジスタＳ
Ｒの出力とを用いた簡単なロジックでＰチャネルスイッ
チ群Ｐ−ＳＷとＮチャネルスイッチ群Ｎ−ＳＷとを切り
換えることが可能となる。
【００１６】
【発明の効果】以上述べたように、本発明によれば、Ｐ
チャネルスイッチ群及びＮチャネルスイッチ群の出力を
交互に選択して出力させると共に、前記Ｐチャネルスイ
ッチ群及びＮチャネルスイッチ群の一方のスイッチから
出力を得ているときに他方のスイッチの状態を設定する
ことにより、出力端子数の増加に伴う貫通電流の増加を
抑制し、多出力化によるラッチアップの発生を防止し得
る液晶パネル駆動回路を提供することができる。
チャネルスイッチ群及びＮチャネルスイッチ群の出力を
交互に選択して出力させると共に、前記Ｐチャネルスイ
ッチ群及びＮチャネルスイッチ群の一方のスイッチから
出力を得ているときに他方のスイッチの状態を設定する
ことにより、出力端子数の増加に伴う貫通電流の増加を
抑制し、多出力化によるラッチアップの発生を防止し得
る液晶パネル駆動回路を提供することができる。
【図１】本発明の第１の実施例に係る液晶パネル駆動回
路の構成を示す要部の回路構成図である。
路の構成を示す要部の回路構成図である。
【図２】図１に示した回路の動作を説明するためのタイ
ミング図である。
ミング図である。
【図３】本発明の第２の実施例に係る液晶パネル駆動回
路の構成を示す要部の回路構成図である。
路の構成を示す要部の回路構成図である。
【図４】本発明の実施例に用いられるＰチャネル及びＮ
チャネルスイッチ群の具体的な構成を示す回路図である
。
チャネルスイッチ群の具体的な構成を示す回路図である
。
【図５】従来の液晶パネルの水平駆動回路の構成を示す
要部の回路構成図である。
要部の回路構成図である。
【図６】図５に示した回路の動作を説明するためのタイ
ミング図である。
ミング図である。
ＳＲ；シフトレジスタ回路
ＳＳ１，ＳＳ２；スイッチセレクト回路Ｐ−ＳＷ；Ｐチ
ャネルスイッチ群 Ｎ−ＳＷ；Ｎチャネルスイッチ群 Ｑ１，Ｑ２；ＦＥＴ ＬＡ；ラッチ回路
ャネルスイッチ群 Ｎ−ＳＷ；Ｎチャネルスイッチ群 Ｑ１，Ｑ２；ＦＥＴ ＬＡ；ラッチ回路
Claims (3)
- 【請求項１】 夫々出力電圧を選択する複数のＰチャ
ネル及びＮチャネルスイッチを有するＰチャネル及びＮ
チャネルスイッチ群のスイッチを画像信号に応じて選択
的に作動させることにより所定の出力端子に前記画像信
号に応じた出力電圧を得る液晶パネル駆動回路において
、前記Ｐチャネルスイッチ群及びＮチャネルスイッチ群
の出力を交互に選択して出力させる手段を具備し、前記
Ｐチャネルスイッチ群及びＮチャネルスイッチ群の一方
のスイッチから出力を得ているときに他方のスイッチの
状態を設定することを特徴とする液晶パネル駆動回路。 - 【請求項２】 画像信号をどの出力端子に対応させる
かを選択する信号を同期信号により転送するシフトレジ
スタ回路と、夫々出力電圧を選択する複数のＰチャネル
及びＮチャネルスイッチを有するＰチャネル及びＮチャ
ネルスイッチ群と、これらのＰチャネルスイッチ群及び
Ｎチャネルスイッチ群の出力を交互に選択して出力させ
る出力スイッチ部と、前記Ｐチャネル及びＮチャネルス
イッチ群の前記出力スイッチ部により選択されていない
方のスイッチを画像信号に応じて選択的に設定し、その
スイッチの状態を保持させるスイッチセレクト回路とを
具備することを特徴とする液晶パネル駆動回路。 - 【請求項３】 スイッチセレクト回路は、出力スイッ
チ部と連動してスイッチ状態の設定を行うことを特徴と
する請求項２の液晶パネル駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40736390A JPH04213495A (ja) | 1990-12-07 | 1990-12-07 | 液晶パネル駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40736390A JPH04213495A (ja) | 1990-12-07 | 1990-12-07 | 液晶パネル駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04213495A true JPH04213495A (ja) | 1992-08-04 |
Family
ID=18516965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40736390A Pending JPH04213495A (ja) | 1990-12-07 | 1990-12-07 | 液晶パネル駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04213495A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996042033A1 (fr) * | 1995-06-09 | 1996-12-27 | International Business Machines Corporation | Dispositif d'attaque d'un panneau d'affichage a cristaux liquides |
-
1990
- 1990-12-07 JP JP40736390A patent/JPH04213495A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996042033A1 (fr) * | 1995-06-09 | 1996-12-27 | International Business Machines Corporation | Dispositif d'attaque d'un panneau d'affichage a cristaux liquides |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100343485B1 (ko) | 전기 광학 장치 | |
| US8659533B2 (en) | Bi-directional driving circuit of liquid crystal display panel | |
| US5859630A (en) | Bi-directional shift register | |
| US7233308B2 (en) | Shift register | |
| US6335721B1 (en) | LCD source driver | |
| US5682175A (en) | Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode | |
| KR960016729B1 (ko) | 액정 장치 구동 회로 | |
| US6747624B1 (en) | Driving circuit for supplying tone voltages to liquid crystal display panel | |
| JP4421208B2 (ja) | レベルシフタ回路およびそれを備えた表示装置 | |
| JP2003248470A (ja) | レベル・シフタを内蔵したシフト・レジスタ | |
| JPH08263027A (ja) | シフトレジスタ | |
| US8368671B2 (en) | Display device driving circuit with independently adjustable power supply voltage for buffers | |
| US10847074B2 (en) | Display driving circuit | |
| US6630930B2 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
| JPH04213495A (ja) | 液晶パネル駆動回路 | |
| JP2679495B2 (ja) | 半導体回路 | |
| JPH09230829A (ja) | ソースドライバの出力回路 | |
| KR100707022B1 (ko) | 액정표시장치 | |
| KR960003963B1 (ko) | 액정 표시 구동용 집적 회로 | |
| US20080165172A1 (en) | Systems for displaying images by utilizing horizontal shift register circuit for generating overlapped output signals | |
| JP3082234B2 (ja) | 液晶駆動回路 | |
| JP3675071B2 (ja) | 液晶駆動装置 | |
| KR940002015Y1 (ko) | 액정표시장치 구동회로 | |
| EP1083540A2 (en) | Liquid crystal display device | |
| KR200211237Y1 (ko) | 액정표시장치의 보정전압 선택출력장치 |