JPH09311667A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09311667A JPH09311667A JP12802296A JP12802296A JPH09311667A JP H09311667 A JPH09311667 A JP H09311667A JP 12802296 A JP12802296 A JP 12802296A JP 12802296 A JP12802296 A JP 12802296A JP H09311667 A JPH09311667 A JP H09311667A
- Authority
- JP
- Japan
- Prior art keywords
- scanning circuit
- liquid crystal
- horizontal scanning
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 各種電気機器に使用される液晶表示装置にお
いて、表示画像の均一性を改善することを目的とする。 【解決手段】 ｍ本の走査回路を並列に構成した水平走
査回路８の有効表示領域の出力端が最終出力端までの段
数を、入力する走査開始トリガパルスの幅がクロックパ
ルス周期のｋ倍の場合、２×ｍ×ｋ段以上とし、アナロ
グスイッチ１１の負荷に画素が接続された信号線６もし
くは信号線６と等しい容量値のダミー容量１２を設ける
ことにより、有効表示領域内に表示均一性の高い映像を
得る。
いて、表示画像の均一性を改善することを目的とする。 【解決手段】 ｍ本の走査回路を並列に構成した水平走
査回路８の有効表示領域の出力端が最終出力端までの段
数を、入力する走査開始トリガパルスの幅がクロックパ
ルス周期のｋ倍の場合、２×ｍ×ｋ段以上とし、アナロ
グスイッチ１１の負荷に画素が接続された信号線６もし
くは信号線６と等しい容量値のダミー容量１２を設ける
ことにより、有効表示領域内に表示均一性の高い映像を
得る。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタで
形成された走査回路を内蔵した液晶表示装置に関するも
のである。
形成された走査回路を内蔵した液晶表示装置に関するも
のである。
【０００２】
【従来の技術】近年、ポリシリコン薄膜トランジスタで
画素部とともに走査回路を同一装置内で形成することで
小型・軽量化した液晶表示装置が利用されるようになっ
てきた。
画素部とともに走査回路を同一装置内で形成することで
小型・軽量化した液晶表示装置が利用されるようになっ
てきた。
【０００３】図４は、従来の液晶表示装置の構成図であ
り、図５は、水平走査回路のタイミングチャートであ
る。図４において、１は画素トランジスタ、２は画素容
量、３は液晶、４は走査線、５は画素容量電極線、６は
信号線、７は垂直走査回路、８は水平走査回路、９は水
平走査回路の出力線、１０はビデオ信号入力線、１１は
アナログスイッチである。図５において、（ａ）は水平
走査開始のトリガパルス（ＳＰ）であり、（ｂ）は水平
走査タイミングクロックパルス（φ1〜φ4）であり、
（ｃ）は水平走査回路出力パルス（Ｑ1〜Ｑn）である。
り、図５は、水平走査回路のタイミングチャートであ
る。図４において、１は画素トランジスタ、２は画素容
量、３は液晶、４は走査線、５は画素容量電極線、６は
信号線、７は垂直走査回路、８は水平走査回路、９は水
平走査回路の出力線、１０はビデオ信号入力線、１１は
アナログスイッチである。図５において、（ａ）は水平
走査開始のトリガパルス（ＳＰ）であり、（ｂ）は水平
走査タイミングクロックパルス（φ1〜φ4）であり、
（ｃ）は水平走査回路出力パルス（Ｑ1〜Ｑn）である。
【０００４】水平走査回路８は２つの走査回路を並列に
構成してｎ段の出力端子を持ち、有効表示領域の水平画
素数もｎ個である。図５に示すように、水平走査回路８
は、期間ｔの走査開始トリガパルス（ＳＰ）と、同一周
期ｔでそれぞれの位相をｔ／４ずつずらした４つのクロ
ックパルス（φ1〜φ4）とを入力して駆動され、パルス
期間ｔでそれぞれの位相がｔ／４ずつシフトした走査パ
ルス（Ｑ1〜Ｑn）を、水平走査回路の出力線９に出力す
る。アナログスイッチ１１のゲートは水平走査回路の出
力線９に接続されており、アナログスイッチ１１は水平
映像期間の間左から右へと期間ｔだけｔ／４ずつずれて
順次オンし、外部よりビデオ信号入力線１０に入力され
るビデオ信号を信号線６へと書き込む動作を行ってい
る。また、垂直走査回路７は垂直映像期間中、１水平走
査期間幅のパルスを走査線４に順次出力して、垂直サン
プリング動作を行っている。この垂直走査により、パル
スが出力された走査線４に接続された全画素トランジス
タ１がオンし、信号線６のビデオ信号を液晶３に伝え
る。したがって、外部より入力されたビデオ信号は、水
平走査回路８によって選択されたアナログスイッチ１１
により任意の信号線６へ伝えられ、垂直走査回路７によ
って選択された画素トランジスタ１により信号線６から
任意の画素の液晶３に伝えられる。液晶は印加された電
圧によって透過率が変化する光電効果を持つため、任意
の画素をビデオ信号電圧に応じた透過率に制御すること
ができ、画像として表示される。一方の端子に液晶が接
続された画素容量２は、１フィールド期間の間電荷を保
持する目的で設けられ、他方の端子にはＤＣ電圧が印加
された画素容量電極線５に接続されている。
構成してｎ段の出力端子を持ち、有効表示領域の水平画
素数もｎ個である。図５に示すように、水平走査回路８
は、期間ｔの走査開始トリガパルス（ＳＰ）と、同一周
期ｔでそれぞれの位相をｔ／４ずつずらした４つのクロ
ックパルス（φ1〜φ4）とを入力して駆動され、パルス
期間ｔでそれぞれの位相がｔ／４ずつシフトした走査パ
ルス（Ｑ1〜Ｑn）を、水平走査回路の出力線９に出力す
る。アナログスイッチ１１のゲートは水平走査回路の出
力線９に接続されており、アナログスイッチ１１は水平
映像期間の間左から右へと期間ｔだけｔ／４ずつずれて
順次オンし、外部よりビデオ信号入力線１０に入力され
るビデオ信号を信号線６へと書き込む動作を行ってい
る。また、垂直走査回路７は垂直映像期間中、１水平走
査期間幅のパルスを走査線４に順次出力して、垂直サン
プリング動作を行っている。この垂直走査により、パル
スが出力された走査線４に接続された全画素トランジス
タ１がオンし、信号線６のビデオ信号を液晶３に伝え
る。したがって、外部より入力されたビデオ信号は、水
平走査回路８によって選択されたアナログスイッチ１１
により任意の信号線６へ伝えられ、垂直走査回路７によ
って選択された画素トランジスタ１により信号線６から
任意の画素の液晶３に伝えられる。液晶は印加された電
圧によって透過率が変化する光電効果を持つため、任意
の画素をビデオ信号電圧に応じた透過率に制御すること
ができ、画像として表示される。一方の端子に液晶が接
続された画素容量２は、１フィールド期間の間電荷を保
持する目的で設けられ、他方の端子にはＤＣ電圧が印加
された画素容量電極線５に接続されている。
【０００５】このように駆動される液晶表示装置におい
て、それぞれの走査パルスＱ1〜Ｑn-4の立ち下がりエッ
ジにはその水平走査回路８の出力端子の４段目の走査パ
ルスＱ4〜Ｑnの立ち上がりエッジが重なっており、走査
パルスが立ち下がってアナログスイッチがオフするとき
にその出力端子から４段目のアナログスイッチがオンす
ることで、アナログスイッチ１１に共通接続されたビデ
オ信号入力線１０を伝ってパルスの過渡現象が伝達され
るのでそれぞれのアナログスイッチ１１に接続された信
号線に蓄積された電荷が混じりあい、本来書き込まれる
べきビデオ信号電圧から変化してしまう。それに対し
て、それぞれの走査パルスＱn-3〜Ｑnの立ち下がりエッ
ジには、これと重なる４段目の立ち上がりパルスが存在
しないため、走査パルスＱn-3〜Ｑnにゲートを制御され
たアナログスイッチがオフするときには、他の走査パル
スの影響なくビデオ信号電圧をそのまま書き込む。その
結果、１〜（ｎ−４）列と（ｎ−３）〜ｎ列の信号線に
書き込まれたビデオ信号電圧が異なることとなる。その
結果、１〜（ｎ−４）列と（ｎ−３）〜ｎ列の信号線に
書き込まれたビデオ信号電圧が異なることとなり、階調
の差が縦帯状に表示される。
て、それぞれの走査パルスＱ1〜Ｑn-4の立ち下がりエッ
ジにはその水平走査回路８の出力端子の４段目の走査パ
ルスＱ4〜Ｑnの立ち上がりエッジが重なっており、走査
パルスが立ち下がってアナログスイッチがオフするとき
にその出力端子から４段目のアナログスイッチがオンす
ることで、アナログスイッチ１１に共通接続されたビデ
オ信号入力線１０を伝ってパルスの過渡現象が伝達され
るのでそれぞれのアナログスイッチ１１に接続された信
号線に蓄積された電荷が混じりあい、本来書き込まれる
べきビデオ信号電圧から変化してしまう。それに対し
て、それぞれの走査パルスＱn-3〜Ｑnの立ち下がりエッ
ジには、これと重なる４段目の立ち上がりパルスが存在
しないため、走査パルスＱn-3〜Ｑnにゲートを制御され
たアナログスイッチがオフするときには、他の走査パル
スの影響なくビデオ信号電圧をそのまま書き込む。その
結果、１〜（ｎ−４）列と（ｎ−３）〜ｎ列の信号線に
書き込まれたビデオ信号電圧が異なることとなる。その
結果、１〜（ｎ−４）列と（ｎ−３）〜ｎ列の信号線に
書き込まれたビデオ信号電圧が異なることとなり、階調
の差が縦帯状に表示される。
【０００６】
【発明が解決しようとする課題】上記従来の構成では、
水平走査回路の出力端子数およびそれに接続されたアナ
ログスイッチ数は有効表示画素数と一致しており、縦帯
状の階調差が有効表示領域内に表示されてしまい、画質
を低下させてしまう。このため従来の液晶表示装置にお
いては、有効表示領域内の画像均一性を改善させること
が要求されている。
水平走査回路の出力端子数およびそれに接続されたアナ
ログスイッチ数は有効表示画素数と一致しており、縦帯
状の階調差が有効表示領域内に表示されてしまい、画質
を低下させてしまう。このため従来の液晶表示装置にお
いては、有効表示領域内の画像均一性を改善させること
が要求されている。
【０００７】本発明は上記従来の課題を解決するもの
で、有効表示領域内の画像均一性を改善する液晶表示装
置を提供することを目的とするものである。
で、有効表示領域内の画像均一性を改善する液晶表示装
置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明の液晶表示装置は
液晶セルと、一方の電極に前記液晶セルが、他方の電極
に信号線が接続されたスイッチとを二次元に配置された
複数の画素と、ｍ個の走査回路を並列に構成されｎ個の
出力端子を備えた水平走査回路と、前記スイッチの制御
端子に接続された走査線に出力端子が接続された垂直走
査回路と、ゲートに前記水平走査回路の出力端子が、一
方の電極に信号入力端子が、他方の電極に前記信号線が
接続されたアナログスイッチとを備えるとともに、前記
水平走査回路に入力する走査開始トリガパルスの幅が前
記水平走査回路のクロックパルス周期のｋ倍であって、
表示に使用される画素を動作させる前記水平走査回路の
出力端子数をｎ個とした場合、さらに走査方向に前記水
平走査回路の出力端子を２×ｍ×ｋ以上追加し、それぞ
れの追加された前記水平走査回路の出力端子にゲートが
接続されたアナログスイッチを備えているものである。
液晶セルと、一方の電極に前記液晶セルが、他方の電極
に信号線が接続されたスイッチとを二次元に配置された
複数の画素と、ｍ個の走査回路を並列に構成されｎ個の
出力端子を備えた水平走査回路と、前記スイッチの制御
端子に接続された走査線に出力端子が接続された垂直走
査回路と、ゲートに前記水平走査回路の出力端子が、一
方の電極に信号入力端子が、他方の電極に前記信号線が
接続されたアナログスイッチとを備えるとともに、前記
水平走査回路に入力する走査開始トリガパルスの幅が前
記水平走査回路のクロックパルス周期のｋ倍であって、
表示に使用される画素を動作させる前記水平走査回路の
出力端子数をｎ個とした場合、さらに走査方向に前記水
平走査回路の出力端子を２×ｍ×ｋ以上追加し、それぞ
れの追加された前記水平走査回路の出力端子にゲートが
接続されたアナログスイッチを備えているものである。
【０００９】これにより有効表示領域に対応する水平走
査回路の１〜ｎ段目の出力端子から出力される走査パル
スによりアナログスイッチがオフするときには、それぞ
れの出力端子の（２×ｍ×ｋ）段後ろのアナログスイッ
チがオンし、有効表示領域内の画像を均一にすることが
できる。
査回路の１〜ｎ段目の出力端子から出力される走査パル
スによりアナログスイッチがオフするときには、それぞ
れの出力端子の（２×ｍ×ｋ）段後ろのアナログスイッ
チがオンし、有効表示領域内の画像を均一にすることが
できる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。
て、図面を用いて説明する。
【００１１】（実施の形態１）図１は、本発明の第１の
実施の形態における液晶表示装置の構成図であり、図２
は、その水平走査回路のタイミングチャートである。図
１において、１は画素トランジスタ、２は画素容量、３
は画素トランジスタ１のソースと接地間に接続された液
晶、４は画素トランジスタ１のゲートに接続された走査
線、５は画素容量２に接続された画素容量電極線、６は
画素トランジスタ１のドレインに接続された信号線、７
は出力端子が走査線４に接続された垂直走査回路、８は
２個の走査回路を並列に配置された水平走査回路、９は
水平走査回路の出力線、１０はビデオ信号入力線、１１
はドレインがビデオ信号入力線１０に、ゲートが水平走
査回路の出力線９に、ソースが信号線６に接続されたア
ナログスイッチである。この構成では、追加された水平
走査回路の（ｎ＋１）〜（ｎ＋４）段の出力端子に接続
されたアナログスイッチ１１のソースには、画素トラン
ジスタ１と液晶３の画素が接続された信号線６が接続さ
れている。
実施の形態における液晶表示装置の構成図であり、図２
は、その水平走査回路のタイミングチャートである。図
１において、１は画素トランジスタ、２は画素容量、３
は画素トランジスタ１のソースと接地間に接続された液
晶、４は画素トランジスタ１のゲートに接続された走査
線、５は画素容量２に接続された画素容量電極線、６は
画素トランジスタ１のドレインに接続された信号線、７
は出力端子が走査線４に接続された垂直走査回路、８は
２個の走査回路を並列に配置された水平走査回路、９は
水平走査回路の出力線、１０はビデオ信号入力線、１１
はドレインがビデオ信号入力線１０に、ゲートが水平走
査回路の出力線９に、ソースが信号線６に接続されたア
ナログスイッチである。この構成では、追加された水平
走査回路の（ｎ＋１）〜（ｎ＋４）段の出力端子に接続
されたアナログスイッチ１１のソースには、画素トラン
ジスタ１と液晶３の画素が接続された信号線６が接続さ
れている。
【００１２】水平走査回路８は２つの走査回路を並列に
構成して（ｎ＋４）段の出力を持ち、全水平画素数は
（ｎ＋４）個であり、有効表示領域の水平画素数はｎ個
である。水平走査回路のｎ段までの画像表示を行う動作
は、前述した従来の液晶表示装置と同一である。
構成して（ｎ＋４）段の出力を持ち、全水平画素数は
（ｎ＋４）個であり、有効表示領域の水平画素数はｎ個
である。水平走査回路のｎ段までの画像表示を行う動作
は、前述した従来の液晶表示装置と同一である。
【００１３】本実施形態の液晶表示装置では、走査パル
ス（Ｑn-3〜Ｑn）を水平走査回路の出力線９に出力する
とき、立ち下がりエッジのときには、４段後ろの走査パ
ルス（Ｑn-1〜Ｑn+4）の立ち上がりエッジが重なり合
う。
ス（Ｑn-3〜Ｑn）を水平走査回路の出力線９に出力する
とき、立ち下がりエッジのときには、４段後ろの走査パ
ルス（Ｑn-1〜Ｑn+4）の立ち上がりエッジが重なり合
う。
【００１４】したがって有効表示領域を水平走査する走
査パルスＱ1〜Ｑnの立ち下がりエッジには４段後ろの出
力パルスの立ち上がりが重なっており、画像表示の均一
性を改善できる。なお、縦帯状の階調異常は、有効表示
領域外の画素に発生するため、視認されない。この構成
の場合には、アナログスイッチ１１のソースには全て同
じ形状の素子が接続された信号線に接続されているた
め、対称となり均一性が良くなる効果もある。
査パルスＱ1〜Ｑnの立ち下がりエッジには４段後ろの出
力パルスの立ち上がりが重なっており、画像表示の均一
性を改善できる。なお、縦帯状の階調異常は、有効表示
領域外の画素に発生するため、視認されない。この構成
の場合には、アナログスイッチ１１のソースには全て同
じ形状の素子が接続された信号線に接続されているた
め、対称となり均一性が良くなる効果もある。
【００１５】（実施の形態２）図３は、本発明の第２の
実施の形態における液晶表示装置の構成図である。図３
において、１は画素トランジスタ、２は画素容量、３は
液晶、４は走査線、５は画素容量電極線、６は信号線、
７は垂直走査回路、８は水平走査回路、９は水平走査回
路の出力線、１０はビデオ信号入力線、１１はアナログ
スイッチ、１２はダミー容量である。この構成では、追
加された水平走査回路の（ｎ＋１）〜（ｎ＋４）段の出
力端子に接続されたアナログスイッチ１１のソースに
は、ダミー容量１２が接続されている。
実施の形態における液晶表示装置の構成図である。図３
において、１は画素トランジスタ、２は画素容量、３は
液晶、４は走査線、５は画素容量電極線、６は信号線、
７は垂直走査回路、８は水平走査回路、９は水平走査回
路の出力線、１０はビデオ信号入力線、１１はアナログ
スイッチ、１２はダミー容量である。この構成では、追
加された水平走査回路の（ｎ＋１）〜（ｎ＋４）段の出
力端子に接続されたアナログスイッチ１１のソースに
は、ダミー容量１２が接続されている。
【００１６】水平走査回路８は２つの走査回路を並列に
構成して（ｎ＋４）段の出力を持ち、全水平画素数はｎ
個であり、有効表示領域の水平画素数はｎ個である。画
像表示を行う動作は、前述した従来の液晶表示装置と同
一である。
構成して（ｎ＋４）段の出力を持ち、全水平画素数はｎ
個であり、有効表示領域の水平画素数はｎ個である。画
像表示を行う動作は、前述した従来の液晶表示装置と同
一である。
【００１７】本実施形態の液晶表示装置では、実施の形
態１と同様に有効表示領域を水平走査する走査パルスＱ
1〜Ｑnの立ち下がりエッジには４段後ろの出力パルスの
立ち上がりが重なっており画像表示の均一性が改善でき
る。また追加されたアナログスイッチには画素トランジ
スタ１と液晶３が接続された信号線６の配線容量と等し
いダミー容量１２が接続されているため、装置をさらに
小型にすることができる。
態１と同様に有効表示領域を水平走査する走査パルスＱ
1〜Ｑnの立ち下がりエッジには４段後ろの出力パルスの
立ち上がりが重なっており画像表示の均一性が改善でき
る。また追加されたアナログスイッチには画素トランジ
スタ１と液晶３が接続された信号線６の配線容量と等し
いダミー容量１２が接続されているため、装置をさらに
小型にすることができる。
【００１８】なお、以上の説明では、水平走査回路を２
本並列で構成した例で説明したが、１本構成あるいは３
本以上の並列構成でも同様に実施可能である。例えば１
本構成の場合には図２に示した水平走査回路に入力され
るクロックパルスはφ1とφ3だけとなり、水平走査回路
から出力される走査パルスはＱ1，Ｑ3，Ｑ5……とな
る。また、水平走査開始のトリガパルス（ＳＰ）幅はク
ロックパルス（φn）の１周期に等しくしたが、２倍の
場合は有効表示画素の外に２倍の水平走査回路の出力
段、アナログスイッチ、画素あるいはダミー容量を設け
る。また、有効表示領域外の水平走査回路の出力端子に
アナログスイッチが接続され、それぞれのアナログスイ
ッチに、画素が接続された信号線もしくはダミー容量が
接続された構成を示したが、これらのいずれかが接続さ
れている構成のものでもよい。また、本発明の垂直走査
回路、水平走査回路、アナログスイッチ等は、ポリシリ
コン薄膜トランジスタ等で形成された内蔵回路でも、外
部ＩＣでもかまわない。また、画素の構成は、画素トラ
ンジスタをポリシリコン薄膜トランジスタ、アモルファ
スシリコン薄膜トランジスタ、薄膜ダイオードで構成し
てもよく、画素容量は前段の走査線に接続されてもよ
い。なお、１０はビデオ信号入力線としたがテレビジョ
ン等の信号入力線であってもよい。
本並列で構成した例で説明したが、１本構成あるいは３
本以上の並列構成でも同様に実施可能である。例えば１
本構成の場合には図２に示した水平走査回路に入力され
るクロックパルスはφ1とφ3だけとなり、水平走査回路
から出力される走査パルスはＱ1，Ｑ3，Ｑ5……とな
る。また、水平走査開始のトリガパルス（ＳＰ）幅はク
ロックパルス（φn）の１周期に等しくしたが、２倍の
場合は有効表示画素の外に２倍の水平走査回路の出力
段、アナログスイッチ、画素あるいはダミー容量を設け
る。また、有効表示領域外の水平走査回路の出力端子に
アナログスイッチが接続され、それぞれのアナログスイ
ッチに、画素が接続された信号線もしくはダミー容量が
接続された構成を示したが、これらのいずれかが接続さ
れている構成のものでもよい。また、本発明の垂直走査
回路、水平走査回路、アナログスイッチ等は、ポリシリ
コン薄膜トランジスタ等で形成された内蔵回路でも、外
部ＩＣでもかまわない。また、画素の構成は、画素トラ
ンジスタをポリシリコン薄膜トランジスタ、アモルファ
スシリコン薄膜トランジスタ、薄膜ダイオードで構成し
てもよく、画素容量は前段の走査線に接続されてもよ
い。なお、１０はビデオ信号入力線としたがテレビジョ
ン等の信号入力線であってもよい。
【００１９】
【発明の効果】以上のように本発明によれば、液晶表示
装置の画像表示の均一性を改善できるという有利な効果
が得られる。さらに、有効表示領域外の水平走査回路の
出力端子に接続されたアナログスイッチに画素が接続さ
れた信号線が接続された場合には、アナログスイッチに
接続される構成が全て同じになるため対称となり均一性
がよくなる。また、アナログスイッチに容量素子が接続
された場合には画素を減らすことができ、装置を小型に
することができる。また、画素容量を設けることにより
１フィールド期間電荷を保持することができ画像を鮮明
にすることができる。
装置の画像表示の均一性を改善できるという有利な効果
が得られる。さらに、有効表示領域外の水平走査回路の
出力端子に接続されたアナログスイッチに画素が接続さ
れた信号線が接続された場合には、アナログスイッチに
接続される構成が全て同じになるため対称となり均一性
がよくなる。また、アナログスイッチに容量素子が接続
された場合には画素を減らすことができ、装置を小型に
することができる。また、画素容量を設けることにより
１フィールド期間電荷を保持することができ画像を鮮明
にすることができる。
【図１】本発明の第１の実施の形態による液晶表示装置
を示す構成図
を示す構成図
【図２】本発明の第１の実施の形態による液晶表示装置
のタイミングチャート
のタイミングチャート
【図３】本発明の第２の実施の形態による液晶表示装置
を示す構成図
を示す構成図
【図４】従来の液晶表示装置を示す構成図
【図５】従来の液晶表示装置のタイミングチャート
１ 画素トランジスタ ２ 画素容量 ３ 液晶 ４ 走査線 ５ 画素容量電極線 ６ 信号線 ７ 垂直走査回路 ８ 水平走査回路 ９ 水平走査回路の出力線 １０ ビデオ信号入力線 １１ アナログスイッチ １２ ダミー容量
Claims (6)
- 【請求項１】 液晶セルと、一方の電極に前記液晶セル
が、他方の電極に信号線が接続されたスイッチとを二次
元に配置された複数の画素と、ｍ個の走査回路を並列に
構成されｎ個の出力端子を備えた水平走査回路と、前記
スイッチの制御端子に接続された走査線に出力端子が接
続された垂直走査回路と、ゲートに前記水平走査回路の
出力端子が、一方の電極に信号入力端子が、他方の電極
に前記信号線が接続されたアナログスイッチとを備える
とともに、前記水平走査回路に入力する走査開始トリガ
パルスの幅が前記水平走査回路のクロックパルス周期の
ｋ倍であって、表示に使用される画素を動作させる前記
水平走査回路の出力端子数をｎ個とした場合、さらに走
査方向に前記水平走査回路の出力端子を２×ｍ×ｋ以上
追加し、それぞれの追加された前記水平走査回路の出力
端子にゲートが接続されたアナログスイッチを備えてい
ることを特徴とする液晶表示装置。 - 【請求項２】 追加された前記水平走査回路の出力端子
にゲートが接続されたアナログスイッチに、画素が接続
された信号線が接続されていることを特徴とする請求項
１記載の液晶表示装置。 - 【請求項３】 追加された前記水平走査回路の出力端子
にゲートが接続されたアナログスイッチに、容量素子が
接続されていることを特徴とする請求項１記載の液晶表
示装置。 - 【請求項４】 追加された前記水平走査回路の出力端子
にゲートが接続されたアナログスイッチに、画素が接続
された信号線か容量素子のいずれかが接続されているこ
とを特徴とする請求項１記載の液晶表示装置。 - 【請求項５】 容量素子の容量値が、画素が接続された
信号線の容量値と等しいことを特徴とする請求項３また
は請求項４記載の液晶表示装置。 - 【請求項６】 液晶に接続されたスイッチの一方の電極
と画素容量電極線の間に画素容量を接続したことを特徴
とする請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12802296A JPH09311667A (ja) | 1996-05-23 | 1996-05-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12802296A JPH09311667A (ja) | 1996-05-23 | 1996-05-23 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09311667A true JPH09311667A (ja) | 1997-12-02 |
Family
ID=14974560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12802296A Pending JPH09311667A (ja) | 1996-05-23 | 1996-05-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09311667A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317690C (zh) * | 2002-12-17 | 2007-05-23 | Lg.菲利浦Lcd株式会社 | 液晶显示装置的双向驱动电路 |
| KR100741961B1 (ko) * | 2003-11-25 | 2007-07-23 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 구동방법 |
| JP2010282224A (ja) * | 2010-08-13 | 2010-12-16 | Casio Computer Co Ltd | 撮像装置 |
| CN102955306A (zh) * | 2011-08-30 | 2013-03-06 | 上海天马微电子有限公司 | 液晶显示装置及其测试方法 |
| CN103839526A (zh) * | 2012-11-22 | 2014-06-04 | 联咏科技股份有限公司 | 显示装置 |
| US9373293B2 (en) | 2012-11-12 | 2016-06-21 | Novatek Microelectronics Corp. | Display panel and display apparatus |
-
1996
- 1996-05-23 JP JP12802296A patent/JPH09311667A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317690C (zh) * | 2002-12-17 | 2007-05-23 | Lg.菲利浦Lcd株式会社 | 液晶显示装置的双向驱动电路 |
| KR100741961B1 (ko) * | 2003-11-25 | 2007-07-23 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 구동방법 |
| US9082344B2 (en) | 2003-11-25 | 2015-07-14 | Samsung Display Co., Ltd. | Pixel circuit in flat panel display device and method for driving the same |
| JP2010282224A (ja) * | 2010-08-13 | 2010-12-16 | Casio Computer Co Ltd | 撮像装置 |
| CN102955306A (zh) * | 2011-08-30 | 2013-03-06 | 上海天马微电子有限公司 | 液晶显示装置及其测试方法 |
| WO2013029550A1 (zh) * | 2011-08-30 | 2013-03-07 | 上海天马微电子有限公司 | 液晶显示装置 |
| CN102955306B (zh) * | 2011-08-30 | 2015-12-02 | 上海天马微电子有限公司 | 液晶显示装置及其测试方法 |
| US9568791B2 (en) | 2011-08-30 | 2017-02-14 | Shanghai Tianma Micro-electronics Co., Ltd. | Liquid crystal display device |
| US9373293B2 (en) | 2012-11-12 | 2016-06-21 | Novatek Microelectronics Corp. | Display panel and display apparatus |
| CN103839526A (zh) * | 2012-11-22 | 2014-06-04 | 联咏科技股份有限公司 | 显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10255840B2 (en) | Display panel, driving method for display panel, and display device | |
| US4795239A (en) | Method of driving a display panel | |
| KR940000599B1 (ko) | 액정 디스플레이 장치 | |
| JPH02209091A (ja) | 液晶ディスプレイ装置 | |
| US7623122B2 (en) | Electro-optical device and electronic apparatus | |
| JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JPH10105126A (ja) | 液晶表示装置 | |
| JP4022990B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH07199154A (ja) | 液晶表示装置 | |
| JPH10133174A (ja) | 液晶ディスプレイの駆動装置 | |
| JP3031312B2 (ja) | ドライバ回路及び液晶駆動用半導体装置、並びにそれらの駆動方法 | |
| JPH09311667A (ja) | 液晶表示装置 | |
| KR20010094925A (ko) | 액정 표시 장치 | |
| JP3202345B2 (ja) | 液晶表示装置 | |
| JP4235900B2 (ja) | フラットディスプレイ装置 | |
| JP2676916B2 (ja) | 液晶ディスプレイ装置 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JPH10149141A (ja) | 液晶表示装置 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JPH11134893A (ja) | シフトレジスタおよびこれを用いたマトリクス型液晶表示装置の駆動回路 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| US20190378447A1 (en) | Inversion control circuit, method for driving the same, display panel, and display device | |
| JPH04140716A (ja) | 液晶表示装置 | |
| JPH02123326A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2674307B2 (ja) | 液晶表示パネルの駆動方法 |