KR940000599B1 - 액정 디스플레이 장치 - Google Patents

액정 디스플레이 장치 Download PDF

Info

Publication number
KR940000599B1
KR940000599B1 KR1019860700255A KR860700255A KR940000599B1 KR 940000599 B1 KR940000599 B1 KR 940000599B1 KR 1019860700255 A KR1019860700255 A KR 1019860700255A KR 860700255 A KR860700255 A KR 860700255A KR 940000599 B1 KR940000599 B1 KR 940000599B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
signal
crystal display
pixel
horizontal
Prior art date
Application number
KR1019860700255A
Other languages
English (en)
Other versions
KR880700380A (ko
Inventor
미쯔오 소네다
요시까즈 하자마
Original Assignee
소니 가부시끼가이샤
오오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤, 오오가 노리오 filed Critical 소니 가부시끼가이샤
Publication of KR880700380A publication Critical patent/KR880700380A/ko
Application granted granted Critical
Publication of KR940000599B1 publication Critical patent/KR940000599B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3618Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits

Abstract

내용 없음.

Description

[발명의 명칭]
액정 디스플레이 장치
[도면의 간단한 설명]
제1도는 본 발명에 의한 액정디스플레이 장치의 구성도.
제2도 내지 제5도는 그 설명을 위한 도면.
제6도, 제7도는 종래의 장치의 설명을 위한 도면
[발명의 상세한 설명]
[기술분야]
본 발명은, 정지화상의 표시를 하기 위한 액정 디스플레이 장치에 관한 것이다.
[배경기술]
예컨대, 액정을 사용해서 텔레비젼 화상을 표시하는 것이 제안되고 있다.
제6도에 있어서, (1)은 텔레비젼의 영상신호가 공급되는 입력단자로, 이 입력단자(1)로 부터의 신호가 각각 예컨대 N채널 FET로 형성되는 스위칭 소자 N1,M2…Mm을 통해서 수직 (Y축) 방향으로 라인 L1,L2,…Lm으로 공급된다. 또한, m은 수평(X축) 방향의 화소수에 해당하는 수이다. 또 다시 m단의 시프트 레지스터(2)가 설치되고, 이 시프트레지스터(2)에 수평 주파수의 m배의 클럭 신호 φ1H, φ2H가 공급되고, 이 시 프트 레지스터(2)의 각 출력단자로부터의 클럭신호로 φ1H, φ2H에 의해 차례로 주사되는 화소 스위치 신호 ØH1, ØH2…ØHm가 스위칭소자 M1내지 Mm의 각 제어 단자에 공급된다. 또한 시프트 레지스터 (2)에는 저 전위(Vss)와 고전압(VDD)이 공급되고, 이 2개의 전위의 구동펄스가 형성된다.
또한 각 라인 L1내지 Lm에 각각 예컨대 N채널 FET로 구성되는 스위칭 소자 M11,M21…Mn1,M12…M22…Mn2…M1m,M2m…Mnm의 일단이 접속된다. 또한 n은 수평주사선수에 해당하는 수이다. 이 스위칭 소자 M11내지 Mnm의 타단이 각각 액정셀 C11, C21,…Cnm을 통해서 타겟트단자(3)에 접속된다.
또 다시 n단의 시프트레지스터(4)가 설치되고, 이 시프트레지스터(4)에 수평 주파수의 클럭신소 Φ1v2v가 공급되고, 이 시프트레지스터(4)의 각 출력단자로부터의 클럭신호 Φ1v, Φ2v에 의해 차례로 주사되는 주사선 스위치 신호 Øv1, Øv2…Øvn가, 수평(X측) 방향의 게이트선 G1,G2…Gn을 통해서 스위칭 소자 M11내지 Mnm의 X축방향의 각 렬(M11내지 M1m), (M21, 내지 M2m)…(Mn1내지 Mmn)마다의 제어단자에 각각 공급된다. 또한, 시프트레지스터(4)에도 시프트레지스터(2)와 같이 Vss와 VDD가 공급된다.
즉 이 회로에 있어서, 시프트레지스터 (2), (4)에는 제7a도 및 제7b도에 도시한 바와같이 클럭신호 Φ1H1v, Φ2v가 공급된다. 그래서 시프트레지스터(2)에서는 제7c도에 도시한 바와같이, 각 화소기간마다 ØH1내지 ØHm이 출력되고, 시프트레지스터 (4)에서는 제7d도에 도시한 바와같이 1수평기간마다 Øv1내지 Øvn이 출력된다. 또 다시 입력단자(1)에는 제7e도에 도시한 바와같은 신호가 공급된다.
그래서 Øvl, ØH1,이 출력되고 있을때에는, 스위칭소자 M1과 M11내지 M1m이 온되고, 입력단자(1)→M1→ L1→M11→C11-타겟트 단자(3)의 전류로가 형성되어서 액정셀 C11에 입력단자(1)에 공급된 신호와 타겟트 단자(3)와의 전위차가 공급된다. 이로 인하여 이 셀 C11의 용량분에, 1번째의 화소의 신호에 의한 전위차에 해당하는 전하가 샘플홀드 된다. 이 전하량에 대응하여 액정의 투과율이 변화된다. 이와같은 일이 셀 C12내지 Cnm에 대해 차례로 행해지고, 또 다시 다음 필드의 신호가 공급된 시점에서 각 셀 C11내지 Vnm의 전 하량이 바꾸어 기록된다.
이와같이 하여, 영상신호의 각 화소에 대응하여 액정셀 C11내지 Cnm의 광투과율이 변화되고, 이것이 차례로 반복되어 텔레비젼 화상의 표시가 행해진다.
그런데 액정으로 표시를 하는 경우에는, 일반적으로 그 신뢰성 및 수명을 양호하게 하기 위한 교류 구동이 사용된다. 예컨대, 텔레비젼 화상의 표시에 있어서는, 1필드 또는 1프레임 마다 영상신호를 반전시킨 신호를 입력단자(1)에 공급한다. 즉 입력단자(1)에는 제7e도에 도시한 바와같이, 1필드 또는 1프레임 마다 반전된 신호가 제공된다.
그런데 상술하는 장치에 있어서, 임의의 텔레비젼 화상을 정지화로 표시하고 싶다는 요구가 있다. 그 경우에 종래에는, 예컨대 1필드 혹은 1프레임 분의 메모리를 설치하고, 희망하는 화상을 이 메모리에 기억시켜, 이것을 반복하여 독출하고, 이 독출된 신호를 1피일드 마다 위상 반전하여 상술하는 입력단자(1)에 공급하는 것이 제안되고 있다. 그러나 상술한 바와같이 1필트 혹은 1프레임분의 메모리는, 그 자체가 대형이며, 고가로서 일반의 민생용의 기긱에 적용하는 것은 곤난한다
이것에 대해서, 액정셀 C의 메모리 기능을 이용하여 정지화의 표시를 행하는 것이 제안되었다. 즉 이 장치는, 1회면 마다 극성이 반전되는 화상신호를 복수화소에 시계열적으로 공급하는 제1의 샘플흘드 회로를 갖는 액정 비디오 디스플레이구동회로에 있어서, 이 영상신호를 반전하고 이 제1샘플링 흘드 회로로 공급하는 반전수단과, 이 복수화소로부터의 이 영상신호를 시계열적으로 독출하는 제2의 샘플 흘드 회로와, 외부단자로부터의 영상신호 또는 이 제2샘플 홀드 회로로부터의 영상신호를 전환하여, 이 반전 수단에 공급하는 전환 수단을 갖는 액정 비디오 디스플레이 구동회로이다.
그러나, 이 장치의 경우, 1필드의 표시를 행할대마다. 화상이 1화소분씩 주사방향으로 어긋나간다. 이로 인하여 1필드마다 주사방향을 역으로 하는 등의 처리가 행해지나, 이와같이 주사방향을 전환하기 위해서는 대규모의 회로가 필요하며, 또한 1필드 마다 교대로 1화소분씩 어긋나는 상태는 남아있으므로, 이것이 프릿카 등으로 될 우려가 있다.
또한 액정셀 C의 신호를 호출하여, 이 신호를 또 다시 액정셀 C로 되돌리고, 이것을 반복하여 정지화 표시를 행하고 있으므로, 이 사이의 신호의 전달 특성에 왜곡이 있으면, 이 왜곡이 누적되어 화질이 단시간에 현저하게 예화되어 버린다. 이에 대해서 반전수단의 이득을 조정하는 것이 생가되나, 이와같은 조정을 완전하게 행하는 것은 불가능하며, 장시간에 걸쳐서 정상적인 정지화표시를 행하는 것은 매우 곤란하다.
또 다시 액정셀 C에서 신호를 호출할때, 그 신호선의 부유용량등에 잔류전화가 있으면, 이것에 의해서도 신호가 예화되고, 장시간에 걸쳐서 정지화 표시를 할 수 없게 되어 버린다.
[발명의 개시]
본 발명은 상술한 바와같은 문제점을 감안하여 행하여진 것으로, 이 장치에 의하면, 액정셀 C에서 호출된 신호가 같은 액정셀 C로 되돌려지므로, 화상의 어긋남 등이 생기지 않고, 특별한 주사등이 불필요하며, 구동회로등은 종래의 것이 그대로 사용된다. 또한 신호의 신호선의 전위의 리셋트를 행하고 있으므로, 이들에 의해 화질이 예화하는 일이 없이, 장시간에 걸쳐서 양호한 정지화 표시를 행할 수가 있다.
[본 발명을 실시하기 위한 가장 좋은 형태]
제1도에 있어서, 상술하는 스위칭 소자 M1내지 Mm가 제1의 스위칭 소자 MA1, 내지 MAm로 됨과 동시에 동등한 제2의 스위칭 소자 MB1, 내지 MBm가 설치된다. 또한 상술하는 시프트레지스터(2)와 동일하게 m단의 시프트레지스터(20)가 설치되고, 이 시프트레지스터 (20)에 클럭신호 Φ1H, Φ2H가 공급된다. 그래서 이 시프트레지스터 (20)의 각 출력 단자로부터의 화소 스위치 신호 ØHF1, ØH'2…ØH'm가 스위칭 소자 MB1내지 MBm의 각 제어단자에 공급된다. 또한 시프트레지스터(2)에는 영상신호의 수평동기에 관련한 개시펄스 ØS가 공급됨과 동시에, 시프트레지스터(20)에는 펄스 ØS 보다 빠른 위상의 개시 펄스 Ø'S가 공급된다. 그래서 입력단자(1)는 통상표시/정지화표시 전환스위치(11)의 통상표시 측접점 N을 통해서, 스위칭 소자 MA1내지 MAm에 접속된다. 또한 스위칭 소자 MB1, 내지 MBM의 접속중점이 앰프(12)에 접속되고, 이 앰프(12)의 출력단에 콘덴서 (13)가 접속되고, 이 출력단이 반전회로(14)를 통해서 정규화회로(노머라이저) (15)에 접속된다. 그래서 이 정규화회로(15)의 출력단이 전환스위치(11)의 정지화 표시측 접점에 접속된다. 또다시 각 신호라인 L1내지 Lm에 각각 스위칭 소자 MR1,MR2…MRm가 접속되고, 이 스위칭소자 MR1내지 MRm를 통해서 소정의 전압원, 예컨대 타겟트 단자(3)에 접속된다.
그래서, 이 장치에 있어서, 스위칭 소자 MA1내지 Mam의 게이트 단자에는, 제2도의 A, B에 도시한 바와같은 클럭신호 φ1H, φ2H및 C에 도시하는 것과 같은 개시 펄스 φs에 의해 형성되는 D에 도시한 바와같은 화소 스위치 신호 ØH1내지 φHm가 공급됨과 동시에, 스위칭 소자 MB1, 내지 MBM의 게이트 단자에는,예컨데 제2도의 ㅌ에 도시한 바와같은 개시 펄스 Ø'S에 의해 형성되는 F에 표시한 바와같은 화소스위치 신호 ØH'1내지 ØH'm가 공급된다.
이것에 의해, 예컨대 화소스위치 신호 ØH1의 위상에 있어서 동상의 화소스위치 신호 ØH'3에 의해 라인 L3에 대응하는 액정셀 C의 신호가 호출되어지며, 이 신호가 앰프(12)를 통해서 콘덴서(13)에 축적되고, 반전회로(14), 정규화회로(15)에 통해서 7시간후의 화소스위치 신호 ØH3의 위상에서 같은 액정셀 C에 기록 입력된다. 여기에서 액정셀 C에서의 신호의 전위를 Vs로 하고 콘덴서(13)의 용량을 Cs라 하면, 앰프(12)의 용량을 Cp라 하여, 콘덴서(13)의 포트측의 전위 V's는,
Figure kpo00001
로 된다. 그래서 반전회로(14)의 이득 을 -A로 하면, 이 반전회로(14)의 출력의 전위 V's는
Figure kpo00002
로 된다. 거기에서 이 전위가 V″S=-VS로 되도록 -A의 값을 정하므로서, 액정셀 C에는 반전된 같은 신호가 재기록 입력되게 되고, 교 류 구동에 의한 정지화 표시가 행해진다.
그러나, 이 경우에 -A의 값을 상술하는 요령으로 완전히 정하는 것은 불가능하다. 거기에서 정규화회로 (15)가 설치된다. 즉 이 정규화 회로(15)의 입출력 특성은 제3도에 도시한 바와 같으며, 각각 VK-2,VK-l, VK, Vk+1, VK+2의 전위에 대해서 ±α의 범위의 입력 신호를, VK-2, Vk-1, Vk, Vk+1, Vk+2로 정규화 하여 출력한다. 따라서 이 회로(15)를 설치함으로서, -A의 값에 다소(±α)의 오차가 있어도, 항상 출력신호(재기록 입력신호)를 일정한 값으로 할 수가 있다.
또 다시 스위칭 소자 MRl내지 MRm의 게이트 단자에는 수평 귀선소거신호 ØHBLK가 공급된다. 이로인하여 각 신호라인 L1내지 Lm은 수평 귀선소거마다 타겟트 전압으로 리세트 된다. 이로인하여 각 신호라인에 잔류한 신호가 리세트되고, 액정셀 C의 신호를 호출해낼때에 불필요한 신호가 혼입되는 일이 없어진다.
이렇게하여, 정지화의 표시가 행하여지는 것이나, 상기한 장치에 의하면 구성이 매우 간단함과 동시에, 장시간에 걸쳐서 표시를 행하여도 신호가 예화되는 일이 없고, 항상 양호한 정지화 표시를 행할 수가 있다.
또한 상술하는 장치에 있어서, 독출하면서, 기록 입력까지의 지연시간 τ은 클럭신호 φ1H, φ2H의 주기로 규제되어 있으나, 시프트레지스터 (2)(20)에 공급되는 클럭신호의 위상을 임의로 정함으로서, 보다 섬세한 지연시간의 설정을 행할 수도 있다.
또한 상술하는 장치에 있어서, 정규화 회로(15)는 잠시 1화소 클럭 이하의 시간으로 정규화 처리를 행할 필요가 있으나, 정규화의 분해능을 올리는 경우 등으로 처리의 시간이 맞지 않을 경우에는 예컨대 제4도와 같이 병렬처리를 행할 수도 있다. 도면은 표시부를 제외하고 도시하고 있다. 또한 제5도는 프로챠트를 도시한다.
즉 이 도면에 있어서, 예컨대 A에 도시한 수평스위치 신호의 ØH'1의 위상에서 라인 Ll에 접속된 액정셀 C에서 독출된 신호는, B에 도시한 샘플링 펄스 Pa로 샘플홀드(SH) 회로(31a)에 홀드되고, E에 도시한 스위치신호 Øa의 기간에 스위칭 소자 Ma를 통해서 정규화 회로(15a)에 공급된다. 그래서 2화소 클럭 기간에 걸쳐서 정규된 신호는 H에 도시한 스위치 신호 Ø'a의 기간에 스위칭소자 M'a를 통해서, K에 도시하는 샘플링펄스 P'a로 샘플홀드 회로(32a)에 홀드되고, N에 도시한 수평스위치 신호 ØH1의 위상으로 라인 L1에 접속된 액정셀 C에 기록입력된다. 이하 동일한 동작이 1화소 클럭마다 서픽스 b,c를 부가한 회로로 행해지고, 3화소 클럭마다 서픽스 a의 회로로 되돌아가 반복된다. 따라서 이 장치에 의하면, 제1도의 장치의 2배의 처리 시간을 설정하는 것이 가능해진다.
또한 이 장치는, 어모퍼스 실리콘, 폴리실리콘, 실리콘 온 사파이어, 유기반도체등의 TFT를 사용한 액티브 매트릭스에 의한 액정 디스플레이장치에 적용된다.
또한 상기 시프트 레지스트(2), (4), (20)는 장치를 구성하는 IC의 외부에 설치해도 좋다.
또 다시 표시는 점순서, 선순서의 어느것에도 적용이 가능하다.

Claims (8)

  1. 유효 수평화소수에 대응한 수의 열선에 수평화소 주기로 차례로 형성되는 제1의 화소스위치 신호에서 온 구동되는 제1의 수평 스위치 소자를 거쳐서 각각 영상신호를 차례로 공급하고, 유효 수평 주사선수에 대응한 수의 행선에 수평주사선 주기로 차례로 형성되는 주사선 스위치 신호를 차례로 공급하고, 상술한 각 열선과 행선의 교점에 각각 상기 주사선 스위치 신호로서 온 구동되는 화소스위치 소자를 거쳐서 상기 열선에 차례로 공급되는 상기 영상신호를 가각 1화소를 구성하는 액정표시 셀에 공급하도록 한 액정 디스플레이 장치에 있어서, 상기 각 열선에 상기 제1의 화소스위치 신호 보다 빠른 위상의 제2의 화소스위치 신호로서 구동되는 제2의 수평스위치 소자를 접속하고, 이 제2의 수평스위치 소자의 온 기간에 상기 액정표시 셀에 기억된 상기 영상신호를 상기 화소스위치 소자를 거쳐서 호출하고, 이 호출된 신호를 반전처리하고, 이 반전처리된 신호를 상기 위상이 빨라진 만큼 지연된 위상으로 상기 제1의 수평 스위치 소자를 거쳐서 상기 열선에 차례로 공급함과 동시에 상기 각 열선에 상기 영상신호의 수평 귀선소거 기간마다 온 구동되는 제3의 스위치 소자를 거쳐서 리셋트 전압을 공급하도록 한것을 특징으로 하는 액정 디스플레이 장치.
  2. 상기 청구범위 제1항에 있어서, 상기 반전 처리에는 신로의 정규화가 포함되는 것을 특징으로 하는 액정 디스플레이 장치.
  3. 상기 청구범위 제2항에 있어서, 상기 반전 처리에 포함되는 신호의 정규화는 병렬처리로 행해지는 것을 특징으로 하는 액정 디스플레이 장치.
  4. 상기 청구범위 제1항에 있어서, 상기 제1, 제2의 화소스위치 신호는 1쌍의 시프트레지스터에서 발생되고, 각각 상기 제1, 제2의 수평 스위치 소자를 온 구동하도록 한 것을 특징으로 하는 액정 디스플레이 장치.
  5. 상기 청구범위 제4항에 있어서, 상기 1쌍의 시프트레지스터에는 각각 클럭펄스가 주어짐과 동시에, 그 클럭 펄스의 위상차가 상기 제1, 제2의 화소스위치 신호의 위상차로 되는 것을 특징으로 하는 액정 디스플레이 장치.
  6. 상기 청구범위 제5항에 있어서, 상기 위상차는 상기 반전처리에 요하는 시간과 같도록 된 것을 특징으로 하는 액정 디스플레이 장치.
  7. 상기 청구범위 제6항에 있어서, 상기 반전 처리에는 신호의 정규화가 포함되는 것을 특징으로 하는 액정 디스플레이 장치.
  8. 상기 청구범위 제7항에 있어서, 상기 반전 처리에 포함되는 신호의 정류화는 병렬처리로 행해지는 것을 특징으로 하는 액정 디스플레이 장치.
KR1019860700255A 1984-09-12 1985-09-12 액정 디스플레이 장치 KR940000599B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59190783A JPH0668672B2 (ja) 1984-09-12 1984-09-12 液晶デイスプレイ装置
JP84-190783 1984-09-12
PCT/JP1985/000508 WO1986001926A1 (en) 1984-09-12 1985-09-12 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR880700380A KR880700380A (ko) 1988-03-15
KR940000599B1 true KR940000599B1 (ko) 1994-01-26

Family

ID=16263659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700255A KR940000599B1 (ko) 1984-09-12 1985-09-12 액정 디스플레이 장치

Country Status (6)

Country Link
US (1) US4803480A (ko)
EP (1) EP0192784B1 (ko)
JP (1) JPH0668672B2 (ko)
KR (1) KR940000599B1 (ko)
DE (1) DE3581192D1 (ko)
WO (1) WO1986001926A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8601804A (nl) * 1986-07-10 1988-02-01 Philips Nv Werkwijze voor het besturen van een weergeefinrichting en een weergeefinrichting geschikt voor een dergelijke werkwijze.
JP2579467B2 (ja) * 1986-08-07 1997-02-05 セイコーエプソン株式会社 液晶表示装置及びその駆動方法
JPS6437585A (en) * 1987-08-04 1989-02-08 Nippon Telegraph & Telephone Active matrix type display device
US6091392A (en) * 1987-11-10 2000-07-18 Seiko Epson Corporation Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end
JP2774502B2 (ja) * 1987-11-26 1998-07-09 キヤノン株式会社 表示装置及びその駆動制御装置並びに表示方法
US5248963A (en) * 1987-12-25 1993-09-28 Hosiden Electronics Co., Ltd. Method and circuit for erasing a liquid crystal display
US4922240A (en) * 1987-12-29 1990-05-01 North American Philips Corp. Thin film active matrix and addressing circuitry therefor
JP2767858B2 (ja) * 1989-02-09 1998-06-18 ソニー株式会社 液晶ディスプレイ装置
US5105288A (en) * 1989-10-18 1992-04-14 Matsushita Electronics Corporation Liquid crystal display apparatus with the application of black level signal for suppressing light leakage
EP0541364B1 (en) * 1991-11-07 1998-04-01 Canon Kabushiki Kaisha Liquid crystal device and driving method therefor
DE69330074T2 (de) * 1992-12-10 2001-09-06 Sharp Kk Flache Anzeigevorrichtung, ihr Ansteuerverfahren und Verfahren zu ihrer Herstellung
JP3173200B2 (ja) * 1992-12-25 2001-06-04 ソニー株式会社 アクティブマトリクス型液晶表示装置
US5883609A (en) * 1994-10-27 1999-03-16 Nec Corporation Active matrix type liquid crystal display with multi-media oriented drivers and driving method for same
JP3734537B2 (ja) * 1995-09-19 2006-01-11 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその駆動方法
US6011530A (en) * 1996-04-12 2000-01-04 Frontec Incorporated Liquid crystal display
JPH1062811A (ja) * 1996-08-20 1998-03-06 Toshiba Corp 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法
JP3496431B2 (ja) * 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP2001500994A (ja) * 1997-07-22 2001-01-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示装置
TW428158B (en) * 1998-02-24 2001-04-01 Nippon Electric Co Method and device for driving liquid crystal display element
US6806862B1 (en) * 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
JP5125378B2 (ja) * 2007-10-03 2013-01-23 セイコーエプソン株式会社 制御方法、制御装置、表示体および情報表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2042238B (en) * 1979-02-14 1982-12-08 Matsushita Electric Ind Co Ltd Drive circuit for a liquid crystal display panel
JPS56104387A (en) * 1980-01-22 1981-08-20 Citizen Watch Co Ltd Display unit
JPS57204592A (en) * 1981-06-11 1982-12-15 Sony Corp Two-dimensional address device
JPS58186796A (ja) * 1982-04-26 1983-10-31 社団法人日本電子工業振興協会 液晶表示装置およびその駆動方法
JPS5924892A (ja) * 1982-08-03 1984-02-08 日本電信電話株式会社 液晶表示装置
JPS5961818A (ja) * 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置

Also Published As

Publication number Publication date
DE3581192D1 (de) 1991-02-07
KR880700380A (ko) 1988-03-15
EP0192784B1 (en) 1990-12-27
JPS6167894A (ja) 1986-04-08
EP0192784A4 (en) 1988-01-21
JPH0668672B2 (ja) 1994-08-31
WO1986001926A1 (en) 1986-03-27
EP0192784A1 (en) 1986-09-03
US4803480A (en) 1989-02-07

Similar Documents

Publication Publication Date Title
KR940000599B1 (ko) 액정 디스플레이 장치
EP0957491B1 (en) Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus
KR890000649B1 (ko) 2차원 어드레스 장치
JP2581796B2 (ja) 表示装置及び液晶表示装置
JP2997356B2 (ja) 液晶表示装置の駆動方法
US5252957A (en) Sample-and-hold circuit and liquid crystal display apparatus
JPH0219457B2 (ko)
JPS61112188A (ja) 表示装置及びその駆動法
JPH07118795B2 (ja) 液晶ディスプレイ装置の駆動方法
JPH084330B2 (ja) 液晶ディスプレイ装置
JP3131411B2 (ja) 液晶ディスプレイ装置
JPH01107237A (ja) 液晶表示装置
JP2874190B2 (ja) 液晶ディスプレイ装置
JP2676916B2 (ja) 液晶ディスプレイ装置
JPH03167977A (ja) 液晶ディスプレイ装置
JPH0450708Y2 (ko)
JPH07281648A (ja) 液晶ディスプレイ装置
JPH04140716A (ja) 液晶表示装置
JPH08234706A (ja) 表示素子用反転信号生成回路とそれを用いた表示装置
JPH0614720B2 (ja) 液晶デイスプレイ装置
JPH0219456B2 (ko)
JPH0779452B2 (ja) 液晶表示装置
JP2776073B2 (ja) 表示駆動装置および表示装置
JPH0627915B2 (ja) 液晶表示装置
JP3080053B2 (ja) 液晶ディスプレイ装置の点順次駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050113

Year of fee payment: 12

EXPY Expiration of term