JP5125378B2 - 制御方法、制御装置、表示体および情報表示装置 - Google Patents

Description

本発明は、記憶性表示体の表示状態を取得する技術に関する。

「電子ペーパ」や「電子ブック」といわれる情報表示装置が開発されている。これらの情報表示装置は、記憶性表示体を有するものが多い。ここで「記憶性」とは、電力を供給しなくてもある時間表示を維持できる特性をいう。記憶性表示体としては、例えば電気泳動ディスプレイ（Electrophoretic Display、以下「ＥＰＤ」という）が知られている（例えば特許文献１）。特許文献１は、画像の書き換えを高速化するため、画素のデータを保持する保持容量を有するＥＰＤを開示している。また特許文献２は、ＥＰＤではなく液晶ディスプレイに関するものであるが、容量ではなくメモリセル（ラッチ回路）を用いることが開示されている。

特開２００７−８６５２９号公報 特開昭５８−２３０９１号公報

特許文献１のように保持容量を有していても、いったん画素に書き込まれたデータは失われてしまう。すなわち、データは電荷として保持容量に記憶されるが、保持容量といっても長時間電荷を保持することはできず、電荷は徐々に失われる。特許文献２のようにメモリセルを用いることも考えられるが、メモリセルがデータを維持するためには電力が必要であり、電力を供給しないとデータは失われてしまう。ＥＰＤは電力を供給しなくても表示を維持できる点が最大の特長であるので、データを維持するためにメモリセルに電力を供給することはＥＰＤの特長を消してしまうことになる。

このようにＥＰＤでは、電力の供給がなくても表示は維持できるものの、その表示をさせるデータは失われてしまう。これには例えば以下のような問題がある。ＥＰＤにおいては、長時間に渡って電力の供給をしないと、熱運動や周囲の電界によって泳動粒子が移動してしまい、その結果コントラストが低下することがある。このとき表示をリフレッシュするには、再度同じデータを用意しなければならない。表示体とは別の不揮発性メモリに表示データを記憶させておくことも考えられるが、画素の数に相当する膨大な容量を有するメモリを備える構成とすることは困難である。

これに対し本発明は、付加的な不揮発性メモリを用いなくても、画素に保持された表示値を取得する技術を提供するものである。

上述の課題を解決するため、本発明は、データ電圧が印加されるデータ線と、前記データ線に接続された第１の入力端子と第１の出力端子とを有し、前記第１の入力端子と前記第１の出力端子との間の信号をオンまたはオフするスイッチング素子と、前記スイッチング素子に接続された第２の入力端子と第２の出力端子とを有し、前記第２の入力端子を介して前記スイッチング素子から入力されたデータ電圧に応じた電圧を保持し、前記保持した電圧を出力するラッチ回路と、前記第２の出力端子に接続された画素電極と、共通電極と、前記画素電極および前記共通電極の間に挟まれた記憶性電気光学層とを有する表示体と、前記表示体を駆動する表示駆動装置と、前記ラッチ回路および前記表示駆動装置への電力の供給を制御する電力制御回路とを有する表示システムの制御方法であって、前記電力制御回路が、前記表示駆動装置への電力の供給を停止するステップと、前記電力制御回路が、前記ラッチ回路への電力の供給を停止するステップと、前記表示駆動装置および前記ラッチ回路への電力の供給が停止された後で、前記電力制御回路が、前記表示駆動装置に電力を供給するステップと、前記表示駆動装置に電力が供給された後で、前記表示駆動装置が、第１の電圧を前記共通電極に印加するステップと、前記第１の電圧が印加された後で、前記表示駆動装置が、前記第１の電圧とは異なり、かつ前記記憶性電気光学層の荷電状態に応じて前記画素電極の電位を異ならせる第２の電圧を前記共通電極に印加するステップと、前記第２の電圧が印加された後で、前記表示駆動装置が、前記第１の電圧および前記第２の電圧の間の電圧である第３の電圧を前記共通電極に印加するステップと、前記第３の電圧が印加された後で、前記電力制御回路が、前記ラッチ回路に電力を供給するステップとを有する制御方法を提供する。
この制御方法によれば、記憶性電気光学層に保持された表示値が取得される。

好ましい態様において、この制御方法は、前記第３の電圧が印加されており、かつ、前記ラッチ回路に電力が供給される前に、前記表示駆動装置が、前記第１の電圧および前記第２の電圧の間の電圧である第４の電圧をデータ電圧として前記データ線に印加するステップを有してもよい。
この制御方法によれば、ラッチ回路の入力端子の初期値をより安定的がより安定的に与えられる。

別の好ましい態様において、この制御方法は、前記第３の電圧が、前記第１の電圧および前記第２の電圧の中間の電圧であってもよい。
この制御方法によれば、第１の電圧および第２の電圧の中間電圧が印加されることにより記憶性電気光学層に保持された表示値が取得される。

さらに別の好ましい態様において、この制御方法は、前記表示体が、プレート線と、一端が前記第２の入力端子に接続され、他端が前記プレート線に接続された強誘電体キャパシタとを有し、前記表示体において表示を書き換える場合、前記プレート線は、前記共通電極と同電位になるように駆動されてもよい。
この制御方法によれば、ラッチ回路の入力端子には初期値として画素に応じた電位が与えられる。

また、本発明は、データ電圧が印加されるデータ線と、前記データ線に接続された第１の入力端子と第１の出力端子とを有し、前記第１の入力端子と前記第１の出力端子との間の信号をオンまたはオフするスイッチング素子と、前記スイッチング素子に接続された第２の入力端子と第２の出力端子とを有し、前記第２の入力端子を介して前記スイッチング素子から入力されたデータ電圧に応じた電圧を保持し、前記保持した電圧を出力するラッチ回路と、前記第２の出力端子に接続された画素電極と、共通電極と、前記画素電極および前記共通電極の間に挟まれた記憶性電気光学層とを有する表示体と、前記表示体を駆動する表示駆動装置と、前記ラッチ回路および前記表示駆動装置への電力の供給を制御する電力制御回路とを制御する制御装置であって、前記電力制御回路に、前記表示駆動装置および前記ラッチ回路への電力の供給を停止させる停止手段と、前記表示駆動装置および前記ラッチ回路への電力の供給が停止された後で、前記電力制御回路に、前記表示駆動装置へ電力を供給させる第１の供給手段と、前記表示駆動装置に電力が供給された後で、前記表示駆動装置に、第１の電圧を前記共通電極に印加させる第１の印加手段と、前記第１の電圧が印加された後で、前記表示駆動装置に、前記第１の電圧とは異なり、かつ前記記憶性電気光学層の荷電状態に応じて前記画素電極の電位を異ならせる第２の電圧を前記共通電極に印加させる第２の印加手段と、前記第２の電圧が印加された後で、前記表示駆動装置に、前記第１の電圧および前記第２の電圧の間の電圧である第３の電圧を前記共通電極に印加させる第３の印加手段と、前記第３の電圧が印加された後で、前記電力制御回路に、前記ラッチ回路に電力を供給させる第２の供給手段とを有する制御装置を提供する。
この制御装置によれば、記憶性電気光学層に保持された表示値が取得される。

さらに、本発明は、データ電圧が印加されるデータ線と、前記データ線に接続された第１の入力端子と第１の出力端子とを有し、前記第１の入力端子と前記第１の出力端子との間の信号をオンまたはオフするスイッチング素子と、前記スイッチング素子に接続された第２の入力端子と第２の出力端子とを有し、前記第２の入力端子を介して前記スイッチング素子から入力されたデータ電圧に応じた電圧を保持し、前記保持した電圧を出力するラッチ回路と、前記第２の出力端子に接続された画素電極と、共通電極と、プレート線と、一端が前記第２の入力端子に接続され、他端が前記プレート線に接続された強誘電体キャパシタとを有する表示体を提供する。
この表示体によれば、記憶性電気光学層に保持された表示値が取得される。

さらに、本発明は、上記の表示体を有する情報表示装置を提供する。
この情報表示装置によれば、記憶性電気光学層に保持された表示値が取得される。

１．第１実施形態
１−１．構成
図１は、本発明の第１実施形態に係る情報表示装置Ｄの構成を示す図である。この例で、情報表示装置Ｄ（表示システム）は電子ペーパである。表示体１は、文字または画像を含む情報を表示する装置である。表示駆動回路２（表示駆動装置）は、表示体１を制御する装置である。電源制御回路３は、表示駆動回路２および後述するラッチ回路への電力の供給を制御する装置である。主制御部４は、情報表示装置Ｄの構成要素を制御する装置、例えばＣＰＵ（Central Processing Unit）・ＲＡＭ（Random Access Memory）・ＲＯＭ（Read Only Memory）を含む装置である。入力装置５は、ユーザの操作に応じた信号を主制御部４に出力する装置、例えばボタン（リフレッシュボタンや書き換えボタンなど）・キーパッド・ダイヤルなどである。

図２は、表示体１の回路構成を示す図である。表示体１は、ｎ行の走査線（Ｙ_１、Ｙ_２、…、Ｙ_ｉ、…、Ｙ_ｎ）およびｍ列のデータ線（Ｘ_１、Ｘ_２、…、Ｘ_ｊ、…、Ｘ_ｍ）を含むｎ×ｍマトリクス配線を有する。走査線とデータ線の交差に対応して画素が設けられる。図２は、走査線Ｙ_ｉおよびデータ線Ｘ_ｊに対応する画素に相当する部分だけを取り出して描いたものである。

データ線Ｘ_ｊには、表示駆動回路２によって、この画素に描き込まれるデータ（表示値）を示す電圧（以下「データ電圧」という）が印加される。

スイッチング素子３０は、ラッチ回路２０に入力される信号をオンまたはオフする素子である。詳細には、スイッチング素子３０は入力端子３１（第１の入力端子）および出力端子３２（第１の出力端子）を有しており、入力端子３１と出力端子３２との間の信号をオン・オフする。入力端子３１は、データ線Ｘ_ｊに接続されている。出力端子３２は、ラッチ回路２０に接続されている。この例で、スイッチング素子３０は電界効果トランジスタ（Field Effect Transistor、以下「ＦＥＴ」という）である。ＦＥＴのゲートは走査線Ｙ_ｉに接続され、ソースはデータ線Ｘ_ｊに接続され、ドレインはラッチ回路２０に接続されている。ｎチャネルのＦＥＴを用いた場合、走査線Ｙ_ｉにハイレベルの電圧を印加するとＦＥＴのソースとドレインとが短絡され、これによってデータ電圧がラッチ回路２０に入力される。また、走査線Ｙ_ｉにローレベルの電圧を印加するとＦＥＴのソースとドレインとが開放され、データ電圧はラッチ回路２０に入力されない。

ラッチ回路２０は、画素に書き込まれるデータを保持すなわち記憶する素子である。ラッチ回路２０は、入力端子２３（第２の入力端子）および出力端子２４（第２の出力端子）を有している。入力端子２３はスイッチング素子３０に、出力端子２４は画素電極１２に、それぞれ接続されている。この例において、ラッチ回路２０は、インバータ２１およびインバータ２２の２つのインバータを含む、いわゆるデュアルインバータ型のラッチ回路である。入力端子２３と出力端子２４との間にはインバータ２１があるので、ラッチ回路２０の入力と出力は論理反転している。すなわち、ラッチ回路２０は、入力されたデータ電圧そのものではなく、データ電圧を論理反転した電圧を出力する。インバータ２１およびインバータ２２には、それぞれ、電圧線Ｖ_ｄｄおよび電圧線Ｖ_ｓｓにより電圧が印加、すなわち電力が供給される。以下、電圧線Ｖ_ｄｄおよび電圧線Ｖ_ｓｓにより印加される電圧をそれぞれ、電圧Ｖ_ｄｄおよび電圧Ｖ_ｓｓのように電圧線と同じ符号を用いて説明する。

画素電極１２および共通電極１３は、電気光学層１１への電圧の印加に用いられる電極である。電気光学層１１は、画素電極１２および共通電極１３に挟まれている。電気光学層１１には、画素電極１２および共通電極１３の電位差に応じた電圧が印加される。画素電極１２は各画素に１つずつ設けられている。共通電極１３は、全ての画素に共通のものが１つ設けられている。

電気光学層１１は、電力を与えると光学的特性が変化する材料を含む層である。この例において、電気光学層１１は、記憶性の電気光学材料、例えば電気泳動粒子を含む。より詳細には、電気泳動粒子は、負に帯電した黒色粒子および正に帯電した白色粒子を含む。

共通電極１３・データ線Ｘ_ｊ・走査線Ｙ_ｉに印加される電圧は、表示駆動回路２により制御される。すなわち、表示駆動回路２の出力端子は共通電極１３・データ線Ｘ_ｊ・走査線Ｙ_ｉに接続されている。ラッチ回路２０の電圧線Ｖ_ｄｄおよび電圧線Ｖ_ｓｓに印加される電圧は電源制御回路３により制御される。すなわち電源制御回路３の出力は電圧線Ｖ_ｄｄおよび電圧線Ｖ_ｓｓに接続されている。

１−２．動作
図３は、情報表示装置Ｄの動作を示すフローチャートである。図３のフローは、例えば、入力装置５が所定の時間操作されなかったこと、すなわち、入力装置５から何らかの入力を示す信号が出力されない時間が所定の時間にわたって継続したことを契機として開始される。

図４は、電気光学層１１の荷電状態を例示する図である。この例では画素Ａおよび画素Ｂの２つの画素の荷電状態が示されている。図４において下側に位置するのが画素電極１２であり、上側に位置するのが共通電極１３である。いま、上側すなわち共通電極側から観察するものとして、画素Ａに白が、画素Ｂに黒が表示される例を考える。図４（Ａ）および図４（Ｂ）は画像書き込みの手順を示している。画素電極１２には、データ電圧、すなわち白を表示する画素Ａにはハイレベル（以下「Ｈレベル」という）の電圧Ｖ_Ｈが、黒を表示する画素Ｂにはローレベル（以下「Ｌレベル」という）の電圧Ｖ_Ｌが印加される。まず図４（Ａ）に示されるように、共通電極１３に電圧Ｖ_Ｌが印加される。画素Ａにおいては画素電極１２と共通電極１３との間に電位差が生じるので、電気泳動粒子が移動する。すなわち、画素Ａでは、負に帯電した黒色粒子が画素電極１２側に移動し、正に帯電した白色粒子が共通電極１３側に移動する結果、白が表示される。続いて図４（Ｂ）に示されるように、共通電極１３に電圧Ｖ_Ｈが印加される。画素Ｂにおいては画素電極１２と共通電極１３との間に電位差が生じるので、電気泳動粒子が移動する。すなわち、画素Ｂでは、正に帯電した白色粒子が画素電極１２側に移動し、負に帯電した黒色粒子が共通電極１３側に移動する結果、黒が表示される。表示の書き換えが完了したとき、画素Ａおよび画素Ｂの荷電状態は図４（Ｂ）に示されるとおりである。以下、図３および図４を参照しつつ説明する。

ステップＳ１００において、電源制御回路３は、表示駆動回路２およびラッチ回路２０への電力の供給を停止、すなわち電源をオフにする。これより以前に、表示体１は何らかの画像を表示している。電力が供給されなくても、表示体１は表示を維持する。電源をオフしたとき、画素の荷電状態は図４（Ｂ）に示される状態である。なお、ステップＳ１００における表示駆動回路２およびラッチ回路２０への電力の供給の停止は、必ずしも同時に行われる必要はない。例えば、表示駆動装置は先に電力供給を停止され、次いで、ラッチ回路への電力供給が停止されるというように、ある順序で電力の供給が停止され、最終的に表示駆動回路２およびラッチ回路２０への電力の供給が停止されるものであればよい。

ステップＳ１１０において、主制御部４は、表示値の読み取りを開始する契機となるイベントが起きたか判断する。契機となるイベントは、例えば、リフレッシュボタンが押されたというイベントである。契機となるイベントが起きていないと判断された場合（Ｓ１１０：ＮＯ）、主制御部４はイベントが起きるまで待機する。契機となるイベントが起きたと判断された場合（Ｓ１１０：ＹＥＳ）、主制御部４は、処理をステップＳ１２０に移行する。

ステップＳ１２０において、電源制御回路３は、表示駆動回路２への電力の供給を開始、すなわち電源をオンする。このときラッチ回路２０の電源はまだオンされない。
ステップＳ１３０において、表示駆動回路２は、共通電極１３の電位をあらかじめ決められた電位、ここではＬレベルにする。すなわち、表示駆動回路２は、共通電極１３に電圧Ｖ_Ｌ（第１の電圧）を印加する。

図４（Ｃ）は、ステップＳ１３０における電気光学層１１の荷電状態を示す図である。共通電極１３の電位はＬレベルである。画素電極１２の電位は不定であるが、ほぼＬレベルである。このため電気泳動粒子は移動しない。

ステップＳ１４０において、表示駆動回路２は、共通電極１３の電位をあらかじめ決められた電位、ここではＨレベルにする。すなわち、表示駆動回路２は、共通電極１３に電圧Ｖ_Ｈ（第２の電圧）を印加する。電圧Ｖ_Ｈは、電圧Ｖ_Ｌと異なる電圧である。

図４（Ｄ）は、ステップＳ１４０における電気光学層１１の荷電状態を示す図である。共通電極１３の電位がＨレベルになると画素電極１２との間で電位差が生じ、共通電極１３の方が高電位となる。この電位差により、画素Ａにおいては電気泳動粒子が移動する。すなわち、画素Ａにおいて表示値の反転が起こり、黒が表示される。この画素の反転により、画素Ａの画素電極１２に正の電荷が誘起される。元々黒を表示していた画素Ｂにおいては電気泳動粒子が移動しないので、画素電極１２に正の電荷は誘起されない。すなわち、画素Ａと画素Ｂとで画素電極１２の電位は異なっている。いま画素Ａの画素電極１２の電位をＶ_Ａと、画素Ｂの画素電極１２の電位をＶ_Ｂと、画素Ａの画素電極１２に誘起された正の電荷による電位の変化をΔＶと表すと、Ｖ_Ａ＝Ｖ_Ｂ＋ΔＶ、すなわちＶ_Ａ＞Ｖ_Ｂである。

ステップＳ１５０において、表示駆動回路２は、共通電極１３の電位をあらかじめ決められた中間レベル（以下「Ｍレベル」という）の電位にする。Ｍレベルは、ＨレベルとＬレベルの間にある電位である。後述するように、ここで共通電極１３の電位をＭレベルとすることは、ラッチ回路２０の入力端子２３の電位をＶ_ｔｈとして、Ｖ_ｔｈより僅かに（例えばΔＶ／２だけ）低い電位にすることを意図している。表示駆動回路２は、共通電極１３にＭレベルの電圧（第３の電圧）Ｖ_Ｍを印加する。そうすると画素電極１２の電位は（Ｖ_Ｈ−Ｖ_Ｍ）分だけ下がる。いまＭレベルがＨレベルとＬレベルとの中間にあるＶ_Ｍ＝Ｖ_ｔｈ−ΔＶ／２である例を考える。このとき画素電極１２の電位は、画素ＡがＶ_Ａ＝Ｖ_Ｍ＋ΔＶ＝Ｖ_ｔｈ＋ΔＶ／２となり、Ｖ_Ｂ＝Ｖ_Ｍ＝Ｖ_ｔｈ−ΔＶ／２となる。

ステップＳ１６０において、電源制御回路３は、ラッチ回路２０への電力の供給を開始、すなわち電源をオンする。ラッチ回路２０の初期状態は、入力端子２３と出力端子２４の初期電位との僅かな電位差によって決まることが知られている。通常、入力端子２３と出力端子２４が仮にいずれも開放されている場合には、ラッチ回路２０の初期状態は不定であるが、この例では、入力端子２３の電位がＶ_ｔｈであるのに対し、白を表示していた画素Ａの画素電極１２と接続された出力端子２４の電位はＶ_ｔｈ＋ΔＶ／２である。すなわち、画素Ａではラッチ回路２０の入力端子２３よりも出力端子２４の方が高電位であるので、ラッチ回路２０は出力の初期値をＨレベルとして安定的に起動する。すなわち書き込みのときと同じ状態が再生されることになる。

一方、黒を表示していた画素Ｂの画素電極１２と接続された出力端子２４の電位はＶ_ｔｈ−ΔＶ／２である。すなわち、画素Ｂではラッチ回路２０の入力端子２３よりも出力端子２４の方が低電位であるので、ラッチ回路２０は出力の初期値をＬレベルとして安定的に起動する。こちらも同様に書き込みのときと同じ状態が再生されることになる。

図４（Ｅ）は、ステップＳ１６０における電気光学層１１の荷電状態を示す図である。画素Ａおよび画素Ｂの画素電極１２には、それぞれ、データの書き込みのときと同じ電圧（図４（Ａ）および図４（Ｂ））が印加される。すなわち、ラッチ回路２０には、画素に表示されていた表示値（データ）が再生される。この後されに図４（Ａ）および図４（Ｂ）と同様に共通電極１３の電圧を制御すれば、画素の表示はリフレッシュすなわち明瞭化される。

図５は、情報表示装置Ｄの動作を示すタイミングチャートである。この図には、画素Ａおよび画素Ｂの電気泳動粒子の状態があわせて模式的に記載されている。情報表示装置Ｄの動作は、書き込み・電力断・再生・再書き込みの４つの段階に区分される。書き込み段階においては、画素にデータを書きこむ処理が行われる。図４（Ａ）および図４（Ｂ）で説明したように、共通電極１３の電圧Ｖ_ＣＯＭは、Ｌレベルになった後Ｈレベルに切り替えられる。ラッチ回路２０には電力が供給されている。画素Ａおよび画素Ｂの画素電極１２にはそれぞれデータ電圧が印加される。

電力断段階は、図３のステップＳ１００に対応している。電力断段階においては、表示駆動回路２およびラッチ回路２０への電力供給が停止される。
再生段階は、図３のステップＳ１２０−Ｓ１５０に対応している。再生段階においては、Ｌレベル・Ｈレベル・Ｍレベルの３つの電圧が順番に共通電極１３に印加される。
再書き込み段階においては、画素の表示がリフレッシュされる。

以上で説明したように本実施形態によれば、付加的な不揮発性メモリを用いなくても、画素に保持された表示値が取得される。すなわち電力断段階を経ても表示値を再生することができる。

２．第２実施形態
続いて、本発明の第２実施形態について説明する。以下、第１実施形態と共通する事項については説明を省略する。また、第１実施形態と共通する要素については共通の参照符号が用いられる。

図６は、第２実施形態に係る表示体２の回路構成を示す図である。表示体２が表示体１と異なっている点は、強誘電体キャパシタ４０およびプレート線ＰＬを有する点である。強誘電体キャパシタ４０は画素に書き込まれたデータを記憶する素子である。強誘電体キャパシタ４０はパッシブな素子であるので、電力を供給しなくてもデータを保持する。強誘電体キャパシタ４０の一端はラッチ回路２０の入力端子２３に接続され、他端はプレート線ＰＬに接続されている。プレート線ＰＬは、強誘電体キャパシタ４０への電圧の印加に用いられる信号線である。強誘電体キャパシタ４０には、ラッチ回路２０の入力端子２３とプレート線ＰＬとの電位差に応じた電荷が蓄えられる。

書き込み段階において、プレート線ＰＬの電位は共通電極１３と同様に駆動される。これにより、強誘電体キャパシタ４０には、画素に書き込まれるデータと論理反転したデータが書き込まれる。すなわち強誘電体キャパシタ４０には、画素電極１２の電位がＨレベルであるときはＬレベルが書き込まれ、画素電極１２の電位がＬレベルであるときはＨレベルが書き込まれる。

このような構成を採用することにより、ラッチ回路２０の入力端子２３の電位は画素に書き込まれたデータ電圧を論理反転した電位に相当する。第１実施形態の構成と比較すると、初期状態においてより安定的にラッチ回路２０の入力端子２３と出力端子２４の電位が定まる。すなわち、ラッチ回路２０の初期値をより安定的に取得できる。

３．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。上述の実施形態と共通する事項は説明を省略する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。

３−１．変形例１
再生段階、具体的にはステップＳ１５０において共通電極１３にＭレベルの電圧が印加されるのとほぼ同時に、またはＭレベルの電圧が印加された後で、表示値の再生に用いられる電圧（第４の電圧）がデータとしてラッチ回路２０に与えられてもよい。いまこの電圧としてＶ_ｔｈが用いられる例を考える。すなわちデータ線Ｘ_ｊに電圧Ｖ_ｔｈが印加され、走査線Ｙ_ｉにＨレベルの電圧が印加されると、入力端子２３の電位は強制的にＶ_ｔｈになる。この後でラッチ回路２０の電源をオンすることにより、初期状態において入力端子２３の電位がより安定的に定まる。したがって、ラッチ回路２０の初期値がより安定的に取得される。

３−２．変形例２
情報表示装置Ｄの構成は図１に示したものに限定されない。図１に示される要素のうち複数の要素、例えば、主制御部４・表示駆動回路２・電源制御回路３のうち２つ以上の要素の機能が、物理的に単一の装置により実現されてもよい。具体的には、主制御部４が電源制御回路３の機能を兼ね備えていてもよい。あるいは、図１に示される要素が有する複数の機能が、物理的に複数の装置により実現されてもよい。具体的には、上述の例では主制御部４が有していた複数の機能が、それぞれ異なる装置により実現されてもよい。

３−３．変形例３
表示体１に用いられるラッチ回路は、図２に示されるデュアルインバータ型のラッチ回路に限定されない。入力端子および出力端子を有し、入力端子と出力端子の電位により初期状態が決まる回路構成を有するものであれば、どのようなラッチ回路が用いられてもよい。また、図２に示されるラッチ回路２０においては入力と出力とが論理反転していたが、入力と出力は論理反転していなくてもよい。さらに、上述の実施形態においてラッチ回路２０は電圧線によって電力を供給されたが、電流により駆動される回路構成を有していてもよい。

３−４．変形例４
電気光学層１１に含まれる電気光学材料は、電気泳動粒子に限定されない。電気光学材料は、いわゆるツイストボール（回転ボール）や、帯電トナーであってもよい。

３−５．変形例５
上述の実施形態において、ラッチ回路２０への電力の供給を開始するとき（図３のステップＳ１６０）の入力端子２３の電位がＨレベルとＬレベルとの中間電位である例について説明したが、入力端子２３の電位はこれに限定されない。ステップＳ１６０における入力端子２３の電位は不定であるので、具体的な装置の構成や使用方法により中間電位からずれる可能性もある。この場合でも、具体的な装置においてステップＳ１６０における入力端子２３の電位を実験的に求め、この値を用いて上述の動作を行わせてもよい。主制御部４が適切なＭレベルの電圧を記憶しており、表示駆動回路２は主制御部４の制御化で共通電極１３の電位を変化させる。

３−６．変形例６
スイッチング素子３０はＦＥＴに限定されない。入力端子と出力端子との間の信号の伝達をオン・オフできるものであれば、どのような素子が用いられてもよい。

３−７．変形例７
上述の実施形態において、第１の電圧がＬレベルの電圧であり、第２の電圧がＨレベルの電圧である例について説明した。しかし、第１および第２の電圧はこれに限定されない。第１の電圧がＨレベルの電圧であり、第２の電圧がＬレベルの電圧であってもよい。

第１実施形態に係る情報表示装置Ｄの構成を示す図である。 表示体１の回路構成を示す図である。 情報表示装置Ｄの動作を示すフローチャートである。 電気光学層１１の荷電状態を例示する図である。 情報表示装置Ｄの動作を示すタイミングチャートである。 第２実施形態に係る表示体２の回路構成を示す図である。

符号の説明

１…表示体、２…表示駆動回路、３…電源制御回路、４…主制御部、５…入力装置、１１…電気光学層、１２…画素電極、１３…共通電極、２０…ラッチ回路、２１…インバータ、２２…インバータ、２３…入力端子、２４…出力端子、３０…スイッチング素子、３１…入力端子、３２…出力端子、４０…強誘電体キャパシタ

Claims (7)

1. データ電圧が印加されるデータ線と、前記データ線に接続された第１の入力端子と第１の出力端子とを有し、前記第１の入力端子と前記第１の出力端子との間の信号をオンまたはオフするスイッチング素子と、前記スイッチング素子に接続された第２の入力端子と第２の出力端子とを有し、前記第２の入力端子を介して前記スイッチング素子から入力されたデータ電圧に応じた電圧を保持し、前記保持した電圧を出力するラッチ回路と、前記第２の出力端子に接続された画素電極と、共通電極と、前記画素電極および前記共通電極の間に挟まれた記憶性電気光学層とを有する表示体と、前記表示体を駆動する表示駆動装置と、前記ラッチ回路および前記表示駆動装置への電力の供給を制御する電力制御回路とを有する表示システムの制御方法であって、
   前記電力制御回路が、前記表示駆動装置への電力の供給を停止するステップと、
   前記電力制御回路が、前記ラッチ回路への電力の供給を停止するステップと、
   前記表示駆動装置および前記ラッチ回路への電力の供給が停止された後で、前記電力制御回路が、前記表示駆動装置に電力を供給するステップと、
   前記表示駆動装置に電力が供給された後で、前記表示駆動装置が、第１の電圧を前記共通電極に印加するステップと、
   前記第１の電圧が印加された後で、前記表示駆動装置が、前記第１の電圧とは異なり、かつ前記記憶性電気光学層の荷電状態に応じて前記画素電極の電位を異ならせる第２の電圧を前記共通電極に印加するステップと、
   前記第２の電圧が印加された後で、前記表示駆動装置が、前記第１の電圧および前記第２の電圧の間の電圧である第３の電圧を前記共通電極に印加するステップと、
   前記第３の電圧が印加された後で、前記電力制御回路が、前記ラッチ回路に電力を供給するステップと
   を有する制御方法。
2. 前記第３の電圧が印加されており、かつ、前記ラッチ回路に電力が供給される前に、前記表示駆動装置が、前記第１の電圧および前記第２の電圧の間の電圧である第４の電圧をデータ電圧として前記データ線に印加するステップ
   を有する請求項１に記載の制御方法。
3. 前記第３の電圧が、前記第１の電圧および前記第２の電圧の中間の電圧である
   ことを特徴とする請求項１に記載の制御方法。
4. 前記表示体が、プレート線と、一端が前記第２の入力端子に接続され、他端が前記プレート線に接続された強誘電体キャパシタとを有し、
   前記表示体において表示を書き換える場合、前記プレート線は、前記共通電極と同電位になるように駆動される
   ことを特徴とする請求項１に記載の制御方法。
5. データ電圧が印加されるデータ線と、前記データ線に接続された第１の入力端子と第１の出力端子とを有し、前記第１の入力端子と前記第１の出力端子との間の信号をオンまたはオフするスイッチング素子と、前記スイッチング素子に接続された第２の入力端子と第２の出力端子とを有し、前記第２の入力端子を介して前記スイッチング素子から入力されたデータ電圧に応じた電圧を保持し、前記保持した電圧を出力するラッチ回路と、前記第２の出力端子に接続された画素電極と、共通電極と、前記画素電極および前記共通電極の間に挟まれた記憶性電気光学層とを有する表示体と、前記表示体を駆動する表示駆動装置と、前記ラッチ回路および前記表示駆動装置への電力の供給を制御する電力制御回路とを制御する制御装置であって、
   前記電力制御回路に、前記表示駆動装置および前記ラッチ回路への電力の供給を停止させる停止手段と、
   前記表示駆動装置および前記ラッチ回路への電力の供給が停止された後で、前記電力制御回路に、前記表示駆動装置へ電力を供給させる第１の供給手段と、
   前記表示駆動装置に電力が供給された後で、前記表示駆動装置に、第１の電圧を前記共通電極に印加させる第１の印加手段と、
   前記第１の電圧が印加された後で、前記表示駆動装置に、前記第１の電圧とは異なり、かつ前記記憶性電気光学層の荷電状態に応じて前記画素電極の電位を異ならせる第２の電圧を前記共通電極に印加させる第２の印加手段と、
   前記第２の電圧が印加された後で、前記表示駆動装置に、前記第１の電圧および前記第２の電圧の間の電圧である第３の電圧を前記共通電極に印加させる第３の印加手段と、
   前記第３の電圧が印加された後で、前記電力制御回路に、前記ラッチ回路に電力を供給させる第２の供給手段と
   を有する制御装置。
6. データ電圧が印加されるデータ線と、
   前記データ線に接続された第１の入力端子と第１の出力端子とを有し、前記第１の入力端子と前記第１の出力端子との間の信号をオンまたはオフするスイッチング素子と、
   前記スイッチング素子に接続された第２の入力端子と第２の出力端子とを有し、前記第２の入力端子を介して前記スイッチング素子から入力されたデータ電圧に応じた電圧を保持し、前記保持した電圧を出力するラッチ回路と、
   前記第２の出力端子に接続された画素電極と、
   共通電極と、
   プレート線と、
   一端が前記第２の入力端子に接続され、他端が前記プレート線に接続された強誘電体キャパシタと
   を有する表示体。
7. 請求項６に記載の表示体を有する情報表示装置。

Images