JP2006215293A - メモリー性液晶パネル - Google Patents

Abstract

【課題】 回路規模を抑え、書き込む表示データを考慮しながらも低消費電流化を可能とするメモリー性液晶パネルを提供する。
【解決手段】 画素におけるメモリー性液晶を第１の安定状態または第２の安定状態にリセットするリセット期間と、メモリー性液晶を表示データに基づいて第１の安定状態または第２の安定状態に選択する選択期間とを備え、選択期間で第１の安定状態となる画素の数と、第２の安定状態となる画素の数とを比較し、選択期間前のリセット期間において、画素の数の多かった方の安定状態に、画素をリセットすることを特徴とする。
【選択図】 図９

Description

本発明は、メモリー性液晶を用いたマトリックス型液晶パネルの駆動方法に関し、特に、画像データによって、駆動方法を変更して、消費電流を少なくする液晶パネルに関する。

メモリー性液晶を用いたマトリックス型液晶パネルは、電源を切っても、画像データが保持され、消費電流が少なくできる液晶パネルである。図１は、一対の基板４１，４２間にメモリー性液晶６を用いたマトリックス型液晶パネルを図示したものである。複数の走査電極１と複数の信号電極２とが対向する間にメモリー性液晶６が挟まれた構造になっており、走査電極１と信号電極２とが交差する部分が各画素を構成し、走査電極１がＮ本、信号電極２がＭ本ある場合は、Ｎ×Ｍ個の画素が、総画素数になる。図２は、液晶の分子の安定状態を示した模式図である。図２では、走査電極と信号電極とを省略している。一対の基板４１、４２に挟まれたメモリー性液晶６は、電極間に対する向きに、２つの安定性があり、ここでは、第１の安定状態４と、第２の安定状態５との２値の安定状態があるとして説明する。図２の（ａ）はメモリー性液晶が第１の安定状態４にあり、図２の（ｂ）では、第２の安定状態５にある。表示データに基づく電圧をメモリー性液晶に印加すると、第１の安定状態か第２の安定状態にメモリー性液晶の分子が転移するが、一対の基板間の両外側に偏光板を配置することによって、液晶パネルの画素は白及び黒のどちらかに対応することになる。ここでは、白と黒のそれぞれが、第１の安定状態４と、第２の安定状態５に対応する場合について説明し、以下、白と黒という表現と第１の安定状態、第２の安定状態という表現を用いて記載する。

図３は走査電極と信号電極との間に電圧を加えた場合の、印加電圧とメモリー性液晶パネルの透過率との関係を示した図である。横軸は、走査電極と信号電極との間の印加電圧値であり、縦軸はメモリー性液晶パネルの光の透過率を示している。透過率が小さい状態から、印加電圧を高くしていくと、第１の安定状態立ち上がり電圧３３から、透過率が上がり始める。印加電圧をさらに上げていくと、第１の安定状態飽和電圧３４程度で、透過率が飽和する。透過率が大きいということは、光を通しやすくなった状態になる。この光を通しやすくなった状態で、印加電圧を下げていくと、印加電圧を０Ｖにしても、透過率が高い状態、つまり、光を通しやすい状態を保持している。さらに、電圧を低くしていくと、第２の安定状態立ち上がり電圧３５から、透過率が下がり始める。印加電圧をさらに下げていくと、透過率が、第２の安定状態飽和電圧３６程度で、透過率が飽和する。透過率が小さいということは、光を通しにくい状態である。そして、また、印加電圧を上げて、０Ｖにした状態では、透過率が低い状態で保持されている。つまり、印加電圧を正負に印加し、ある印加電圧を越えると、透過率が高い状態、もしくは低い状態に「書き込まれ」、この後、印加電圧を０Ｖにしても、この「書き込まれ」た状態を保持することになる。メモリー性液晶は、いわゆる、ヒステレシス３の特性を有する特徴をもっている。上述したように、図２における第１の安定状態４および第２の安定状態５とは、画像の白黒のどちらに対応するものであるが、図３では、透過率の高い状態、つまり、白表示を第１の安定状態４、透過率の低い状態、つまり、黒表示を第２の安定状態５として図示した。

ここで、メモリー性液晶を用いたマトリックス型液晶パネルの走査電極及び信号電極とに印加される電圧駆動波形の駆動パターンを説明する。図４には、走査電極に印加される走査駆動パターン１４と、信号電極に印加される第１の信号駆動パターン１５と、第２の信号駆動パターン１６とを図示した。横軸は時間で、縦軸は印加する電圧値の大きさを示している。走査駆動パターン１４と信号駆動パターンとの合成駆動パターンが、画素に印
加される電圧駆動パターンに相当する。

ここで、走査駆動パターン１４、第１の信号駆動パターン１５、および第２の信号駆動パターン１６のいずれにおいても、リセット期間１７と呼ばれる期間を設けている。これは、全画素のメモリー性液晶を一旦、第１の安定状態、もしくは、第２の安定状態のどちらかの状態にしている期間である。このように、どちらかの状態に一旦揃えることをリセットと称し、リセット期間１７で印加される電圧パルスをリセットパルスと称する。図１で図示した走査電極１と、信号電極２との間に、図３を用いて説明したように、その電位差が第１の安定状態飽和電圧３４、もしくは、第２の安定状態飽和電圧３６を越える電圧が、リセット期間において画素へ印加されると、画素は第１の安定状態か第２の安定状態かにリセットされる。

図４に図示したリセット期間１７において、走査駆動パターン１４と第１の信号駆動パターン１５、および第２の信号駆動パターン１６では、基準電圧１８を中心に極性を変えて２つの電圧パルスがリセットパルスとして印加されている。同時に、信号電極へもまた、第１の信号駆動パターン１５と、第２の信号駆動パターン１６とに示したように、基準電圧１８を中心に正負の極性の電圧を印加する。極性を変えているのは、直流成分を相殺するためである。リセット期間１７に注目すると、走査駆動パターン１４におけるリセット期間１７では、正方向、負方向の順に電圧パルスが印加されている。そして、第１の信号駆動パターン１５および第２の信号駆動パターン１６では、負方向、正方向の順に電圧パルスが印加されている。よって、走査駆動パターン１４と第１の信号駆動パターン１５とが印加された画素、および走査駆動パターン１４と第２の信号駆動パターン１６とが印加された画素では、リセット期間１７に、正極性、負極性の順に大きな電圧が印加されることになり、リセット期間１７の後半で、負極性の大きな電圧が印加されているので、リセット期間１７の後はメモリー性液晶が第２の安定状態にリセットされる。例えば、逆極性の電位差が発生するように、駆動パターンを設定すれば、図３で示すところの正方向の電位が発生することになり、メモリー性液晶は第１の安定状態となる。

リセット期間１７後、図１で示した走査電極１には、１本目から順次選択されて、表示データに基づく電圧が印加される。リセット期間１７の後には、図４で図示するように、画素の表示データに基づいて第１の安定状態か第２の安定状態のどちらかを選択する選択期間１９が設定される。選択期間１９以外は、走査駆動パターン１４は、基準電圧１８を維持するが、選択期間１９では、正負の極性の電圧が印加されている。

選択期間１９に信号電極へ印加する電圧の極性の順番を変えると、極性が異なることにより、走査電極との間の電位差を変えることができる。例えば、走査駆動パターン１４における選択期間１９では、負極性、正極性の順で大きな電圧が印加されている。第１の信号駆動パターン１５の選択期間１９では、正極性、負極性の電圧パルスの順で電圧が印加されている。よって、走査駆動パターン１４と第１の信号駆動パターン１５との合成駆動パターンを考慮すると、選択期間１９には、画素に対して、負方向、正方向の充分大きな電圧が印加されることになり、選択期間１９の直後にはメモリー性液晶は第１の安定状態となっている。

そして、第２の信号駆動パターン１６では、選択期間１９で、負極性、正極性の電圧パルスの順で電圧が印加されている。よって、走査駆動パターン１４と第２の信号駆動パターン１６との合成駆動パターンを考慮すると、選択期間１９には画素に対して、負方向、正方向の電圧が印加されるが、リセット期間１７でリセットされた状態を変移させるほど充分な大きさの電圧ではないので、メモリー性液晶はリセットされた状態を維持し、第２の安定状態のままとなる。

ここで、走査駆動パターン１４で印加される電圧を絶対値Ｖｃとし、信号駆動パターンに印加される電圧を絶対値Ｖｓとすると、Ｖｓの極性を変えることだけで、Ｖｃ＋Ｖｓの電圧で書き換わり、Ｖｃ−Ｖｓの電圧では書き換わらないように、あらかじめＶｃ、Ｖｓの値を調整しておく。

このように、走査電極と信号電極とに印加される電圧の電位差の違いによって、メモリー性液晶をリセットされた状態を書き換える、または書き換わらないかを制御することができる。この電位差の絶対値を制御して、つまりは信号駆動パターンの正負の極性を制御することで、電位差の大きいときは、メモリー性液晶の安定状態が変移する、つまり「書き込み」できる電位差を越え、電位差の小さいときは、メモリー性液晶の安定状態が変わらない、つまり「書き込み」できる電位差を越えないようにして、各画素へ画像表示データを書き込んでいく。図３で示したように、書き込む場合は、第１の安定状態飽和電圧３４もしくは第２の安定状態飽和電圧３６を越える値にし、リセット状態を保持する場合は、第１の安定状態立ち上がり電圧３３もしくは第２の安定状態立ち上がり電圧３５を越えない電位差を画素に印加する。よって、選択期間では、リセット状態を書き換え、もしくは、リセット状態を保持することが行われる。

ここで、リセット後の状態を変更しようとすると、メモリー性液晶を書き込む高い電圧を印加する必要があり、書き換えない場合は、メモリー性液晶が書き込まれない低い電圧を印加するので、電圧が低い分、書き換えないほうが、充電電流が少なくなるという点である。つまり、できるだけ、リセット後の状態の保持していたほうが、消費する電流が少なくなる。

選択期間１９の後には、選択期間で選択された安定状態を維持する非選択期間が設定されるが、非選択期間における図４で図示した走査駆動パターン１４では、基準電圧１８が印加されている。そのため、非選択期間における走査電極に対応する画素には、信号電極に印加される信号駆動パターンのみが印加される（上述のＶｓ）。そのため、画素に印加される電圧は、メモリー性液晶が転移することがない小さな電圧（Ｖｓ）であり、非選択期間では充電電流は少なく、選択期間１９以降は消費する電流に影響が少ないといえる。

図６は、Ｎ本の走査電極とＭ本の信号電極が配置された場合における走査駆動パターンと信号駆動パターンとを図示したものである。1から３本目、そしてＮ本目の走査駆動パターンをそれぞれ、第１走査駆動パターン、第２走査駆動パターン、第３走査駆動パターン、および第Ｎ走査駆動パターンと称し、１本目から３本目、そしてＭ本目の信号駆動パターンをそれぞれ、第１信号駆動パターン、第２信号駆動パターン、第３信号駆動パターン、および第Ｍ信号駆動パターンと称している。各走査駆動パターンにおけるリセット期間１７は、同じ電圧波形が出力され、リセット期間の後に設定される選択期間１９では、1本目の走査電極から順に、時間をずらして設定されることになる。また、各信号駆動パターンにおけるリセット期間１７では、同じ電圧波形が出力され、リセット期間１７の後には、それぞれ個々の画素に相当する表示データに従って、正負の極性を持つ電圧波形を出力する。

図７に従来の回路のブロック図を示した。画像データは、入出力回路７を介して、メモリー８とやり取りし、回路全体の動作に関する命令も入出力回路７を介して、制御回路９へ受け渡す。制御回路９は、走査電極出力回路１０、信号電極出力回路１１、メモリー８の制御を行う。メモリー８に保存した表示データは、信号電極出力回路１１へ出力し、走査電極出力回路１０、信号電極出力回路１１から、各電極へ印加される駆動パターンが出力される。そして、従来のメモリー性液晶パネルでは、通常リセット期間でリセットされる状態は、第１の安定状態または第２の安定状態のいずれか一つであり、固定されていた。

ここで、消費電流のひとつに、液晶に電圧を印加するときに生じる充電電流が上げられる。この電流を抑えることできれば、一層の低消費電力化が可能である。例えば、特開昭６１−１４９９３３号公報では、画像の部分的な書き込みを提案しており、書き込みを行う領域のみをリセットした後、画素への書き込みを行っている。この駆動方法は画面全体の画素をリセットして、表示データを書き込むより、消費電流を抑えるのに効果がある。

また、特開平５−５３５３７号公報には、書き込み前の表示データと、書き込む表示データとを比較し、表示データが異なる画素だけをリセットする駆動方法が示されている。この場合、書き込み前後で表示データが異なる画素のみに、液晶が書き換わる電圧を加え、その他の画素には、書き換わらない程度の低い電圧を印加すればよいので、その分、液晶に印加する電圧が低減でき、低消費電力化ができる。しかし、書き込んだ表示データと、書き込む表示データとの２つのデータを記憶し比較する必要があり、また、書き込み操作が複雑になって、回路規模がその分だけ多くなってしまうという問題点がある。

特開昭６１−１４９９３３号公報 特開平５−５３５３７号公報

しかし、従来技術の技術では、表示データを考慮して、消費電流を少なくする工夫を行っているが、回路規模が大きくなってしまうという問題点があった。また、リセット期間でリセットされる状態は、第１の安定状態または第２の安定状態のいずれか一つであり、固定されていたので、リセットされた状態から、書き換えなければいけない画素が多いと、充電電流が大きくなり、消費電力が増加するという問題点もあった。

本発明の目的は、上記課題を解決して、回路規模を抑え、書き込む表示データを考慮しながらも低消費電流化を可能とするメモリー性液晶パネルを提供する事である。

上記目的を達成するために本発明のメモリー性液晶パネルの駆動方法は、下記記載の構成を採用する。

第１の安定状態と第２の安定状態とを有するメモリー性液晶を一対の基板間に挟持し、複数の画素が配置された表示領域を有するメモリー性液晶パネルであって、画素におけるメモリー性液晶を第１の安定状態または第２の安定状態にリセットするリセット期間と、メモリー性液晶を表示データに基づいて第１の安定状態または第２の安定状態に選択する選択期間とを備え、選択期間における、第１の安定状態となる表示領域における画素の数と、第２の安定状態となる画素の数とを比較し、選択期間前のリセット期間において、前記画素の数の多かった方の安定状態に、表示領域内の画素をリセットすることを特徴とする。

表示領域における全ての画素の表示データを記憶する記憶手段と、表示データ内の第１の安定状態となる画素の数と第２の安定状態となる画素の数とを比較する比較手段と、リセット期間におけるリセットパルスを発生するリセットパルス発生回路とを備え、その比較手段により、リセットパルス発生回路で発生するリセットパルスを制御し、表示領域内の画素をリセットすることを特徴とする。また、リセットパルスの制御とは、リセットパルスの極性を制御することを特徴としている。

リセット期間では、表示領域内の全ての画素が同時にリセットされることを特徴とする。あるいは一対の基板は、複数の走査電極を有し、選択期間における、第１の安定状態となる画素の数と第２の安定状態となる画素の数との比較は、複数の走査電極について、１本の走査電極ごとに行われ、１本の走査電極ごとにリセットされることを特徴とする。

さらに、リセット期間における画素のリセットを、第１の安定状態または第２の安定状態のどちらかに固定する機能を有し、固定する機能を選択できることを特徴とする。

本発明の構成を採用することにより、リセット後の表示状態で、白表示している画素と、黒表示している画素の数を比較し、画素の数が多い表示状態に、表示領域内の画素をリセットするので、選択期間では、リセットされた状態を維持する画素が多いため、メモリー性液晶の状態を変更するときに必要な充電電流が少なくて済み、消費電流化が可能となる。

これは、メモリー性液晶に表示データを書き込む高い電圧を印加する必要がある場合には、高い充電電流が必要になるが、書き換えない場合、つまりリセットされた状態を維持するだけであれば、メモリー性液晶に対して、低い電圧を印加すればよいので、電圧が低い分、書き換えないほうが、充電電流が少なくなるからである。よって、リセット後の状態の保持していたほうが、消費する電流が少なくなる。また、本発明は１画面分だけの表示データを記憶するだけでよいので、回路規模を抑えることも可能である。

以下、図４から図６、図８から図１３を用いて、本発明の実施の形態におけるメモリー性液晶パネルを説明する。前述した図４および図６は従来技術として説明したが、本発明でも採用できる。以下、図を用いて本発明を詳しく説明する。

図８に、本実施形態におけるメモリー性液晶パネルの表示例を示す。本実施形態では、メモリー性液晶として、強誘電性液晶を用いた。このメモリー性液晶パネルには、走査電極と信号電極とが配置されており、それぞれの交点が画素となる。図８で図示されている表示領域には２０００個の画素を備えている。図８（ａ）の表示例では、背景を白表示とし、時刻、日付等を黒表示としている。

ここでは、メモリー性液晶が第１の安定状態にあるときに白表示、第２の安定状態にあるときに黒表示をするように設定している。よって、図８（ａ）の表示例では、２０００個の画素のうち、第１の安定状態となる画素の数が、圧倒的に多いことが分かる。よって、このような表示を行う場合には、選択期間の前のリセット期間において、全ての画素を第１の安定状態にリセットする。このように、白表示となる画素の数が多い表示を行う場合には、リセット期間において、画素を白表示に転移させておけば、選択期間において、表示状態を変移させるために、大きな電圧を印加する画素は少数ですみ、充電電流が小さくなるので、消費電力を抑えることが可能となった。

また、本実施例で使用した液晶はメモリー性液晶であるので、図８（ａ）のような表示を実行した場合で、時刻の部分だけを表示領域の中でも、時刻表示を行っている部分書き込み領域２２にのみ、表示データを書き込めばよく、部分書き込み領域２２を除く領域では、電圧を印加しなくとも、一旦書き込まれた表示データを維持することができる。よって、このような表示の場合には、部分書き込み領域２２にのみ、リセットすることを行う。このように、部分書き込み領域にのみ、リセット期間および選択期間を設定し、電圧を
印加するのであれば、よりいっそうの省電化が可能である。

このように、リセット期間で、メモリー性液晶を第１の安定状態にリセットする駆動パターンについて図５を用いて説明する。図５は、メモリー性液晶パネルを駆動する時の液晶に印加する駆動パターンを示したタイミングチャートである。走査電極に印加される電圧波形は、走査駆動パターン１４で示され、信号電極に印加される電圧波形は、第１の信号駆動パターン１５、あるいは第２の信号駆動パターン１６で示される。リセット期間１７の前半では、走査駆動パターンと信号駆動パターンとの合成電圧として、第２の安定状態飽和電圧を越える電圧を印加し、表示領域内の画素を同じ第２の安定状態に書き込む。リセット期間１７の後半では、印加する電圧パルスの極性を変えて、第１の安定状態飽和電圧を超える電圧を印加し、表示領域内の画素を同じ第１の安定状態に書き込む。

選択期間１９では、走査電極を１本ずつ選択していく。まず、画素を第２の安定状態に書き込む場合を第１の信号駆動パターン１５を用いて説明する。選択期間１９では、走査駆動パターン１４では、正極性、負極性の順に電圧Ｖｃが印加され、第１の信号駆動パターン１５の選択期間１９では、負極性、正極性の順で電圧Ｖｓが印加される。よって、走査電極と信号電極との間には、第２の安定状態飽和電圧を越える充分に大きな電圧を印加して、メモリー性液晶に第２の安定状態を書き込む。ここで、リセット期間では、メモリー性液晶は第１の安定状態であったため、選択期間１９では、メモリー性液晶が変移するための充分大きな電圧が必要である。しかし、図８（ａ）の表示例では、第２の安定状態、つまり黒表示は全体の表示領域内で少数なため、消費電流を最小限に押さえることができる。

次に画素を第１の安定状態に書き込む場合を第２の信号駆動パターン１６を用いて説明する。この場合には、第２の信号駆動パターン１６が、正極性、負極性の順に電圧Ｖｓが印加されるので、画素には、第２の安定状態立ち上がり電圧３５を超えるほどの電圧は印加されず、メモリー性液晶はリセット期間でリセットされた第１の安定状態を維持する。このように、リセット期間で第１の安定状態にリセットし、それと同じ状態で表示を行った場合には、メモリー性液晶はリセット期間と同じ状態を維持するので、変移する必要が無く、消費電力を少なくすることができる。特に図８（ａ）の表示例では、多くの画素がリセット期間で設定された白表示である第１の安定状態を維持するので、液晶表示パネル全体の消費電力を抑えることができる。

次に、図８（ｂ）の表示例について説明する。図８（ｂ）は、背景を黒表示とし、時刻、日付等を白表示としている。よって、このような表示の場合には、２０００個の画素のうち、第２の安定状態となる画素の数が、圧倒的に多いことが分かる。よって、このような表示を行う場合には、選択期間の前リセット期間において、全ての画素を第２の安定状態にリセットする。また、図８（ｂ）において、時刻の部分だけを書き換える場合には、時刻表示を行っている部分書き込み領域２２にのみ、表示データを書き込めばよく、やはり、部分書き込み領域２２にのみ、リセットすることが可能である。図８（ｂ）においても、図８（ａ）と同様に、低消費電力化が可能である。

このように、リセット期間で、メモリー性液晶を第２の安定状態にリセットする駆動パターンについては、前述した図４に図示した駆動パターンを用いることができる。また、リセット期間１７の設定は、先に図６に図示したように、全ての走査電極に対して、同時にリセット期間を設置することができる。あるいは、１本目の走査電極から順にリセット期間が設定される駆動方法でも同様な効果が得られる。

次に、本発明のメモリー性液晶パネルの駆動回路を説明する。図９は本発明における回路の第１のブロック図を示したものである。表示データは、入出力回路７より画像データ
端子２６を通って、記憶手段であるメモリー８へ送られ保存される。次に入出力回路７は、表示データのみだけでなく、駆動制御データ端子２７を通って、回路全体の動作に関する命令とともに制御回路９へ出力する。制御回路９は、走査電極出力制御端子２８を通して、走査電極出力回路１０を制御し、信号電極出力制御端子２９を通して、信号電極出力回路１１を制御し、メモリー制御端子３０を介して、メモリー８の書き換えや読み出しなどの制御も行う。次にメモリー８に一旦保存した表示データはメモリー出力端子３１を通って、信号電極出力回路１１へ出力し、走査電極出力回路１０、信号電極出力回路１１から、リセットパルスを発生する走査駆動パターン、信号駆動パターンが出力される。

ここで、入出力回路７を介して入る画像データは、画素の数を比較する比較手段のデータカウント回路１２へも転送されて、白、もしくは／かつ、黒の画素数を勘定し、画素の白と黒の割合が、５０％をしきい値として、Ｈｉｇｈもしくは、Ｌｏｗの信号を出力する白黒割合の判別信号１３を制御回路９へ出力する。このデータカウント回路１２において行われた画素の白黒割合の判定は、全画面書き換えの場合、もしくは、画面の１部分の書き換える部分書き換えの場合、どちらの場合もその書き換えを行う領域の白と黒の割合を判別する。図８に示したように、部分書き込み領域２２のみを書き換える場合は、この領域内の白黒の割合を勘定する。例えば、白表示の多い図８（ａ）の表示例の場合は、表示領域全体においても部分書き込み領域２２においても、白が多いと判定され、黒表示の多い図８（ｂ）の表示例の場合は、表示領域全体においても部分書き込み領域２２においても、黒が多いと判定される。

表示領域内の表示を書き換えるほとんどの場合は、その領域のメモリー８を書き換える場合が多いため、入出力回路７を介して、表示データをメモリー８へ受け渡すときに、データカウント回路１２にも、表示データを転送して、白黒の割合も勘定していくという方法が便利である。しかし、時間はかかるが、別の方法としては、例えば、表示領域に相当するメモリー８の内容をメモリーデータ端子３２を通して、データカウント回路１２へ読み出し、白黒の割合を判別するという方法もある。このような方法を用いれば、メモリー８の内容を、ただ、メモリー性液晶パネルに書き込むだけのような場合にも、対応が可能である。もしくは、メモリー８から、画像データ端子２６を通して、入出力回路７へ表示データを読み出し、データカウント回路１２へ転送し、白黒の割合を判別することも可能である。

このような方法で、表示領域における画素の白黒表示の割合を判別することによって、制御回路９へ白黒割合の判別信号１３が送られ、走査電極出力回路１０、信号電極出力回路１１を制御して、リセット期間で出力されるリセットパルスが印加され画素を白へ、もしくは黒へとリセットすることができる。この駆動方法は、図４、図５を用いて、上述した通りである。

以上は、書き込む領域のすべての画素を同時に一括リセットする方法について説明したが、次に書き込む領域のすべてを一度にリセットしないで、走査電極の１本目から１ライン毎に行う方法について、以下説明する。図１３は、本発明における駆動回路の第２のブロック図を示したものである。入出力回路７、メモリー８の機能は図９で図示した第１のブロック図と同じであるので省略する。図１３に示した第２のブロック図では、データカウント回路１２で、白黒の割合の判別を行うとき、表示領域内の全て、あるいは一部の領域における画素の白黒の画素数を勘定して、書き換えるのに必要な走査電極分の白黒割合の判別信号１３を制御回路９へ出力する。図９における第１のブロック図で説明した白黒の判別は、制御回路９へ一括出力したが、本駆動回路では、１本の走査電極ごとに行われ、その走査電極上における画素の白黒割合の判別を行い、走査電極ごとに、第１の安定状態にリセットするか、第２の安定状態にリセットするかを決定する。よって、データカウント回路からは複数ある走査電極の本数分の判別信号１３が出力される。

図１０および図１１は、メモリー性液晶パネルを駆動する時の液晶に印加する駆動パターンを示したタイミングチャートであり、走査電極を１本目から順に１本毎にリセットする駆動パターンについて説明する。図１３で図示したデータカウント回路１２では、任意の走査電極の１つに注目し、その走査電極上に位置する画素の、白黒割合の勘定を行い、判別信号１３を作成する。例えば、１本目の走査電極で、第２の安定状態（黒表示）が多いと判別され、１本目の走査電極の判別信号１３が出力されたとする。リセット期間１７では、１本目の走査電極上に並ぶ画素が第２の安定状態にリセットされるように、図１０の駆動パターンを出力する。図１０に図示されるように、リセット期間１７では、走査駆動パターン１４、第１の信号駆動パターン１５、第２の信号駆動パターン１６に示した駆動電圧を印加して、走査電極と信号電極との間の電位差を図３で図示した第２の安定状態飽和電圧３６を越える電圧を印加し、第２の安定状態になるように、リセットを行う。その後、表示データが第２の安定状態を維持するのであれば、第１の信号駆動パターン１５の駆動パターンが出力され、表示データが第１の安定状態へ変移するのであれば、第２の信号駆動パターン１６が、図１３の信号電極出力回路から出力される。

次に２本目の走査電極では、例えば第１の安定状態（白表示）が多いと判別されたとする。２本目の走査電極の判別信号１３が出力され、リセット期間１７では、２本目の走査電極上に並ぶ画素が第１の安定状態にリセットされるように、図１１の駆動パターンが出力される。図１１に図示されるように、リセット期間１７では、走査駆動パターン１４、第１の信号駆動パターン１５、第２の信号駆動パターン１６に示した駆動電圧を印加して、走査電極と信号電極との間の電位差を図３で図示した第１の安定状態飽和電圧３４を越える電圧を印加し、第１の安定状態になるように、リセットを行う。その後、表示データが第１の安定状態を維持するのであれば、第２の信号駆動パターン１６の駆動パターンが出力され、表示データが第２の安定状態へ変移するのであれば、第１の信号駆動パターン１５が、図１３の信号電極出力回路から出力される。

このように、１本目から順に走査電極毎に画素の白黒割合を勘定し、多いほうの状態で、その走査電極上の画素をリセットする。よって、図１３のデータカウント回路１２から出力される判別信号１３は走査電極の本数分出力されることになる。また、リセット期間においても、１本目の走査電極から順次設定されることになる。図１２は、リセット期間が１本目から順次設定された場合の走査駆動パターンと信号駆動パターンを図示したものである。各走査駆動パターンは、走査駆動パターンのそれぞれに、リセット期間１７と、選択期間１９とがあり、1本目の走査電極から順に、時間をずらしてリセット期間１７と選択期間１９が設定されることになる。それにともなって、全体の信号駆動パターンは、個々の画素に相当する表示データに従って、リセット期間１７および走査期間１９に対応して信号駆動パターンが出力される。このように、走査電極ごとに最適なリセットが行われるので、その分、消費電流が少なくできる。

よって、リセットは、書き込む画素全てを一括で行わなくても、走査電極１毎に個別にリセットをかけ、書き込みを行うことにも対応可能である。一括でリセットする場合は、リセットが一回で済むので、全体の書き換え時間としては、短くなるが、リセットした後、すべての走査電極１を走査し終わる間に、駆動の速さによって、白、もしくは、黒のベタ表示が、見えてしまう可能性がある。むしろ、１ライン毎に、リセットをかけていったほうが、ベタ表示が見えずらいので、自然な表示の切り換えができる場合があり、表示の観点から、これらを使い分けることも、メリットがある。

以上、表示データの白黒の割合によって、駆動パターンを制御する方法について説明したが、もちろん白黒の割合に関わらず、リセットの状態を必ず、白黒のどちらかにする状態に固定するようにし、例えばスイッチによって、リセット状態を白黒割合に応じて変化
させたり、リセットを白表示に固定させたり、どちらの機能をも選択できるようにすることも可能である。例えば、図９における入出力回路７から駆動制御データ端子２７を通して、制御回路９へと表示データの白黒の割合による制御を止め、必ず、白、もしくは、黒へリセットするため、走査電極出力制御端子２８、信号電極出力制御端子２９を通して、走査電極出力回路１０、信号電極出力回路１１を制御回路９から、制御することで可能となる。

以上の説明で明らかなように、本発明のメモリー性液晶パネルは、白黒の割合を判別するデータカウント回路を追加するのみで、回路規模を抑えることができ、表示データによって、リセットを選択することにより、消費電流を少なくすることが可能になる。

本発明のメモリー性液晶パネルは、書き込む領域の画素を白もしくは黒にリセットしてから、各画素に表示データを書き込んでいく液晶パネルであり、表示データを考慮して、消費電流を少なくする方法としては、追加する回路規模を少なく抑えることがきるので、駆動回路の増大によるコスト増にならない、低消費電力化を実現することが可能である。

メモリー性液晶を用いたマトリックス型液晶パネルの図である。 液晶の分子の安定状態を示した模式図である。 メモリー性液晶の電圧に対する透過率を示した特性図である。 メモリー性液晶パネルを駆動する時の液晶に印加する駆動パターンを示したタイミングチャートである。 メモリー性液晶パネルを駆動する時の液晶に印加する駆動パターンを示したタイミングチャートである。 メモリー性液晶パネルを駆動する時の液晶に印加する駆動パターンを示したタイミングチャートである。 従来の回路のブロック図である。 実際の表示画像を示した表示画面図である。 本発明の実施の形態における回路の第１のブロック図である。 メモリー性液晶パネルを駆動する時の液晶に印加する駆動パターンを示したタイミングチャートである。 メモリー性液晶パネルを駆動する時の液晶に印加する駆動パターンを示したタイミングチャートである。 メモリー性液晶パネルを駆動する時の液晶に印加する駆動パターンを示したタイミングチャートである。 本発明の実施の形態における回路の第２のブロック図である。

符号の説明

１ 走査電極
２ 信号電極
３ ヒステレシス
４ 第１の安定状態
５ 第２の安定状態
６ メモリー性液晶
７ 入出力回路
８ メモリー
９ 制御回路
１０ 走査電極出力回路
１１ 信号電極出力回路
１２ データカウント回路
１３ 白黒割合の判別信号
１４ 走査パターン
１５ 第１の信号パターン
１６ 第２の信号パターン
１７ リセット期間
１８ 基準電圧
１９ 選択期間
２２ 部分書き込み領域
２６ 画像データ端子
２７ 駆動制御データ端子
２８ 走査電極出力制御端子
２９ 信号電極出力制御端子
３０ メモリー制御端子
３１ メモリー出力端子
３２ メモリーデータ端子
３３ 第１の安定状態立ち上がり電圧
３４ 第１の安定状態飽和電圧
３５ 第２の安定状態立ち上がり電圧
３６ 第２の安定状態飽和電圧
４１ 基板
４２ 基板

Claims (6)

1. 第１の安定状態と第２の安定状態とを有するメモリー性液晶を一対の基板間に挟持し、複数の画素が配置された表示領域を有するメモリー性液晶パネルであって、
   前記画素における前記メモリー性液晶を第１の安定状態または第２の安定状態にリセットするリセット期間と、前記メモリー性液晶を表示データに基づいて第１の安定状態または第２の安定状態に選択する選択期間とを備え、
   前記選択期間における、第１の安定状態となる画素の数と、第２の安定状態となる画素の数とを比較し、
   前記選択期間前の前記リセット期間において、前記画素の数の多かった方の安定状態に、前記画素をリセットすることを特徴とするメモリー性液晶パネル。
2. 前記表示領域における画素の表示データを記憶する記憶手段と、前記表示データ内の第１の安定状態となる画素の数と第２の安定状態となる画素の数とを比較する比較手段と、前記リセット期間におけるリセットパルスを発生する出力回路とを備え、前記比較手段により、前記出力回路で発生するリセットパルスを制御し、前記表示領域内の画素をリセットすることを特徴とする請求項１に記載のメモリー性液晶パネル。
3. 前記リセットパルスの制御とは、前記リセットパルスの極性を制御することである請求項２に記載のメモリー性液晶パネル。
4. 前記リセット期間では、表示領域内の全ての画素が同時にリセットされることを特徴とする請求項１記載のメモリー性液晶パネル。
5. 前記一対の基板は、複数の走査電極を有し、前記選択期間における、第１の安定状態となる画素の数と第２の安定状態となる画素の数との比較は、前記複数の走査電極について、１本の走査電極ごとに行われ、該１本の走査電極ごとに前記第１の安定状態または前記第２の安定状態かにリセットされることを特徴とする請求項１記載のメモリー性液晶パネル。
6. 前記リセット期間における画素のリセットを、第１の安定状態または第２の安定状態のどちらかに固定する機能を有し、該固定する機能を選択できることを特徴とする請求項１記載のメモリー性液晶パネル。
   
   
   

Images