JP2008241832A - 液晶装置、画素回路、アクティブマトリクス基板、および電子機器 - Google Patents
液晶装置、画素回路、アクティブマトリクス基板、および電子機器 Download PDFInfo
- Publication number
- JP2008241832A JP2008241832A JP2007078758A JP2007078758A JP2008241832A JP 2008241832 A JP2008241832 A JP 2008241832A JP 2007078758 A JP2007078758 A JP 2007078758A JP 2007078758 A JP2007078758 A JP 2007078758A JP 2008241832 A JP2008241832 A JP 2008241832A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- circuit
- pixel
- switch elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 373
- 239000000758 substrate Substances 0.000 title claims description 29
- 239000011159 matrix material Substances 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 92
- 230000006870 function Effects 0.000 claims abstract description 12
- 230000005684 electric field Effects 0.000 claims description 43
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 30
- 238000000034 method Methods 0.000 description 25
- 239000010410 layer Substances 0.000 description 22
- 230000008859 change Effects 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 10
- 230000010287 polarization Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 7
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 230000002265 prevention Effects 0.000 description 6
- 238000005286 illumination Methods 0.000 description 5
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 2
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 2
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 2
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0235—Field-sequential colour display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
Abstract
【解決手段】メモリ回路(10)は電圧供給源としてのみ機能し、液晶に印加される電圧の極性反転は、印加電圧反転回路(20)によって実現される。印加電圧反転回路(20)には、互いに逆相の相補クロック(S0〜Sn,/S0〜/Sn)が入力され、印加電圧反転回路および液晶と接続された保持コンデンサ(32)が設けられる。メモリ回路(10)への面データや線データの書込み期間では、印加電圧反転回路(20)に入力される切換制御信号(S0〜Sn,/S0〜Sn)を全てローレベルとし、その間、保持コンデンサ(32)に保持された直前の表示データの電圧を液晶素子(30)に供給する。
【選択図】図1
Description
まず、1画素の基本構成について説明する。
図1は、本発明の液晶装置における1画素の構成を示す図である。図1に示すとおり、1画素は、画素回路50と、横電界方式の液晶(ここではIPS液晶とする。但し、これに限定されるものではない)30と、を含んで構成される。
図2(A)〜(C)は、図1に示されるメモリ回路(メモリセル)10の回路構成例を示す図である。いずれもSRAM(スタティク・ランダムアクセスメモリ)型のメモリセルである。
図3は、画素回路50の具体的な回路構成の一例を示す回路図である。図3では、メモリ回路10として、図2(C)に示される、フルCMOS構成のメモリセルが使用されている。
図4(A)〜(C)は、印加電圧反転回路による、液晶に印加する電圧の極性反転動作を説明するための図である。
図5は、図3の画素回路の動作タイミングを示すタイミング図であり、(A)はメモリ回路の動作を示すタイミング図であり、(B)は、印加電圧反転回路の動作を示すタイミング図である。
図6は、本発明の液晶装置の全体構成の一例を示すブロック図である。図6の液晶装置では、デジタル階調駆動方式として、等間隔サブフィールド駆動(1フィールド期間を等間隔のサブフィールドに分割し、各サブフィールドにおける液晶素子30のオン/オフを制御する方式)が採用される(但し、これに限定されるものではない)。
図7に、本発明の、表示データ書き込みにおいて面順次駆動を行う液晶装置の動作を説明するためのブロック図を示す。図示されるように、液晶装置は、走査線駆動回路2と、データ線駆動回路3と、複数の画素回路(50a、50b、・・・)が含まれる画像表示領域5と、を有している。なお、図6において説明した液晶装置の構成については説明を省略する。走査線駆動回路2は、第1の走査線駆動回路2Aと、第2の走査線駆動回路2Bから構成され、第1の走査線駆動回路2Aは、走査線駆動開始信号YSPのタイミングにおいて各走査線(WL)に順次“H(ハイ)”レベルの信号を出力する。また、第2の走査線駆動回路2Bは、各画素回路(50a、50b、・・・)に含まれる印加電圧反転回路20に供給するための相補切換制御信号S0〜Sn,/S0〜/Snを出力する。すなわち、第2の走査線駆動回路2Bにおいては、順序論理回路、たとえばシフトレジスタのようなカウンタ回路52を有し、カウンタ回路52には図6に示すようなタイミング回路からYクロック信号YCLKが入力され、カウンタ回路52からの出力信号S,/Sが信号線S1、S2に出力され、各信号線S1,S2とそれぞれ接続されるとともに各走査線WLに設けられた駆動回路54を含む。駆動回路54は、カウンタ回路52からの出力信号S,/Sに基づいて、1走査線と接続される画素回路(500〜50m)における印加電圧反転回路20に供給される相補的な切換制御信号(S0〜Sn,/S0〜/Sn)を出力する。本発明の液晶装置においては、表示データ書き込みにおいて面順次駆動を行うため、全ての走査線WL0〜WLnを順に選択し、走査線ごとに、選択された走査線に接続される画素回路を、データ線選択スイッチ56によりデータ線を順に選択することで選択して、1走査線と接続される画素回路に順に表示データを書き込み、1画面を構成する全ての画素回路に対して表示データの書き込みが終了した段階で、全表示データを液晶素子において表示することで、1画面分の表示データを表示するものである。
図9に、本発明の、表示データ書き込みにおいて線順次駆動を行う液晶装置の動作について説明するためのブロック図を示す。図示されるように、液晶装置は、走査線駆動回路2と、データ線駆動回路3と、複数の画素回路(500〜50m)が含まれる画像表示領域5と、を有している。なお、図6において説明した液晶装置の構成については説明を省略する。走査線駆動回路2は、走査線駆動回路開始信号YSPにより駆動され、Yクロック信号YCLKのタイミングにおいて各走査線(WL)に順次“H(ハイ)”レベルの信号を出力する。また、走査線駆動回路2は各画素回路(500〜500m)に含まれる印加電圧反転回路20に供給するための切換制御信号S0〜Sn,/S0〜/Snを出力する。すなわち、走査線駆動回路2においては、シフトレジスタなどの順序論理回路、たとえばシフトレジスタのようなカウンタ回路52を有し、カウンタ回路52には図6に示すようなタイミングパルス発生回路1からYクロック信号YCLKが入力され、カウンタ回路52からの出力信号S,/Sが信号線S1、S2に出力され、各信号線S1,S2とそれぞれ接続されるとともに各走査線に設けられ、所定のタイミング(データ更新期間)で走査線駆動回路の出力部において供給されるリセット信号rst0〜rstnを入力する駆動回路54を含む。駆動回路54は、カウンタ回路52からの出力信号S,/S、およびリセット信号rst0〜rstnを入力とする論理回路、たとえば、AND回路AND1〜ANDn、AND2〜AND2nであって、1走査線と接続される画素回路(500〜50m)における印加電圧反転回路20に供給される切換制御信号(S0〜Sn,/S0〜/Sn)を出力する。本発明の液晶装置においては、表示データ書き込みについて線順次駆動を行うため、1本の走査線を選択し、その走査線に接続された画素回路に対してデータ線選択スイッチ56を切り換えることで順に表示データを書き込み、その走査線に接続された全ての画素回路への新規な表示データの書き込みが終わった段階で、1本の走査線に相当する新規な表示データを液晶素子において表示し、同様にして、走査線WL2〜WLnを順に選択し、1本の走査線と接続される画素回路50に対して順に新規な表示データを書き込み、書き込みが終わった段階で新規に書き込んだ表示データを液晶素子において表示することで、1画面を構成する全ての画素回路に対して表示データを液晶素子において表示するものである。
このようにして、走査線WL1〜WLnと接続された全ての画素回路50に対して表示データVid.DATA1の書き込みが行われ、1画面の表示データの書き込みが終了する。
図11に、本発明の、表示データ書き込みにおいて線順次駆動を行う液晶装置における表示データの書き込み動作および表示データの更新について別のタイミング図を示す。本実施の形態においては、切換制御信号S0、/S0の波形が、図10とは異なる。
図12は、本発明のアクティブマトリクス基板の要部の断面構造を示す図である。図12では、主として、アレイ基板200上に集積された印加電圧反転回路20を構成する4つのトランジスタ(M8〜M10)の断面構造を記載している。但し、メモリ回路(SRAM)10も同様にアレイ基板200上に形成される。なお、図12では、遮光膜や配向膜は省略されている。
本実施形態では、印加電圧反転回路20における貫通電流(Ipeak)を抑制する回路構成について説明する。
次に、本発明の液晶装置(横電界方式の液晶を用いた、SRAM付きの反射型液晶装置)を搭載した電子機器について説明する。
図15は、サブパネルを備える携帯端末(携帯電話端末、PDA端末、持ち運び可能なパーソナルコンピュータを含む)の斜視図である。図15の携帯端末1300は携帯電話端末であり、図示されるように、上部筐体1304と、この上部筐体1304の内面に設けられたサブパネル100と、下部筐体1306と、操作キー1302と、を備える。なお、下部筐体1306の外面にはメインパネルが設けられているが、図15ではメインパネルは図示されない。
図16は、本発明の液晶装置を用いた携帯情報端末(PDA,パーソナルコンピュータ,ワードプロセッサ等)の斜視図である。携帯情報端末1200は、上部筐体1206および下部筐体1204と、キーボード等の入力部1202と、本発明の反射型液晶装置を用いた表示パネル100と、を有する。この携帯情報端末においても、上述の携帯端末と同様の効果が得られる。
図17は、本発明の反射型液晶装置を光変調器として用いたプロジェクタ(投射型表示装置)の要部の概略構成を示す図である。図示されるように、プロジェクタ1100は、偏光照明装置1110と、投射光学系1160と、偏光ビームスプリッタ1140(偏光光束反射面1141を含む)と、ダイクロイックミラー1151,1152と、RGBの各色に対応した、光変調器としての本発明の反射型液晶装置(100R,100G,100B)と、を有する。
(1)横電界方式の液晶を積極的に採用して駆動負荷を軽減し、これによって、液晶の両電極の速やかな電圧変化を可能とし、また、電圧供給と電圧反転の各機能を完全に分離した新規な画素回路構成を採用することによって、例えば、相補的な切換制御信号(S0〜Sn,/S0〜/Sn)によって、高速かつ高精度の印加電圧の反転を実現することができる。また、さらに、画素回路におけるメモリ回路への新規な表示データの書き込み期間に、切換制御信号(S0〜Sn,/S0〜/Sn)の電位を制御することによって、保持コンデンサにおいて保持している表示データの電圧を液晶素子に供給することで、1つ前の表示データを液晶素子において表示して、前記書き込み期間終了時に新規の表示データの電圧を液晶素子および保持コンデンサに印加しているから、画面表示に影響をもたらすことなく表示データの書き換えをすることができるので、フリッカを生じさせることなく線順次駆動ならびに面順次駆動によって、高画質の画像表示が可能である。
(2)印加電圧反転回路は、メモリ回路からの電源電圧(VDD,GND)および印加電圧反転回路自体の基準電源電圧(GND)の、液晶への供給経路を切り換えるだけである。したがって、液晶に印加する電圧の電圧源自体は常に共通であり、電圧の反転前と反転後の電圧値自体には何も変動がなく、したがて、正確な電圧の極性反転が実現する。また、液晶の面内ばらつきによって、各画素における電圧レベルが若干変動したとしても、その画素内では、電圧の反転前と反転後の電圧値自体には何も変動がなく、したがって、各画素において直流オフセットは発生しない。したがって、焼き付きが生じず、経時的な画像劣化が生じない。
(3)また、電圧の供給経路を切り換えるだけであるため、第1および第2の画素電極の各々に供給する電圧レベルの切り替えを、簡単な回路により同時に実現することができる。従来のように、共通Vcomと下部電極の電圧Vpを別個の回路で制御し、各電圧を高精度に調整し、かつ、各電圧の切り換えタイミングの同期をとる必要はなくなり、制御方式が簡素化される。
(4)また、印加電圧反転回路の基準電源電圧が、例えばグランドレベルであるとき、メモリ回路から供給する電圧を0Vとすれば、液晶の両電極に印加される電圧は、共に正確に0Vとなり、液晶への電圧印加がない場合のショート状態が実現され、この際、直流オフセットは生じない。したがって、焼き付きが生じず、経時的な画像劣化が生じない。
(5)また、印加電圧反転回路は、例えば、メモリ回路の電圧供給端と基準電源電位との間に設けられる4個のスイッチ素子(第1〜第4のトランジスタ)によって構成することができ、各スイッチ素子の同期的な切換制御は、例えば、相補的な切換制御信号(S0〜Sn,/S0〜/Sn)を用いて簡単に実現することができる。そして、切換制御信号(S0〜Sn,/S0〜/Sn)をともにローレベルとすることによって、液晶装置のデータ更新期間とすることができ、画素回路におけるメモリ回路に対して新規な表示データを書き込んでいる期間に、保持コンデンサに保持された1つ前の表示データの電圧を液晶素子に印加することで、画面上に表示データの書き換えによるフリッカが出現するのを防止することができる。また、印加電圧反転回路は、最小限の素子にて構成されるため、これ以上簡単化することができないコンパクトな回路が実現される。
(6)また、メモリ回路および印加電圧反転回路の高レベル側の電源電圧の値は同じでよく、よって、各回路を構成するMOSトランジスタのサイズを同じにすることができ、例えば、メモリ回路を構成するトランジスタを高耐圧トランジスタとする必要もない。
(7)また、印加電圧反転回路を駆動する切換制御信号(S0〜Sn,/S0〜/Sn)は、デジタル回路では汎用的に用いられるものであり、特に、デジタル階調駆動(PWM駆動)におけるタイミングパルスを援用等することによって、簡単に得ることができる。したがって、回路構成(システム構成)を簡素化することができる。
(8)また、メモリ回路からの電圧を液晶に供給する働きをする第1および第3のMOSトランジスタ(M7,M9)のゲートに、(VDD+閾値電圧(Vth))以上の制御電圧を与えて十分にオンさせることによって、メモリ回路からの電圧(5V=VDD)はそのまま液晶に供給されることになり、電圧ドロップが生じない。
(9)印加電圧反転回路における貫通電流を防止するためのスイッチ素子を設け、貫通電流が生じるタイミングでスイッチ素子をオフすることによって、貫通電流の発生を確実に防止することができる。
(10)また、メモリ回路の接地配線および印加電圧反転回路の接地配線が画素回路内で共通とすることによって、仮に、液晶の面内ばらつき等によって電圧レベル(0V)に変動が生じたとしても、双方の電位が同様に変動するため、結果的に、液晶の両電極に印加される電圧レベルの相対的な電位差は生じず、液晶に電圧を印加しないときには、高精度のショート状態が実現され、直流オフセットが生じず、焼き付きが生じる心配がない。
(11)また、反射型液晶の場合、画素電極の下部に素子形成領域を設けることができる。本発明の印加電圧反転回路は簡素化された構成となっているため、画素電極の下部の空スペースに、メモリ回路および印加電圧反転回路を配置することは、むずかしいことではない。したがって、画素回路の占有面積を大きくすることなく、本発明にかかる画素回路を形成することが可能である。
(12)本発明の液晶装置は、例えば、携帯電話のサブパネル、低消費電力のノート型パーソナルコンピュータ、反射型プロジェクタ等の電子機器に搭載することが可能であり、この場合、電圧反転に伴う静止画のフリッカが抑制されるとともに、表示データの書き換え期間に画面に影響を与えることがないためフリッカが抑制され、高画質の画像を表示できる。また、直流オフセットの発生が低減されて焼き付きが生じにくいことから、表示画像の画質の経時的な劣化も生じにくい。また、本発明は、簡単な回路構成ならびに簡単な制御によって、フリッカを抑制しつつ印加電圧の高精度の反転を実現することができ、また、液晶に電圧を印加しないときは、直流オフセットを生じさせないショート状態を実現することができるという効果を奏し、したがって、経時変化が少ない高機能な液晶装置(特に、反射型の液晶装置)として有用である。また、本発明の液晶装置は、例えば、携帯電話のサブパネル、低消費電力の携帯情報機器(パーソナルコンピュータ等)、反射型プロジェクタ等の電子機器に搭載することができ、これによって、電子機器の高機能化が達成される。
4 表示メモリ、5 複数の画素回路を含む画像表示領域、6 階調メモリ、
10 メモリ回路(2値電圧の電圧供給源,例えばSRAM)、
20 印加電圧反転回路(経路切換部)、
30 横電界方式の液晶素子(IPS液晶素子)、32 保持コンデンサ、
50、50a、50b、500、50m 画素回路、
52 カウンタ回路、54 駆動回路、56 データ線選択スイッチ、
2A 第1の走査線駆動回路、2B 第2の走査線駆動回路、
VDD 高レベル電源電位(高レベル電源電圧)、
M1,M2 トランスファーゲート、GND 基準電源電位(基準電源電圧)、
WL 走査線、DL,/DL データ線、
M3〜M6 フリップフロップを構成するトランジスタ、
M7〜M10 印加電圧反転回路を構成するトランジスタ、
Q メモリ回路の電圧供給端、YSP 走査線駆動開始信号、
YCLK Yクロック信号、S0〜Sn,/S0〜/Sn 切換制御信号、
L2a,L2b,L2c 共通の基準電源電位(GND)配線、
S,/S カウンタ出力信号 rst0〜rstn リセット信号、
Vid.DATA0〜Vid.DATA 表示データ、S1,S2 信号線
Claims (12)
- 液晶層に基板面方向の電界を印加して液晶分子の配向制御を行う、第1の画素電極および第2の画素電極を備える横電界方式の液晶素子と、
各画素回路に設けられ、第1の電圧および第2の電圧の供給源として機能するメモリ回路と、
各画素回路に設けられ、前記メモリ回路から供給される前記第1および第2の電圧の各々を、前記液晶素子の前記第1の画素電極および前記第2の画素電極のいずれに供給するかを切り換えることにより、前記液晶素子に印加する電圧を反転させる印加電圧反転回路と、
前記液晶素子に印加する電圧を保持する保持コンデンサと、
を有し、
前記印加電圧反転回路は、前記メモリ回路の前記第1および第2の電圧の供給端と、基準電源電位との間に直列に接続された、第1および第2のスイッチ素子と、
前記メモリ回路の前記第1および第2の電圧の供給端と、前記基準電源電位との間に直列に接続された、第3および第4のスイッチ素子と、を有し、
前記第1および第2のスイッチ素子の共通接続点および前記第3および第4のスイッチ素子の共通接続点の少なくとも1つに前記保持コンデンサの一端が接続され、さらに前記第1および第2のスイッチ素子の共通接続点と前記第3および第4のスイッチ素子の共通接続点の各々に、前記液晶素子の前記第1の画素電極および第2の画素電極の各々が接続されると共に、
前記第1および第4のスイッチ素子を選択的にオンさせるか、前記第2および第3のスイッチ素子を選択的にオンさせるか、あるいは前記第1〜第4のスイッチ素子をすべてオフさせるかを、切換制御信号によって制御することを特徴とする液晶装置。 - 請求項1記載の液晶装置であって、
前記保持コンデンサは、前記第1および第2のスイッチ素子の共通接続点と、前記第3および第4のスイッチ素子の共通接続点との間に接続されていることを特徴とする液晶装置。 - 請求項1記載の液晶装置であって、
前記保持コンデンサは、その一端が前記第1および第2のスイッチ素子の共通接続点または前記第3および第4のスイッチ素子の共通接続点と接続され、他端は所定の直流電位と接続されることを特徴とする液晶装置。 - 請求項2記載の液晶装置であって、
前記第1、第2、第3および第4のスイッチ素子の各々は、同一導電型のトランジスタによって構成され、
前記液晶素子に印加される電圧の更新期間には、前記第1および第3のスイッチ素子と、第2および第4のスイッチ素子とは、互いに逆相の前記切換制御信号によって相補的に駆動され、前記液晶素子に印加される電圧を前記保持コンデンサにて保持する期間中には、前記第1および第3のスイッチ素子ならびに前記第2および第4のスイッチ素子は前記切換制御信号によってすべてオフ状態となることを特徴とする液晶装置。 - 請求項4記載の液晶装置であって、
前記1本の走査線に接続され、前記各画素回路に設けられた前記メモリ回路の各々に対して表示データを書き込んでいる期間において、前記1走査線に接続された画素回路に設けられた前記印加電圧反転回路を構成する前記第1および第3のスイッチ素子ならびに前記第2および第4のスイッチ素子はすべてオフ状態となり、
前記1走査線に接続され、前記各画素回路に設けられた前記メモリ回路の各々への前記表示データの書き込みが終了すると、前記第1および第2のスイッチ素子あるいは前記第3および第4のスイッチ素子がオン状態となって、前記更新された表示データの電圧が前記液晶素子に印加されることを特徴とする液晶装置。 - 請求項4記載の液晶装置であって、
前記全ての走査線に接続され、前記各画素回路に設けられた前記メモリ回路の各々に対して表示データを書き込んでいる期間において、前記全ての走査線に接続された画素回路に保持された前記印加電圧反転回路を構成する前記第1および第3のスイッチ素子ならびに前記第2および第4のスイッチ素子はすべてオフ状態となり、
前記全ての走査線(WL)に接続され、前記各画素回路に設けられた前記メモリ回路の各々に対して前記表示データの書き込みが終了すると、前記第1および第2のスイッチ素子、あるいは前記第3および第4のスイッチ素子がオン状態となって、前記更新された表示データの電圧が液晶に印加されることを特徴とする液晶装置。 - 請求項1〜請求項6のいずれか記載の液晶装置であって、
前記メモリ回路は、1ビットデータを保持するSRAM型のメモリセルであることを特徴とする液晶装置。 - 請求項1〜請求項7のいずれか記載の液晶装置であって、
前記横電界方式の液晶素子は、IPS(In-Plane Switching)方式の液晶素子であることを特徴とする液晶装置。 - 請求項1〜請求項8のいずれか記載の液晶装置であって、
前記液晶装置は反射型の液晶装置であり、
前記メモリ回路および前記印加電圧反転回路と前記保持コンデンサは、光を反射する材料からなる前記第1および第2の画素電極の下側の素子形成領域に配設されることを特徴とする液晶装置。 - 第1の電圧および第2の電圧の供給源として機能するメモリ回路と、
前記メモリ回路から供給される前記第1および第2の電圧の各々を、液晶素子の前記第1の画素電極および前記第2の画素電極のいずれに供給するかを切り換えることにより、前記液晶素子に印加される電圧を反転させる印加電圧反転回路と、前記メモリ回路へのデータの書き込みが終了した時点で、前記液晶素子に印加する電圧を保持する保持コンデンサとを含むことを特徴とする画素回路。 - 横電界方式の液晶素子の液晶層に電界を与えるための第1の画素電極および第2の画素電極と、
各画素回路に設けられた、第1の電圧および第2の電圧の供給源として機能するメモリ回路と、
各画素回路に設けられた、前記メモリ回路から供給される前記第1および第2の電圧の各々を、前記液晶素子の前記第1の画素電極および前記第2の画素電極のいずれに供給するかを切り換えることにより、前記液晶素子に印加する電圧を反転させる印加電圧反転回路と、
前記液晶素子に印加する電圧を保持する保持コンデンサと、
を有することを特徴とするアクティブマトリクス基板。 - 請求項1〜請求項9のいずれか記載の液晶装置を搭載した電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007078758A JP2008241832A (ja) | 2007-03-26 | 2007-03-26 | 液晶装置、画素回路、アクティブマトリクス基板、および電子機器 |
US12/039,359 US8159484B2 (en) | 2007-03-26 | 2008-02-28 | Liquid crystal device, pixel circuit, active matrix substrate, and electronic apparatus |
CNA2008100876265A CN101276110A (zh) | 2007-03-26 | 2008-03-25 | 液晶装置、像素电路、有源矩阵基板及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007078758A JP2008241832A (ja) | 2007-03-26 | 2007-03-26 | 液晶装置、画素回路、アクティブマトリクス基板、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008241832A true JP2008241832A (ja) | 2008-10-09 |
JP2008241832A5 JP2008241832A5 (ja) | 2010-02-12 |
Family
ID=39793421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007078758A Withdrawn JP2008241832A (ja) | 2007-03-26 | 2007-03-26 | 液晶装置、画素回路、アクティブマトリクス基板、および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8159484B2 (ja) |
JP (1) | JP2008241832A (ja) |
CN (1) | CN101276110A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010204312A (ja) * | 2009-03-02 | 2010-09-16 | Panasonic Corp | 表示駆動装置、表示装置 |
WO2011102349A1 (ja) * | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 液晶表示装置、表示方法、表示プログラム及びコンピュータ読み取り可能な記録媒体 |
JP2013068836A (ja) * | 2011-09-22 | 2013-04-18 | Sony Corp | 電気光学装置および表示装置 |
JPWO2011152120A1 (ja) * | 2010-06-01 | 2013-07-25 | シャープ株式会社 | 表示装置 |
JP2015145919A (ja) * | 2014-01-31 | 2015-08-13 | 株式会社Jvcケンウッド | 液晶表示装置 |
US9437136B2 (en) | 2013-07-01 | 2016-09-06 | Samsung Display Co., Ltd. | Light-emitting display apparatus and driving method thereof |
JP2017021159A (ja) * | 2015-07-09 | 2017-01-26 | シチズン時計株式会社 | 液晶表示装置 |
JP2017129746A (ja) * | 2016-01-20 | 2017-07-27 | シチズン時計株式会社 | 液晶表示装置 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1987979A (zh) * | 2005-12-21 | 2007-06-27 | 群康科技(深圳)有限公司 | 液晶显示面板驱动电路和采用该驱动电路的液晶显示面板 |
JP5019859B2 (ja) * | 2006-12-05 | 2012-09-05 | ソニーモバイルディスプレイ株式会社 | 液晶装置および電子機器 |
JP4752908B2 (ja) * | 2008-12-17 | 2011-08-17 | ソニー株式会社 | 液晶表示パネル及び電子機器 |
CN102770903B (zh) * | 2010-02-26 | 2015-10-07 | 株式会社半导体能源研究所 | 显示装置及具备该显示装置的电子书阅读器 |
KR20120076409A (ko) * | 2010-12-29 | 2012-07-09 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그것의 구동 방법 |
TWI441152B (zh) * | 2011-06-28 | 2014-06-11 | Au Optronics Corp | 液晶顯示面板之顯示畫素之驅動電路及其驅動方法 |
KR101819980B1 (ko) * | 2011-09-09 | 2018-01-19 | 삼성전자주식회사 | 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치 |
US8730229B2 (en) * | 2011-09-28 | 2014-05-20 | Apple Inc. | Devices and methods for zero-bias display turn-off using VCOM switch |
CN103176319B (zh) * | 2011-12-20 | 2015-09-09 | 上海天马微电子有限公司 | 显示面板及其驱动方法 |
JP6115056B2 (ja) * | 2012-09-18 | 2017-04-19 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP6255709B2 (ja) * | 2013-04-26 | 2018-01-10 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP6263862B2 (ja) * | 2013-04-26 | 2018-01-24 | 株式会社Jvcケンウッド | 液晶表示装置 |
US10394091B2 (en) * | 2015-11-18 | 2019-08-27 | Samsung Display Co., Ltd. | Liquid crystal display device |
CN107767831B (zh) * | 2017-11-06 | 2023-04-07 | 小春立体科技有限公司 | 硅基液晶像素电路及其显示装置 |
KR20230164225A (ko) | 2018-02-01 | 2023-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
CN109243395A (zh) * | 2018-10-30 | 2019-01-18 | 京东方科技集团股份有限公司 | 一种像素电路、显示面板及其驱动方法 |
JP2020154213A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社ジャパンディスプレイ | 表示装置及び検出システム |
US10777153B1 (en) * | 2019-05-16 | 2020-09-15 | Himax Display, Inc. | Method for calculating pixel voltage for liquid crystal on silicon display device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58198084A (ja) * | 1982-05-14 | 1983-11-17 | セイコーインスツルメンツ株式会社 | 表示素子 |
JPH09189897A (ja) * | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置およびその駆動方法 |
JP2001215468A (ja) * | 2000-02-03 | 2001-08-10 | Canon Inc | 液晶素子およびその駆動方法 |
JP2001242819A (ja) * | 2000-12-28 | 2001-09-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2005049402A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP2005258417A (ja) * | 2004-02-09 | 2005-09-22 | Advanced Lcd Technologies Development Center Co Ltd | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 |
JP2005258416A (ja) * | 2004-02-09 | 2005-09-22 | Advanced Lcd Technologies Development Center Co Ltd | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 |
JP2008139764A (ja) * | 2006-12-05 | 2008-06-19 | Seiko Epson Corp | 液晶装置、アクティブマトリクス基板および電子機器 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05303077A (ja) | 1992-04-27 | 1993-11-16 | Toshiba Corp | マトリクス型液晶表示装置 |
GB9223697D0 (en) * | 1992-11-12 | 1992-12-23 | Philips Electronics Uk Ltd | Active matrix display devices |
US5701166A (en) * | 1994-09-26 | 1997-12-23 | Lg Electronics Inc. | Active matrix liquid crystal display having first and second display electrodes capacitively couple to second and first data buses, respectively |
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
JPH08286710A (ja) | 1995-04-18 | 1996-11-01 | Hitachi Ltd | シーケンス制御モニタ |
US5959599A (en) * | 1995-11-07 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type liquid-crystal display unit and method of driving the same |
JP3533074B2 (ja) * | 1997-10-20 | 2004-05-31 | 日本電気株式会社 | Vram機能内蔵のledパネル |
JP2001068564A (ja) * | 1999-08-30 | 2001-03-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3805966B2 (ja) | 1999-10-21 | 2006-08-09 | 松下電器産業株式会社 | 液晶表示装置 |
JP2002229532A (ja) * | 2000-11-30 | 2002-08-16 | Toshiba Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
JP3540772B2 (ja) * | 2001-05-23 | 2004-07-07 | 三洋電機株式会社 | 表示装置およびその制御方法 |
JP2003031681A (ja) * | 2001-07-16 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP3701924B2 (ja) * | 2002-03-29 | 2005-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Elアレイ基板の検査方法及びその検査装置 |
US6911964B2 (en) * | 2002-11-07 | 2005-06-28 | Duke University | Frame buffer pixel circuit for liquid crystal display |
JP2005025048A (ja) | 2003-07-04 | 2005-01-27 | Victor Co Of Japan Ltd | 画像表示装置の駆動方法 |
JP2005148453A (ja) | 2003-11-17 | 2005-06-09 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
WO2006073060A1 (ja) * | 2004-12-16 | 2006-07-13 | Nec Corporation | 半導体記憶装置 |
JP5155562B2 (ja) * | 2005-02-07 | 2013-03-06 | ローム株式会社 | 電圧制御回路、電圧制御方法およびそれを用いた光制御装置 |
US20080117661A1 (en) * | 2006-11-16 | 2008-05-22 | Micron Technology, Inc. | Method, apparatus and system providing memory cells associated with a pixel array |
-
2007
- 2007-03-26 JP JP2007078758A patent/JP2008241832A/ja not_active Withdrawn
-
2008
- 2008-02-28 US US12/039,359 patent/US8159484B2/en not_active Expired - Fee Related
- 2008-03-25 CN CNA2008100876265A patent/CN101276110A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58198084A (ja) * | 1982-05-14 | 1983-11-17 | セイコーインスツルメンツ株式会社 | 表示素子 |
JPH09189897A (ja) * | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置およびその駆動方法 |
JP2001215468A (ja) * | 2000-02-03 | 2001-08-10 | Canon Inc | 液晶素子およびその駆動方法 |
JP2001242819A (ja) * | 2000-12-28 | 2001-09-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2005049402A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP2005258417A (ja) * | 2004-02-09 | 2005-09-22 | Advanced Lcd Technologies Development Center Co Ltd | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 |
JP2005258416A (ja) * | 2004-02-09 | 2005-09-22 | Advanced Lcd Technologies Development Center Co Ltd | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 |
JP2008139764A (ja) * | 2006-12-05 | 2008-06-19 | Seiko Epson Corp | 液晶装置、アクティブマトリクス基板および電子機器 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8456455B2 (en) | 2009-03-02 | 2013-06-04 | Panasonic Corporation | Display driving device and display apparatus |
JP2010204312A (ja) * | 2009-03-02 | 2010-09-16 | Panasonic Corp | 表示駆動装置、表示装置 |
US9001015B2 (en) | 2010-02-19 | 2015-04-07 | Sharp Kabushiki Kaisha | Liquid crystal display device, display method, display program, and computer readable recording medium |
WO2011102349A1 (ja) * | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 液晶表示装置、表示方法、表示プログラム及びコンピュータ読み取り可能な記録媒体 |
JPWO2011152120A1 (ja) * | 2010-06-01 | 2013-07-25 | シャープ株式会社 | 表示装置 |
JP5631391B2 (ja) * | 2010-06-01 | 2014-11-26 | シャープ株式会社 | 表示装置 |
US9368056B2 (en) | 2010-06-01 | 2016-06-14 | Sharp Kabushiki Kaisha | Display device |
JP2013068836A (ja) * | 2011-09-22 | 2013-04-18 | Sony Corp | 電気光学装置および表示装置 |
US9430971B2 (en) | 2011-09-22 | 2016-08-30 | Sony Corporation | Electro-optical unit with pixel circuit of reduced area |
US9437136B2 (en) | 2013-07-01 | 2016-09-06 | Samsung Display Co., Ltd. | Light-emitting display apparatus and driving method thereof |
US10068527B2 (en) | 2013-07-01 | 2018-09-04 | Samsung Display Co., Ltd. | Light-emitting display apparatus and driving method thereof |
JP2015145919A (ja) * | 2014-01-31 | 2015-08-13 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP2017021159A (ja) * | 2015-07-09 | 2017-01-26 | シチズン時計株式会社 | 液晶表示装置 |
JP2017129746A (ja) * | 2016-01-20 | 2017-07-27 | シチズン時計株式会社 | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101276110A (zh) | 2008-10-01 |
US20080238850A1 (en) | 2008-10-02 |
US8159484B2 (en) | 2012-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008241832A (ja) | 液晶装置、画素回路、アクティブマトリクス基板、および電子機器 | |
JP5019859B2 (ja) | 液晶装置および電子機器 | |
US7088325B2 (en) | Method and circuit for driving electro-optical device, electro-optical device, and electronic apparatus | |
JP3629712B2 (ja) | 電気光学装置及び電子機器 | |
JP4196924B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
US6940482B2 (en) | Electrooptic device and electronic apparatus | |
JP2007199441A (ja) | 画像表示装置 | |
JP2012088736A (ja) | 表示装置 | |
JP2012088737A (ja) | 表示装置 | |
JP2005084482A (ja) | 表示ドライバ及び電気光学装置 | |
JP2001242819A (ja) | 電気光学装置及び電子機器 | |
JP2001242819A6 (ja) | 電気光学装置及び電子機器 | |
JP4115099B2 (ja) | 表示装置 | |
JP2005189274A (ja) | 画素回路、電気光学装置および電子機器 | |
JP3863729B2 (ja) | 表示装置 | |
JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
JP4508122B2 (ja) | 電気光学装置及び電子機器 | |
KR101245912B1 (ko) | 액정표시장치의 게이트 구동회로 | |
JP2006215293A (ja) | メモリー性液晶パネル | |
JP2012063790A (ja) | 表示装置 | |
JP2007148348A (ja) | 電気光学装置、その駆動方法および電子機器 | |
KR101243439B1 (ko) | 액정표시소자 및 그의 구동 방법 | |
JP2002169520A (ja) | 電気光学装置、パターン発生回路および電子機器 | |
JP4963761B2 (ja) | 表示装置 | |
JP3856027B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20120306 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120502 |