JP2005025048A - 画像表示装置の駆動方法 - Google Patents
画像表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2005025048A JP2005025048A JP2003192119A JP2003192119A JP2005025048A JP 2005025048 A JP2005025048 A JP 2005025048A JP 2003192119 A JP2003192119 A JP 2003192119A JP 2003192119 A JP2003192119 A JP 2003192119A JP 2005025048 A JP2005025048 A JP 2005025048A
- Authority
- JP
- Japan
- Prior art keywords
- field
- image
- subfields
- electrode
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】フリッカや焼き付きの発生を防止することが可能な画像表示装置の駆動方法を提供する。
【解決手段】画素電極１２と対向電極１４を配置したマトリクス状の画素を有す表示手段１６と、表示手段からの光量を検出する光センサ部１９と、列信号電極駆動手段１８と、行走査電極駆動手段２０とを有する画像表示装置の駆動方法において、画像信号をフィールド単位にする際に、画像信号の各フィールドを複数のサブフィールドに分割し、サブフィールドを画像信号の階調レベルに応じて選択的にオン、またはオフして画像信号に基づいた１フィールドの画像表示をすると共に、画像電極に加える電圧は、フィールド毎に基準電圧に対して相補的に逆極性の関係にあり、センサ部からの出力より得られる光応答波形がフィールド毎に等しくなるように対向電極のオフセット電圧を制御する。
【選択図】 図３
【解決手段】画素電極１２と対向電極１４を配置したマトリクス状の画素を有す表示手段１６と、表示手段からの光量を検出する光センサ部１９と、列信号電極駆動手段１８と、行走査電極駆動手段２０とを有する画像表示装置の駆動方法において、画像信号をフィールド単位にする際に、画像信号の各フィールドを複数のサブフィールドに分割し、サブフィールドを画像信号の階調レベルに応じて選択的にオン、またはオフして画像信号に基づいた１フィールドの画像表示をすると共に、画像電極に加える電圧は、フィールド毎に基準電圧に対して相補的に逆極性の関係にあり、センサ部からの出力より得られる光応答波形がフィールド毎に等しくなるように対向電極のオフセット電圧を制御する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば投射型のディスプレイやビューファインダ、ヘッドマウントディスプレイ等に設けられる画像表示装置に係り、特に、例えば液晶をＳＲＡＭ回路を介してパルス幅変調で駆動する際に、フリッカがなく、焼き付きのない画像を表示できる画像表示装置の駆動方法に関する。
【０００２】
【従来の技術】
一般に、画像表示装置として、例えば液晶を用いたアクティブマトリクス型の画像表示装置が知られている（特許文献１、特許文献２、非特許文献１）。この種の画像表示装置にあっては、これがアナログ駆動の場合には、特許文献１に開示されているように、内部に設けた薄膜トランジスタアレイにおいては、寄生容量として、画素電極−走査線間の静電容量Ｃｇｓ、画素電極−信号線間の静電容量Ｃｄｓが存在する。従って画素電極は、信号線及び走査線と静電容量で結合しており、信号線、走査線の電位変動が画素電位に影響を与えてしまう。走査線の電位変動が問題となるのは画素電極につながる走査線のパルスが立ち下がった時であり、この時に走査線パルスの立ち下がりに応じて下記の式１で与えられるような突き抜け電圧ΔＶｐと呼ばれる電位変動が起こる。
【０００３】
ΔＶｐ＝｛Ｃｇｓ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｓ＋Ｃｄｓ）｝ΔＶｇ …（１）
Ｃｌｃ： 液晶の静電容量
Ｃｓ ： 蓄積容量
ΔＶｇ： 画素スイッチのゲート電圧
【０００４】
【特許文献１】
特開平５−１２７１９５号公報
【特許文献２】
特開２００２−１６９５１７号公報
【非特許文献１】
ＳＩＤ ００ ＤＩＧＥＳＴ［Ｇａｌｖａｎｉｃ Ａｃｔｉｖｉｔｙ ｉｎ Ｒｅｆｌｅｃｔｉｖｅ ＬＣＤｓ］、２０００年，Ｐ２５２〜Ｐ２５５．
【０００５】
【発明が解決しようとする課題】
ところで、上記突き抜け電圧ΔＶｐが電位に悪影響を与えるために、画素電極に対して信号線の適正な電位を書き込むことができなくなる場合が生ずる。そこで、対向電極の電位を突き抜け電圧ΔＶｐ分だけ変化させて突き抜け電圧を補償したり、蓄積容量Ｃｓを増加させて突き抜け電圧ΔＶｐを小さくしている。しかし、液晶の静電容量Ｃｌｃは一定ではなく、液晶にかかる電圧によって変化し、また製造上の問題で画素電極−走査線間の静電容量Ｃｇｓ、蓄積容量Ｃｓ、液晶の静電容量Ｃｌｃを常に一定にすることはできない。このため、突き抜け電圧ΔＶｐは画面内で一定でなくなり、対向電極の電位を調整するだけでは完全に補償することができない。その結果、画面上でフリッカや焼き付きが発生する、といった問題があった。
【０００６】
デジタル方式の画像表示装置の場合も、特許文献２に示されるように、突き抜け電圧が発生し、画面上でフリッカや焼き付きが発生する、といった問題があった。上記フリッカや焼き付きに関しては、非特許文献１に、表示素子の両方の電極材料に関して、画素電極がＡ１、対向電極がＩＴＯの場合には、液晶を駆動したときに液晶内部にＤＣ（直流）成分が加わり、この直流成分がフリッカや焼き付きの原因になることが示されている。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、連続する複数のフィールドにおいて画素電極と共通電極との間に実効的に加わる電圧の直流成分を最小（略ゼロも含む）にすることによりフリッカや焼き付きの発生を防止することが可能な画像表示装置の駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有する表示手段と、前記表示手段からの光量を検出する光センサ部と、前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して行方向に走査する行走査電極駆動手段と、を有する画像表示装置の駆動方法において、前記複数の画素電極に供給する画像信号をフィールド単位にする際に、前記画像信号の各フィールドを複数の１フィールド期間より短期間であるサブフィールドに分割し、前記サブフィールドを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた１フィールドの画像表示をすると共に、前記画像電極に加える電圧は、フィールド毎に基準電圧に対して相補的に逆極性の関係にあり、前記センサ部からの出力より得られる光応答波形がフィールド毎に等しくなるように前記対向電極のオフセット電圧を制御するようにしたことを特徴とする画像表示装置の駆動方法である。
【０００８】
請求項２に係る発明は、複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有する表示手段と、前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して行方向に走査する行走査電極駆動手段と、を有する画像表示装置の駆動方法において、前記複数の画素電極に供給する画像信号をフィールド単位にする際に、前記画像信号の各フィールドを複数の１フィールド期間より短期間であるサブフィールドに分割し、前記サブフィールドを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた１フィールドの画像表示をすると共に、１フィールドにおけるサブフィールドをその表示期間が互いに等しい対のサブフィールドを複数対組み合わせた状態となるように形成し、前記対のサブフィールドに対して画素電極に加わる電圧の極性を正極性と負極性との対となるように設定すると共に、直前のフィールドにおいて当該画素電極に加わる電圧の極性を打ち消すように前記電圧の正極性と負極性の順序を制御するようにしたことを特徴とする画像表示装置の駆動方法である。
【０００９】
【発明の実施の形態】
以下に、本発明に係る画像表示装置の駆動方法の一実施例を添付図面に基づいて詳述する。
図１は一般的な画像表示装置を含む画像表示システムを示す概略構成図、図２は本発明方法を実施する画像表示装置の一例を示すブロック構成図、図３は画素表示装置の１つの画素の画素駆動回路の回路構成図、図４は液晶の駆動電圧と出射光強度との関係を示すグラフである。
【００１０】
まず、図１に基づいて画像表示システムについて説明する。図１は液晶を用いたアクティブマトリクス型の画像表示システムの一例を示す。図１中において、この画像表示システムは、光学系２と画像表示装置４とにより主に構成される。光学系２は、ここでは偏光ビームスプリッタ６と投射レンズ８とを有しており、この投射レンズ８を通った光をスクリーン１０に投射してここに表示画像を投映できるようになっている。尚、図１中の光路上において”・”印はＳ成分を示し、光路に直交する”−”印はＰ成分を示す。また上記画像表示装置４は、複数の画素電極１２と、これに対向して共通に設けられる透明な対向電極１４と、これらの画素電極１２と対向電極１４との間に封入された液晶ＬＣとにより、主に構成されている。
【００１１】
Ｐ成分とＳ成分とからなる入射光Ｌ１が、偏光ビームスプリッタ６に入って反射し、画像表示装置４に向けて出射する。この出射光はＳ成分のみであり、このＳ成分の光は、画像表示装置４の液晶ＬＣにおいて画像信号に応じた変調を受けて、この画像表示装置４から出射される。
従って、この出射光はＰ成分とＳ成分とからなる。この出射光が再度、偏光ビームスプリッタ６に入射してこれを直進して通過すると出射光Ｌ２はＰ成分のみとなり、このＰ成分の出射光Ｌ２が投射レンズ８を介してスクリーン１０上に表示画像が投映されることになる。また、光センサ部１９により出射光Ｌ２の光応答波形が測定される。
【００１２】
次に、図２を主に参照して画像表示装置４の構成について説明する。
この画像表示装置４は、複数の画素電極１２に対して共通に対向電極１４を配置してマトリクス状に形成された複数の画素Ｐを有する表示手段１６と、この表示手段１６の画素電極１２に対して画像信号を列方向に加える列信号電極駆動手段としての列信号電極駆動回路１８と、上記表示手段１６の画素電極１２に対して行方向に走査する行走査電極駆動手段としての行走査電極駆動回路２０と、上記表示手段１６からの光量、例えば反射光の光量を検出する光センサ部１９（図１参照）とを主に有している。
各画素Ｐｘの画素電極１２には、一括パルス発生回路２１が接続されており、これにより画像信号の１フィールドを異なる表示期間をもつ複数のサブフィールドから形成し、所望のサブフィールドを選択的にオンオフして１フィールドの画像の階調表示を行うようになっている。
【００１３】
上記表示手段１６は、内部に例えば液晶ＬＣ（図１参照）を封入したアクティブマトリックス型の表示手段よりなり、この表示手段１６は、図示しないアクティブマトリックス基板上に、複数の列信号電極Ｄ１、Ｄ２、…Ｄｉが並行して配置されており、これら各列信号電極Ｄ１、Ｄ２、…Ｄｉと直交する方向に複数の行走査電極Ｇ１、Ｇ２、…Ｇｊが配置されている。また各列信号電極Ｄ１〜Ｄｉに対応して、これらの反転信号を流すための反転信号用の列信号電極＊Ｄ１〜＊Ｄｉがそれぞれ設けられる。尚、以降、符号Ｄ１〜Ｄｉ及び＊Ｄ１〜＊Ｄｉをまとめてそれぞれ符号Ｄ及び＊Ｄと表し、符号Ｇ１〜Ｇｊをまとめて符号Ｇと表す場合がある。各列信号電極Ｄと行走査電極Ｇの交差部には、画素Ｐｘが配置されていると共に、これに対応して画素駆動回路が存在する。
列信号電極駆動回路１８には画像信号Ｖｉｄｅｏが入力されると共に、内部に図示しないシフトレジスタと切替スイッチを有し、上記列信号電極Ｄ１〜Ｄｉ、＊Ｄ１〜＊Ｄｉに順にサンプリングする。
【００１４】
一方、行走査電極駆動回路２０は、全表示行数に相当する段数を有する図示しない垂直シフトレジスタを含んで構成されている。この垂直シフトレジスタは、各行走査電極Ｇ１、Ｇ２、…Ｇｊに対して１水平期間毎（行毎）に順次走査パルスを出力する。その結果、各行走査電極Ｇ１、Ｇ２、…Ｇｊに接続した画素スイッチングトランジスタ（後述する）が１行ずつ順次オンとなり、Ｄ１、Ｄ２、…Ｄｉ、＊Ｄ１〜＊Ｄｉにサンプリングしたパルス電圧が１行の画素Ｐｘ毎に印加される。
ここで前述したように一括パルス発生回路２１により、画像信号Ｖｉｄｅｏの１フィールドを異なる表示期間をもつ複数のサブフィールドから形成し、所望のサブフィールドを選択的にオン、またはオフして１フィールドの画像を階調表示するようにしている。
【００１５】
そして、図３に示す画素スイッチ部２４からの画素スイッチ切替電圧ＶＡ、ＶＢを各画素Ｐｘへ供給するようになっており、これにより、奇数フィールドと偶数フィールドの内のいずれか一方のフィールド、例えば奇数フィールドと偶数フィールドの内のいずれか一方のフィールドにおける全サブフィールドで上記画素電極１２に加わる電圧の極性を正極性として、他方のフィールドにおける全サブフィールドで前記画素電極に加わる電圧の極性を負極性とされる。そして、本発明では、上記対向電極１４の電位を画像信号Ｖｉｄｅｏの電圧と逆位相で交流駆動すると共に、上記光センサ部からの出力に基づいて前記一方のフィールドと前記他方のフィールドにおける光応答波形の差が最小になるように制御する。
この点については更に詳しく後述する。尚、奇数フィールドと偶数フィールドにおける電極の極性を上記とは逆にしてもよいのは勿論である。
【００１６】
図３に１つの画素Ｐｘに対応する画素駆動回路の一例を示す。尚、図３では一括パルス発生回路２１の記載を省略している。
ここではパルス幅変調によるデジタル駆動で液晶を駆動するようになっている。この画素駆動回路は、デジタル化された画像情報を保持するサンプルホールド回路としてのＳＲＡＭ（スタティックＲＡＭ）回路２２と、そのデータを画素電極１２へ転送する画素スイッチ部２４からなる。上記ＳＲＡＭ回路２２は、トランジスタＴｒ１〜Ｔｒ４により構成されたフリップロップ回路で情報を記憶する。そして、スイッチＳ２、Ｓ１がそれぞれ列信号電極Ｄ及びこのデータの反転信号が流れる他方の列信号電極＊Ｄに接続される。
【００１７】
各列信号電極Ｄ、＊Ｄに流れるパルス信号よりなる表示信号データに同期し、ゲートにつながる行走査電極Ｇにパルスを入力し、データをＳＲＡＭ回路２２に一時的にサンプル保持する。画素スイッチ部２４は２つのスイッチ２６Ａ、２６Ｂを含み、外部のパルス幅変調器（図示せず）から供給される２つの画素スイッチ切替電圧ＶＡ、ＶＢにより上記スイッチ２６Ａ、２６Ｂをオン・オフしてパルス波を形成する信号が出力され、オン時にＳＲＡＭ回路２２に保存されたデータが画素電極１２を介して液晶ＬＣに加わり、液晶分子が駆動する。
そして対向電極１４には対向電極電圧制御部２８が接続されており、この対向電極１４の電位を、画素電極に印加された画像信号の電圧と逆位相で交流駆動すると共に、上記光センサ部１９の出力に基づき、奇数フィールドと偶数フィールドにおける光応答波形の差が最小になるように調整制御する。
【００１８】
ここで液晶ＬＣを駆動する駆動電圧と出射光強度との関係を図４に示す。この時、画素電極１２の電位と対向電極１４との電位差が液晶の駆動電圧である。そして、出射光強度が大きくなり始める電圧を閾値電圧Ｖｔｈ、出射光強度が飽和し始める飽和電圧Ｖｓａｔとする。
ここで図２、図３等を参照して画像表示装置の動作を説明する。
まず、画像信号Ｖｉｄｅｏがアナログ信号の場合にはデジタル化された後、またデジタル信号の場合にはそのまま、列信号電極駆動回路１８へ入力され、この画像信号Ｖｉｄｅｏは水平シフトクロックＨＣＫにより、列信号電極駆動回路１８を介して列信号電極Ｄ１、Ｄ２、…Ｄｉ、＊Ｄ１、＊Ｄ２…＊Ｄｉにサンプリングする。垂直シフトクロックＶＣＫにより行走査電極駆動回路２０を介して行電極Ｇ１〜Ｇｊが順次選択され、画像信号が水平同期信号ＨＳＴに同期して、列信号電極を通じて、各画素Ｐｘに信号が供給される。画像信号の垂直期間と同期した垂直スタートクロックＶＳＴ及び水平期間に同期した垂直シフトクロックＶＣＫにより駆動され、行走査電極Ｇ１、Ｇ２、…Ｇｊに対して１水平期間毎（行毎）に順次走査パルスを出力する。その結果、行走査電極Ｇ１、Ｇ２、…Ｇｊに接続された各スイッチＳ１、Ｓ２をオンにし、画像信号の信号表示データが各ＳＲＡＭ回路２２で保持される。
【００１９】
ここで画像信号の１フィールドは、複数、図６に示す場合にはサブフィールドＳＦ１〜サブフィールドＳＦ６までの６個のサブフィールドで形成されており、各サブフィールドの表示期間Ｔ１〜Ｔ６は異なるように設定されて重みが付けられており、これらを選択的にオン、オフさせることにより階調表示を行うようになっている。このような装置例は、例えば特開２００１−３４３９５０号公報等に開示されている。この図６に示す例では、１フィールドと２フィールドとでは、画素に加えられる正負の極性が逆転されている。ここでは本発明の理解を容易にするためにサブフィールドの数が６個の場合について説明しているが、実際には多数、例えば２０個程度有している場合もある。
【００２０】
図５は上記画像表示装置の動作中における各信号のタイミングチャートを示す。図中、ＳＲＡＭ回路２２中のＡ、Ｂのタイミングチャートは、図３中のＡ部、Ｂ部にそれぞれ対応し、対向電極１４の電位はＶＣＥで表されている。図示するように、列信号電極Ｄ、＊Ｄからのデータは、行走査電極Ｇからの走査信号の立ち上がりで、ＳＲＡＭ回路２２のＡ部及びＢ部に保持される。画素スイッチ部２４の画素スイッチ切替電圧ＶＡ、ＶＢに、例えば電圧Ｖｔｈ、或いはＶｓａｔ（図４参照）を適宜選択的に与える。図５において、全画素のＳＲＡＭ回路２２にデ−タを転送、ホ−ルドする時間においては、ＶＡ＝ＶＢ＝Ｖｔｈと設定され、画素電極に加わる電圧ＶｐはＶｔｈとなる。この全画素のＳＲＡＭ回路２２にデ−タを転送、ホ−ルドする期間において画素電極に加わる電圧Ｖｐは偶数フィ−ルドではＶｔｈ、奇数フィ−ルドでは−ＶｔｈとなるようＶＣＥを設定する。
これに対して、液晶を駆動する期間においては、一方の画素スイッチ切替電圧ＶＡにＶｔｈを加え、他方の画素スイッチ切替電圧ＶＢにＶｓａｔを加えると、画素電極には、ＳＲＡＭ回路２２のＡにおけるデ−タが“１“の場合、Ｖｐ＝Ｖｓａｔとなり、ＳＲＡＭ回路２２のＡにおけるデ−タが“０“の場合、Ｖｐ＝Ｖｔｈとなり、ＳＲＡＭ回路２２のデ−タに対応した画素電圧が出力される。
【００２１】
このような画素スイッチ部２４の動作は、全画素Ｐｘに対して一斉に行われることになる。ここで、図６に示すように、奇数フィ−ルド及び偶数フィ−ルドにおいて各電圧を加える。同図に示すように、奇数フィ−ルドにおける全サブフィ−ルドで画素電極１２に加わる電圧の極性は正極性となり、偶数フィ−ルドにおける全サブフィ−ルドで画素電極１２に加わる電圧の極性は負極性となる。
ここで図６に示すように、奇数フィールド及び偶数フィールドにおいて各電圧を加える。図６は奇数フィールド及び偶数フィールドにおける各電圧の状態を示す一例、図７は液晶表示装置から反射されて出力される光のフィールド毎の光応答波形を示す図、図８は奇数フィールドと偶数フィールドにおいて液晶に加わる極性を示す図である。
【００２２】
上述のように、奇数フィールドにおける各サブフィールドＳＦにおいて液晶ＬＣに加わる電圧の極性は正（プラス）、偶数フィールドにおける各サブフィールドＳＦにおいて液晶ＬＣに加わる電圧の極性は負（マイナス）となる。
ここで奇数フィールドにおけるＶｔｈ、Ｖｓａｔ、ＶＣＥを、それぞれＶｔｈ１、Ｖｓａｔ１、ＶＣＥ１とし、偶数フィールドにおけるＶｔｈ、Ｖｓａｔ、ＶＣＥを、それぞれＶｔｈ２、Ｖｓａｔ２、ＶＣＥ２とする。またＶｓａｔ１は奇数フィールドにおけるパルスの電圧（プラス）、Ｖｓａｔ２は偶数フィールドにおけるパルスの電圧（マイナス）である。
【００２３】
いま、Ｖｔｈ１＝Ｖｓａｔ２、Ｖｔｈ２＝Ｖｓａｔ１とし、Ｖｔｈ１−ＶＣＥ１＝ＶＣＥ２−Ｖｔｈ２の場合には、画像表示装置４より反射されて出力される光の光応答波形は、図７中の点線Ｘ１のようになり、奇数フィールドと偶数フィールドとの間で、例えば最低値間の光量でΔｔ１の差が生じて対称形にならない。この場合には、光応答波形の周波数は３０Ｈｚで、フリッカが発生し、焼き付きも発生する原因となる。尚、上記光量は前述したように、光センサ部１９（図１、図３参照）にて検出されている。
【００２４】
そこで、図３に示す対向電極電圧制御部２８により、上記対向電極１４の電位であるオフセット電圧ＶＣＥ１、ＶＣＥ２をそれぞれ図６に示すように奇数フィールドと偶数フィールドとの間で異なるように調整し、図７中の実線Ｙ１で示すように、奇数フィールドと偶数フィールドにおける光応答波形が同一の形状をとるように、すなわち対称となるように設定する。この場合、図８（Ａ）に示すように、液晶に実効的に加わる電圧の極性は、奇数フィールドと偶数フィールドにおいて足し合わされて最小、ここでは略ゼロになっている。従って、この状態では光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００２５】
上記図８（Ａ）に示す態様に代えて、図８（Ｂ）に示す第１変形例のように、奇数フィ−ルド内の奇数サブフィ−ルドの極性を全てプラス、偶数サブフィ−ルドの極性を全てマイナスとし、偶数フィ−ルド内の奇数サブフィ−ルドの極性を全てマイナス、偶数サブフィ−ルドの極性を全てプラスとするようにしてもよい。
従って、図８（Ｂ）に示す状態でも、光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００２６】
また、奇数フィールドと偶数フィールドにおいてその関係が周期的に繰り返す以外に、図８（Ｃ）に示す第２変形例のように全フィールドを順番に４つ毎のグループにブループ分けし、各グループにおいて、液晶に加わる電圧の極性が１フィールドで、ＳＦ（＋−＋−…）、２フィールドでＳＦ（−＋−＋…）、３フィールドでＳＦ（−＋−＋…）、４フィールドでＳＦ（＋−＋−…）のように変化させる。この場合にも同様に、液晶に実効的に加わる電圧の極性は奇数フィールドと偶数フィールドにおいて足し合わされ、略ゼロになっている。従って、図８（Ｃ）に示す状態でも、光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００２７】
更に、各フィールドにおいて液晶に印加する電圧の極性を図９に示すようにしてもよい。図９は各フィールドにおいて液晶に印加する電圧の極性の他の変形例を示す図である。
図９（Ａ）は第３変形例を示しており、ここでは１つのフィールドが１２個のサブフィールドで形成されている場合を示している。そして、サブフィールドは、その表示期間が互いに等しくなる対のサブフィールドを形成し、複数の対を組み合わせた状態となっている。例えばサブフィールドの配列に沿って２個ずつの対になっており、各対毎にその表示期間は０．１ｍｓｅｃ、０．２ｍｓｅｃ、０．４ｍｓｅｃ…１．０ｍｓｅｃという具合に少しずつ次第に増加している。ここで、各対のサブフィールドの内のいずれか一方のサブフィールドの電圧の極性をプラス（＋）とし、他方のサブフィールドの電圧の極性をマイナス（−）としている。図９（Ａ）に示す場合には、対のサブフィールドの内、順番が早い方のサブフィールド側の極性をプラスとし、遅い方のサブフィールド側の極性をマイナスとしており、結局、全サブフィールドにおいては、その極性は＋、−、＋、−…、＋、−となっている。この場合には、対になっている隣接サブフィールド同士の極性が打ち消すように作用し、液晶に実効的に加わる電圧の極性は１つのフィールド内において足し合わされ、ゼロに近づく。従って、図９（Ａ）に示す状態でも、光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００２８】
また図９（Ｂ）は第４変形例を示しており、ここでも図９（Ａ）に示すと同様に１つのサブフィールドが１２個のサブフィールドで形成されている場合を示しており、且つ２つの対となるサブフィールド同士の表示期間が等しくなるように設定されている。そして、ここでは、直前のフィールドにおいて当該画素電極に加わる電圧の極性を打ち消すように、次のフィールドにおいては印加する電圧の正極性と負極性の順序を制御するようになっている。例えば直前のフィールドである１フィールドの電圧の極性が＋、−が交互になるように設定されており、この時、サブフィールドＳＦ１〜ＳＦ１１までがオン（”１”で示す）であり、サブフィールドＳＦ１２がオフ（”０”で示す）であると仮定する。
【００２９】
上述のように、１フィールドにおいて、サブフィールドＳＦ１１がオン、サブフィールドＳＦ１２がオフの時、１フィールドにおける極性をこの表示パターン（階調パターン）より算出し、次の２フィールド目の極性を１フィールドとは異なるように変化させて、１フィールド目と２フィールド目の合計において、液晶に実効的に加わる電圧の極性をゼロにする。
この場合、１フィールド目の総合極性は以下の式のように算出する。
ＳＦ１の表示期間×（極性）＋ＳＦ２の表示期間×（極性）＋…＋ＳＦ１２の表示期間×（極性）
尚、この総合極性の算出では、オン表示されるサブフィールドのみが対象となり、オフ表示のサブフィールドは考慮されないのは勿論である。
【００３０】
次の２フィールド目において対象となるサブフィールドの極性を替えて、１フィールド目の総合極性を打ち消すようなパターンを発生させる。図９（Ｂ）においては、上述のように１フィールドがサブフィールドＳＦ１からサブフィールドＳＦ１１までがオンであり、サブフィールドＳＦ１２がオフの場合を示す。１フィールドにおいて総合極性の値は＋１．０となり、次の２フィールド目においてその総合極性を打ち消すために、サブフィールドＳＦ１１の極性を１フィールド目におけるプラスからマイナスに変化させ、２フィールド目の総合極性を−１．０とし、これにより、全フィールドを１フィールド目と２フィールド目よりなる２つずつの組にした場合、１フィールド目と２フィールド目における各総合極性の合計をゼロとする。この場合にも、結果として液晶に実効的に加わる電圧の極性は２フィ−ルドにおいてゼロに近づき、光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００３１】
このような１フィールドと２フィールドの２つのフィールド間の調整は、上述したように前後する２つずつのフィールド毎に行って行く。そして、この２つのフィールド間の表示パターン（階調パターン）が異なって各フィールドの総合極性の合計をゼロにできない時には、上記合計が最小となるように、表示期間が同じとなっている隣接するサブフィールド同士のプラス、マイナスの極性を入れ替える制御を行う。
尚、以上の各例において、連続する複数のフィールドにおいて、全サブフィールドの表示期間と液晶に加わる電圧の極性の積がゼロとなるようにしてもよい。また画素駆動素子を、単結晶シリコンのスタッティクメモリーから形成するようにしてもよい。
【００３２】
【発明の効果】
以上説明したように、本発明の画像表示装置の駆動方法によれば、液晶に実効的に加わる電圧を略ゼロにすることができるので、フリッカの発生を抑制でき、且つ焼き付きの発生を低減することができる。
【図面の簡単な説明】
【図１】一般的な画像表示装置を含む画像表示システムを示す概略構成図である。
【図２】本発明方法を実施する画像表示装置の一例を示すブロック構成図である。
【図３】画素表示装置の１つの画素の画素駆動回路の回路構成図である。
【図４】液晶の駆動電圧と出射光強度との関係を示すグラフである。
【図５】画像表示装置の動作中の各信号のタイミングチャートを示す図である。
【図６】奇数フィールド及び偶数フィールドにおける各電圧の状態の一例を示す図である。
【図７】液晶表示装置から反射されて出力される光のフィールド毎の光応答波形を示す図である。
【図８】奇数フィールドと偶数フィールドにて液晶に加わる極性を示す図である。
【図９】各フィールドにおいて液晶に印加する電圧の極性の他の変形例を示す図である。
【符号の説明】
２…光学系、４…画像表示装置、６…偏光ビームスプリッタ、８…投射レンズ、１２…画素電極、１４…対向電極、１６…表示手段、１８…列信号電極駆動回路、１９…光センサ部、２０…行走査電極駆動手段、２１…一括パルス発生回路、２２…ＳＲＡＭ回路、２４…画素スイッチ部、２８…対向電極電圧制御部、ＬＣ…液晶。
【発明の属する技術分野】
本発明は、例えば投射型のディスプレイやビューファインダ、ヘッドマウントディスプレイ等に設けられる画像表示装置に係り、特に、例えば液晶をＳＲＡＭ回路を介してパルス幅変調で駆動する際に、フリッカがなく、焼き付きのない画像を表示できる画像表示装置の駆動方法に関する。
【０００２】
【従来の技術】
一般に、画像表示装置として、例えば液晶を用いたアクティブマトリクス型の画像表示装置が知られている（特許文献１、特許文献２、非特許文献１）。この種の画像表示装置にあっては、これがアナログ駆動の場合には、特許文献１に開示されているように、内部に設けた薄膜トランジスタアレイにおいては、寄生容量として、画素電極−走査線間の静電容量Ｃｇｓ、画素電極−信号線間の静電容量Ｃｄｓが存在する。従って画素電極は、信号線及び走査線と静電容量で結合しており、信号線、走査線の電位変動が画素電位に影響を与えてしまう。走査線の電位変動が問題となるのは画素電極につながる走査線のパルスが立ち下がった時であり、この時に走査線パルスの立ち下がりに応じて下記の式１で与えられるような突き抜け電圧ΔＶｐと呼ばれる電位変動が起こる。
【０００３】
ΔＶｐ＝｛Ｃｇｓ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｓ＋Ｃｄｓ）｝ΔＶｇ …（１）
Ｃｌｃ： 液晶の静電容量
Ｃｓ ： 蓄積容量
ΔＶｇ： 画素スイッチのゲート電圧
【０００４】
【特許文献１】
特開平５−１２７１９５号公報
【特許文献２】
特開２００２−１６９５１７号公報
【非特許文献１】
ＳＩＤ ００ ＤＩＧＥＳＴ［Ｇａｌｖａｎｉｃ Ａｃｔｉｖｉｔｙ ｉｎ Ｒｅｆｌｅｃｔｉｖｅ ＬＣＤｓ］、２０００年，Ｐ２５２〜Ｐ２５５．
【０００５】
【発明が解決しようとする課題】
ところで、上記突き抜け電圧ΔＶｐが電位に悪影響を与えるために、画素電極に対して信号線の適正な電位を書き込むことができなくなる場合が生ずる。そこで、対向電極の電位を突き抜け電圧ΔＶｐ分だけ変化させて突き抜け電圧を補償したり、蓄積容量Ｃｓを増加させて突き抜け電圧ΔＶｐを小さくしている。しかし、液晶の静電容量Ｃｌｃは一定ではなく、液晶にかかる電圧によって変化し、また製造上の問題で画素電極−走査線間の静電容量Ｃｇｓ、蓄積容量Ｃｓ、液晶の静電容量Ｃｌｃを常に一定にすることはできない。このため、突き抜け電圧ΔＶｐは画面内で一定でなくなり、対向電極の電位を調整するだけでは完全に補償することができない。その結果、画面上でフリッカや焼き付きが発生する、といった問題があった。
【０００６】
デジタル方式の画像表示装置の場合も、特許文献２に示されるように、突き抜け電圧が発生し、画面上でフリッカや焼き付きが発生する、といった問題があった。上記フリッカや焼き付きに関しては、非特許文献１に、表示素子の両方の電極材料に関して、画素電極がＡ１、対向電極がＩＴＯの場合には、液晶を駆動したときに液晶内部にＤＣ（直流）成分が加わり、この直流成分がフリッカや焼き付きの原因になることが示されている。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、連続する複数のフィールドにおいて画素電極と共通電極との間に実効的に加わる電圧の直流成分を最小（略ゼロも含む）にすることによりフリッカや焼き付きの発生を防止することが可能な画像表示装置の駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有する表示手段と、前記表示手段からの光量を検出する光センサ部と、前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して行方向に走査する行走査電極駆動手段と、を有する画像表示装置の駆動方法において、前記複数の画素電極に供給する画像信号をフィールド単位にする際に、前記画像信号の各フィールドを複数の１フィールド期間より短期間であるサブフィールドに分割し、前記サブフィールドを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた１フィールドの画像表示をすると共に、前記画像電極に加える電圧は、フィールド毎に基準電圧に対して相補的に逆極性の関係にあり、前記センサ部からの出力より得られる光応答波形がフィールド毎に等しくなるように前記対向電極のオフセット電圧を制御するようにしたことを特徴とする画像表示装置の駆動方法である。
【０００８】
請求項２に係る発明は、複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有する表示手段と、前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して行方向に走査する行走査電極駆動手段と、を有する画像表示装置の駆動方法において、前記複数の画素電極に供給する画像信号をフィールド単位にする際に、前記画像信号の各フィールドを複数の１フィールド期間より短期間であるサブフィールドに分割し、前記サブフィールドを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた１フィールドの画像表示をすると共に、１フィールドにおけるサブフィールドをその表示期間が互いに等しい対のサブフィールドを複数対組み合わせた状態となるように形成し、前記対のサブフィールドに対して画素電極に加わる電圧の極性を正極性と負極性との対となるように設定すると共に、直前のフィールドにおいて当該画素電極に加わる電圧の極性を打ち消すように前記電圧の正極性と負極性の順序を制御するようにしたことを特徴とする画像表示装置の駆動方法である。
【０００９】
【発明の実施の形態】
以下に、本発明に係る画像表示装置の駆動方法の一実施例を添付図面に基づいて詳述する。
図１は一般的な画像表示装置を含む画像表示システムを示す概略構成図、図２は本発明方法を実施する画像表示装置の一例を示すブロック構成図、図３は画素表示装置の１つの画素の画素駆動回路の回路構成図、図４は液晶の駆動電圧と出射光強度との関係を示すグラフである。
【００１０】
まず、図１に基づいて画像表示システムについて説明する。図１は液晶を用いたアクティブマトリクス型の画像表示システムの一例を示す。図１中において、この画像表示システムは、光学系２と画像表示装置４とにより主に構成される。光学系２は、ここでは偏光ビームスプリッタ６と投射レンズ８とを有しており、この投射レンズ８を通った光をスクリーン１０に投射してここに表示画像を投映できるようになっている。尚、図１中の光路上において”・”印はＳ成分を示し、光路に直交する”−”印はＰ成分を示す。また上記画像表示装置４は、複数の画素電極１２と、これに対向して共通に設けられる透明な対向電極１４と、これらの画素電極１２と対向電極１４との間に封入された液晶ＬＣとにより、主に構成されている。
【００１１】
Ｐ成分とＳ成分とからなる入射光Ｌ１が、偏光ビームスプリッタ６に入って反射し、画像表示装置４に向けて出射する。この出射光はＳ成分のみであり、このＳ成分の光は、画像表示装置４の液晶ＬＣにおいて画像信号に応じた変調を受けて、この画像表示装置４から出射される。
従って、この出射光はＰ成分とＳ成分とからなる。この出射光が再度、偏光ビームスプリッタ６に入射してこれを直進して通過すると出射光Ｌ２はＰ成分のみとなり、このＰ成分の出射光Ｌ２が投射レンズ８を介してスクリーン１０上に表示画像が投映されることになる。また、光センサ部１９により出射光Ｌ２の光応答波形が測定される。
【００１２】
次に、図２を主に参照して画像表示装置４の構成について説明する。
この画像表示装置４は、複数の画素電極１２に対して共通に対向電極１４を配置してマトリクス状に形成された複数の画素Ｐを有する表示手段１６と、この表示手段１６の画素電極１２に対して画像信号を列方向に加える列信号電極駆動手段としての列信号電極駆動回路１８と、上記表示手段１６の画素電極１２に対して行方向に走査する行走査電極駆動手段としての行走査電極駆動回路２０と、上記表示手段１６からの光量、例えば反射光の光量を検出する光センサ部１９（図１参照）とを主に有している。
各画素Ｐｘの画素電極１２には、一括パルス発生回路２１が接続されており、これにより画像信号の１フィールドを異なる表示期間をもつ複数のサブフィールドから形成し、所望のサブフィールドを選択的にオンオフして１フィールドの画像の階調表示を行うようになっている。
【００１３】
上記表示手段１６は、内部に例えば液晶ＬＣ（図１参照）を封入したアクティブマトリックス型の表示手段よりなり、この表示手段１６は、図示しないアクティブマトリックス基板上に、複数の列信号電極Ｄ１、Ｄ２、…Ｄｉが並行して配置されており、これら各列信号電極Ｄ１、Ｄ２、…Ｄｉと直交する方向に複数の行走査電極Ｇ１、Ｇ２、…Ｇｊが配置されている。また各列信号電極Ｄ１〜Ｄｉに対応して、これらの反転信号を流すための反転信号用の列信号電極＊Ｄ１〜＊Ｄｉがそれぞれ設けられる。尚、以降、符号Ｄ１〜Ｄｉ及び＊Ｄ１〜＊Ｄｉをまとめてそれぞれ符号Ｄ及び＊Ｄと表し、符号Ｇ１〜Ｇｊをまとめて符号Ｇと表す場合がある。各列信号電極Ｄと行走査電極Ｇの交差部には、画素Ｐｘが配置されていると共に、これに対応して画素駆動回路が存在する。
列信号電極駆動回路１８には画像信号Ｖｉｄｅｏが入力されると共に、内部に図示しないシフトレジスタと切替スイッチを有し、上記列信号電極Ｄ１〜Ｄｉ、＊Ｄ１〜＊Ｄｉに順にサンプリングする。
【００１４】
一方、行走査電極駆動回路２０は、全表示行数に相当する段数を有する図示しない垂直シフトレジスタを含んで構成されている。この垂直シフトレジスタは、各行走査電極Ｇ１、Ｇ２、…Ｇｊに対して１水平期間毎（行毎）に順次走査パルスを出力する。その結果、各行走査電極Ｇ１、Ｇ２、…Ｇｊに接続した画素スイッチングトランジスタ（後述する）が１行ずつ順次オンとなり、Ｄ１、Ｄ２、…Ｄｉ、＊Ｄ１〜＊Ｄｉにサンプリングしたパルス電圧が１行の画素Ｐｘ毎に印加される。
ここで前述したように一括パルス発生回路２１により、画像信号Ｖｉｄｅｏの１フィールドを異なる表示期間をもつ複数のサブフィールドから形成し、所望のサブフィールドを選択的にオン、またはオフして１フィールドの画像を階調表示するようにしている。
【００１５】
そして、図３に示す画素スイッチ部２４からの画素スイッチ切替電圧ＶＡ、ＶＢを各画素Ｐｘへ供給するようになっており、これにより、奇数フィールドと偶数フィールドの内のいずれか一方のフィールド、例えば奇数フィールドと偶数フィールドの内のいずれか一方のフィールドにおける全サブフィールドで上記画素電極１２に加わる電圧の極性を正極性として、他方のフィールドにおける全サブフィールドで前記画素電極に加わる電圧の極性を負極性とされる。そして、本発明では、上記対向電極１４の電位を画像信号Ｖｉｄｅｏの電圧と逆位相で交流駆動すると共に、上記光センサ部からの出力に基づいて前記一方のフィールドと前記他方のフィールドにおける光応答波形の差が最小になるように制御する。
この点については更に詳しく後述する。尚、奇数フィールドと偶数フィールドにおける電極の極性を上記とは逆にしてもよいのは勿論である。
【００１６】
図３に１つの画素Ｐｘに対応する画素駆動回路の一例を示す。尚、図３では一括パルス発生回路２１の記載を省略している。
ここではパルス幅変調によるデジタル駆動で液晶を駆動するようになっている。この画素駆動回路は、デジタル化された画像情報を保持するサンプルホールド回路としてのＳＲＡＭ（スタティックＲＡＭ）回路２２と、そのデータを画素電極１２へ転送する画素スイッチ部２４からなる。上記ＳＲＡＭ回路２２は、トランジスタＴｒ１〜Ｔｒ４により構成されたフリップロップ回路で情報を記憶する。そして、スイッチＳ２、Ｓ１がそれぞれ列信号電極Ｄ及びこのデータの反転信号が流れる他方の列信号電極＊Ｄに接続される。
【００１７】
各列信号電極Ｄ、＊Ｄに流れるパルス信号よりなる表示信号データに同期し、ゲートにつながる行走査電極Ｇにパルスを入力し、データをＳＲＡＭ回路２２に一時的にサンプル保持する。画素スイッチ部２４は２つのスイッチ２６Ａ、２６Ｂを含み、外部のパルス幅変調器（図示せず）から供給される２つの画素スイッチ切替電圧ＶＡ、ＶＢにより上記スイッチ２６Ａ、２６Ｂをオン・オフしてパルス波を形成する信号が出力され、オン時にＳＲＡＭ回路２２に保存されたデータが画素電極１２を介して液晶ＬＣに加わり、液晶分子が駆動する。
そして対向電極１４には対向電極電圧制御部２８が接続されており、この対向電極１４の電位を、画素電極に印加された画像信号の電圧と逆位相で交流駆動すると共に、上記光センサ部１９の出力に基づき、奇数フィールドと偶数フィールドにおける光応答波形の差が最小になるように調整制御する。
【００１８】
ここで液晶ＬＣを駆動する駆動電圧と出射光強度との関係を図４に示す。この時、画素電極１２の電位と対向電極１４との電位差が液晶の駆動電圧である。そして、出射光強度が大きくなり始める電圧を閾値電圧Ｖｔｈ、出射光強度が飽和し始める飽和電圧Ｖｓａｔとする。
ここで図２、図３等を参照して画像表示装置の動作を説明する。
まず、画像信号Ｖｉｄｅｏがアナログ信号の場合にはデジタル化された後、またデジタル信号の場合にはそのまま、列信号電極駆動回路１８へ入力され、この画像信号Ｖｉｄｅｏは水平シフトクロックＨＣＫにより、列信号電極駆動回路１８を介して列信号電極Ｄ１、Ｄ２、…Ｄｉ、＊Ｄ１、＊Ｄ２…＊Ｄｉにサンプリングする。垂直シフトクロックＶＣＫにより行走査電極駆動回路２０を介して行電極Ｇ１〜Ｇｊが順次選択され、画像信号が水平同期信号ＨＳＴに同期して、列信号電極を通じて、各画素Ｐｘに信号が供給される。画像信号の垂直期間と同期した垂直スタートクロックＶＳＴ及び水平期間に同期した垂直シフトクロックＶＣＫにより駆動され、行走査電極Ｇ１、Ｇ２、…Ｇｊに対して１水平期間毎（行毎）に順次走査パルスを出力する。その結果、行走査電極Ｇ１、Ｇ２、…Ｇｊに接続された各スイッチＳ１、Ｓ２をオンにし、画像信号の信号表示データが各ＳＲＡＭ回路２２で保持される。
【００１９】
ここで画像信号の１フィールドは、複数、図６に示す場合にはサブフィールドＳＦ１〜サブフィールドＳＦ６までの６個のサブフィールドで形成されており、各サブフィールドの表示期間Ｔ１〜Ｔ６は異なるように設定されて重みが付けられており、これらを選択的にオン、オフさせることにより階調表示を行うようになっている。このような装置例は、例えば特開２００１−３４３９５０号公報等に開示されている。この図６に示す例では、１フィールドと２フィールドとでは、画素に加えられる正負の極性が逆転されている。ここでは本発明の理解を容易にするためにサブフィールドの数が６個の場合について説明しているが、実際には多数、例えば２０個程度有している場合もある。
【００２０】
図５は上記画像表示装置の動作中における各信号のタイミングチャートを示す。図中、ＳＲＡＭ回路２２中のＡ、Ｂのタイミングチャートは、図３中のＡ部、Ｂ部にそれぞれ対応し、対向電極１４の電位はＶＣＥで表されている。図示するように、列信号電極Ｄ、＊Ｄからのデータは、行走査電極Ｇからの走査信号の立ち上がりで、ＳＲＡＭ回路２２のＡ部及びＢ部に保持される。画素スイッチ部２４の画素スイッチ切替電圧ＶＡ、ＶＢに、例えば電圧Ｖｔｈ、或いはＶｓａｔ（図４参照）を適宜選択的に与える。図５において、全画素のＳＲＡＭ回路２２にデ−タを転送、ホ−ルドする時間においては、ＶＡ＝ＶＢ＝Ｖｔｈと設定され、画素電極に加わる電圧ＶｐはＶｔｈとなる。この全画素のＳＲＡＭ回路２２にデ−タを転送、ホ−ルドする期間において画素電極に加わる電圧Ｖｐは偶数フィ−ルドではＶｔｈ、奇数フィ−ルドでは−ＶｔｈとなるようＶＣＥを設定する。
これに対して、液晶を駆動する期間においては、一方の画素スイッチ切替電圧ＶＡにＶｔｈを加え、他方の画素スイッチ切替電圧ＶＢにＶｓａｔを加えると、画素電極には、ＳＲＡＭ回路２２のＡにおけるデ−タが“１“の場合、Ｖｐ＝Ｖｓａｔとなり、ＳＲＡＭ回路２２のＡにおけるデ−タが“０“の場合、Ｖｐ＝Ｖｔｈとなり、ＳＲＡＭ回路２２のデ−タに対応した画素電圧が出力される。
【００２１】
このような画素スイッチ部２４の動作は、全画素Ｐｘに対して一斉に行われることになる。ここで、図６に示すように、奇数フィ−ルド及び偶数フィ−ルドにおいて各電圧を加える。同図に示すように、奇数フィ−ルドにおける全サブフィ−ルドで画素電極１２に加わる電圧の極性は正極性となり、偶数フィ−ルドにおける全サブフィ−ルドで画素電極１２に加わる電圧の極性は負極性となる。
ここで図６に示すように、奇数フィールド及び偶数フィールドにおいて各電圧を加える。図６は奇数フィールド及び偶数フィールドにおける各電圧の状態を示す一例、図７は液晶表示装置から反射されて出力される光のフィールド毎の光応答波形を示す図、図８は奇数フィールドと偶数フィールドにおいて液晶に加わる極性を示す図である。
【００２２】
上述のように、奇数フィールドにおける各サブフィールドＳＦにおいて液晶ＬＣに加わる電圧の極性は正（プラス）、偶数フィールドにおける各サブフィールドＳＦにおいて液晶ＬＣに加わる電圧の極性は負（マイナス）となる。
ここで奇数フィールドにおけるＶｔｈ、Ｖｓａｔ、ＶＣＥを、それぞれＶｔｈ１、Ｖｓａｔ１、ＶＣＥ１とし、偶数フィールドにおけるＶｔｈ、Ｖｓａｔ、ＶＣＥを、それぞれＶｔｈ２、Ｖｓａｔ２、ＶＣＥ２とする。またＶｓａｔ１は奇数フィールドにおけるパルスの電圧（プラス）、Ｖｓａｔ２は偶数フィールドにおけるパルスの電圧（マイナス）である。
【００２３】
いま、Ｖｔｈ１＝Ｖｓａｔ２、Ｖｔｈ２＝Ｖｓａｔ１とし、Ｖｔｈ１−ＶＣＥ１＝ＶＣＥ２−Ｖｔｈ２の場合には、画像表示装置４より反射されて出力される光の光応答波形は、図７中の点線Ｘ１のようになり、奇数フィールドと偶数フィールドとの間で、例えば最低値間の光量でΔｔ１の差が生じて対称形にならない。この場合には、光応答波形の周波数は３０Ｈｚで、フリッカが発生し、焼き付きも発生する原因となる。尚、上記光量は前述したように、光センサ部１９（図１、図３参照）にて検出されている。
【００２４】
そこで、図３に示す対向電極電圧制御部２８により、上記対向電極１４の電位であるオフセット電圧ＶＣＥ１、ＶＣＥ２をそれぞれ図６に示すように奇数フィールドと偶数フィールドとの間で異なるように調整し、図７中の実線Ｙ１で示すように、奇数フィールドと偶数フィールドにおける光応答波形が同一の形状をとるように、すなわち対称となるように設定する。この場合、図８（Ａ）に示すように、液晶に実効的に加わる電圧の極性は、奇数フィールドと偶数フィールドにおいて足し合わされて最小、ここでは略ゼロになっている。従って、この状態では光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００２５】
上記図８（Ａ）に示す態様に代えて、図８（Ｂ）に示す第１変形例のように、奇数フィ−ルド内の奇数サブフィ−ルドの極性を全てプラス、偶数サブフィ−ルドの極性を全てマイナスとし、偶数フィ−ルド内の奇数サブフィ−ルドの極性を全てマイナス、偶数サブフィ−ルドの極性を全てプラスとするようにしてもよい。
従って、図８（Ｂ）に示す状態でも、光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００２６】
また、奇数フィールドと偶数フィールドにおいてその関係が周期的に繰り返す以外に、図８（Ｃ）に示す第２変形例のように全フィールドを順番に４つ毎のグループにブループ分けし、各グループにおいて、液晶に加わる電圧の極性が１フィールドで、ＳＦ（＋−＋−…）、２フィールドでＳＦ（−＋−＋…）、３フィールドでＳＦ（−＋−＋…）、４フィールドでＳＦ（＋−＋−…）のように変化させる。この場合にも同様に、液晶に実効的に加わる電圧の極性は奇数フィールドと偶数フィールドにおいて足し合わされ、略ゼロになっている。従って、図８（Ｃ）に示す状態でも、光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００２７】
更に、各フィールドにおいて液晶に印加する電圧の極性を図９に示すようにしてもよい。図９は各フィールドにおいて液晶に印加する電圧の極性の他の変形例を示す図である。
図９（Ａ）は第３変形例を示しており、ここでは１つのフィールドが１２個のサブフィールドで形成されている場合を示している。そして、サブフィールドは、その表示期間が互いに等しくなる対のサブフィールドを形成し、複数の対を組み合わせた状態となっている。例えばサブフィールドの配列に沿って２個ずつの対になっており、各対毎にその表示期間は０．１ｍｓｅｃ、０．２ｍｓｅｃ、０．４ｍｓｅｃ…１．０ｍｓｅｃという具合に少しずつ次第に増加している。ここで、各対のサブフィールドの内のいずれか一方のサブフィールドの電圧の極性をプラス（＋）とし、他方のサブフィールドの電圧の極性をマイナス（−）としている。図９（Ａ）に示す場合には、対のサブフィールドの内、順番が早い方のサブフィールド側の極性をプラスとし、遅い方のサブフィールド側の極性をマイナスとしており、結局、全サブフィールドにおいては、その極性は＋、−、＋、−…、＋、−となっている。この場合には、対になっている隣接サブフィールド同士の極性が打ち消すように作用し、液晶に実効的に加わる電圧の極性は１つのフィールド内において足し合わされ、ゼロに近づく。従って、図９（Ａ）に示す状態でも、光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００２８】
また図９（Ｂ）は第４変形例を示しており、ここでも図９（Ａ）に示すと同様に１つのサブフィールドが１２個のサブフィールドで形成されている場合を示しており、且つ２つの対となるサブフィールド同士の表示期間が等しくなるように設定されている。そして、ここでは、直前のフィールドにおいて当該画素電極に加わる電圧の極性を打ち消すように、次のフィールドにおいては印加する電圧の正極性と負極性の順序を制御するようになっている。例えば直前のフィールドである１フィールドの電圧の極性が＋、−が交互になるように設定されており、この時、サブフィールドＳＦ１〜ＳＦ１１までがオン（”１”で示す）であり、サブフィールドＳＦ１２がオフ（”０”で示す）であると仮定する。
【００２９】
上述のように、１フィールドにおいて、サブフィールドＳＦ１１がオン、サブフィールドＳＦ１２がオフの時、１フィールドにおける極性をこの表示パターン（階調パターン）より算出し、次の２フィールド目の極性を１フィールドとは異なるように変化させて、１フィールド目と２フィールド目の合計において、液晶に実効的に加わる電圧の極性をゼロにする。
この場合、１フィールド目の総合極性は以下の式のように算出する。
ＳＦ１の表示期間×（極性）＋ＳＦ２の表示期間×（極性）＋…＋ＳＦ１２の表示期間×（極性）
尚、この総合極性の算出では、オン表示されるサブフィールドのみが対象となり、オフ表示のサブフィールドは考慮されないのは勿論である。
【００３０】
次の２フィールド目において対象となるサブフィールドの極性を替えて、１フィールド目の総合極性を打ち消すようなパターンを発生させる。図９（Ｂ）においては、上述のように１フィールドがサブフィールドＳＦ１からサブフィールドＳＦ１１までがオンであり、サブフィールドＳＦ１２がオフの場合を示す。１フィールドにおいて総合極性の値は＋１．０となり、次の２フィールド目においてその総合極性を打ち消すために、サブフィールドＳＦ１１の極性を１フィールド目におけるプラスからマイナスに変化させ、２フィールド目の総合極性を−１．０とし、これにより、全フィールドを１フィールド目と２フィールド目よりなる２つずつの組にした場合、１フィールド目と２フィールド目における各総合極性の合計をゼロとする。この場合にも、結果として液晶に実効的に加わる電圧の極性は２フィ−ルドにおいてゼロに近づき、光応答波形の周波数は６０Ｈｚで、フリッカは認識されず、また焼き付きの発生を低減させることができる。
【００３１】
このような１フィールドと２フィールドの２つのフィールド間の調整は、上述したように前後する２つずつのフィールド毎に行って行く。そして、この２つのフィールド間の表示パターン（階調パターン）が異なって各フィールドの総合極性の合計をゼロにできない時には、上記合計が最小となるように、表示期間が同じとなっている隣接するサブフィールド同士のプラス、マイナスの極性を入れ替える制御を行う。
尚、以上の各例において、連続する複数のフィールドにおいて、全サブフィールドの表示期間と液晶に加わる電圧の極性の積がゼロとなるようにしてもよい。また画素駆動素子を、単結晶シリコンのスタッティクメモリーから形成するようにしてもよい。
【００３２】
【発明の効果】
以上説明したように、本発明の画像表示装置の駆動方法によれば、液晶に実効的に加わる電圧を略ゼロにすることができるので、フリッカの発生を抑制でき、且つ焼き付きの発生を低減することができる。
【図面の簡単な説明】
【図１】一般的な画像表示装置を含む画像表示システムを示す概略構成図である。
【図２】本発明方法を実施する画像表示装置の一例を示すブロック構成図である。
【図３】画素表示装置の１つの画素の画素駆動回路の回路構成図である。
【図４】液晶の駆動電圧と出射光強度との関係を示すグラフである。
【図５】画像表示装置の動作中の各信号のタイミングチャートを示す図である。
【図６】奇数フィールド及び偶数フィールドにおける各電圧の状態の一例を示す図である。
【図７】液晶表示装置から反射されて出力される光のフィールド毎の光応答波形を示す図である。
【図８】奇数フィールドと偶数フィールドにて液晶に加わる極性を示す図である。
【図９】各フィールドにおいて液晶に印加する電圧の極性の他の変形例を示す図である。
【符号の説明】
２…光学系、４…画像表示装置、６…偏光ビームスプリッタ、８…投射レンズ、１２…画素電極、１４…対向電極、１６…表示手段、１８…列信号電極駆動回路、１９…光センサ部、２０…行走査電極駆動手段、２１…一括パルス発生回路、２２…ＳＲＡＭ回路、２４…画素スイッチ部、２８…対向電極電圧制御部、ＬＣ…液晶。
Claims (2)
- 複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有する表示手段と、
前記表示手段からの光量を検出する光センサ部と、
前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、
前記表示手段の画素電極に対して行方向に走査する行走査電極駆動手段と、
を有する画像表示装置の駆動方法において、
前記複数の画素電極に供給する画像信号をフィールド単位にする際に、前記画像信号の各フィールドを複数の１フィールド期間より短期間であるサブフィールドに分割し、前記サブフィールドを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた１フィールドの画像表示をすると共に、
前記画像電極に加える電圧は、フィールド毎に基準電圧に対して相補的に逆極性の関係にあり、
前記センサ部からの出力より得られる光応答波形がフィールド毎に等しくなるように前記対向電極のオフセット電圧を制御するようにしたことを特徴とする画像表示装置の駆動方法。 - 複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有する表示手段と、
前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、
前記表示手段の画素電極に対して行方向に走査する行走査電極駆動手段と、
を有する画像表示装置の駆動方法において、
前記複数の画素電極に供給する画像信号をフィールド単位にする際に、前記画像信号の各フィールドを複数の１フィールド期間より短期間であるサブフィールドに分割し、前記サブフィールドを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた１フィールドの画像表示をすると共に、
１フィールドにおけるサブフィールドをその表示期間が互いに等しい対のサブフィールドを複数対組み合わせた状態となるように形成し、前記対のサブフィールドに対して画素電極に加わる電圧の極性を正極性と負極性との対となるように設定すると共に、直前のフィールドにおいて当該画素電極に加わる電圧の極性を打ち消すように前記電圧の正極性と負極性の順序を制御するようにしたことを特徴とする画像表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003192119A JP2005025048A (ja) | 2003-07-04 | 2003-07-04 | 画像表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003192119A JP2005025048A (ja) | 2003-07-04 | 2003-07-04 | 画像表示装置の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005025048A true JP2005025048A (ja) | 2005-01-27 |
Family
ID=34189510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003192119A Pending JP2005025048A (ja) | 2003-07-04 | 2003-07-04 | 画像表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005025048A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010217252A (ja) * | 2009-03-13 | 2010-09-30 | Seiko Epson Corp | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
| JP2011039458A (ja) * | 2009-08-18 | 2011-02-24 | Victor Co Of Japan Ltd | 液晶表示装置及びその共通電極電圧設定方法 |
| JP2011107244A (ja) * | 2009-11-13 | 2011-06-02 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置、並びに、電子機器 |
| US8120562B2 (en) | 2006-12-05 | 2012-02-21 | Sony Corporation | Liquid crystal device, active matrix substrate, and electronic apparatus |
| US8159484B2 (en) | 2007-03-26 | 2012-04-17 | Seiko Epson Corporation | Liquid crystal device, pixel circuit, active matrix substrate, and electronic apparatus |
| WO2013080770A1 (ja) * | 2011-11-30 | 2013-06-06 | 株式会社Ｊｖｃケンウッド | 液晶表示装置及びその駆動方法 |
| JP2014059441A (ja) * | 2012-09-18 | 2014-04-03 | Jvc Kenwood Corp | 液晶表示装置 |
| JP2014215497A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| JP2015145919A (ja) * | 2014-01-31 | 2015-08-13 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
-
2003
- 2003-07-04 JP JP2003192119A patent/JP2005025048A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8120562B2 (en) | 2006-12-05 | 2012-02-21 | Sony Corporation | Liquid crystal device, active matrix substrate, and electronic apparatus |
| US8159484B2 (en) | 2007-03-26 | 2012-04-17 | Seiko Epson Corporation | Liquid crystal device, pixel circuit, active matrix substrate, and electronic apparatus |
| JP2010217252A (ja) * | 2009-03-13 | 2010-09-30 | Seiko Epson Corp | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
| JP2011039458A (ja) * | 2009-08-18 | 2011-02-24 | Victor Co Of Japan Ltd | 液晶表示装置及びその共通電極電圧設定方法 |
| JP2011107244A (ja) * | 2009-11-13 | 2011-06-02 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置、並びに、電子機器 |
| US8659528B2 (en) | 2009-11-13 | 2014-02-25 | Seiko Epson Corporation | Electro-optical device driven by polarity reversal during each sub-field and electronic apparatus having the same |
| WO2013080770A1 (ja) * | 2011-11-30 | 2013-06-06 | 株式会社Ｊｖｃケンウッド | 液晶表示装置及びその駆動方法 |
| JP2013137506A (ja) * | 2011-11-30 | 2013-07-11 | Jvc Kenwood Corp | 液晶表示装置及びその駆動方法 |
| US9214123B2 (en) | 2011-11-30 | 2015-12-15 | JVC Kenwood Corporation | Liquid crystal display device and method for driving the same |
| JP2014059441A (ja) * | 2012-09-18 | 2014-04-03 | Jvc Kenwood Corp | 液晶表示装置 |
| JP2014215497A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| JP2015145919A (ja) * | 2014-01-31 | 2015-08-13 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6924824B2 (en) | Active matrix display device and method of driving the same | |
| JP3901048B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR101245944B1 (ko) | 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법 | |
| JP2705711B2 (ja) | 液晶表示装置で漏話を除去する方法及び液晶表示装置 | |
| KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
| JPS59113420A (ja) | マトリクス表示装置の駆動方法 | |
| JP5955098B2 (ja) | 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法 | |
| US8339389B2 (en) | Electro-optical device, driving method thereof, and electronic apparatus with adjustable ratio between positive and negative field using black display voltage | |
| JPS62218943A (ja) | 液晶表示装置 | |
| KR20060080840A (ko) | 그레이 레벨의 휘도를 보상하기 위한 장치 및 방법 | |
| KR20090003122A (ko) | 전기 광학 장치, 그 구동 방법 및 전자 기기 | |
| JP4219991B2 (ja) | アクティブマトリックス液晶表示装置 | |
| KR100389027B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JP2005025048A (ja) | 画像表示装置の駆動方法 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| KR100880942B1 (ko) | 액정표시장치의 구동방법 및 구동장치 | |
| KR20110076086A (ko) | 실리콘 액정 디스플레이 | |
| JP2008122840A (ja) | 画像表示装置の駆動方法 | |
| JPH06301011A (ja) | マトリクス表示装置およびその駆動方法 | |
| JPH02184816A (ja) | アクティブマトリックス形液晶表示装置 | |
| JP3532703B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP2013064823A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| KR0182047B1 (ko) | 프로그래머블 계조전압 발생장치 | |
| JP2016170443A (ja) | 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法 |