JP3701924B2 - Ｅｌアレイ基板の検査方法及びその検査装置 - Google Patents

Description

【発明の属する技術分野】
本発明は、ＥＬ（エレクトロルミネッセンス）アレイ基板の検査方法及びその検査装置に関し、さらに詳しくは、ＥＬ素子の一方の電極に接続されるドレインを有するドライブトランジスタと、ドライブトランジスタのゲートに接続される保持キャパシタと、ＥＬ素子の一方の電極とドライブトランジスタのゲートとの間に形成される寄生キャパシタと、ドライブトランジスタのゲートに接続されるドレインを有するスイッチングトランジスタとを備えるＥＬアレイ基板の検査方法及びその装置に関する。
【０００１】
【従来の技術】
図２０は、有機ＥＬパネルの１画素の構成を示す回路図である。この有機ＥＬパネルは、電圧書込方式と呼ばれ、有機ＥＬ素子１と、ドライブトランジスタ２と、保持キャパシタ３と、スイッチングトランジスタ４と、ゲート線５と、データ線６とを備える。
【０００２】
スイッチングトランジスタ４がオンになると、データ線６から電荷が流入し、保持キャパシタ３が充電される。スイッチングトランジスタ４がオフになると、保持キャパシタ３への電圧の書き込みが終了し、保持キャパシタ３はその書き込まれた電圧を保持する。電圧書込終了時におけるドライブトランジスタ２のゲート電位は、保持キャパシタ３に充電された電荷量によって決まる。有機ＥＬ素子１に流れる電流はこのゲート電位に応じて制御され、これにより有機ＥＬ素子１の発光輝度が制御される。
【０００３】
このような有機ＥＬパネルの製造工程では、ドライブトランジスタ２及びスイッチングトランジスタ４のオン及びオフ不良や保持キャパシタ３のオープン及びショート不良が検査されている。
【０００４】
【発明が解決しようとする課題】
しかし、この検査は、有機ＥＬパネルを組み立てた後、有機ＥＬ素子１の点灯検査工程で行われている。したがって、有機ＥＬパネルを組み立てる前、有機ＥＬ素子１がまだ形成されていない有機ＥＬアレイ基板上に不良が発生している場合であっても、その不良が検出されるのは有機ＥＬパネルの組み立て後になる。検出される不良には、組み立て前の基板上では修正可能だが、組み立て後のパネル上では修正不可能なものがある。その結果、組み立て費用が無駄になるという問題がある。
【０００５】
本発明の目的は、ＥＬアレイ基板上の不良をＥＬパネルの組み立て前に検出することが可能なＥＬアレイ基板の検査方法及びその装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明によるＥＬアレイ基板の検査方法は、所定電位をスイッチングトランジスタのドレインに与え、かつスイッチングトランジスタを所定の書込時間オンにする書込ステップと、スイッチングトランジスタをオフにしてから所定時間経過後にスイッチングトランジスタを再びオンにし、かつスイッチングトランジスタのドレインを電荷量測定器に接続する読出ステップと、電荷量測定器の出力に基づいてＥＬアレイ基板上の不良を検出する検出ステップとを含む。
【０００７】
本発明によるＥＬアレイ基板の検査装置は、書込手段と、読出手段と、検出手段とを備える。書込手段は、所定電位をスイッチングトランジスタのドレインに与え、かつスイッチングトランジスタを所定の書込時間オンにする。読出手段は、スイッチングトランジスタをオフにしてから所定時間経過後にスイッチングトランジスタを再びオンにし、かつスイッチングトランジスタのドレインを電荷量測定器に接続する。検出手段は、電荷量測定器の出力に基づいてＥＬアレイ基板上の不良を検出する。ここで、電荷量測定器としては積分器や微分器等が用いられる。
【０００８】
スイッチングトランジスタを所定の書込時間オンにすると、ＥＬアレイ基板の保持キャパシタ及び寄生キャパシタが充電される。スイッチングトランジスタをオフにしてから所定時間経過後にスイッチングトランジスタを再びオンにし、かつスイッチングトランジスタのドレインを電荷量測定器に接続すると、保持キャパシタ及び寄生キャパシタが放電され、電荷量測定器により放電された電荷量が検出される。
【０００９】
したがって、この電荷量測定器から出力される電荷量に基づいて、ＥＬアレイ基板上の不良をＥＬパネルの組み立て前に検出することができる。組み立て後のＥＬパネル上では修正不可能な不良であっても、ＥＬアレイ基板上であるから修正することができる。そのため、生産効率を向上させることができ、組み立て費用が無駄になるのを防止することができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳しく説明する。図中同一又は相当部分には同一符号を付してその説明を援用する。
【００１１】
［第１の実施の形態］
１．１．構成
図１は、有機ＥＬパネルを組み立てる前の有機ＥＬアレイ基板の１画素及びこれを検査するための検査装置の構成を示す回路図である。この有機ＥＬアレイ基板は、ドライブトランジスタ２と、保持キャパシタ３と、スイッチングトランジスタ４と、ゲート線５と、データ線６とを備える。
【００１２】
簡略化のため、図１には１画素分しか示されていないが、実際の有機ＥＬアレイ基板には画素が行列に配列されている。各行の画素のスイッチングトランジスタのゲートは対応するゲート線に共通に接続され、各行の画素のスイッチングトランジスタのドレインは対応するデータ線に共通に接続される。選択されたゲート線及びデータ線を駆動することにより、任意の画素を動作させることができる。
【００１３】
ドライブトランジスタ２はＮチャネル薄膜トランジスタ（ＴＦＴ）からなり、そのソースは共通線７に接続される。保持キャパシタ３は、ドライブトランジスタ２のゲートと共通線７との間に接続される。スイッチングトランジスタ４もまたＮチャネル薄膜トランジスタ（ＴＦＴ）からなり、そのソースはドライブトランジスタ２のゲートに接続され、そのゲートはゲート線５に接続され、そのドレインはデータ線６に接続される。
【００１４】
図１に示した有機ＥＬアレイ基板上には、図２０に示した有機ＥＬ素子１及びそのカソードは形成されていない。ただし、そのアノードとなるＩＴＯ(indium tin oxide)膜（図示せず）は形成されている。ドライブトランジスタ２のドレインはこのＩＴＯ膜に接続されるが、オープン状態にある。ＩＴＯ膜はドライブトランジスタ２のゲートと構造上重なっているため、これらの間に寄生キャパシタ８が形成されている。
【００１５】
この有機ＥＬアレイ基板を検査するため、検査装置９が接続される。検査装置９は、積分器１０と、スイッチング素子１６と、制御回路１７と、書込回路１８と、検出部１９とを備える。
【００１６】
積分器１０は、差動増幅器１２と、積分容量１４とを備える。有機ＥＬアレイ基板のデータ線６は、スイッチング素子１６を介して差動増幅器１２の反転入力端子に接続される。制御回路１７は、後述の方法でゲート線５の電位ＧＡＴＥを制御する。書込回路１８は、後述の方法でデータ線６に所定の電位を与える。検出部１９は、後述の方法で積分器１０の出力に基づいてＥＬアレイ基板上の不良を検出する。
【００１７】
実際の検査では、各データ線６に積分器１０が接続され、全ゲート線５に制御回路１７が接続され、全データ線６に書込回路１８が接続される。
【００１８】
１．２．検査方法
次に、有機ＥＬアレイ基板の検査方法を説明する。この検査方法は、保持キャパシタ３及び寄生キャパシタ８に電荷を書き込むモードと、書き込んだ電荷を読み出すモードと、読み出した電荷に基づいて不良を検出するモードとからなる。
【００１９】
１．２．１．書込モード
図２は、書込モードにおける動作を示すタイミング図である。まず書込回路１８がデータ線６の電位ＤＡＴＡを接地電位ＧＮＤから駆動電位ＶＤ（＋１５Ｖ程度）に立ち上げ、続いて制御回路１７が時刻ｔ１でゲート線５の電位ＧＡＴＥを低電位ＶＧＬ（−５Ｖ程度）から高電位ＶＧＨ（＋２０Ｖ程度）に立ち上げる。これにより、スイッチングトランジスタ４がオンになり、電位ＶＡが駆動電位ＶＤに向かって上昇し始める。これに伴い、図３に示すように、保持キャパシタ３の電荷量Ｑ１も上昇する。
【００２０】
このとき、ドライブトランジスタ２はオフであるから、ドライブトランジスタ２のドレインはフローティング状態にある。そのため、電位ＶＢは図２に示すように、電位ＶＡの上昇に伴い、寄生キャパシタ８のカップリングにより上昇する。しかし、寄生キャパシタ８は充電されないので、図３に示すように、寄生キャパシタ８の電荷量Ｑ２は上昇しない。
【００２１】
時刻ｔ２で電位ＶＡがドライブトランジスタ２のしきい値を超えると、ドライブトランジスタ２がオンになり、電位ＶＢが共通電位Ｖｃｏｍ（ＧＮＤ）に向かって下降する。これに伴い、寄生キャパシタ８の電荷量Ｑ２は上昇する。ただし、ドライブトランジスタ２のオン抵抗は比較的高いため、電荷量Ｑ２は電荷量Ｑ１よりも緩やかに上昇する。
【００２２】
続いて、保持キャパシタ３及び寄生キャパシタ８が飽和する前に、制御回路１７がゲート線５の電位ＧＡＴＥを低電位ＶＧＬに戻す。これにより、スイッチングトランジスタ４がオフになる。引き続き、書込回路１８がデータ線６の電位ＤＡＴＡを接地電位ＧＮＤに戻す。以下、ゲート線５の電位ＧＡＴＥを高電位ＶＧＨにしてスイッチングトランジスタ４をオンにする時間を「書込時間」という。
【００２３】
上述した書込により、保持キャパシタ３及び寄生キャパシタ８に充電される電荷量Ｑｗ１及びＱｗ２は、それぞれ次式（１）及び（２）で表される。
【００２４】
Ｑｗ１＝Ｃ１（Ｖｗａ−Ｖｗｃ）…（１）
Ｑｗ２＝Ｃ２（Ｖｗａ−Ｖｗｂ）…（２）
式（１）及び（２）中、Ｃ１は保持キャパシタ３の容量、Ｃ２は寄生キャパシタ８の容量、Ｖｗａは書込終了時の電位ＶＡ（＝ＶＤ）、Ｖｗｂは書込終了時の電位ＶＢ、Ｖｗｃは書込終了時の電位ＶＣ（＝Ｖｃｏｍ）である。
【００２５】
１．２．２．読出モード
次に、電荷の書込を終えた有機ＥＬアレイ基板を所定時間放置した後、電荷の読出を行う。電荷の読出を行う場合、図１に示したスイッチング素子１６をオンにし、データ線６を差動増幅器１２の反転入力端子に接続する。
【００２６】
図４は、読出モードにおける動作を示すタイミング図である。データ線６を差動増幅器１２の反転入力端子に接続した後、制御回路１７がゲート線５の電位ＧＡＴＥを再び高電位ＶＧＨに立ち上げる。これにより、スイッチングトランジスタ４がオンになる。差動増幅器１２の反転入力端子は仮想接地されているから、電位ＶＡが接地電位ＧＮＤに向かって下降し始める。これに伴い、図５に示すように、保持キャパシタ３の電荷量Ｑ１及び寄生キャパシタ８の電荷量Ｑ２も下降し始める。
【００２７】
時刻ｔ３で電位ＶＡがドライブトランジスタ２のしきい値を下回ると、ドライブトランジスタ２がオフになり、ドライブトランジスタ２のドレインがフローティング状態になるため、寄生キャパシタ８の電荷は全て放電されずに一部残る。そのため、図５に示すように寄生キャパシタ８の電荷量Ｑ２は時刻ｔ３を超えると一定になる。一方、図４に示すように、時刻ｔ３経過後も電位ＶＡは下降し続けるので、電位ＶＢは寄生キャパシタ８のカップリングにより接地電位ＧＮＤよりも下降する。
【００２８】
上述した読出により、保持キャパシタ３及び寄生キャパシタ８に残る電荷量Ｑｒ１及びＱｒ２は、それぞれ次式（３）及び（４）で表される。
【００２９】
Ｑｒ１＝Ｃ１（Ｖｒａ−Ｖｒｃ）…（３）
Ｑｒ２＝Ｃ２（Ｖｒａ−Ｖｒｂ）…（４）
式（３）及び（４）中、Ｖｒａは読出終了時の電位ＶＡ（＝ＧＮＤ）、Ｖｒｂは読出終了時の電位ＶＢ、Ｖｒｃは読出終了時の電位ＶＣ（＝ＧＮＤ）である。
【００３０】
１．２．３．検出モード
有機ＥＬアレイ基板では以下の不良１〜１５が発生する可能性がある。図６は、これらの不良箇所を示す。図７は、これらの不良が発生した場合の電位ＶＡ、ＶＢ及びＶＣの変化を示すタイミング図である。図８及び図９は、不良が発生した場合の書込モードにおける寄生キャパシタ８の電荷量Ｑ２の変化を示す。以下、各不良の特性を説明する。
【００３１】
不良１：スイッチングトランジスタ４のゲート−ソース間ショート
スイッチングトランジスタ４のゲート−ソース間がショートしている場合、ゲート線５の電位ＧＡＴＥが直接データ線６に与えられるため、積分器１０は電荷量を検出することができない。したがって、この不良は、画素欠陥検査前の線欠陥検査でゲート−ソース間のクロスショートとして検出する。
【００３２】
不良２：スイッチングトランジスタ４のゲート−ドレイン間ショート
スイッチングトランジスタ４のゲート−ドレイン間がショートしている場合、スイッチングトランジスタ４がオンになったとき、上記不良１と同様にゲート線５の電位ＧＡＴＥが直接データ線６に与えられるため、積分器１０は電荷量を検出することができない。したがって、この不良も上記と同様に検出する。
【００３３】
不良３：スイッチングトランジスタ４のドレイン−ソース間ショート
スイッチングトランジスタ４のドレイン−ソース間がショートしている場合、電位ＶＡはデータ線６の電位ＤＡＴＡと同じになる。したがって、保持キャパシタ３及び寄生キャパシタ８は充電されても、常にデータ線６の電位ＤＡＴＡが接地電位ＧＮＤに戻ると放電されてしまう。そのため、積分器１０は電荷量を検出することができない。
【００３４】
不良４：ドライブトランジスタ２のゲート−ソース間ショート
ドライブトランジスタ２のゲート−ソース間がショートしている場合、電位ＶＡが電位ＶＣと常に同じになるため、保持キャパシタ３は充電されない。
【００３５】
不良５：ドライブトランジスタ２のゲート−ドレイン間ショート
ドライブトランジスタ２のゲート−ドレイン間がショートしている場合、電位ＶＡが電位ＶＢと常に同じになるため、寄生キャパシタ８は充電されない（図９参照）。
【００３６】
不良６：ドライブトランジスタ２のドレイン−ソース間ショート
ドライブトランジスタ２のドレイン−ソース間がショートしている場合、電位ＶＢが電位ＶＣと常に同じになるため、寄生キャパシタ８も保持キャパシタ３と同じ速度で充電される（図８参照）。
【００３７】
不良７：ドライブトランジスタ２のゲートオープン
図６中の不良７１で断線が生じている場合、保持キャパシタ３及び寄生キャパシタ８のいずれも充電されない（図９参照）。図６中の不良７２で断線が生じている場合、保持キャパシタ３が充電されない。図６中の不良７３で断線が生じている場合、寄生キャパシタ８が充電されない（図９参照）。図６中の不良７４で断線が生じている場合、ドライブトランジスタ２が動作せず、寄生キャパシタ８が充電されない（図９参照）。
【００３８】
不良８：共通線のオープン
共通線が断線している場合、電位ＶＢ及びＶＣともにフローティング状態になり、電位ＶＡと同様に変化するため、保持キャパシタ３及び寄生キャパシタ８ともに充電されない（図９参照）。
【００３９】
不良９：ドライブトランジスタ２のドレインオープン
ドライブトランジスタ２のドレインに断線が生じている場合（ドライブトランジスタ２がない場合も同じ）、電位ＶＢがフローティング状態になり、電位ＶＡと同様に変化するため、寄生キャパシタ８が充電されない（図９参照）。
【００４０】
不良１０：スイッチングトランジスタ４のゲートオープン
スイッチングトランジスタ４のゲートに断線が生じている場合（スイッチングトランジスタ４がない場合も同じ）、積分器１０は電荷量を検出することができない。
【００４１】
不良１１：スイッチングトランジスタ４のソースオープン
スイッチングトランジスタ４のソースに断線が生じている場合は上記不良１０の場合と同じである。
【００４２】
不良１２：スイッチングトランジスタ４のオフ不良
スイッチングトランジスタ４が完全にオフにならない場合、データ線６の電位ＤＡＴＡが接地電位ＧＮＤに戻ると、保持キャパシタ３及び寄生キャパシタ８は放電され、電位ＶＡが徐々に低下する。
【００４３】
不良１３：スイッチングトランジスタ４のオン不良
スイッチングトランジスタ４が完全にオンにならない場合、保持キャパシタ３及び寄生キャパシタ８は十分に充電されない。そのため、電位ＶＡの立ち上がりが遅くなる。
【００４４】
不良１４：ドライブトランジスタ２のオフ不良
ドライブトランジスタ２が完全にオフにならない場合、保持キャパシタ３が充電され始めるのと同時に寄生キャパシタ８も充電され始めるので、寄生キャパシタ８は正常な場合よりも早く充電される（図８参照）。
【００４５】
不良１５：ドライブトランジスタ２のオン不良
ドライブトランジスタ２が完全にオンにならない場合、保持キャパシタ３の充電開始から寄生キャパシタ８の充電開始までの遅延時間が長くなる。そのため、電位ＶＢが電位ＶＣと同じになるのが遅くなる（図９参照）。
【００４６】
従来の検査方法では、有機ＥＬ素子が形成されていない有機ＥＬアレイ基板上で、上述した不良のうち、ドライブトランジスタ２にかかわる不良を検出することはできなかった。しかし、本発明による検査方法では、保持キャパシタ３及び寄生キャパシタ８に電荷を書き込み、積分器１０によりその書き込んだ電荷を検出することにより、ドライブトランジスタ２にかかわる不良も検出することができる。
【００４７】
積分器１０は、保持キャパシタ３及び寄生キャパシタ８から読み出された総電荷量（図５中の斜線の部分）を検出する。積分器１０により検出される電荷量Ｑは次式（５）で表される。
【００４８】
Ｑ＝（Ｑｗ１＋Ｑｗ２）−（Ｑｒ１＋Ｑｒ２）
＝Ｃ１（Ｖｗａ−Ｖｗｃ）＋Ｃ２（Ｖｗａ−Ｖｗｂ）−Ｃ１（Ｖｒａ−Ｖｒｃ）−Ｃ２（Ｖｒａ−Ｖｒｂ）…（５）
Ｖｗｃ＝Ｖｒｃ、Ｖｒａ＝０を式（５）に代入すると、次式（６）が得られる。
【００４９】
Ｑ＝Ｃ１（Ｖｗａ）＋Ｃ２（Ｖｗａ−Ｖｗｂ＋Ｖｒｂ）…（６）
式（６）により、検出される電荷量Ｑは、駆動電位ＶＤ（＝Ｖｗａ）と電位ＶＢ（＝Ｖｗｂ又はＶｒｂ）とにより決定されることがわかる。
【００５０】
ただし、上記不良３及び４の場合、Ｖｒａ＝０は成り立つが、Ｖｗｃ＝Ｖｒｃは成り立たないので、式（５）をそのまま用いる。
【００５１】
ドライブトランジスタ２にかかわる不良４，５，７〜９は、積分器１０により検出される電荷量Ｑが通常よりも少なくなることから、これらの不良を検出部１９が検出する。
【００５２】
ドライブトランジスタ２にかかわる不良６，１４は、書込モードにおける書込時間を保持キャパシタ３及び寄生キャパシタ８を完全に充電するのに必要な時間よりも短くすると、積分器１０により検出される電荷量Ｑが通常よりも多くなることから、これらの不良を検出部１９が検出する。
【００５３】
ドライブトランジスタ２にかかわる不良１５は、書込モードにおける書込時間を保持キャパシタ３及び寄生キャパシタ８を完全に充電するのに必要な時間よりも短くすると、積分器１０により検出される電荷量Ｑが通常よりも少なくなることから、この不良を検出部１９が検出する。
【００５４】
１．２．４．有機ＥＬパネル全体の検査方法
以上、各画素の検査方法について説明したが、この方法は有機ＥＬパネル全体の検査の中で用いられる。図１０は、有機ＥＬパネル全体の検査方法を示すフローチャートである。
【００５５】
まず、ゲート線５、データ線６、共通線７等の線間ショート不良を検査する（Ｓ１）。具体的には、検査しようとする線と他の線とに互いに異なる電位を与える。それらの線間がショートしていると、電流が流れる。この電流を測定すれば、線間ショート不良を検査することができる。
【００５６】
続いて、全ての画素について上述した方法で電荷量を検出する（Ｓ２）。検出した電荷量をＡ／Ｄ変換器でデジタルに変換し、各画素の電荷量をＰＣ（パーソナルコンピュータ）に取り込む。
【００５７】
続いて、ゲート線５及びデータ線６のオープン不良を検査する（Ｓ３）。具体的には、各線の端（接続パッドから離れた側）から数個の画素について上述した方法で電荷量を検出する。検出した電荷量が所定のしきい値以下の場合はその線をオープン不良と判定する。
【００５８】
続いて、発見した線欠陥を可能なら修正するなどの処理を行う（Ｓ４）。
【００５９】
続いて、各画素ごとの不良を検査する（Ｓ５）。ただし、何らかの線欠陥を発見した線については各画素ごとの不良を検査しない。各画素ごとの不良を検査するために、まず検出した電荷量の平均を算出する。図１１は、全ての画素について検出した電荷量をゲート線に対してプロットしたグラフである。横軸は複数の区画に分割されている。全てのゲート線は、これら複数の区画に対応する複数のグループに分割される。各グループは複数のゲート線を含む。ここでは各区間ごとに、各グループに含まれる複数のゲート線と交差する同じデータ線上の画素について検出した電荷量の平均を算出する。各データ線は１つの積分器に接続されるから、同じデータ線上の全て画素は同じ積分器により電荷量が検出される。各区間ごとに平均を算出した後、その平均を中心とする所定範囲内に各画素の電荷量があるか否かでその画素が不良か否かを判定する。
【００６０】
最後に、ゲート線の制御タイミングやデータ線の入力電位等の条件を変えて各画素の電荷量を測定し、各種不良モードを解析する（Ｓ６）。
【００６１】
［第２の実施の形態］
上述した第１の実施の形態では、図２に示した時刻ｔ１まで電位ＶＡ及びＶＢは不確定である。このような状態で保持キャパシタ３及び寄生キャパシタ８を充電すると、その充電特性に画素間で差が生じる可能性があり、積分器１０が電荷量を安定して検出することができない可能性がある。また、時刻ｔ１から時刻ｔ２までの時間が短いため、ドライブトランジスタ２のオフ不良（上記の不良１４）の検出が不十分になる可能性がある。
【００６２】
以下に述べる第２の実施の形態の目的は、保持キャパシタ３及び寄生キャパシタ８の電荷量を安定して検出し、特に、ドライブトランジスタ２のオフ不良を確実に検出することが可能な検査方法を提供することである。
【００６３】
２．１．プリチャージモード
第２の実施の形態による検査方法は、書込動作の前に、図１２に示したプリチャージ動作を行う。図１に示した制御回路１７は共通線７にも接続され、後述の方法で共通線７の電位Ｖｃｏｍも制御する。制御回路１７は、共通電位Ｖｃｏｍを−１０Ｖ程度にした後、＋５Ｖ程度にする。制御回路１７はまた、ゲート線５の電位ＧＡＴＥを、共通電位Ｖｃｏｍを−１０Ｖ程度にしている間に２回低電位ＶＧＬから高電位ＶＧＨにし、共通電位Ｖｃｏｍを＋５Ｖ程度にしている間に１回低電位ＶＧＬから高電位ＶＧＨにする。書込回路１８は、データ線６の電位ＤＡＴＡを、共通電位Ｖｃｏｍが−１０Ｖ程度にされている間にゲート線５の電位ＧＡＴＥが最初に高電位ＶＧＨにされるとき、＋１５Ｖ程度にし、ゲート線５の電位ＧＡＴＥが２回目に高電位ＶＧＨにされるとき、−１０Ｖ程度にする。
【００６４】
時刻ｔ４ではスイッチングトランジスタ４がオンになり、不確定な電位ＶＡがデータ線６の電位ＶＤ（＋１５Ｖ程度）に等しくなる。そのため、ドライブトランジスタ２がオンになり、不確定な電位ＶＢが共通電位Ｖｃｏｍ（−１０Ｖ程度）、つまり電位ＶＣに等しくなる。
【００６５】
続いて時刻ｔ５でスイッチングトランジスタ４がオンになると、電位ＶＡはデータ線６の電位ＶＤ（−１０Ｖ程度）に向かって下降し始める。時刻ｔ６で電位ＶＡがドライブトランジスタ２のしきい値を下回ると、ドライブトランジスタ２がオフになり、電位ＶＢがフローティング状態になる。時刻ｔ６経過後も電位ＶＡは下降し続けるので、寄生キャパシタ８のカップリングにより電位ＶＢはＶｃｏｍ（−１０Ｖ程度）よりもわずかに下降する。その結果、時刻ｔ７では電位ＶＢは負電位（＜−１０Ｖ）になる。
【００６６】
続いて時刻ｔ８でスイッチングトランジスタ４がオンになると、電位ＶＡはデータ線６の電位ＧＮＤに向かって上昇し始める。電位ＶＢは寄生キャパシタ８のカップリングによりわずかに上昇する。その結果、時刻ｔ９では電位ＶＡは接地電位ＧＮＤになり、電位ＶＢは負電位（−５Ｖ程度）になり、電位ＶＣはＶｃｏｍ（＋５Ｖ程度）になる。
【００６７】
以上のように、電位ＶＡ及びＶＢが書込前に確定されるため、積分器１０は保持キャパシタ３及び寄生キャパシタ８に書き込まれた電荷を読出し、その電荷量を安定して検出することができる。また、電位ＶＢと電位ＶＣとの間に差が生じ、この電位差はドライブトランジスタ２にオフ不良がある場合は時間の経過に伴って小さくなる。したがって、これを検出部１９が検出すれば、ドライブトランジスタ２のオフ不良を確実に検査することができる。
【００６８】
上記プリチャージ動作は、画素ごとに電荷量を順次測定する前に、全ての画素に対して行う。この場合、測定順序により画素間で検査条件に差が生じるが、最初の画素を検査する前に十分な時間をおけば問題はない。
【００６９】
２．２．書込モード
保持キャパシタ３及び寄生キャパシタ８に電荷を書き込むときには、上記第１の実施の形態と同様にデータ線６の電位ＤＡＴＡ及びゲート線５の電位ＧＡＴＥを変化させる。しかし、この第２の実施の形態では電荷を書き込む前に電位ＶＡ及びＶＢが確定しているので、電位ＶＡ及びＶＢは上記第１の実施の形態と異なり図１３に示すように変化する。
【００７０】
時刻ｔ１０でスイッチングトランジスタ４がオンになると、電位ＶＡは接地電位ＧＮＤからデータ線６の電位ＶＤに向かって上昇し始める。これに伴い、電位ＶＢは寄生キャパシタ８のカップリングにより負電位（−５Ｖ程度）から緩やかに上昇する。時刻ｔ１１で電位ＶＡと電位ＶＢとの差がドライブトランジスタ２のしきい値を超えると、ドライブトランジスタ２がオンになり、電位ＶＢは共通電位Ｖｃｏｍに向かって速やかに上昇する。電位ＶＡが共通電位Ｖｃｏｍに達するまでに制御回路１７がゲート線５の電位ＧＡＴＥを低電位ＶＧＬに戻し、スイッチングトランジスタ４をオフにする。
【００７１】
保持キャパシタ３の電荷量Ｑ１、寄生キャパシタ８の電荷量Ｑ２、及びそれらの総電荷量Ｑ１＋Ｑ２は、図１４に示したように変化する。上記第１の実施の形態と異なり、時刻ｔ１１前に寄生キャパシタ８はある程度充電されている。
【００７２】
２．３．読出モード
保持キャパシタ３及び寄生キャパシタ８から電荷を読み出すときには、図１５に示すように、上記第１の実施の形態と同様に制御回路１７がゲート線５の電位ＧＡＴＥを変化させる。これにより、電位ＶＡ、ＶＢ及びＶＣは上記第１の実施の形態と同様に変化する。したがって、保持キャパシタ３の電荷量Ｑ１、寄生キャパシタの電荷量Ｑ２、及びそれらの総電荷量Ｑ１＋Ｑ２は、図１６に示したように変化する。
【００７３】
２．４．検出モード
図１７は、書込及び読出モードにおける電位ＶＢの変化を各不良ごとに示すタイミング図である。ただし、図中の太線は電位ＶＡの変化を示す。
【００７４】
積分器１０により検出される電荷量Ｑは次式（７）で表される。
【００７５】
Ｑ＝Ｃ１（Ｖｗａ）＋Ｃ２（Ｖｗａ−Ｖｗｂ）−Ｃ２（Ｖｒａ−Ｖｒｂ）…（７）
ドライブトランジスタ２のオープン不良の場合、（Ｖｗａ−Ｖｗｂ）＝（Ｖｒａ−Ｖｒｂ）となり、寄生キャパシタ８の電荷量は検出されない。したがって、検出される電荷量Ｑは正常な場合よりも少なくなる。
【００７６】
ドライブトランジスタ２のショート不良の場合、Ｖｗｂ＝Ｖｒｂとなる。Ｖｒａ＝０であるから、この場合、Ｃ２（Ｖｗａ）が電荷量Ｑとして検出され、保持キャパシタ３の電荷量は検出されない。したがって、検出される電荷量Ｑは正常な場合よりも少なくなる。
【００７７】
ドライブトランジスタ２のオフ不良の場合及びオン不良の場合、Ｖｗｂが正常な場合よりも高くなるため、検出される電荷量Ｑは正常な場合よりも少なくなる。
【００７８】
ドライブトランジスタ２にオフ不良がある場合、書込モードにおいて寄生キャパシタ８の電荷量Ｑ２は図１８に示したように変化する。この場合、ドライブトランジスタ２は完全にオフにならないので、電位ＶＢは図１９に示したように負電位（−５Ｖ程度）を維持できず、共通電位Ｖｃｏｍ（＋５Ｖ程度）に引き上げられる。そのため、ドライブトランジスタ２がオンになる時期が正常な場合よりも遅くなる。したがって、電位ＶＢは電位ＶＡに伴って上昇し、電位ＶＣに対する電位ＶＡがドライブトランジスタ２のしきい値を超えたとき、ドライブトランジスタ２がオンになり、電位ＶＢは電位ＶＣに向かって下降する。
【００７９】
ドライブトランジスタ２のドレインと隣接素子のデータ線とのショート不良の場合、及びドライブトランジスタ２のドレインと隣接素子のゲート線とのショート不良の場合、Ｖｗｂ＝Ｖｒｂとなる。Ｖｒａ＝０であるから、この場合、Ｃ２（Ｖｗａ）が電荷量Ｑとして検出され、保持キャパシタ３の電荷量は検出されない。したがって、検出される電荷量Ｑは正常な場合よりも少なくなる。
【００８０】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態による検査方法において検査対象となるＥＬアレイ基板の１画素およびそれを検査するための検査装置の構成を示す回路図である。
【図２】本発明の第１の実施の形態による検査方法の書込モードにおける動作を示すタイミング図である。
【図３】図２に示した書込モードにおける図１中の保持キャパシタ及び寄生キャパシタの電荷量の変化を示す図である。
【図４】本発明の第１の実施の形態による検査方法の読出モードにおける動作を示すタイミング図である。
【図５】図４に示した読出モードにおける図１中の保持キャパシタ及び寄生キャパシタの電荷量の変化を示す図である。
【図６】図１に示した有機ＥＬアレイ基板上の不良箇所を示す図である。
【図７】図１に示した有機ＥＬアレイ基板上に不良がある場合に、図２及び図４に示した読出及び書込モードにおける動作を正常な場合と比較して示すタイミング図である。
【図８】図１に示した有機ＥＬアレイ基板上に不良がある場合に、図２に示した書込モードにおける寄生キャパシタの電荷量の変化を正常な場合と比較して示す図である。
【図９】図１に示した有機ＥＬアレイ基板上に不良がある場合に、図２に示した書込モードにおける寄生キャパシタの電荷量の変化を正常な場合と比較して示す図である。
【図１０】有機ＥＬパネル全体の検査方法を示すフローチャートである。
【図１１】図１０に示した検査方法において、全ての画素について検出した電荷量をゲート線に対してプロットしたグラフである。
【図１２】本発明の第２の実施の形態による検査方法のプリチャージモードにおける動作を示すタイミング図である。
【図１３】本発明の第２の実施の形態による検査方法の書込モードにおける動作を示すタイミング図である。
【図１４】図１３に示した書込モードにおける図１中の保持キャパシタ及び寄生キャパシタの電荷量の変化を示す図である。
【図１５】本発明の第２の実施の形態による検査方法の読出モードにおける動作を示すタイミング図である。
【図１６】図１５に示した読出モードにおける図１中の保持キャパシタ及び寄生キャパシタの電荷量の変化を示す図である。
【図１７】図１に示した有機ＥＬアレイ基板上に不良がある場合に、図１３及び図１５に示した読出及び書込モードにおける動作を正常な場合と比較して示すタイミング図である。
【図１８】図１中のドライブトランジスタにオフ不良がある場合に、図１３に示した書込モードにおける寄生キャパシタの電荷量の変化を正常な場合と比較して示す図である。
【図１９】図１８に示した場合における図１中の電位ＶＡおよびＶＢの変化を示す図である。
【図２０】有機ＥＬパネルの１画素の構成を示す回路図である。
【符号の説明】
１ 有機ＥＬ素子
２ ドライブトランジスタ
３ 保持キャパシタ
４ スイッチングトランジスタ
５ ゲート線
６ データ線
７ 共通線
８ 寄生キャパシタ
１０ 積分器
１６ スイッチング素子

Claims (20)

1. ＥＬ素子の一方の電極に接続されるドレインを有するドライブトランジスタと、前記ドライブトランジスタのゲートに接続される保持キャパシタと、前記ＥＬ素子の一方の電極と前記ドライブトランジスタのゲートとの間に形成される寄生キャパシタと、前記ドライブトランジスタのゲートに接続されるドレインを有するスイッチングトランジスタとを備えるＥＬアレイ基板の検査方法であって、
   所定電位を前記スイッチングトランジスタのドレインに与え、かつ前記スイッチングトランジスタを所定の書込時間オンにする書込ステップと、
   前記スイッチングトランジスタをオフにしてから所定時間経過後に前記スイッチングトランジスタを再びオンにし、かつ前記スイッチングトランジスタのドレインを電荷量測定器に接続する読出ステップと、
   前記電荷量測定器の出力に基づいて前記ＥＬアレイ基板上の不良を検出する検出ステップとを含むことを特徴とするＥＬアレイ基板の検査方法。
2. 請求項１に記載のＥＬアレイ基板の検査方法であって、
   前記検出ステップは、
   前記電荷量測定器の出力が通常よりも小さければ、前記ドライブトランジスタのゲート−ソース間ショート不良、ゲート−ドレイン間ショート不良、又はオープン不良と判断するステップを含むことを特徴とするＥＬアレイ基板の検査方法。
3. 請求項１に記載のＥＬアレイ基板の検査方法であって、
   前記書込時間は、前記保持キャパシタ及び前記寄生キャパシタを完全に充電するのに必要な時間よりも短く、
   前記検出ステップは、
   前記電荷量測定器の出力が通常よりも大きければ、前記ドライブトランジスタのドレイン−ソース間ショート不良又はオフ不良と判断するステップを含むことを特徴とするＥＬアレイ基板の検査方法。
4. 請求項１に記載のＥＬアレイ基板の検査方法であって、
   前記書込時間は、前記保持キャパシタ及び前記寄生キャパシタを完全に充電するのに必要な時間よりも短く、
   前記検出ステップは、
   前記電荷量測定器の出力が通常よりも小さければ、前記ドライブトランジスタのオン不良と判断するステップを含むことを特徴とするＥＬアレイ基板の検査方法。
5. 請求項１に記載のＥＬアレイ基板の検査方法であってさらに、
   前記書込ステップの前に、前記ドライブトランジスタのドレインを所定電位にプリチャージするドレインプリチャージステップを含むことを特徴とするＥＬアレイ基板の検査方法。
6. 請求項５に記載のＥＬアレイ基板の検査方法であって、
   前記ドレインプリチャージステップは、
   所定電位を前記ドライブトランジスタのソースに与え、かつ前記ドライブトランジスタをオンにするステップを含むことを特徴とするＥＬアレイ基板の検査方法。
7. 請求項６に記載のＥＬアレイ基板の検査方法であって、
   前記ドライブトランジスタをオンにするステップは、
   所定電位を前記スイッチングトランジスタのドレインに与え、かつ前記スイッチングトランジスタをオンにするステップを含むことを特徴とするＥＬアレイ基板の検査方法。
8. 請求項１又は請求項５に記載のＥＬアレイ基板の検査方法であってさらに、
   前記書込ステップの前に、前記ドライブトランジスタのゲートを所定電位にプリチャージするゲートプリチャージステップを含むことを特徴とするＥＬアレイ基板の検査方法。
9. 請求項８に記載のＥＬアレイ基板の検査方法であって、
   前記ゲートプリチャージステップは、
   所定電位を前記スイッチングトランジスタのドレインに与え、かつ前記スイッチングトランジスタをオンにすることを特徴とするＥＬアレイ基板の検査方法。
10. 請求項５から請求項９のいずれか１項に記載のＥＬアレイ基板の検査方法であってさらに、
    前記書込時間は、前記保持キャパシタ及び前記寄生キャパシタを完全に充電するのに必要な時間よりも短く、
    前記検出ステップは、
    前記電荷量測定器の出力が通常よりも小さければ、前記ドライブトランジスタのオン不良又はオフ不良と判断するステップを含むことを特徴とするＥＬアレイ基板の検査方法。
11. ＥＬ素子の一方の電極に接続されるドレインを有するドライブトランジスタと、前記ドライブトランジスタのゲートに接続される保持キャパシタと、前記ＥＬ素子の一方の電極と前記ドライブトランジスタのゲートとの間に形成される寄生キャパシタと、前記ドライブトランジスタのゲートに接続されるドレインを有するスイッチングトランジスタとを備えるＥＬアレイ基板の検査装置であって、
    所定電位を前記スイッチングトランジスタのドレインに与え、かつ前記スイッチングトランジスタを所定の書込時間オンにする書込手段と、
    前記スイッチングトランジスタをオフにしてから所定時間経過後に前記スイッチングトランジスタを再びオンにし、かつ前記スイッチングトランジスタのドレインを電荷量測定器に接続する読出手段と、
    前記電荷量測定器の出力に基づいて前記ＥＬアレイ基板上の不良を検出する検出手段とを備えたことを特徴とするＥＬアレイ基板の検査装置。
12. 請求項１１に記載のＥＬアレイ基板の検査装置であって、
    前記検出手段は、前記電荷量測定器の出力が通常よりも小さければ、前記ドライブトランジスタのゲート−ソース間ショート不良、ゲート−ドレイン間ショート不良、又はオープン不良と判断することを特徴とするＥＬアレイ基板の検査装置。
13. 請求項１１に記載のＥＬアレイ基板の検査装置であって、
    前記書込時間は、前記保持キャパシタ及び前記寄生キャパシタを完全に充電するのに必要な時間よりも短く、
    前記検出手段は、前記電荷量測定器の出力が通常よりも大きければ、前記ドライブトランジスタのドレイン−ソース間ショート不良又はオフ不良と判断することを特徴とするＥＬアレイ基板の検査装置。
14. 請求項１１に記載のＥＬアレイ基板の検査装置であって、
    前記書込時間は、前記保持キャパシタ及び前記寄生キャパシタを完全に充電するのに必要な時間よりも短く、
    前記検出手段は、前記電荷量測定器の出力が通常よりも小さければ、前記ドライブトランジスタのオン不良と判断することを特徴とするＥＬアレイ基板の検査装置。
15. 請求項１１に記載のＥＬアレイ基板の検査装置であってさらに、
    前記書込手段が動作する前に、前記ドライブトランジスタのドレインを所定電位にプリチャージするドレインプリチャージ手段を備えることを特徴とするＥＬアレイ基板の検査装置。
16. 請求項１５に記載のＥＬアレイ基板の検査装置であって、
    前記ドレインプリチャージ手段は、所定電位を前記ドライブトランジスタのソースに与え、かつ前記ドライブトランジスタをオンにすることを特徴とするＥＬアレイ基板の検査装置。
17. 請求項１６に記載のＥＬアレイ基板の検査装置であって、
    前記ドレインプリチャージ手段は、前記ドライブトランジスタをオンにするために、所定電位を前記スイッチングトランジスタのドレインに与え、かつ前記スイッチングトランジスタをオンにすることを特徴とするＥＬアレイ基板の検査装置。
18. 請求項１１又は請求項１５に記載のＥＬアレイ基板の検査装置であってさらに、
    前記書込手段が動作する前に、前記ドライブトランジスタのゲートを所定電位にプリチャージするゲートプリチャージ手段を備えることを特徴とするＥＬアレイ基板の検査装置。
19. 請求項１８に記載のＥＬアレイ基板の検査装置であって、
    前記ゲートプリチャージ手段は、所定電位を前記スイッチングトランジスタのドレインに与え、かつ前記スイッチングトランジスタをオンにすることを特徴とするＥＬアレイ基板の検査装置。
20. 請求項１５から請求項１９のいずれか１項に記載のＥＬアレイ基板の検査装置であってさらに、
    前記書込時間は、前記保持キャパシタ及び前記寄生キャパシタを完全に充電するのに必要な時間よりも短く、
    前記検出手段は、前記電荷量測定器の出力が通常よりも小さければ、前記ドライブトランジスタのオン不良又はオフ不良と判断することを特徴とするＥＬアレイ基板の検査装置。

Images