JP2003295790A - Ｅｌアレイ基板の検査方法及びその検査装置 - Google Patents
Ｅｌアレイ基板の検査方法及びその検査装置Info
- Publication number
- JP2003295790A JP2003295790A JP2002095324A JP2002095324A JP2003295790A JP 2003295790 A JP2003295790 A JP 2003295790A JP 2002095324 A JP2002095324 A JP 2002095324A JP 2002095324 A JP2002095324 A JP 2002095324A JP 2003295790 A JP2003295790 A JP 2003295790A
- Authority
- JP
- Japan
- Prior art keywords
- array substrate
- drive transistor
- drain
- inspecting
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 ＥＬアレイ基板上の不良をＥＬパネルの組み
立て前に検出することが可能なＥＬアレイ基板の検査方
法を提供する。 【解決手段】 所定電位をデータ線６に与え、スイッチ
ングトランジスタ４を所定時間だけオンにすることによ
り、保持キャパシタ３及び寄生キャパシタ８を充電す
る。スイッチングトランジスタ４をオフにしてから所定
時間経過後にスイッチングトランジスタ４を再びオンに
し、データ線６を積分器１０に接続することにより、保
持キャパシタ３及び寄生キャパシタ８を放電し、積分器
１０により放電した電荷量を検出する。この電荷量に基
づいて、ＥＬアレイ基板上の不良をＥＬパネルの組み立
て前に検出する。
立て前に検出することが可能なＥＬアレイ基板の検査方
法を提供する。 【解決手段】 所定電位をデータ線６に与え、スイッチ
ングトランジスタ４を所定時間だけオンにすることによ
り、保持キャパシタ３及び寄生キャパシタ８を充電す
る。スイッチングトランジスタ４をオフにしてから所定
時間経過後にスイッチングトランジスタ４を再びオンに
し、データ線６を積分器１０に接続することにより、保
持キャパシタ３及び寄生キャパシタ８を放電し、積分器
１０により放電した電荷量を検出する。この電荷量に基
づいて、ＥＬアレイ基板上の不良をＥＬパネルの組み立
て前に検出する。
Description
【発明の属する技術分野】本発明は、ＥＬ（エレクトロ
ルミネッセンス）アレイ基板の検査方法及びその検査装
置に関し、さらに詳しくは、ＥＬ素子の一方の電極に接
続されるドレインを有するドライブトランジスタと、ド
ライブトランジスタのゲートに接続される保持キャパシ
タと、ＥＬ素子の一方の電極とドライブトランジスタの
ゲートとの間に形成される寄生キャパシタと、ドライブ
トランジスタのゲートに接続されるドレインを有するス
イッチングトランジスタとを備えるＥＬアレイ基板の検
査方法及びその装置に関する。
ルミネッセンス）アレイ基板の検査方法及びその検査装
置に関し、さらに詳しくは、ＥＬ素子の一方の電極に接
続されるドレインを有するドライブトランジスタと、ド
ライブトランジスタのゲートに接続される保持キャパシ
タと、ＥＬ素子の一方の電極とドライブトランジスタの
ゲートとの間に形成される寄生キャパシタと、ドライブ
トランジスタのゲートに接続されるドレインを有するス
イッチングトランジスタとを備えるＥＬアレイ基板の検
査方法及びその装置に関する。
【０００１】
【従来の技術】図２０は、有機ＥＬパネルの１画素の構
成を示す回路図である。この有機ＥＬパネルは、電圧書
込方式と呼ばれ、有機ＥＬ素子１と、ドライブトランジ
スタ２と、保持キャパシタ３と、スイッチングトランジ
スタ４と、ゲート線５と、データ線６とを備える。
成を示す回路図である。この有機ＥＬパネルは、電圧書
込方式と呼ばれ、有機ＥＬ素子１と、ドライブトランジ
スタ２と、保持キャパシタ３と、スイッチングトランジ
スタ４と、ゲート線５と、データ線６とを備える。
【０００２】スイッチングトランジスタ４がオンになる
と、データ線６から電荷が流入し、保持キャパシタ３が
充電される。スイッチングトランジスタ４がオフになる
と、保持キャパシタ３への電圧の書き込みが終了し、保
持キャパシタ３はその書き込まれた電圧を保持する。電
圧書込終了時におけるドライブトランジスタ２のゲート
電位は、保持キャパシタ３に充電された電荷量によって
決まる。有機ＥＬ素子１に流れる電流はこのゲート電位
に応じて制御され、これにより有機ＥＬ素子１の発光輝
度が制御される。
と、データ線６から電荷が流入し、保持キャパシタ３が
充電される。スイッチングトランジスタ４がオフになる
と、保持キャパシタ３への電圧の書き込みが終了し、保
持キャパシタ３はその書き込まれた電圧を保持する。電
圧書込終了時におけるドライブトランジスタ２のゲート
電位は、保持キャパシタ３に充電された電荷量によって
決まる。有機ＥＬ素子１に流れる電流はこのゲート電位
に応じて制御され、これにより有機ＥＬ素子１の発光輝
度が制御される。
【０００３】このような有機ＥＬパネルの製造工程で
は、ドライブトランジスタ２及びスイッチングトランジ
スタ４のオン及びオフ不良や保持キャパシタ３のオープ
ン及びショート不良が検査されている。
は、ドライブトランジスタ２及びスイッチングトランジ
スタ４のオン及びオフ不良や保持キャパシタ３のオープ
ン及びショート不良が検査されている。
【０００４】
【発明が解決しようとする課題】しかし、この検査は、
有機ＥＬパネルを組み立てた後、有機ＥＬ素子１の点灯
検査工程で行われている。したがって、有機ＥＬパネル
を組み立てる前、有機ＥＬ素子１がまだ形成されていな
い有機ＥＬアレイ基板上に不良が発生している場合であ
っても、その不良が検出されるのは有機ＥＬパネルの組
み立て後になる。検出される不良には、組み立て前の基
板上では修正可能だが、組み立て後のパネル上では修正
不可能なものがある。その結果、組み立て費用が無駄に
なるという問題がある。
有機ＥＬパネルを組み立てた後、有機ＥＬ素子１の点灯
検査工程で行われている。したがって、有機ＥＬパネル
を組み立てる前、有機ＥＬ素子１がまだ形成されていな
い有機ＥＬアレイ基板上に不良が発生している場合であ
っても、その不良が検出されるのは有機ＥＬパネルの組
み立て後になる。検出される不良には、組み立て前の基
板上では修正可能だが、組み立て後のパネル上では修正
不可能なものがある。その結果、組み立て費用が無駄に
なるという問題がある。
【０００５】本発明の目的は、ＥＬアレイ基板上の不良
をＥＬパネルの組み立て前に検出することが可能なＥＬ
アレイ基板の検査方法及びその装置を提供することであ
る。
をＥＬパネルの組み立て前に検出することが可能なＥＬ
アレイ基板の検査方法及びその装置を提供することであ
る。
【０００６】
【課題を解決するための手段】本発明によるＥＬアレイ
基板の検査方法は、所定電位をスイッチングトランジス
タのドレインに与え、かつスイッチングトランジスタを
所定の書込時間オンにする書込ステップと、スイッチン
グトランジスタをオフにしてから所定時間経過後にスイ
ッチングトランジスタを再びオンにし、かつスイッチン
グトランジスタのドレインを電荷量測定器に接続する読
出ステップと、電荷量測定器の出力に基づいてＥＬアレ
イ基板上の不良を検出する検出ステップとを含む。
基板の検査方法は、所定電位をスイッチングトランジス
タのドレインに与え、かつスイッチングトランジスタを
所定の書込時間オンにする書込ステップと、スイッチン
グトランジスタをオフにしてから所定時間経過後にスイ
ッチングトランジスタを再びオンにし、かつスイッチン
グトランジスタのドレインを電荷量測定器に接続する読
出ステップと、電荷量測定器の出力に基づいてＥＬアレ
イ基板上の不良を検出する検出ステップとを含む。
【０００７】本発明によるＥＬアレイ基板の検査装置
は、書込手段と、読出手段と、検出手段とを備える。書
込手段は、所定電位をスイッチングトランジスタのドレ
インに与え、かつスイッチングトランジスタを所定の書
込時間オンにする。読出手段は、スイッチングトランジ
スタをオフにしてから所定時間経過後にスイッチングト
ランジスタを再びオンにし、かつスイッチングトランジ
スタのドレインを電荷量測定器に接続する。検出手段
は、電荷量測定器の出力に基づいてＥＬアレイ基板上の
不良を検出する。ここで、電荷量測定器としては積分器
や微分器等が用いられる。
は、書込手段と、読出手段と、検出手段とを備える。書
込手段は、所定電位をスイッチングトランジスタのドレ
インに与え、かつスイッチングトランジスタを所定の書
込時間オンにする。読出手段は、スイッチングトランジ
スタをオフにしてから所定時間経過後にスイッチングト
ランジスタを再びオンにし、かつスイッチングトランジ
スタのドレインを電荷量測定器に接続する。検出手段
は、電荷量測定器の出力に基づいてＥＬアレイ基板上の
不良を検出する。ここで、電荷量測定器としては積分器
や微分器等が用いられる。
【０００８】スイッチングトランジスタを所定の書込時
間オンにすると、ＥＬアレイ基板の保持キャパシタ及び
寄生キャパシタが充電される。スイッチングトランジス
タをオフにしてから所定時間経過後にスイッチングトラ
ンジスタを再びオンにし、かつスイッチングトランジス
タのドレインを電荷量測定器に接続すると、保持キャパ
シタ及び寄生キャパシタが放電され、電荷量測定器によ
り放電された電荷量が検出される。
間オンにすると、ＥＬアレイ基板の保持キャパシタ及び
寄生キャパシタが充電される。スイッチングトランジス
タをオフにしてから所定時間経過後にスイッチングトラ
ンジスタを再びオンにし、かつスイッチングトランジス
タのドレインを電荷量測定器に接続すると、保持キャパ
シタ及び寄生キャパシタが放電され、電荷量測定器によ
り放電された電荷量が検出される。
【０００９】したがって、この電荷量測定器から出力さ
れる電荷量に基づいて、ＥＬアレイ基板上の不良をＥＬ
パネルの組み立て前に検出することができる。組み立て
後のＥＬパネル上では修正不可能な不良であっても、Ｅ
Ｌアレイ基板上であるから修正することができる。その
ため、生産効率を向上させることができ、組み立て費用
が無駄になるのを防止することができる。
れる電荷量に基づいて、ＥＬアレイ基板上の不良をＥＬ
パネルの組み立て前に検出することができる。組み立て
後のＥＬパネル上では修正不可能な不良であっても、Ｅ
Ｌアレイ基板上であるから修正することができる。その
ため、生産効率を向上させることができ、組み立て費用
が無駄になるのを防止することができる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳しく説明する。図中同一又は相当部分には
同一符号を付してその説明を援用する。
を参照して詳しく説明する。図中同一又は相当部分には
同一符号を付してその説明を援用する。
【００１１】［第１の実施の形態］
１．１．構成
図１は、有機ＥＬパネルを組み立てる前の有機ＥＬアレ
イ基板の１画素及びこれを検査するための検査装置の構
成を示す回路図である。この有機ＥＬアレイ基板は、ド
ライブトランジスタ２と、保持キャパシタ３と、スイッ
チングトランジスタ４と、ゲート線５と、データ線６と
を備える。
イ基板の１画素及びこれを検査するための検査装置の構
成を示す回路図である。この有機ＥＬアレイ基板は、ド
ライブトランジスタ２と、保持キャパシタ３と、スイッ
チングトランジスタ４と、ゲート線５と、データ線６と
を備える。
【００１２】簡略化のため、図１には１画素分しか示さ
れていないが、実際の有機ＥＬアレイ基板には画素が行
列に配列されている。各行の画素のスイッチングトラン
ジスタのゲートは対応するゲート線に共通に接続され、
各行の画素のスイッチングトランジスタのドレインは対
応するデータ線に共通に接続される。選択されたゲート
線及びデータ線を駆動することにより、任意の画素を動
作させることができる。
れていないが、実際の有機ＥＬアレイ基板には画素が行
列に配列されている。各行の画素のスイッチングトラン
ジスタのゲートは対応するゲート線に共通に接続され、
各行の画素のスイッチングトランジスタのドレインは対
応するデータ線に共通に接続される。選択されたゲート
線及びデータ線を駆動することにより、任意の画素を動
作させることができる。
【００１３】ドライブトランジスタ２はＮチャネル薄膜
トランジスタ（ＴＦＴ）からなり、そのソースは共通線
７に接続される。保持キャパシタ３は、ドライブトラン
ジスタ２のゲートと共通線７との間に接続される。スイ
ッチングトランジスタ４もまたＮチャネル薄膜トランジ
スタ（ＴＦＴ）からなり、そのソースはドライブトラン
ジスタ２のゲートに接続され、そのゲートはゲート線５
に接続され、そのドレインはデータ線６に接続される。
トランジスタ（ＴＦＴ）からなり、そのソースは共通線
７に接続される。保持キャパシタ３は、ドライブトラン
ジスタ２のゲートと共通線７との間に接続される。スイ
ッチングトランジスタ４もまたＮチャネル薄膜トランジ
スタ（ＴＦＴ）からなり、そのソースはドライブトラン
ジスタ２のゲートに接続され、そのゲートはゲート線５
に接続され、そのドレインはデータ線６に接続される。
【００１４】図１に示した有機ＥＬアレイ基板上には、
図２０に示した有機ＥＬ素子１及びそのカソードは形成
されていない。ただし、そのアノードとなるＩＴＯ(ind
iumtin oxide)膜（図示せず）は形成されている。ドラ
イブトランジスタ２のドレインはこのＩＴＯ膜に接続さ
れるが、オープン状態にある。ＩＴＯ膜はドライブトラ
ンジスタ２のゲートと構造上重なっているため、これら
の間に寄生キャパシタ８が形成されている。
図２０に示した有機ＥＬ素子１及びそのカソードは形成
されていない。ただし、そのアノードとなるＩＴＯ(ind
iumtin oxide)膜（図示せず）は形成されている。ドラ
イブトランジスタ２のドレインはこのＩＴＯ膜に接続さ
れるが、オープン状態にある。ＩＴＯ膜はドライブトラ
ンジスタ２のゲートと構造上重なっているため、これら
の間に寄生キャパシタ８が形成されている。
【００１５】この有機ＥＬアレイ基板を検査するため、
検査装置９が接続される。検査装置９は、積分器１０
と、スイッチング素子１６と、制御回路１７と、書込回
路１８と、検出部１９とを備える。
検査装置９が接続される。検査装置９は、積分器１０
と、スイッチング素子１６と、制御回路１７と、書込回
路１８と、検出部１９とを備える。
【００１６】積分器１０は、差動増幅器１２と、積分容
量１４とを備える。有機ＥＬアレイ基板のデータ線６
は、スイッチング素子１６を介して差動増幅器１２の反
転入力端子に接続される。制御回路１７は、後述の方法
でゲート線５の電位ＧＡＴＥを制御する。書込回路１８
は、後述の方法でデータ線６に所定の電位を与える。検
出部１９は、後述の方法で積分器１０の出力に基づいて
ＥＬアレイ基板上の不良を検出する。
量１４とを備える。有機ＥＬアレイ基板のデータ線６
は、スイッチング素子１６を介して差動増幅器１２の反
転入力端子に接続される。制御回路１７は、後述の方法
でゲート線５の電位ＧＡＴＥを制御する。書込回路１８
は、後述の方法でデータ線６に所定の電位を与える。検
出部１９は、後述の方法で積分器１０の出力に基づいて
ＥＬアレイ基板上の不良を検出する。
【００１７】実際の検査では、各データ線６に積分器１
０が接続され、全ゲート線５に制御回路１７が接続さ
れ、全データ線６に書込回路１８が接続される。
０が接続され、全ゲート線５に制御回路１７が接続さ
れ、全データ線６に書込回路１８が接続される。
【００１８】１．２．検査方法
次に、有機ＥＬアレイ基板の検査方法を説明する。この
検査方法は、保持キャパシタ３及び寄生キャパシタ８に
電荷を書き込むモードと、書き込んだ電荷を読み出すモ
ードと、読み出した電荷に基づいて不良を検出するモー
ドとからなる。
検査方法は、保持キャパシタ３及び寄生キャパシタ８に
電荷を書き込むモードと、書き込んだ電荷を読み出すモ
ードと、読み出した電荷に基づいて不良を検出するモー
ドとからなる。
【００１９】１．２．１．書込モード
図２は、書込モードにおける動作を示すタイミング図で
ある。まず書込回路１８がデータ線６の電位ＤＡＴＡを
接地電位ＧＮＤから駆動電位ＶＤ（＋１５Ｖ程度）に立
ち上げ、続いて制御回路１７が時刻ｔ１でゲート線５の
電位ＧＡＴＥを低電位ＶＧＬ（−５Ｖ程度）から高電位
ＶＧＨ（＋２０Ｖ程度）に立ち上げる。これにより、ス
イッチングトランジスタ４がオンになり、電位ＶＡが駆
動電位ＶＤに向かって上昇し始める。これに伴い、図３
に示すように、保持キャパシタ３の電荷量Ｑ１も上昇す
る。
ある。まず書込回路１８がデータ線６の電位ＤＡＴＡを
接地電位ＧＮＤから駆動電位ＶＤ（＋１５Ｖ程度）に立
ち上げ、続いて制御回路１７が時刻ｔ１でゲート線５の
電位ＧＡＴＥを低電位ＶＧＬ（−５Ｖ程度）から高電位
ＶＧＨ（＋２０Ｖ程度）に立ち上げる。これにより、ス
イッチングトランジスタ４がオンになり、電位ＶＡが駆
動電位ＶＤに向かって上昇し始める。これに伴い、図３
に示すように、保持キャパシタ３の電荷量Ｑ１も上昇す
る。
【００２０】このとき、ドライブトランジスタ２はオフ
であるから、ドライブトランジスタ２のドレインはフロ
ーティング状態にある。そのため、電位ＶＢは図２に示
すように、電位ＶＡの上昇に伴い、寄生キャパシタ８の
カップリングにより上昇する。しかし、寄生キャパシタ
８は充電されないので、図３に示すように、寄生キャパ
シタ８の電荷量Ｑ２は上昇しない。
であるから、ドライブトランジスタ２のドレインはフロ
ーティング状態にある。そのため、電位ＶＢは図２に示
すように、電位ＶＡの上昇に伴い、寄生キャパシタ８の
カップリングにより上昇する。しかし、寄生キャパシタ
８は充電されないので、図３に示すように、寄生キャパ
シタ８の電荷量Ｑ２は上昇しない。
【００２１】時刻ｔ２で電位ＶＡがドライブトランジス
タ２のしきい値を超えると、ドライブトランジスタ２が
オンになり、電位ＶＢが共通電位Ｖｃｏｍ（ＧＮＤ）に
向かって下降する。これに伴い、寄生キャパシタ８の電
荷量Ｑ２は上昇する。ただし、ドライブトランジスタ２
のオン抵抗は比較的高いため、電荷量Ｑ２は電荷量Ｑ１
よりも緩やかに上昇する。
タ２のしきい値を超えると、ドライブトランジスタ２が
オンになり、電位ＶＢが共通電位Ｖｃｏｍ（ＧＮＤ）に
向かって下降する。これに伴い、寄生キャパシタ８の電
荷量Ｑ２は上昇する。ただし、ドライブトランジスタ２
のオン抵抗は比較的高いため、電荷量Ｑ２は電荷量Ｑ１
よりも緩やかに上昇する。
【００２２】続いて、保持キャパシタ３及び寄生キャパ
シタ８が飽和する前に、制御回路１７がゲート線５の電
位ＧＡＴＥを低電位ＶＧＬに戻す。これにより、スイッ
チングトランジスタ４がオフになる。引き続き、書込回
路１８がデータ線６の電位ＤＡＴＡを接地電位ＧＮＤに
戻す。以下、ゲート線５の電位ＧＡＴＥを高電位ＶＧＨ
にしてスイッチングトランジスタ４をオンにする時間を
「書込時間」という。
シタ８が飽和する前に、制御回路１７がゲート線５の電
位ＧＡＴＥを低電位ＶＧＬに戻す。これにより、スイッ
チングトランジスタ４がオフになる。引き続き、書込回
路１８がデータ線６の電位ＤＡＴＡを接地電位ＧＮＤに
戻す。以下、ゲート線５の電位ＧＡＴＥを高電位ＶＧＨ
にしてスイッチングトランジスタ４をオンにする時間を
「書込時間」という。
【００２３】上述した書込により、保持キャパシタ３及
び寄生キャパシタ８に充電される電荷量Ｑｗ１及びＱｗ
２は、それぞれ次式（１）及び（２）で表される。
び寄生キャパシタ８に充電される電荷量Ｑｗ１及びＱｗ
２は、それぞれ次式（１）及び（２）で表される。
【００２４】Ｑｗ１＝Ｃ１（Ｖｗａ−Ｖｗｃ）…（１）
Ｑｗ２＝Ｃ２（Ｖｗａ−Ｖｗｂ）…（２）
式（１）及び（２）中、Ｃ１は保持キャパシタ３の容
量、Ｃ２は寄生キャパシタ８の容量、Ｖｗａは書込終了
時の電位ＶＡ（＝ＶＤ）、Ｖｗｂは書込終了時の電位Ｖ
Ｂ、Ｖｗｃは書込終了時の電位ＶＣ（＝Ｖｃｏｍ）であ
る。
量、Ｃ２は寄生キャパシタ８の容量、Ｖｗａは書込終了
時の電位ＶＡ（＝ＶＤ）、Ｖｗｂは書込終了時の電位Ｖ
Ｂ、Ｖｗｃは書込終了時の電位ＶＣ（＝Ｖｃｏｍ）であ
る。
【００２５】１．２．２．読出モード
次に、電荷の書込を終えた有機ＥＬアレイ基板を所定時
間放置した後、電荷の読出を行う。電荷の読出を行う場
合、図１に示したスイッチング素子１６をオンにし、デ
ータ線６を差動増幅器１２の反転入力端子に接続する。
間放置した後、電荷の読出を行う。電荷の読出を行う場
合、図１に示したスイッチング素子１６をオンにし、デ
ータ線６を差動増幅器１２の反転入力端子に接続する。
【００２６】図４は、読出モードにおける動作を示すタ
イミング図である。データ線６を差動増幅器１２の反転
入力端子に接続した後、制御回路１７がゲート線５の電
位ＧＡＴＥを再び高電位ＶＧＨに立ち上げる。これによ
り、スイッチングトランジスタ４がオンになる。差動増
幅器１２の反転入力端子は仮想接地されているから、電
位ＶＡが接地電位ＧＮＤに向かって下降し始める。これ
に伴い、図５に示すように、保持キャパシタ３の電荷量
Ｑ１及び寄生キャパシタ８の電荷量Ｑ２も下降し始め
る。
イミング図である。データ線６を差動増幅器１２の反転
入力端子に接続した後、制御回路１７がゲート線５の電
位ＧＡＴＥを再び高電位ＶＧＨに立ち上げる。これによ
り、スイッチングトランジスタ４がオンになる。差動増
幅器１２の反転入力端子は仮想接地されているから、電
位ＶＡが接地電位ＧＮＤに向かって下降し始める。これ
に伴い、図５に示すように、保持キャパシタ３の電荷量
Ｑ１及び寄生キャパシタ８の電荷量Ｑ２も下降し始め
る。
【００２７】時刻ｔ３で電位ＶＡがドライブトランジス
タ２のしきい値を下回ると、ドライブトランジスタ２が
オフになり、ドライブトランジスタ２のドレインがフロ
ーティング状態になるため、寄生キャパシタ８の電荷は
全て放電されずに一部残る。そのため、図５に示すよう
に寄生キャパシタ８の電荷量Ｑ２は時刻ｔ３を超えると
一定になる。一方、図４に示すように、時刻ｔ３経過後
も電位ＶＡは下降し続けるので、電位ＶＢは寄生キャパ
シタ８のカップリングにより接地電位ＧＮＤよりも下降
する。
タ２のしきい値を下回ると、ドライブトランジスタ２が
オフになり、ドライブトランジスタ２のドレインがフロ
ーティング状態になるため、寄生キャパシタ８の電荷は
全て放電されずに一部残る。そのため、図５に示すよう
に寄生キャパシタ８の電荷量Ｑ２は時刻ｔ３を超えると
一定になる。一方、図４に示すように、時刻ｔ３経過後
も電位ＶＡは下降し続けるので、電位ＶＢは寄生キャパ
シタ８のカップリングにより接地電位ＧＮＤよりも下降
する。
【００２８】上述した読出により、保持キャパシタ３及
び寄生キャパシタ８に残る電荷量Ｑｒ１及びＱｒ２は、
それぞれ次式（３）及び（４）で表される。
び寄生キャパシタ８に残る電荷量Ｑｒ１及びＱｒ２は、
それぞれ次式（３）及び（４）で表される。
【００２９】Ｑｒ１＝Ｃ１（Ｖｒａ−Ｖｒｃ）…（３）
Ｑｒ２＝Ｃ２（Ｖｒａ−Ｖｒｂ）…（４）
式（３）及び（４）中、Ｖｒａは読出終了時の電位ＶＡ
（＝ＧＮＤ）、Ｖｒｂは読出終了時の電位ＶＢ、Ｖｒｃ
は読出終了時の電位ＶＣ（＝ＧＮＤ）である。
（＝ＧＮＤ）、Ｖｒｂは読出終了時の電位ＶＢ、Ｖｒｃ
は読出終了時の電位ＶＣ（＝ＧＮＤ）である。
【００３０】１．２．３．検出モード
有機ＥＬアレイ基板では以下の不良１〜１５が発生する
可能性がある。図６は、これらの不良箇所を示す。図７
は、これらの不良が発生した場合の電位ＶＡ、ＶＢ及び
ＶＣの変化を示すタイミング図である。図８及び図９
は、不良が発生した場合の書込モードにおける寄生キャ
パシタ８の電荷量Ｑ２の変化を示す。以下、各不良の特
性を説明する。
可能性がある。図６は、これらの不良箇所を示す。図７
は、これらの不良が発生した場合の電位ＶＡ、ＶＢ及び
ＶＣの変化を示すタイミング図である。図８及び図９
は、不良が発生した場合の書込モードにおける寄生キャ
パシタ８の電荷量Ｑ２の変化を示す。以下、各不良の特
性を説明する。
【００３１】不良１：スイッチングトランジスタ４のゲ
ート−ソース間ショート スイッチングトランジスタ４のゲート−ソース間がショ
ートしている場合、ゲート線５の電位ＧＡＴＥが直接デ
ータ線６に与えられるため、積分器１０は電荷量を検出
することができない。したがって、この不良は、画素欠
陥検査前の線欠陥検査でゲート−ソース間のクロスショ
ートとして検出する。
ート−ソース間ショート スイッチングトランジスタ４のゲート−ソース間がショ
ートしている場合、ゲート線５の電位ＧＡＴＥが直接デ
ータ線６に与えられるため、積分器１０は電荷量を検出
することができない。したがって、この不良は、画素欠
陥検査前の線欠陥検査でゲート−ソース間のクロスショ
ートとして検出する。
【００３２】不良２：スイッチングトランジスタ４のゲ
ート−ドレイン間ショート スイッチングトランジスタ４のゲート−ドレイン間がシ
ョートしている場合、スイッチングトランジスタ４がオ
ンになったとき、上記不良１と同様にゲート線５の電位
ＧＡＴＥが直接データ線６に与えられるため、積分器１
０は電荷量を検出することができない。したがって、こ
の不良も上記と同様に検出する。
ート−ドレイン間ショート スイッチングトランジスタ４のゲート−ドレイン間がシ
ョートしている場合、スイッチングトランジスタ４がオ
ンになったとき、上記不良１と同様にゲート線５の電位
ＧＡＴＥが直接データ線６に与えられるため、積分器１
０は電荷量を検出することができない。したがって、こ
の不良も上記と同様に検出する。
【００３３】不良３：スイッチングトランジスタ４のド
レイン−ソース間ショート スイッチングトランジスタ４のドレイン−ソース間がシ
ョートしている場合、電位ＶＡはデータ線６の電位ＤＡ
ＴＡと同じになる。したがって、保持キャパシタ３及び
寄生キャパシタ８は充電されても、常にデータ線６の電
位ＤＡＴＡが接地電位ＧＮＤに戻ると放電されてしま
う。そのため、積分器１０は電荷量を検出することがで
きない。
レイン−ソース間ショート スイッチングトランジスタ４のドレイン−ソース間がシ
ョートしている場合、電位ＶＡはデータ線６の電位ＤＡ
ＴＡと同じになる。したがって、保持キャパシタ３及び
寄生キャパシタ８は充電されても、常にデータ線６の電
位ＤＡＴＡが接地電位ＧＮＤに戻ると放電されてしま
う。そのため、積分器１０は電荷量を検出することがで
きない。
【００３４】不良４：ドライブトランジスタ２のゲート
−ソース間ショート ドライブトランジスタ２のゲート−ソース間がショート
している場合、電位ＶＡが電位ＶＣと常に同じになるた
め、保持キャパシタ３は充電されない。
−ソース間ショート ドライブトランジスタ２のゲート−ソース間がショート
している場合、電位ＶＡが電位ＶＣと常に同じになるた
め、保持キャパシタ３は充電されない。
【００３５】不良５：ドライブトランジスタ２のゲート
−ドレイン間ショート ドライブトランジスタ２のゲート−ドレイン間がショー
トしている場合、電位ＶＡが電位ＶＢと常に同じになる
ため、寄生キャパシタ８は充電されない（図９参照）。
−ドレイン間ショート ドライブトランジスタ２のゲート−ドレイン間がショー
トしている場合、電位ＶＡが電位ＶＢと常に同じになる
ため、寄生キャパシタ８は充電されない（図９参照）。
【００３６】不良６：ドライブトランジスタ２のドレイ
ン−ソース間ショート ドライブトランジスタ２のドレイン−ソース間がショー
トしている場合、電位ＶＢが電位ＶＣと常に同じになる
ため、寄生キャパシタ８も保持キャパシタ３と同じ速度
で充電される（図８参照）。
ン−ソース間ショート ドライブトランジスタ２のドレイン−ソース間がショー
トしている場合、電位ＶＢが電位ＶＣと常に同じになる
ため、寄生キャパシタ８も保持キャパシタ３と同じ速度
で充電される（図８参照）。
【００３７】不良７：ドライブトランジスタ２のゲート
オープン 図６中の不良７１で断線が生じている場合、保持キャパ
シタ３及び寄生キャパシタ８のいずれも充電されない
（図９参照）。図６中の不良７２で断線が生じている場
合、保持キャパシタ３が充電されない。図６中の不良７
３で断線が生じている場合、寄生キャパシタ８が充電さ
れない（図９参照）。図６中の不良７４で断線が生じて
いる場合、ドライブトランジスタ２が動作せず、寄生キ
ャパシタ８が充電されない（図９参照）。
オープン 図６中の不良７１で断線が生じている場合、保持キャパ
シタ３及び寄生キャパシタ８のいずれも充電されない
（図９参照）。図６中の不良７２で断線が生じている場
合、保持キャパシタ３が充電されない。図６中の不良７
３で断線が生じている場合、寄生キャパシタ８が充電さ
れない（図９参照）。図６中の不良７４で断線が生じて
いる場合、ドライブトランジスタ２が動作せず、寄生キ
ャパシタ８が充電されない（図９参照）。
【００３８】不良８：共通線のオープン
共通線が断線している場合、電位ＶＢ及びＶＣともにフ
ローティング状態になり、電位ＶＡと同様に変化するた
め、保持キャパシタ３及び寄生キャパシタ８ともに充電
されない（図９参照）。
ローティング状態になり、電位ＶＡと同様に変化するた
め、保持キャパシタ３及び寄生キャパシタ８ともに充電
されない（図９参照）。
【００３９】不良９：ドライブトランジスタ２のドレイ
ンオープン ドライブトランジスタ２のドレインに断線が生じている
場合（ドライブトランジスタ２がない場合も同じ）、電
位ＶＢがフローティング状態になり、電位ＶＡと同様に
変化するため、寄生キャパシタ８が充電されない（図９
参照）。
ンオープン ドライブトランジスタ２のドレインに断線が生じている
場合（ドライブトランジスタ２がない場合も同じ）、電
位ＶＢがフローティング状態になり、電位ＶＡと同様に
変化するため、寄生キャパシタ８が充電されない（図９
参照）。
【００４０】不良１０：スイッチングトランジスタ４の
ゲートオープン スイッチングトランジスタ４のゲートに断線が生じてい
る場合（スイッチングトランジスタ４がない場合も同
じ）、積分器１０は電荷量を検出することができない。
ゲートオープン スイッチングトランジスタ４のゲートに断線が生じてい
る場合（スイッチングトランジスタ４がない場合も同
じ）、積分器１０は電荷量を検出することができない。
【００４１】不良１１：スイッチングトランジスタ４の
ソースオープン スイッチングトランジスタ４のソースに断線が生じてい
る場合は上記不良１０の場合と同じである。
ソースオープン スイッチングトランジスタ４のソースに断線が生じてい
る場合は上記不良１０の場合と同じである。
【００４２】不良１２：スイッチングトランジスタ４の
オフ不良 スイッチングトランジスタ４が完全にオフにならない場
合、データ線６の電位ＤＡＴＡが接地電位ＧＮＤに戻る
と、保持キャパシタ３及び寄生キャパシタ８は放電さ
れ、電位ＶＡが徐々に低下する。
オフ不良 スイッチングトランジスタ４が完全にオフにならない場
合、データ線６の電位ＤＡＴＡが接地電位ＧＮＤに戻る
と、保持キャパシタ３及び寄生キャパシタ８は放電さ
れ、電位ＶＡが徐々に低下する。
【００４３】不良１３：スイッチングトランジスタ４の
オン不良 スイッチングトランジスタ４が完全にオンにならない場
合、保持キャパシタ３及び寄生キャパシタ８は十分に充
電されない。そのため、電位ＶＡの立ち上がりが遅くな
る。
オン不良 スイッチングトランジスタ４が完全にオンにならない場
合、保持キャパシタ３及び寄生キャパシタ８は十分に充
電されない。そのため、電位ＶＡの立ち上がりが遅くな
る。
【００４４】不良１４：ドライブトランジスタ２のオフ
不良 ドライブトランジスタ２が完全にオフにならない場合、
保持キャパシタ３が充電され始めるのと同時に寄生キャ
パシタ８も充電され始めるので、寄生キャパシタ８は正
常な場合よりも早く充電される（図８参照）。
不良 ドライブトランジスタ２が完全にオフにならない場合、
保持キャパシタ３が充電され始めるのと同時に寄生キャ
パシタ８も充電され始めるので、寄生キャパシタ８は正
常な場合よりも早く充電される（図８参照）。
【００４５】不良１５：ドライブトランジスタ２のオン
不良 ドライブトランジスタ２が完全にオンにならない場合、
保持キャパシタ３の充電開始から寄生キャパシタ８の充
電開始までの遅延時間が長くなる。そのため、電位ＶＢ
が電位ＶＣと同じになるのが遅くなる（図９参照）。
不良 ドライブトランジスタ２が完全にオンにならない場合、
保持キャパシタ３の充電開始から寄生キャパシタ８の充
電開始までの遅延時間が長くなる。そのため、電位ＶＢ
が電位ＶＣと同じになるのが遅くなる（図９参照）。
【００４６】従来の検査方法では、有機ＥＬ素子が形成
されていない有機ＥＬアレイ基板上で、上述した不良の
うち、ドライブトランジスタ２にかかわる不良を検出す
ることはできなかった。しかし、本発明による検査方法
では、保持キャパシタ３及び寄生キャパシタ８に電荷を
書き込み、積分器１０によりその書き込んだ電荷を検出
することにより、ドライブトランジスタ２にかかわる不
良も検出することができる。
されていない有機ＥＬアレイ基板上で、上述した不良の
うち、ドライブトランジスタ２にかかわる不良を検出す
ることはできなかった。しかし、本発明による検査方法
では、保持キャパシタ３及び寄生キャパシタ８に電荷を
書き込み、積分器１０によりその書き込んだ電荷を検出
することにより、ドライブトランジスタ２にかかわる不
良も検出することができる。
【００４７】積分器１０は、保持キャパシタ３及び寄生
キャパシタ８から読み出された総電荷量（図５中の斜線
の部分）を検出する。積分器１０により検出される電荷
量Ｑは次式（５）で表される。
キャパシタ８から読み出された総電荷量（図５中の斜線
の部分）を検出する。積分器１０により検出される電荷
量Ｑは次式（５）で表される。
【００４８】
Ｑ＝（Ｑｗ１＋Ｑｗ２）−（Ｑｒ１＋Ｑｒ２）
＝Ｃ１（Ｖｗａ−Ｖｗｃ）＋Ｃ２（Ｖｗａ−Ｖｗｂ）−Ｃ１（Ｖｒａ−Ｖｒ
ｃ）−Ｃ２（Ｖｒａ−Ｖｒｂ）…（５）
Ｖｗｃ＝Ｖｒｃ、Ｖｒａ＝０を式（５）に代入すると、
次式（６）が得られる。
次式（６）が得られる。
【００４９】
Ｑ＝Ｃ１（Ｖｗａ）＋Ｃ２（Ｖｗａ−Ｖｗｂ＋Ｖｒｂ）…（６）
式（６）により、検出される電荷量Ｑは、駆動電位ＶＤ
（＝Ｖｗａ）と電位ＶＢ（＝Ｖｗｂ又はＶｒｂ）とによ
り決定されることがわかる。
（＝Ｖｗａ）と電位ＶＢ（＝Ｖｗｂ又はＶｒｂ）とによ
り決定されることがわかる。
【００５０】ただし、上記不良３及び４の場合、Ｖｒａ
＝０は成り立つが、Ｖｗｃ＝Ｖｒｃは成り立たないの
で、式（５）をそのまま用いる。
＝０は成り立つが、Ｖｗｃ＝Ｖｒｃは成り立たないの
で、式（５）をそのまま用いる。
【００５１】ドライブトランジスタ２にかかわる不良
４，５，７〜９は、積分器１０により検出される電荷量
Ｑが通常よりも少なくなることから、これらの不良を検
出部１９が検出する。
４，５，７〜９は、積分器１０により検出される電荷量
Ｑが通常よりも少なくなることから、これらの不良を検
出部１９が検出する。
【００５２】ドライブトランジスタ２にかかわる不良
６，１４は、書込モードにおける書込時間を保持キャパ
シタ３及び寄生キャパシタ８を完全に充電するのに必要
な時間よりも短くすると、積分器１０により検出される
電荷量Ｑが通常よりも多くなることから、これらの不良
を検出部１９が検出する。
６，１４は、書込モードにおける書込時間を保持キャパ
シタ３及び寄生キャパシタ８を完全に充電するのに必要
な時間よりも短くすると、積分器１０により検出される
電荷量Ｑが通常よりも多くなることから、これらの不良
を検出部１９が検出する。
【００５３】ドライブトランジスタ２にかかわる不良１
５は、書込モードにおける書込時間を保持キャパシタ３
及び寄生キャパシタ８を完全に充電するのに必要な時間
よりも短くすると、積分器１０により検出される電荷量
Ｑが通常よりも少なくなることから、この不良を検出部
１９が検出する。
５は、書込モードにおける書込時間を保持キャパシタ３
及び寄生キャパシタ８を完全に充電するのに必要な時間
よりも短くすると、積分器１０により検出される電荷量
Ｑが通常よりも少なくなることから、この不良を検出部
１９が検出する。
【００５４】１．２．４．有機ＥＬパネル全体の検査方
法 以上、各画素の検査方法について説明したが、この方法
は有機ＥＬパネル全体の検査の中で用いられる。図１０
は、有機ＥＬパネル全体の検査方法を示すフローチャー
トである。
法 以上、各画素の検査方法について説明したが、この方法
は有機ＥＬパネル全体の検査の中で用いられる。図１０
は、有機ＥＬパネル全体の検査方法を示すフローチャー
トである。
【００５５】まず、ゲート線５、データ線６、共通線７
等の線間ショート不良を検査する（Ｓ１）。具体的に
は、検査しようとする線と他の線とに互いに異なる電位
を与える。それらの線間がショートしていると、電流が
流れる。この電流を測定すれば、線間ショート不良を検
査することができる。
等の線間ショート不良を検査する（Ｓ１）。具体的に
は、検査しようとする線と他の線とに互いに異なる電位
を与える。それらの線間がショートしていると、電流が
流れる。この電流を測定すれば、線間ショート不良を検
査することができる。
【００５６】続いて、全ての画素について上述した方法
で電荷量を検出する（Ｓ２）。検出した電荷量をＡ／Ｄ
変換器でデジタルに変換し、各画素の電荷量をＰＣ（パ
ーソナルコンピュータ）に取り込む。
で電荷量を検出する（Ｓ２）。検出した電荷量をＡ／Ｄ
変換器でデジタルに変換し、各画素の電荷量をＰＣ（パ
ーソナルコンピュータ）に取り込む。
【００５７】続いて、ゲート線５及びデータ線６のオー
プン不良を検査する（Ｓ３）。具体的には、各線の端
（接続パッドから離れた側）から数個の画素について上
述した方法で電荷量を検出する。検出した電荷量が所定
のしきい値以下の場合はその線をオープン不良と判定す
る。
プン不良を検査する（Ｓ３）。具体的には、各線の端
（接続パッドから離れた側）から数個の画素について上
述した方法で電荷量を検出する。検出した電荷量が所定
のしきい値以下の場合はその線をオープン不良と判定す
る。
【００５８】続いて、発見した線欠陥を可能なら修正す
るなどの処理を行う（Ｓ４）。
るなどの処理を行う（Ｓ４）。
【００５９】続いて、各画素ごとの不良を検査する（Ｓ
５）。ただし、何らかの線欠陥を発見した線については
各画素ごとの不良を検査しない。各画素ごとの不良を検
査するために、まず検出した電荷量の平均を算出する。
図１１は、全ての画素について検出した電荷量をゲート
線に対してプロットしたグラフである。横軸は複数の区
画に分割されている。全てのゲート線は、これら複数の
区画に対応する複数のグループに分割される。各グルー
プは複数のゲート線を含む。ここでは各区間ごとに、各
グループに含まれる複数のゲート線と交差する同じデー
タ線上の画素について検出した電荷量の平均を算出す
る。各データ線は１つの積分器に接続されるから、同じ
データ線上の全て画素は同じ積分器により電荷量が検出
される。各区間ごとに平均を算出した後、その平均を中
心とする所定範囲内に各画素の電荷量があるか否かでそ
の画素が不良か否かを判定する。
５）。ただし、何らかの線欠陥を発見した線については
各画素ごとの不良を検査しない。各画素ごとの不良を検
査するために、まず検出した電荷量の平均を算出する。
図１１は、全ての画素について検出した電荷量をゲート
線に対してプロットしたグラフである。横軸は複数の区
画に分割されている。全てのゲート線は、これら複数の
区画に対応する複数のグループに分割される。各グルー
プは複数のゲート線を含む。ここでは各区間ごとに、各
グループに含まれる複数のゲート線と交差する同じデー
タ線上の画素について検出した電荷量の平均を算出す
る。各データ線は１つの積分器に接続されるから、同じ
データ線上の全て画素は同じ積分器により電荷量が検出
される。各区間ごとに平均を算出した後、その平均を中
心とする所定範囲内に各画素の電荷量があるか否かでそ
の画素が不良か否かを判定する。
【００６０】最後に、ゲート線の制御タイミングやデー
タ線の入力電位等の条件を変えて各画素の電荷量を測定
し、各種不良モードを解析する（Ｓ６）。
タ線の入力電位等の条件を変えて各画素の電荷量を測定
し、各種不良モードを解析する（Ｓ６）。
【００６１】［第２の実施の形態］上述した第１の実施
の形態では、図２に示した時刻ｔ１まで電位ＶＡ及びＶ
Ｂは不確定である。このような状態で保持キャパシタ３
及び寄生キャパシタ８を充電すると、その充電特性に画
素間で差が生じる可能性があり、積分器１０が電荷量を
安定して検出することができない可能性がある。また、
時刻ｔ１から時刻ｔ２までの時間が短いため、ドライブ
トランジスタ２のオフ不良（上記の不良１４）の検出が
不十分になる可能性がある。
の形態では、図２に示した時刻ｔ１まで電位ＶＡ及びＶ
Ｂは不確定である。このような状態で保持キャパシタ３
及び寄生キャパシタ８を充電すると、その充電特性に画
素間で差が生じる可能性があり、積分器１０が電荷量を
安定して検出することができない可能性がある。また、
時刻ｔ１から時刻ｔ２までの時間が短いため、ドライブ
トランジスタ２のオフ不良（上記の不良１４）の検出が
不十分になる可能性がある。
【００６２】以下に述べる第２の実施の形態の目的は、
保持キャパシタ３及び寄生キャパシタ８の電荷量を安定
して検出し、特に、ドライブトランジスタ２のオフ不良
を確実に検出することが可能な検査方法を提供すること
である。
保持キャパシタ３及び寄生キャパシタ８の電荷量を安定
して検出し、特に、ドライブトランジスタ２のオフ不良
を確実に検出することが可能な検査方法を提供すること
である。
【００６３】２．１．プリチャージモード
第２の実施の形態による検査方法は、書込動作の前に、
図１２に示したプリチャージ動作を行う。図１に示した
制御回路１７は共通線７にも接続され、後述の方法で共
通線７の電位Ｖｃｏｍも制御する。制御回路１７は、共
通電位Ｖｃｏｍを−１０Ｖ程度にした後、＋５Ｖ程度に
する。制御回路１７はまた、ゲート線５の電位ＧＡＴＥ
を、共通電位Ｖｃｏｍを−１０Ｖ程度にしている間に２
回低電位ＶＧＬから高電位ＶＧＨにし、共通電位Ｖｃｏ
ｍを＋５Ｖ程度にしている間に１回低電位ＶＧＬから高
電位ＶＧＨにする。書込回路１８は、データ線６の電位
ＤＡＴＡを、共通電位Ｖｃｏｍが−１０Ｖ程度にされて
いる間にゲート線５の電位ＧＡＴＥが最初に高電位ＶＧ
Ｈにされるとき、＋１５Ｖ程度にし、ゲート線５の電位
ＧＡＴＥが２回目に高電位ＶＧＨにされるとき、−１０
Ｖ程度にする。
図１２に示したプリチャージ動作を行う。図１に示した
制御回路１７は共通線７にも接続され、後述の方法で共
通線７の電位Ｖｃｏｍも制御する。制御回路１７は、共
通電位Ｖｃｏｍを−１０Ｖ程度にした後、＋５Ｖ程度に
する。制御回路１７はまた、ゲート線５の電位ＧＡＴＥ
を、共通電位Ｖｃｏｍを−１０Ｖ程度にしている間に２
回低電位ＶＧＬから高電位ＶＧＨにし、共通電位Ｖｃｏ
ｍを＋５Ｖ程度にしている間に１回低電位ＶＧＬから高
電位ＶＧＨにする。書込回路１８は、データ線６の電位
ＤＡＴＡを、共通電位Ｖｃｏｍが−１０Ｖ程度にされて
いる間にゲート線５の電位ＧＡＴＥが最初に高電位ＶＧ
Ｈにされるとき、＋１５Ｖ程度にし、ゲート線５の電位
ＧＡＴＥが２回目に高電位ＶＧＨにされるとき、−１０
Ｖ程度にする。
【００６４】時刻ｔ４ではスイッチングトランジスタ４
がオンになり、不確定な電位ＶＡがデータ線６の電位Ｖ
Ｄ（＋１５Ｖ程度）に等しくなる。そのため、ドライブ
トランジスタ２がオンになり、不確定な電位ＶＢが共通
電位Ｖｃｏｍ（−１０Ｖ程度）、つまり電位ＶＣに等し
くなる。
がオンになり、不確定な電位ＶＡがデータ線６の電位Ｖ
Ｄ（＋１５Ｖ程度）に等しくなる。そのため、ドライブ
トランジスタ２がオンになり、不確定な電位ＶＢが共通
電位Ｖｃｏｍ（−１０Ｖ程度）、つまり電位ＶＣに等し
くなる。
【００６５】続いて時刻ｔ５でスイッチングトランジス
タ４がオンになると、電位ＶＡはデータ線６の電位ＶＤ
（−１０Ｖ程度）に向かって下降し始める。時刻ｔ６で
電位ＶＡがドライブトランジスタ２のしきい値を下回る
と、ドライブトランジスタ２がオフになり、電位ＶＢが
フローティング状態になる。時刻ｔ６経過後も電位ＶＡ
は下降し続けるので、寄生キャパシタ８のカップリング
により電位ＶＢはＶｃｏｍ（−１０Ｖ程度）よりもわず
かに下降する。その結果、時刻ｔ７では電位ＶＢは負電
位（＜−１０Ｖ）になる。
タ４がオンになると、電位ＶＡはデータ線６の電位ＶＤ
（−１０Ｖ程度）に向かって下降し始める。時刻ｔ６で
電位ＶＡがドライブトランジスタ２のしきい値を下回る
と、ドライブトランジスタ２がオフになり、電位ＶＢが
フローティング状態になる。時刻ｔ６経過後も電位ＶＡ
は下降し続けるので、寄生キャパシタ８のカップリング
により電位ＶＢはＶｃｏｍ（−１０Ｖ程度）よりもわず
かに下降する。その結果、時刻ｔ７では電位ＶＢは負電
位（＜−１０Ｖ）になる。
【００６６】続いて時刻ｔ８でスイッチングトランジス
タ４がオンになると、電位ＶＡはデータ線６の電位ＧＮ
Ｄに向かって上昇し始める。電位ＶＢは寄生キャパシタ
８のカップリングによりわずかに上昇する。その結果、
時刻ｔ９では電位ＶＡは接地電位ＧＮＤになり、電位Ｖ
Ｂは負電位（−５Ｖ程度）になり、電位ＶＣはＶｃｏｍ
（＋５Ｖ程度）になる。
タ４がオンになると、電位ＶＡはデータ線６の電位ＧＮ
Ｄに向かって上昇し始める。電位ＶＢは寄生キャパシタ
８のカップリングによりわずかに上昇する。その結果、
時刻ｔ９では電位ＶＡは接地電位ＧＮＤになり、電位Ｖ
Ｂは負電位（−５Ｖ程度）になり、電位ＶＣはＶｃｏｍ
（＋５Ｖ程度）になる。
【００６７】以上のように、電位ＶＡ及びＶＢが書込前
に確定されるため、積分器１０は保持キャパシタ３及び
寄生キャパシタ８に書き込まれた電荷を読出し、その電
荷量を安定して検出することができる。また、電位ＶＢ
と電位ＶＣとの間に差が生じ、この電位差はドライブト
ランジスタ２にオフ不良がある場合は時間の経過に伴っ
て小さくなる。したがって、これを検出部１９が検出す
れば、ドライブトランジスタ２のオフ不良を確実に検査
することができる。
に確定されるため、積分器１０は保持キャパシタ３及び
寄生キャパシタ８に書き込まれた電荷を読出し、その電
荷量を安定して検出することができる。また、電位ＶＢ
と電位ＶＣとの間に差が生じ、この電位差はドライブト
ランジスタ２にオフ不良がある場合は時間の経過に伴っ
て小さくなる。したがって、これを検出部１９が検出す
れば、ドライブトランジスタ２のオフ不良を確実に検査
することができる。
【００６８】上記プリチャージ動作は、画素ごとに電荷
量を順次測定する前に、全ての画素に対して行う。この
場合、測定順序により画素間で検査条件に差が生じる
が、最初の画素を検査する前に十分な時間をおけば問題
はない。
量を順次測定する前に、全ての画素に対して行う。この
場合、測定順序により画素間で検査条件に差が生じる
が、最初の画素を検査する前に十分な時間をおけば問題
はない。
【００６９】２．２．書込モード
保持キャパシタ３及び寄生キャパシタ８に電荷を書き込
むときには、上記第１の実施の形態と同様にデータ線６
の電位ＤＡＴＡ及びゲート線５の電位ＧＡＴＥを変化さ
せる。しかし、この第２の実施の形態では電荷を書き込
む前に電位ＶＡ及びＶＢが確定しているので、電位ＶＡ
及びＶＢは上記第１の実施の形態と異なり図１３に示す
ように変化する。
むときには、上記第１の実施の形態と同様にデータ線６
の電位ＤＡＴＡ及びゲート線５の電位ＧＡＴＥを変化さ
せる。しかし、この第２の実施の形態では電荷を書き込
む前に電位ＶＡ及びＶＢが確定しているので、電位ＶＡ
及びＶＢは上記第１の実施の形態と異なり図１３に示す
ように変化する。
【００７０】時刻ｔ１０でスイッチングトランジスタ４
がオンになると、電位ＶＡは接地電位ＧＮＤからデータ
線６の電位ＶＤに向かって上昇し始める。これに伴い、
電位ＶＢは寄生キャパシタ８のカップリングにより負電
位（−５Ｖ程度）から緩やかに上昇する。時刻ｔ１１で
電位ＶＡと電位ＶＢとの差がドライブトランジスタ２の
しきい値を超えると、ドライブトランジスタ２がオンに
なり、電位ＶＢは共通電位Ｖｃｏｍに向かって速やかに
上昇する。電位ＶＡが共通電位Ｖｃｏｍに達するまでに
制御回路１７がゲート線５の電位ＧＡＴＥを低電位ＶＧ
Ｌに戻し、スイッチングトランジスタ４をオフにする。
がオンになると、電位ＶＡは接地電位ＧＮＤからデータ
線６の電位ＶＤに向かって上昇し始める。これに伴い、
電位ＶＢは寄生キャパシタ８のカップリングにより負電
位（−５Ｖ程度）から緩やかに上昇する。時刻ｔ１１で
電位ＶＡと電位ＶＢとの差がドライブトランジスタ２の
しきい値を超えると、ドライブトランジスタ２がオンに
なり、電位ＶＢは共通電位Ｖｃｏｍに向かって速やかに
上昇する。電位ＶＡが共通電位Ｖｃｏｍに達するまでに
制御回路１７がゲート線５の電位ＧＡＴＥを低電位ＶＧ
Ｌに戻し、スイッチングトランジスタ４をオフにする。
【００７１】保持キャパシタ３の電荷量Ｑ１、寄生キャ
パシタ８の電荷量Ｑ２、及びそれらの総電荷量Ｑ１＋Ｑ
２は、図１４に示したように変化する。上記第１の実施
の形態と異なり、時刻ｔ１１前に寄生キャパシタ８はあ
る程度充電されている。
パシタ８の電荷量Ｑ２、及びそれらの総電荷量Ｑ１＋Ｑ
２は、図１４に示したように変化する。上記第１の実施
の形態と異なり、時刻ｔ１１前に寄生キャパシタ８はあ
る程度充電されている。
【００７２】２．３．読出モード
保持キャパシタ３及び寄生キャパシタ８から電荷を読み
出すときには、図１５に示すように、上記第１の実施の
形態と同様に制御回路１７がゲート線５の電位ＧＡＴＥ
を変化させる。これにより、電位ＶＡ、ＶＢ及びＶＣは
上記第１の実施の形態と同様に変化する。したがって、
保持キャパシタ３の電荷量Ｑ１、寄生キャパシタの電荷
量Ｑ２、及びそれらの総電荷量Ｑ１＋Ｑ２は、図１６に
示したように変化する。
出すときには、図１５に示すように、上記第１の実施の
形態と同様に制御回路１７がゲート線５の電位ＧＡＴＥ
を変化させる。これにより、電位ＶＡ、ＶＢ及びＶＣは
上記第１の実施の形態と同様に変化する。したがって、
保持キャパシタ３の電荷量Ｑ１、寄生キャパシタの電荷
量Ｑ２、及びそれらの総電荷量Ｑ１＋Ｑ２は、図１６に
示したように変化する。
【００７３】２．４．検出モード
図１７は、書込及び読出モードにおける電位ＶＢの変化
を各不良ごとに示すタイミング図である。ただし、図中
の太線は電位ＶＡの変化を示す。
を各不良ごとに示すタイミング図である。ただし、図中
の太線は電位ＶＡの変化を示す。
【００７４】積分器１０により検出される電荷量Ｑは次
式（７）で表される。
式（７）で表される。
【００７５】
Ｑ＝Ｃ１（Ｖｗａ）＋Ｃ２（Ｖｗａ−Ｖｗｂ）−Ｃ２（Ｖｒａ−Ｖｒｂ）…（
７）
ドライブトランジスタ２のオープン不良の場合、（Ｖｗ
ａ−Ｖｗｂ）＝（Ｖｒａ−Ｖｒｂ）となり、寄生キャパ
シタ８の電荷量は検出されない。したがって、検出され
る電荷量Ｑは正常な場合よりも少なくなる。
ａ−Ｖｗｂ）＝（Ｖｒａ−Ｖｒｂ）となり、寄生キャパ
シタ８の電荷量は検出されない。したがって、検出され
る電荷量Ｑは正常な場合よりも少なくなる。
【００７６】ドライブトランジスタ２のショート不良の
場合、Ｖｗｂ＝Ｖｒｂとなる。Ｖｒａ＝０であるから、
この場合、Ｃ２（Ｖｗａ）が電荷量Ｑとして検出され、
保持キャパシタ３の電荷量は検出されない。したがっ
て、検出される電荷量Ｑは正常な場合よりも少なくな
る。
場合、Ｖｗｂ＝Ｖｒｂとなる。Ｖｒａ＝０であるから、
この場合、Ｃ２（Ｖｗａ）が電荷量Ｑとして検出され、
保持キャパシタ３の電荷量は検出されない。したがっ
て、検出される電荷量Ｑは正常な場合よりも少なくな
る。
【００７７】ドライブトランジスタ２のオフ不良の場合
及びオン不良の場合、Ｖｗｂが正常な場合よりも高くな
るため、検出される電荷量Ｑは正常な場合よりも少なく
なる。
及びオン不良の場合、Ｖｗｂが正常な場合よりも高くな
るため、検出される電荷量Ｑは正常な場合よりも少なく
なる。
【００７８】ドライブトランジスタ２にオフ不良がある
場合、書込モードにおいて寄生キャパシタ８の電荷量Ｑ
２は図１８に示したように変化する。この場合、ドライ
ブトランジスタ２は完全にオフにならないので、電位Ｖ
Ｂは図１９に示したように負電位（−５Ｖ程度）を維持
できず、共通電位Ｖｃｏｍ（＋５Ｖ程度）に引き上げら
れる。そのため、ドライブトランジスタ２がオンになる
時期が正常な場合よりも遅くなる。したがって、電位Ｖ
Ｂは電位ＶＡに伴って上昇し、電位ＶＣに対する電位Ｖ
Ａがドライブトランジスタ２のしきい値を超えたとき、
ドライブトランジスタ２がオンになり、電位ＶＢは電位
ＶＣに向かって下降する。
場合、書込モードにおいて寄生キャパシタ８の電荷量Ｑ
２は図１８に示したように変化する。この場合、ドライ
ブトランジスタ２は完全にオフにならないので、電位Ｖ
Ｂは図１９に示したように負電位（−５Ｖ程度）を維持
できず、共通電位Ｖｃｏｍ（＋５Ｖ程度）に引き上げら
れる。そのため、ドライブトランジスタ２がオンになる
時期が正常な場合よりも遅くなる。したがって、電位Ｖ
Ｂは電位ＶＡに伴って上昇し、電位ＶＣに対する電位Ｖ
Ａがドライブトランジスタ２のしきい値を超えたとき、
ドライブトランジスタ２がオンになり、電位ＶＢは電位
ＶＣに向かって下降する。
【００７９】ドライブトランジスタ２のドレインと隣接
素子のデータ線とのショート不良の場合、及びドライブ
トランジスタ２のドレインと隣接素子のゲート線とのシ
ョート不良の場合、Ｖｗｂ＝Ｖｒｂとなる。Ｖｒａ＝０
であるから、この場合、Ｃ２（Ｖｗａ）が電荷量Ｑとし
て検出され、保持キャパシタ３の電荷量は検出されな
い。したがって、検出される電荷量Ｑは正常な場合より
も少なくなる。
素子のデータ線とのショート不良の場合、及びドライブ
トランジスタ２のドレインと隣接素子のゲート線とのシ
ョート不良の場合、Ｖｗｂ＝Ｖｒｂとなる。Ｖｒａ＝０
であるから、この場合、Ｃ２（Ｖｗａ）が電荷量Ｑとし
て検出され、保持キャパシタ３の電荷量は検出されな
い。したがって、検出される電荷量Ｑは正常な場合より
も少なくなる。
【００８０】以上、本発明の実施の形態を説明したが、
上述した実施の形態は本発明を実施するための例示に過
ぎない。よって、本発明は上述した実施の形態に限定さ
れることなく、その趣旨を逸脱しない範囲内で上述した
実施の形態を適宜変形して実施することが可能である。
上述した実施の形態は本発明を実施するための例示に過
ぎない。よって、本発明は上述した実施の形態に限定さ
れることなく、その趣旨を逸脱しない範囲内で上述した
実施の形態を適宜変形して実施することが可能である。
【図１】本発明の実施の形態による検査方法において検
査対象となるＥＬアレイ基板の１画素およびそれを検査
するための検査装置の構成を示す回路図である。
査対象となるＥＬアレイ基板の１画素およびそれを検査
するための検査装置の構成を示す回路図である。
【図２】本発明の第１の実施の形態による検査方法の書
込モードにおける動作を示すタイミング図である。
込モードにおける動作を示すタイミング図である。
【図３】図２に示した書込モードにおける図１中の保持
キャパシタ及び寄生キャパシタの電荷量の変化を示す図
である。
キャパシタ及び寄生キャパシタの電荷量の変化を示す図
である。
【図４】本発明の第１の実施の形態による検査方法の読
出モードにおける動作を示すタイミング図である。
出モードにおける動作を示すタイミング図である。
【図５】図４に示した読出モードにおける図１中の保持
キャパシタ及び寄生キャパシタの電荷量の変化を示す図
である。
キャパシタ及び寄生キャパシタの電荷量の変化を示す図
である。
【図６】図１に示した有機ＥＬアレイ基板上の不良箇所
を示す図である。
を示す図である。
【図７】図１に示した有機ＥＬアレイ基板上に不良があ
る場合に、図２及び図４に示した読出及び書込モードに
おける動作を正常な場合と比較して示すタイミング図で
ある。
る場合に、図２及び図４に示した読出及び書込モードに
おける動作を正常な場合と比較して示すタイミング図で
ある。
【図８】図１に示した有機ＥＬアレイ基板上に不良があ
る場合に、図２に示した書込モードにおける寄生キャパ
シタの電荷量の変化を正常な場合と比較して示す図であ
る。
る場合に、図２に示した書込モードにおける寄生キャパ
シタの電荷量の変化を正常な場合と比較して示す図であ
る。
【図９】図１に示した有機ＥＬアレイ基板上に不良があ
る場合に、図２に示した書込モードにおける寄生キャパ
シタの電荷量の変化を正常な場合と比較して示す図であ
る。
る場合に、図２に示した書込モードにおける寄生キャパ
シタの電荷量の変化を正常な場合と比較して示す図であ
る。
【図１０】有機ＥＬパネル全体の検査方法を示すフロー
チャートである。
チャートである。
【図１１】図１０に示した検査方法において、全ての画
素について検出した電荷量をゲート線に対してプロット
したグラフである。
素について検出した電荷量をゲート線に対してプロット
したグラフである。
【図１２】本発明の第２の実施の形態による検査方法の
プリチャージモードにおける動作を示すタイミング図で
ある。
プリチャージモードにおける動作を示すタイミング図で
ある。
【図１３】本発明の第２の実施の形態による検査方法の
書込モードにおける動作を示すタイミング図である。
書込モードにおける動作を示すタイミング図である。
【図１４】図１３に示した書込モードにおける図１中の
保持キャパシタ及び寄生キャパシタの電荷量の変化を示
す図である。
保持キャパシタ及び寄生キャパシタの電荷量の変化を示
す図である。
【図１５】本発明の第２の実施の形態による検査方法の
読出モードにおける動作を示すタイミング図である。
読出モードにおける動作を示すタイミング図である。
【図１６】図１５に示した読出モードにおける図１中の
保持キャパシタ及び寄生キャパシタの電荷量の変化を示
す図である。
保持キャパシタ及び寄生キャパシタの電荷量の変化を示
す図である。
【図１７】図１に示した有機ＥＬアレイ基板上に不良が
ある場合に、図１３及び図１５に示した読出及び書込モ
ードにおける動作を正常な場合と比較して示すタイミン
グ図である。
ある場合に、図１３及び図１５に示した読出及び書込モ
ードにおける動作を正常な場合と比較して示すタイミン
グ図である。
【図１８】図１中のドライブトランジスタにオフ不良が
ある場合に、図１３に示した書込モードにおける寄生キ
ャパシタの電荷量の変化を正常な場合と比較して示す図
である。
ある場合に、図１３に示した書込モードにおける寄生キ
ャパシタの電荷量の変化を正常な場合と比較して示す図
である。
【図１９】図１８に示した場合における図１中の電位Ｖ
ＡおよびＶＢの変化を示す図である。
ＡおよびＶＢの変化を示す図である。
【図２０】有機ＥＬパネルの１画素の構成を示す回路図
である。
である。
１ 有機ＥＬ素子
２ ドライブトランジスタ
３ 保持キャパシタ
４ スイッチングトランジスタ
５ ゲート線
６ データ線
７ 共通線
８ 寄生キャパシタ
１０ 積分器
１６ スイッチング素子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 田口 知幸
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
(72)発明者 大田 淳登
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
Ｆターム(参考） 3K007 AB18 DB03
5C094 AA42 AA44 BA03 BA27 CA19
GB10 HA08 JA02
5G435 AA17 BB05 CC09 HH13 KK05
LL06 LL07 LL08
Claims (20)
- 【請求項１】 ＥＬ素子の一方の電極に接続されるドレ
インを有するドライブトランジスタと、前記ドライブト
ランジスタのゲートに接続される保持キャパシタと、前
記ＥＬ素子の一方の電極と前記ドライブトランジスタの
ゲートとの間に形成される寄生キャパシタと、前記ドラ
イブトランジスタのゲートに接続されるドレインを有す
るスイッチングトランジスタとを備えるＥＬアレイ基板
の検査方法であって、 所定電位を前記スイッチングトランジスタのドレインに
与え、かつ前記スイッチングトランジスタを所定の書込
時間オンにする書込ステップと、 前記スイッチングトランジスタをオフにしてから所定時
間経過後に前記スイッチングトランジスタを再びオンに
し、かつ前記スイッチングトランジスタのドレインを電
荷量測定器に接続する読出ステップと、 前記電荷量測定器の出力に基づいて前記ＥＬアレイ基板
上の不良を検出する検出ステップとを含むことを特徴と
するＥＬアレイ基板の検査方法。 - 【請求項２】 請求項１に記載のＥＬアレイ基板の検査
方法であって、 前記検出ステップは、 前記電荷量測定器の出力が通常よりも小さければ、前記
ドライブトランジスタのゲート−ソース間ショート不
良、ゲート−ドレイン間ショート不良、又はオープン不
良と判断するステップを含むことを特徴とするＥＬアレ
イ基板の検査方法。 - 【請求項３】 請求項１に記載のＥＬアレイ基板の検査
方法であって、 前記書込時間は、前記保持キャパシタ及び前記寄生キャ
パシタを完全に充電するのに必要な時間よりもを短く、 前記検出ステップは、 前記電荷量測定器の出力が通常よりも大きければ、前記
ドライブトランジスタのドレイン−ソース間ショート不
良又はオフ不良と判断するステップを含むことを特徴と
するＥＬアレイ基板の検査方法。 - 【請求項４】 請求項１に記載のＥＬアレイ基板の検査
方法であって、 前記書込時間は、前記保持キャパシタ及び前記寄生キャ
パシタを完全に充電するのに必要な時間よりもを短く、 前記検出ステップは、 前記電荷量測定器の出力が通常よりも小さければ、前記
ドライブトランジスタのオン不良と判断するステップを
含むことを特徴とするＥＬアレイ基板の検査方法。 - 【請求項５】 請求項１に記載のＥＬアレイ基板の検査
方法であってさらに、 前記書込ステップの前に、前記ドライブトランジスタの
ドレインを所定電位にプリチャージするドレインプリチ
ャージステップを含むことを特徴とするＥＬアレイ基板
の検査方法。 - 【請求項６】 請求項５に記載のＥＬアレイ基板の検査
方法であって、 前記ドレインプリチャージステップは、 所定電位を前記ドライブトランジスタのソースに与え、
かつ前記ドライブトランジスタをオンにするステップを
含むことを特徴とするＥＬアレイ基板の検査方法。 - 【請求項７】 請求項６に記載のＥＬアレイ基板の検査
方法であって、 前記ドライブトランジスタをオンにするステップは、 所定電位を前記スイッチングトランジスタのドレインに
与え、かつ前記スイッチングトランジスタをオンにする
ステップを含むことを特徴とするＥＬアレイ基板の検査
方法。 - 【請求項８】 請求項１又は請求項５に記載のＥＬアレ
イ基板の検査方法であってさらに、 前記書込ステップの前に、前記ドライブトランジスタの
ゲートを所定電位にプリチャージするゲートプリチャー
ジステップを含むことを特徴とするＥＬアレイ基板の検
査方法。 - 【請求項９】 請求項８に記載のＥＬアレイ基板の検査
方法であって、 前記ゲートプリチャージステップは、 所定電位を前記スイッチングトランジスタのドレインに
与え、かつ前記スイッチングトランジスタをオンにする
ことを特徴とするＥＬアレイ基板の検査方法。 - 【請求項１０】 請求項５から請求項９のいずれか１項
に記載のＥＬアレイ基板の検査方法であってさらに、 前記書込時間は、前記保持キャパシタ及び前記寄生キャ
パシタを完全に充電するのに必要な時間よりもを短く、 前記検出ステップは、 前記電荷量測定器の出力が通常よりも小さければ、前記
ドライブトランジスタのオン不良又はオフ不良と判断す
るステップを含むことを特徴とするＥＬアレイ基板の検
査方法。 - 【請求項１１】 ＥＬ素子の一方の電極に接続されるド
レインを有するドライブトランジスタと、前記ドライブ
トランジスタのゲートに接続される保持キャパシタと、
前記ＥＬ素子の一方の電極と前記ドライブトランジスタ
のゲートとの間に形成される寄生キャパシタと、前記ド
ライブトランジスタのゲートに接続されるドレインを有
するスイッチングトランジスタとを備えるＥＬアレイ基
板の検査装置であって、 所定電位を前記スイッチングトランジスタのドレインに
与え、かつ前記スイッチングトランジスタを所定の書込
時間オンにする書込手段と、 前記スイッチングトランジスタをオフにしてから所定時
間経過後に前記スイッチングトランジスタを再びオンに
し、かつ前記スイッチングトランジスタのドレインを電
荷量測定器に接続する読出手段と、 前記電荷量測定器の出力に基づいて前記ＥＬアレイ基板
上の不良を検出する検出手段とを備えたことを特徴とす
るＥＬアレイ基板の検査装置。 - 【請求項１２】 請求項１１に記載のＥＬアレイ基板の
検査装置であって、 前記検出手段は、前記電荷量測定器の出力が通常よりも
小さければ、前記ドライブトランジスタのゲート−ソー
ス間ショート不良、ゲート−ドレイン間ショート不良、
又はオープン不良と判断することを特徴とするＥＬアレ
イ基板の検査装置。 - 【請求項１３】 請求項１１に記載のＥＬアレイ基板の
検査装置であって、 前記書込時間は、前記保持キャパシタ及び前記寄生キャ
パシタを完全に充電するのに必要な時間よりもを短く、 前記検出手段は、前記電荷量測定器の出力が通常よりも
大きければ、前記ドライブトランジスタのドレイン−ソ
ース間ショート不良又はオフ不良と判断することを特徴
とするＥＬアレイ基板の検査装置。 - 【請求項１４】 請求項１１に記載のＥＬアレイ基板の
検査装置であって、 前記書込時間は、前記保持キャパシタ及び前記寄生キャ
パシタを完全に充電するのに必要な時間よりもを短く、 前記検出手段は、前記電荷量測定器の出力が通常よりも
小さければ、前記ドライブトランジスタのオン不良と判
断することを特徴とするＥＬアレイ基板の検査装置。 - 【請求項１５】 請求項１１に記載のＥＬアレイ基板の
検査装置であってさらに、 前記書込手段が動作する前に、前記ドライブトランジス
タのドレインを所定電位にプリチャージするドレインプ
リチャージ手段を備えることを特徴とするＥＬアレイ基
板の検査装置。 - 【請求項１６】 請求項１５に記載のＥＬアレイ基板の
検査装置であって、 前記ドレインプリチャージ手段は、所定電位を前記ドラ
イブトランジスタのソースに与え、かつ前記ドライブト
ランジスタをオンにすることを特徴とするＥＬアレイ基
板の検査装置。 - 【請求項１７】 請求項１６に記載のＥＬアレイ基板の
検査装置であって、 前記ドレインプリチャージ手段は、前記ドライブトラン
ジスタをオンにするために、所定電位を前記スイッチン
グトランジスタのドレインに与え、かつ前記スイッチン
グトランジスタをオンにすることを特徴とするＥＬアレ
イ基板の検査装置。 - 【請求項１８】 請求項１１又は請求項１５に記載のＥ
Ｌアレイ基板の検査装置であってさらに、 前記書込手段が動作する前に、前記ドライブトランジス
タのゲートを所定電位にプリチャージするゲートプリチ
ャージ手段を備えることを特徴とするＥＬアレイ基板の
検査装置。 - 【請求項１９】 請求項１８に記載のＥＬアレイ基板の
検査装置であって、 前記ゲートプリチャージ手段は、所定電位を前記スイッ
チングトランジスタのドレインに与え、かつ前記スイッ
チングトランジスタをオンにすることを特徴とするＥＬ
アレイ基板の検査装置。 - 【請求項２０】 請求項１５から請求項１９のいずれか
１項に記載のＥＬアレイ基板の検査装置であってさら
に、 前記書込時間は、前記保持キャパシタ及び前記寄生キャ
パシタを完全に充電するのに必要な時間よりもを短く、 前記検出手段は、前記電荷量測定器の出力が通常よりも
小さければ、前記ドライブトランジスタのオン不良又は
オフ不良と判断することを特徴とするＥＬアレイ基板の
検査装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002095324A JP3701924B2 (ja) | 2002-03-29 | 2002-03-29 | Ｅｌアレイ基板の検査方法及びその検査装置 |
| TW092105968A TWI229193B (en) | 2002-03-29 | 2003-03-18 | Inspection method and apparatus for EL array substrate |
| KR1020030018129A KR100586753B1 (ko) | 2002-03-29 | 2003-03-24 | Ｅｌ 어레이 기판에 대한 검사방법 및 장치 |
| US10/249,246 US6930505B2 (en) | 2002-03-29 | 2003-03-26 | Inspection method and apparatus for EL array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002095324A JP3701924B2 (ja) | 2002-03-29 | 2002-03-29 | Ｅｌアレイ基板の検査方法及びその検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003295790A true JP2003295790A (ja) | 2003-10-15 |
| JP3701924B2 JP3701924B2 (ja) | 2005-10-05 |
Family
ID=28449718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002095324A Expired - Lifetime JP3701924B2 (ja) | 2002-03-29 | 2002-03-29 | Ｅｌアレイ基板の検査方法及びその検査装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6930505B2 (ja) |
| JP (1) | JP3701924B2 (ja) |
| KR (1) | KR100586753B1 (ja) |
| TW (1) | TWI229193B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815975B2 (en) | 2002-05-21 | 2004-11-09 | Wintest Corporation | Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium |
| JP2005285631A (ja) * | 2004-03-30 | 2005-10-13 | Casio Comput Co Ltd | 画素回路基板、画素回路基板の検査方法、トランジスタ群、トランジスタ群の検査方法、検査装置 |
| JP2006221095A (ja) * | 2005-02-14 | 2006-08-24 | Hitachi Displays Ltd | 表示装置及びその駆動方法 |
| KR100749467B1 (ko) | 2006-08-09 | 2007-08-14 | 삼성에스디아이 주식회사 | 유기발광표시장치 및 유기발광표시장치의 검사회로구동방법 |
| JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| JP2008216662A (ja) * | 2007-03-05 | 2008-09-18 | Sony Corp | 表示用基板の欠陥検査方法及び欠陥検査装置並びに表示装置 |
| US7777698B2 (en) | 2002-04-26 | 2010-08-17 | Toshiba Matsushita Display Technology, Co., Ltd. | Drive method of EL display panel |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3760411B2 (ja) * | 2003-05-21 | 2006-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
| JP2005259724A (ja) * | 2004-02-10 | 2005-09-22 | Fuji Photo Film Co Ltd | 発光素子の順方向電圧降下測定方法及び装置、並びに光源装置及びこれを用いた感熱プリンタ |
| JP2005321658A (ja) * | 2004-05-10 | 2005-11-17 | International Display Technology Kk | 回路検査方法、液晶表示装置の製造方法および回路検査装置 |
| US7157928B2 (en) * | 2004-05-21 | 2007-01-02 | Osram Opto Semiconductors Gmbh | Determining leakage in matrix-structured electronic devices |
| JP4281622B2 (ja) * | 2004-05-31 | 2009-06-17 | ソニー株式会社 | 表示装置及び検査方法 |
| JP2006029893A (ja) * | 2004-07-14 | 2006-02-02 | Agilent Technol Inc | ディスプレイパネルの製造システム、それに用いられる製造方法、及びそのための検査装置 |
| JP2006053439A (ja) * | 2004-08-13 | 2006-02-23 | Agilent Technol Inc | Ｔｆｔアレイ試験方法および試験装置 |
| KR100698689B1 (ko) * | 2004-08-30 | 2007-03-23 | 삼성에스디아이 주식회사 | 발광 표시장치와 그의 제조방법 |
| JP2006073712A (ja) * | 2004-09-01 | 2006-03-16 | Agilent Technol Inc | Ｔｆｔアレイ試験方法および試験装置 |
| KR100721954B1 (ko) * | 2005-09-16 | 2007-05-25 | 삼성에스디아이 주식회사 | 원장 단위 검사가 가능한 유기 이엘 어레이 기판 |
| JP2008241832A (ja) * | 2007-03-26 | 2008-10-09 | Seiko Epson Corp | 液晶装置、画素回路、アクティブマトリクス基板、および電子機器 |
| JP2009092965A (ja) * | 2007-10-10 | 2009-04-30 | Eastman Kodak Co | 表示パネルの不良検出方法および表示パネル |
| KR101004733B1 (ko) * | 2008-06-30 | 2011-01-04 | 주식회사 익성 | 바닥 구조물 |
| KR102006966B1 (ko) * | 2010-11-23 | 2019-08-02 | 온세미컨덕터코리아 주식회사 | Ｌｅｄ 발광 장치의 구동 장치 및 구동 방법 |
| CN102798787B (zh) | 2011-05-24 | 2014-12-10 | 宸鸿光电科技股份有限公司 | 电子设备及其断路检测系统与断路检测方法 |
| KR102582287B1 (ko) * | 2016-09-29 | 2023-09-22 | 엘지디스플레이 주식회사 | 유기발광 표시패널 및 이를 이용한 유기발광 표시장치 |
| KR102008360B1 (ko) * | 2017-05-25 | 2019-08-07 | 온세미컨덕터코리아 주식회사 | Led 발광 장치의 구동 방법 |
| CN114325501B (zh) * | 2021-12-31 | 2024-04-02 | 科博达技术股份有限公司 | Pdlc玻璃开路检测方法及其电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246516A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | 半導体装置 |
| US5428300A (en) * | 1993-04-26 | 1995-06-27 | Telenix Co., Ltd. | Method and apparatus for testing TFT-LCD |
| JP3213472B2 (ja) * | 1994-04-26 | 2001-10-02 | シャープ株式会社 | アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置 |
| TW329002B (en) * | 1996-06-05 | 1998-04-01 | Zenshin Test Co | Apparatus and method for inspecting a LCD substrate |
| JP2001195034A (ja) * | 2000-01-12 | 2001-07-19 | Toshiba Corp | アレイ基板及びその検査方法 |
| JP2001195033A (ja) * | 2000-01-06 | 2001-07-19 | Toshiba Corp | 表示装置の検査方法 |
| TW582011B (en) * | 2000-01-06 | 2004-04-01 | Toshiba Corp | Array substrate and method of inspecting the same |
| JP5041627B2 (ja) | 2000-05-12 | 2012-10-03 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電子機器 |
| JP4157303B2 (ja) | 2002-02-04 | 2008-10-01 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置製造方法 |
-
2002
- 2002-03-29 JP JP2002095324A patent/JP3701924B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-18 TW TW092105968A patent/TWI229193B/zh not_active IP Right Cessation
- 2003-03-24 KR KR1020030018129A patent/KR100586753B1/ko not_active IP Right Cessation
- 2003-03-26 US US10/249,246 patent/US6930505B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| US7777698B2 (en) | 2002-04-26 | 2010-08-17 | Toshiba Matsushita Display Technology, Co., Ltd. | Drive method of EL display panel |
| US7932880B2 (en) | 2002-04-26 | 2011-04-26 | Toshiba Matsushita Display Technology Co., Ltd. | EL display panel driving method |
| US8063855B2 (en) | 2002-04-26 | 2011-11-22 | Toshiba Matsushita Display Technology Co., Ltd. | Drive method of EL display panel |
| US6815975B2 (en) | 2002-05-21 | 2004-11-09 | Wintest Corporation | Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium |
| JP2005285631A (ja) * | 2004-03-30 | 2005-10-13 | Casio Comput Co Ltd | 画素回路基板、画素回路基板の検査方法、トランジスタ群、トランジスタ群の検査方法、検査装置 |
| JP4665419B2 (ja) * | 2004-03-30 | 2011-04-06 | カシオ計算機株式会社 | 画素回路基板の検査方法及び検査装置 |
| JP2006221095A (ja) * | 2005-02-14 | 2006-08-24 | Hitachi Displays Ltd | 表示装置及びその駆動方法 |
| JP4580775B2 (ja) * | 2005-02-14 | 2010-11-17 | 株式会社 日立ディスプレイズ | 表示装置及びその駆動方法 |
| KR100749467B1 (ko) | 2006-08-09 | 2007-08-14 | 삼성에스디아이 주식회사 | 유기발광표시장치 및 유기발광표시장치의 검사회로구동방법 |
| JP2008216662A (ja) * | 2007-03-05 | 2008-09-18 | Sony Corp | 表示用基板の欠陥検査方法及び欠陥検査装置並びに表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3701924B2 (ja) | 2005-10-05 |
| TWI229193B (en) | 2005-03-11 |
| US6930505B2 (en) | 2005-08-16 |
| TW200305025A (en) | 2003-10-16 |
| KR100586753B1 (ko) | 2006-06-08 |
| KR20030078667A (ko) | 2003-10-08 |
| US20030187597A1 (en) | 2003-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701924B2 (ja) | Ｅｌアレイ基板の検査方法及びその検査装置 | |
| US8243058B2 (en) | Gate driving circuit and display device having the gate driving circuit | |
| KR101573460B1 (ko) | 게이트 구동회로 | |
| US6630840B2 (en) | Array substrate inspection method with varying non-selection signal | |
| KR100670494B1 (ko) | 액정표시장치의 구동회로 및 구동방법 | |
| KR100845159B1 (ko) | 전기광학 장치 기판 및 그 기판의 검사 방법, 그 기판을포함한 전기광학 장치 및 그 장치를 포함한 전자 기기 | |
| US8310872B2 (en) | Multi-page parallel program flash memory | |
| TWI384480B (zh) | 記憶體及其讀取方法 | |
| KR101390315B1 (ko) | 방전회로를 포함하는 액정표시장치 및 이의 구동방법 | |
| CN109859664B (zh) | Oled驱动背板的数据线检测方法及相关装置 | |
| US20190287447A1 (en) | Shift register unit and driving method for the same, gate driving circuit and display device | |
| TWI463459B (zh) | 平面顯示器及其臨界電壓感測電路 | |
| WO2020083379A1 (zh) | 驱动控制电路、驱动控制方法和显示装置 | |
| CN108877610B (zh) | 阵列基板及其检测方法和显示装置 | |
| JP2004354758A (ja) | 液晶表示装置 | |
| US7796156B2 (en) | Organic electroluminescent display panel testing apparatus and method thereof | |
| US20050190139A1 (en) | Load capacity driving circuit and liquid crystal driving circuit | |
| US6791350B2 (en) | Inspection method for array substrate and inspection device for the same | |
| CN108062936A (zh) | 驱动电路及驱动方法 | |
| JP2004246097A (ja) | アクティブマトリクス基板の検査方法及び装置 | |
| JP4107601B2 (ja) | アレイ基板の検査方法及びその検査装置 | |
| JP4447627B2 (ja) | 液晶表示装置 | |
| JP2007093996A (ja) | 表示装置の駆動回路、表示装置および表示装置の駆動方法 | |
| JP3698365B2 (ja) | アレイ基板の検査装置および検査方法 | |
| CN109872698B (zh) | 公共电极放电电路、源极驱动电路及公共电极放电方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20060502 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D14 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060829 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |