JP3698365B2 - アレイ基板の検査装置および検査方法 - Google Patents
アレイ基板の検査装置および検査方法 Download PDFInfo
- Publication number
- JP3698365B2 JP3698365B2 JP2002251117A JP2002251117A JP3698365B2 JP 3698365 B2 JP3698365 B2 JP 3698365B2 JP 2002251117 A JP2002251117 A JP 2002251117A JP 2002251117 A JP2002251117 A JP 2002251117A JP 3698365 B2 JP3698365 B2 JP 3698365B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- switching element
- electrode
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイに使用されるアレイ基板の検査装置および検査方法に関する。
【０００２】
【従来の技術】
図３に示すように、液晶ディスプレイのアレイ基板は、周知のアレイ基板であり、基板と、基板上に設けられた複数本のゲート線１２と、ゲート線１２と絶縁層を介して交叉する複数本のデータ線１４と、ゲート線１２とデータ線１４の交叉部に設けられ、ゲート線１２とデータ線１４に接続されたスイッチング素子１６と、スイッチング素子１６に接続された画素電極１８と、画素電極１８の一部と絶縁層を介して対向することにより保持容量２６を形成する保持容量（Ｃｓ）線２０と、ゲート線１２と画素電極１８間に形成されるゲート・電極間容量２４と、を含む。なお、明細書では画素電極１８としてＩＴＯ（Indium tin oxide）を使用する。
【０００３】
液晶ディスプレイのアレイ基板は、各種材料の積層およびエッチングを繰り返して製造される。アレイ基板の製造後、アレイ基板を検査し、良品を液晶ディスプレイに使用する。検査装置１１は、図３のように、ゲート線１２のパッド３４にプローブ３８を介して接続するゲート電圧発生回路２９と、データ線１４に書き込み電圧を印加する書き込み回路３０と、ゲート・電極間容量２４と保持容量２６の電荷を読み取る読み取り回路３２と、を含む。書き込み回路３０と読み取り回路３２を選択するスイッチ４２と、データ線１４のパッド３６に接続するプローブ４０と、を含む。
【０００４】
一般に、画素電極１８に電圧を印加したとき、保持容量２６や液晶容量によって、画素電極１８の電圧が印加した電圧よりもΔＶ下がる。このΔＶを突き抜け電圧と呼ぶ。全ての画素において、突き抜け電圧ΔＶが一定であれば、画素電極１８に印加する電圧をΔＶ高くすることによって、全ての画素が正常に動作する。
【０００５】
アレイ基板への異物の付着や欠陥により、ゲート・電極間容量２４の容量が大きくなると、突き抜け電圧ΔＶが正常な画素と比較して大きくなり、液晶ディスプレイが駆動された際に不良となる。不良としては、ゲート・電極間容量２４と保持容量２６に電荷を蓄積した後、スイッチング素子１６をオフにすると、保持容量２６の電荷がゲート・電極間容量２４に移動し、保持容量２６で所望の電荷が保持できなくなる問題が生じる。
【０００６】
ゲート電位変化量をΔＶｇ＝（ＶＧＨ−ＶＧＬ）、液晶容量をＣｌｃとすると突き抜け電圧ΔＶは、ΔＶ＝ΔＶｇ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓ）となる。なお、本明細書中の式でＣｓとＣｇｄは、それぞれ保持容量２６とゲート・電極間容量２４の容量とする。また、ＶＧＨ、ＶＧＬはゲート線１２に印加される電圧で、ＶＧＨはＶＧＬより大きく、スイッチング素子１６をオンにする。
【０００７】
電荷量Ｑの測定は以下のように行われる。検査装置は図４（ａ）に示すようなゲート電圧ＶＧＨを印加する。電荷の書き込み時（Ｔ１）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＶＤ−ＶＧＨ）、Ｑｃｓ＝Ｃｓ（ＶＤ−ＶＣｓ）となる。なお、電荷の書き込みは、画素のゲート・電極間容量２４と保持容量２６にそれぞれ電荷ＱｇｄとＱｃｓを蓄積することである。また、ＶＤは、図４（ｂ）に示すデータ線１４に印加される書き込み電圧である。ＶＣｓは共通線２０の電圧である。
【０００８】
電荷の保持時間中（Ｔ２）、電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＶＩＴＯ−ＶＧＬ）、Ｑｃｓ＝Ｃｓ（ＶＩＴＯ−ＶＣｓ）となる。ＶＩＴＯは、画素電極１８の電圧である。
【０００９】
電荷の読み出し時（Ｔ３）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＧＮＤ−ＶＧＨ）、Ｑｃｓ＝Ｃｓ（ＧＮＤ−ＶＣｓ）となる。ＧＮＤはアース電位である。
【００１０】
アレイ基板の検査において検出される電荷量Ｑは、書き込み時の電荷の合計から読み出し時の電荷の合計を引いたものであるから、Ｑ＝ＶＤ（Ｃｓ＋Ｃｇｄ）となる。なお、上記の内容は図５で示されるデータ・電極間容量４４は無視する。
【００１１】
仮にＣｓを０．１ｐＦ、Ｃｇｄを０．０１ｐＦとし、書き込み電圧ＶＤを１０Ｖにした場合に正常画素で検出される電荷量Ｑは１．１ｐＣとなる。
【００１２】
突き抜け電圧不良によりＣｇｄが正常画素の倍の０．０２ｐＦである不良画素で検出される電荷量Ｑは１．２ｐＣとなる。すなわち、Ｃｇｄの大きさが正常画素の倍となるケースでも、検出される差は１０％以下となる。検査装置自体のノイズなどを考慮すると、不良と判定するのは困難である。
【００１３】
また、上記の方法であれば、図５に示すデータ・電極間容量４４の検出も困難である。これは、データ・電極間容量４４には、上記の書き込み時（Ｔ１）において電荷はチャージされず、読み出し時（Ｔ３）においても電荷が残らないためである。
【００１４】
詳しく述べると、電荷の書き込みおよび読み出しにおけるゲート線１２およびデータ線１４に印加する電圧は図４と同様である。ゲート・電極間容量２４を無視すると、書き込み電荷量Ｑｗは、Ｃｓ（ＶＩＴＯ−ＶＣｓ）＋Ｃｄｄ（ＶＩＴＯ−ＶＤ）となる。読み出し電荷量Ｑｒは、Ｃｓ（ＧＮＤ−ＶＣｓ）＋Ｃｄｄ（ＧＮＤ−ＧＮＤ）となる。Ｃｄｄは、データ・電極間容量４４の容量である。したがって、検出される電荷量Ｑは、Ｃｓ（ＶＩＴＯ−ＧＮＤ）＋Ｃｄｄ（ＶＩＴＯ−ＶＤ）となる。
【００１５】
ＶＧＨが充分に高く、例えばＶＤ＋５Ｖ以上であるとＶＩＴＯ＝ＶＤとなる。したがって、検出される電荷量Ｑは、Ｃｓ（ＶＩＴＯ−ＧＮＤ）となり、Ｃｄｄが含まれていない。したがって、検査時にデータ・電極間容量４４が検出できず、データ・電極間容量４４が正常値からはずれていても、アレイ基板を不良と判定できない。
【００１６】
特開平１１−１８３５５０号公報にアレイ基板の検査装置が開示されている。画素に電荷を蓄積し、一定時間後に電荷を読み取る。画素電極と共通電極間にシリコンエッチング残がある場合に有効である。しかし、この公報には、本発明のように電荷の書き込みと読み取りでゲート電圧を変えるようにすることは示されていない。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、従来のアレイ基板の検査装置では検出できない突き抜け電圧に関連する画素の不良を検出するための検査装置および検査方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の検査装置の要旨は、アレイ基板の保持容量およびゲート・電極間容量に電荷を蓄積するときに、スイッチング素子をオンにするために、スイッチング素子に第１電圧を印加する手段と、保持容量およびゲート・電極間容量に蓄積された電荷を読み取るときに、スイッチング素子をオンにするために、スイッチング素子に対して第１電圧と電圧値が異なる第２電圧を印加する手段と、を含む。
【００１９】
本発明の検査方法の要旨は、保持容量およびゲート・電極間容量に電荷を蓄積するために、スイッチング素子をオンにするために、スイッチング素子に第１電圧を印加するステップと、保持容量およびゲート・電極間容量に蓄積された電荷を読み取るために、スイッチング素子に対して第１電圧と電圧値が異なる第２電圧を印加して、該スイッチング素子をオンにするステップと、を含む。
【００２０】
【発明の実施の形態】
本発明のアレイ基板の検査装置および検査方法の実施の形態について図面を用いて説明する。
【００２１】
本発明で検査される液晶ディスプレイのアレイ基板は、周知のアレイ基板である。図１で示すように、アレイ基板は、基板と、基板上に設けられた複数本のゲート線１２と、ゲート線１２と絶縁層を介して交叉する複数本のデータ線１４と、ゲート線１２とデータ線１４の交叉部に設けられ、ゲート線１２とデータ線１４に接続されたスイッチング素子１６と、スイッチング素子１６に接続された画素電極１８と、画素電極１８の一部と絶縁層を介して対向することにより保持容量２６を形成する共通線２０と、ゲート線１２と画素電極１８間に形成されるゲート・電極間容量２４と、を含む。本実施の形態では、画素電極１８としてＩＴＯを使用する。また、スイッチング素子１６はＴＦＴ（Thin Film Transistor）を使用する。
【００２２】
検査装置１０は、図１、図２（ａ）で示すように、保持容量２６およびゲート・電極間容量２４に電荷を蓄積するときに、スイッチング素子１６に第１電圧ＶＧＨ１を印加する手段を含む。
【００２３】
また検査装置１０は、保持容量２６およびゲート・電極間容量２４に蓄積された電荷を読み取るときに、スイッチング素子１６をオンにするために、ゲート線１２からスイッチング素子１６に対して第１電圧ＶＧＨ１と電圧値が異なる第２電圧ＶＧＨ２を印加する手段と、を含む。
【００２４】
第１電圧ＶＧＨ１を印加する手段および第２電圧ＶＧＨ２を印加する手段は、ゲート電圧発生回路２８に含まれ、電荷の書き込みと読み取りで使い分けられるように構成される。またはゲート電圧発生回路２８が、電荷の書き込み時に第１電圧ＶＧＨ１を発生し、電荷の読み取り時に第２電圧ＶＧＨ２を発生する構成であっても良い。
【００２５】
図２（ａ）で示すように、第２電圧ＶＧＨ２は第１電圧ＶＧＨ１よりも高い。例えば、第２電圧ＶＧＨ２は第１電圧ＶＧＨ１の２倍にすると、後述するように正常画素と不良画素とで検出される電荷の誤差が２０％となり、不良を判定できる。
【００２６】
検査装置１０は、第１電圧ＶＧＨ１が印加されたときに電荷を蓄積するために、図２（ｂ）に示す書き込み電圧ＶＤをデータ線１４に印加する書き込み回路３０を含む。少なくとも第１電圧ＶＧＨ１がゲート線１２に印加されている間、書き込み電圧ＶＤはデータ線１４に印加される。
【００２７】
検査装置１０は、第２電圧ＶＧＨ２が印加されたときに蓄積された電荷を読み取るための読み取り回路３２を含む。
【００２８】
ゲート電圧発生回路２８はプローブ３８を介してゲート線１２のパッド３４に接続される。書き込み回路３０と読み出し回路３２はスイッチ４２によって、データ線１４への接続が選択される。スイッチ４２はデータ線１４のパッド３６に接続される。
【００２９】
検査方法は、▲１▼データ線１４には、画素に電荷を蓄積するための電圧を印加する。▲２▼保持容量２６およびゲート・電極間容量２４に電荷を蓄積するために、スイッチング素子１６のゲートに第１電圧ＶＧＨ１を印加し、スイッチング素子１６をオンにする。スイッチング素子１６がオンになると、保持容量２６とゲート・電極間容量２４に電荷が蓄積される。
【００３０】
▲３▼一定時間、画素の各容量２４、２６で電荷を保持する。
【００３１】
▲４▼保持容量２６およびゲート・電極間容量２４に保持された電荷を読み取るために、スイッチング素子１６に対して第１電圧ＶＧＨ１と電圧値が異なる第２電圧ＶＧＨ２を印加して、スイッチング素子１６をオンにする。▲５▼スイッチ４２を読み出し回路３２に接続し、スイッチング素子１６がオンになっている間に、蓄積された電荷を読み取る。
【００３２】
電荷の書き込み時（Ｔ１）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＶＤ−ＶＧＨ１）、Ｑｃｓ＝Ｃｓ（ＶＤ−ＶＣｓ）となる。なお、電荷の書き込みは、画素の容量に電荷を蓄積することである。
【００３３】
保持時間中（Ｔ２）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＶＩＴＯ−ＶＧＬ）、Ｑｃｓ＝Ｃｓ（ＶＩＴＯ−ＶＣｓ）となる。ＶＧＬは−５Ｖにする。
【００３４】
読み出し後（Ｔ３）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＧＮＤ−ＶＧＨ２）、Ｑｃｓ＝Ｃｓ（ＧＮＤ−ＶＣｓ）となる。
【００３５】
アレイ基板の検査において検出される電荷量Ｑは、書き込み時の電荷の合計から読み出し後の電荷の合計を引いたものであるから、Ｑ＝ＶＤ（Ｃｓ＋Ｃｇｄ）＋Ｃｇｄ（ＶＧＨ２−ＶＧＨ１）となる。
【００３６】
仮にＣｓを０．１ｐＦ、Ｃｇｄを０．０１ｐＦとし、書き込み電圧ＶＤを１０Ｖ、ＶＧＨ１を１５Ｖ、ＶＧＨ２を３０Ｖにした場合に正常画素で検出される電荷量Ｑは１．２５ｐＣとなる。
【００３７】
Ｃｇｄが倍の０．０２ｐＦである不良画素で検出される電荷量Ｑは１．５ｐＣとなる。すなわち、Ｃｇｄの大きさが正常画素の倍となるケースで、検出される差は２０％となる。従来と比較して不良を判定することが可能である。
【００３８】
従来ではゲート・電極間容量２４の不良を検出するのが困難であったが、本発明によって検出が可能になった。ゲート電圧を調節することによって、簡単に検出が可能である。
【００３９】
また、図２（ｃ）に示すように、ＶＧＨ１をＶＧＨ２よりも大きくしても良い。この場合、検出される電荷量は、Ｑ＝ＶＤ（Ｃｓ＋Ｃｇｄ）−Ｃｇｄ（ＶＧＨ２−ＶＧＨ１）とする。
【００４０】
なお、以上の説明はデータ・電極間容量４４を無視している。
【００４１】
次に、図５で示すデータ・電極間容量４４について説明する。図２（ａ）に示すＶＧＨ１を充分低く、例えばＶＤ−５Ｖ以下にすることによって、ＶＩＴＯとＶＤが異なるようにする。すなわち、ゲート電圧発生回路２８に、ＶＩＴＯとＶＤが異なるように第１電圧ＶＧＨ１を調節する手段を設け、ＶＩＴＯとＶＤが異なるようにする。その結果、検出される電荷量Ｑは、Ｃｓ（ＶＩＴＯ−ＧＮＤ）＋Ｃｄｄ（ＶＩＴＯ−ＶＤ）となる。したがって、ＶＩＴＯとＶＤが異なるようにしたことによって、データ・電極間容量４４に電荷が蓄積されて、データ・電極間容量４４の影響を含めた検査が可能となる。
【００４２】
以上、本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されることはない。その他、本発明は、主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
【００４３】
【発明の効果】
本発明によると、電荷の書き込み時および読み出し時のゲート電圧を変化させることによって、従来では困難であったゲート・電極間容量を検出しやすくなり、突き抜け電圧に関する画素の不良を検出することができる。また、ゲート電圧を調節することによって、データ・電極間容量を検出することが可能となった。
【図面の簡単な説明】
【図１】本発明の検査の実施形態を示す検査装置および液晶ディスプレイの画素の回路図である。
【図２】検査時にゲート線やデータ線に印加する電圧の図であり、（ａ）はゲート線に印加する電圧ＶＧＨ２をＶＧＨ１よりも大きくしたときの電圧の図であり、（ｂ）はデータ線の電圧ＶＤの図であり、（ｃ）ＶＧＨ１をＶＧＨ２よりも大きくしたときの電圧の図である。
【図３】従来の検査の実施形態を示す検査装置および液晶ディスプレイの画素の回路図である。
【図４】従来の検査時にゲート線やデータ線に印加する電圧の図であり、（ａ）はゲート線に印加する電圧の図であり、（ｂ）はデータ線の電圧ＶＤの図である。
【図５】データ・電極間容量を示す図である。
【符号の説明】
１０，１１：検査装置
１２：ゲート線
１４：データ線
１６：スイッチング素子
１８：画素電極（ＩＴＯ）
２０：保持容量（Ｃｓ）線
２２：メタルまたはアモルファス・シリコン残り
２４：ゲート・電極間容量
２６：保持容量
２８，２９：ゲート電圧発生回路
３０：書き込み回路
３２：読み取り回路
３４，３６：パッド
３８，４０：プローブ
４２：スイッチ
４４：データ・電極間容量
【発明の属する技術分野】
本発明は、液晶ディスプレイに使用されるアレイ基板の検査装置および検査方法に関する。
【０００２】
【従来の技術】
図３に示すように、液晶ディスプレイのアレイ基板は、周知のアレイ基板であり、基板と、基板上に設けられた複数本のゲート線１２と、ゲート線１２と絶縁層を介して交叉する複数本のデータ線１４と、ゲート線１２とデータ線１４の交叉部に設けられ、ゲート線１２とデータ線１４に接続されたスイッチング素子１６と、スイッチング素子１６に接続された画素電極１８と、画素電極１８の一部と絶縁層を介して対向することにより保持容量２６を形成する保持容量（Ｃｓ）線２０と、ゲート線１２と画素電極１８間に形成されるゲート・電極間容量２４と、を含む。なお、明細書では画素電極１８としてＩＴＯ（Indium tin oxide）を使用する。
【０００３】
液晶ディスプレイのアレイ基板は、各種材料の積層およびエッチングを繰り返して製造される。アレイ基板の製造後、アレイ基板を検査し、良品を液晶ディスプレイに使用する。検査装置１１は、図３のように、ゲート線１２のパッド３４にプローブ３８を介して接続するゲート電圧発生回路２９と、データ線１４に書き込み電圧を印加する書き込み回路３０と、ゲート・電極間容量２４と保持容量２６の電荷を読み取る読み取り回路３２と、を含む。書き込み回路３０と読み取り回路３２を選択するスイッチ４２と、データ線１４のパッド３６に接続するプローブ４０と、を含む。
【０００４】
一般に、画素電極１８に電圧を印加したとき、保持容量２６や液晶容量によって、画素電極１８の電圧が印加した電圧よりもΔＶ下がる。このΔＶを突き抜け電圧と呼ぶ。全ての画素において、突き抜け電圧ΔＶが一定であれば、画素電極１８に印加する電圧をΔＶ高くすることによって、全ての画素が正常に動作する。
【０００５】
アレイ基板への異物の付着や欠陥により、ゲート・電極間容量２４の容量が大きくなると、突き抜け電圧ΔＶが正常な画素と比較して大きくなり、液晶ディスプレイが駆動された際に不良となる。不良としては、ゲート・電極間容量２４と保持容量２６に電荷を蓄積した後、スイッチング素子１６をオフにすると、保持容量２６の電荷がゲート・電極間容量２４に移動し、保持容量２６で所望の電荷が保持できなくなる問題が生じる。
【０００６】
ゲート電位変化量をΔＶｇ＝（ＶＧＨ−ＶＧＬ）、液晶容量をＣｌｃとすると突き抜け電圧ΔＶは、ΔＶ＝ΔＶｇ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓ）となる。なお、本明細書中の式でＣｓとＣｇｄは、それぞれ保持容量２６とゲート・電極間容量２４の容量とする。また、ＶＧＨ、ＶＧＬはゲート線１２に印加される電圧で、ＶＧＨはＶＧＬより大きく、スイッチング素子１６をオンにする。
【０００７】
電荷量Ｑの測定は以下のように行われる。検査装置は図４（ａ）に示すようなゲート電圧ＶＧＨを印加する。電荷の書き込み時（Ｔ１）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＶＤ−ＶＧＨ）、Ｑｃｓ＝Ｃｓ（ＶＤ−ＶＣｓ）となる。なお、電荷の書き込みは、画素のゲート・電極間容量２４と保持容量２６にそれぞれ電荷ＱｇｄとＱｃｓを蓄積することである。また、ＶＤは、図４（ｂ）に示すデータ線１４に印加される書き込み電圧である。ＶＣｓは共通線２０の電圧である。
【０００８】
電荷の保持時間中（Ｔ２）、電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＶＩＴＯ−ＶＧＬ）、Ｑｃｓ＝Ｃｓ（ＶＩＴＯ−ＶＣｓ）となる。ＶＩＴＯは、画素電極１８の電圧である。
【０００９】
電荷の読み出し時（Ｔ３）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＧＮＤ−ＶＧＨ）、Ｑｃｓ＝Ｃｓ（ＧＮＤ−ＶＣｓ）となる。ＧＮＤはアース電位である。
【００１０】
アレイ基板の検査において検出される電荷量Ｑは、書き込み時の電荷の合計から読み出し時の電荷の合計を引いたものであるから、Ｑ＝ＶＤ（Ｃｓ＋Ｃｇｄ）となる。なお、上記の内容は図５で示されるデータ・電極間容量４４は無視する。
【００１１】
仮にＣｓを０．１ｐＦ、Ｃｇｄを０．０１ｐＦとし、書き込み電圧ＶＤを１０Ｖにした場合に正常画素で検出される電荷量Ｑは１．１ｐＣとなる。
【００１２】
突き抜け電圧不良によりＣｇｄが正常画素の倍の０．０２ｐＦである不良画素で検出される電荷量Ｑは１．２ｐＣとなる。すなわち、Ｃｇｄの大きさが正常画素の倍となるケースでも、検出される差は１０％以下となる。検査装置自体のノイズなどを考慮すると、不良と判定するのは困難である。
【００１３】
また、上記の方法であれば、図５に示すデータ・電極間容量４４の検出も困難である。これは、データ・電極間容量４４には、上記の書き込み時（Ｔ１）において電荷はチャージされず、読み出し時（Ｔ３）においても電荷が残らないためである。
【００１４】
詳しく述べると、電荷の書き込みおよび読み出しにおけるゲート線１２およびデータ線１４に印加する電圧は図４と同様である。ゲート・電極間容量２４を無視すると、書き込み電荷量Ｑｗは、Ｃｓ（ＶＩＴＯ−ＶＣｓ）＋Ｃｄｄ（ＶＩＴＯ−ＶＤ）となる。読み出し電荷量Ｑｒは、Ｃｓ（ＧＮＤ−ＶＣｓ）＋Ｃｄｄ（ＧＮＤ−ＧＮＤ）となる。Ｃｄｄは、データ・電極間容量４４の容量である。したがって、検出される電荷量Ｑは、Ｃｓ（ＶＩＴＯ−ＧＮＤ）＋Ｃｄｄ（ＶＩＴＯ−ＶＤ）となる。
【００１５】
ＶＧＨが充分に高く、例えばＶＤ＋５Ｖ以上であるとＶＩＴＯ＝ＶＤとなる。したがって、検出される電荷量Ｑは、Ｃｓ（ＶＩＴＯ−ＧＮＤ）となり、Ｃｄｄが含まれていない。したがって、検査時にデータ・電極間容量４４が検出できず、データ・電極間容量４４が正常値からはずれていても、アレイ基板を不良と判定できない。
【００１６】
特開平１１−１８３５５０号公報にアレイ基板の検査装置が開示されている。画素に電荷を蓄積し、一定時間後に電荷を読み取る。画素電極と共通電極間にシリコンエッチング残がある場合に有効である。しかし、この公報には、本発明のように電荷の書き込みと読み取りでゲート電圧を変えるようにすることは示されていない。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、従来のアレイ基板の検査装置では検出できない突き抜け電圧に関連する画素の不良を検出するための検査装置および検査方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の検査装置の要旨は、アレイ基板の保持容量およびゲート・電極間容量に電荷を蓄積するときに、スイッチング素子をオンにするために、スイッチング素子に第１電圧を印加する手段と、保持容量およびゲート・電極間容量に蓄積された電荷を読み取るときに、スイッチング素子をオンにするために、スイッチング素子に対して第１電圧と電圧値が異なる第２電圧を印加する手段と、を含む。
【００１９】
本発明の検査方法の要旨は、保持容量およびゲート・電極間容量に電荷を蓄積するために、スイッチング素子をオンにするために、スイッチング素子に第１電圧を印加するステップと、保持容量およびゲート・電極間容量に蓄積された電荷を読み取るために、スイッチング素子に対して第１電圧と電圧値が異なる第２電圧を印加して、該スイッチング素子をオンにするステップと、を含む。
【００２０】
【発明の実施の形態】
本発明のアレイ基板の検査装置および検査方法の実施の形態について図面を用いて説明する。
【００２１】
本発明で検査される液晶ディスプレイのアレイ基板は、周知のアレイ基板である。図１で示すように、アレイ基板は、基板と、基板上に設けられた複数本のゲート線１２と、ゲート線１２と絶縁層を介して交叉する複数本のデータ線１４と、ゲート線１２とデータ線１４の交叉部に設けられ、ゲート線１２とデータ線１４に接続されたスイッチング素子１６と、スイッチング素子１６に接続された画素電極１８と、画素電極１８の一部と絶縁層を介して対向することにより保持容量２６を形成する共通線２０と、ゲート線１２と画素電極１８間に形成されるゲート・電極間容量２４と、を含む。本実施の形態では、画素電極１８としてＩＴＯを使用する。また、スイッチング素子１６はＴＦＴ（Thin Film Transistor）を使用する。
【００２２】
検査装置１０は、図１、図２（ａ）で示すように、保持容量２６およびゲート・電極間容量２４に電荷を蓄積するときに、スイッチング素子１６に第１電圧ＶＧＨ１を印加する手段を含む。
【００２３】
また検査装置１０は、保持容量２６およびゲート・電極間容量２４に蓄積された電荷を読み取るときに、スイッチング素子１６をオンにするために、ゲート線１２からスイッチング素子１６に対して第１電圧ＶＧＨ１と電圧値が異なる第２電圧ＶＧＨ２を印加する手段と、を含む。
【００２４】
第１電圧ＶＧＨ１を印加する手段および第２電圧ＶＧＨ２を印加する手段は、ゲート電圧発生回路２８に含まれ、電荷の書き込みと読み取りで使い分けられるように構成される。またはゲート電圧発生回路２８が、電荷の書き込み時に第１電圧ＶＧＨ１を発生し、電荷の読み取り時に第２電圧ＶＧＨ２を発生する構成であっても良い。
【００２５】
図２（ａ）で示すように、第２電圧ＶＧＨ２は第１電圧ＶＧＨ１よりも高い。例えば、第２電圧ＶＧＨ２は第１電圧ＶＧＨ１の２倍にすると、後述するように正常画素と不良画素とで検出される電荷の誤差が２０％となり、不良を判定できる。
【００２６】
検査装置１０は、第１電圧ＶＧＨ１が印加されたときに電荷を蓄積するために、図２（ｂ）に示す書き込み電圧ＶＤをデータ線１４に印加する書き込み回路３０を含む。少なくとも第１電圧ＶＧＨ１がゲート線１２に印加されている間、書き込み電圧ＶＤはデータ線１４に印加される。
【００２７】
検査装置１０は、第２電圧ＶＧＨ２が印加されたときに蓄積された電荷を読み取るための読み取り回路３２を含む。
【００２８】
ゲート電圧発生回路２８はプローブ３８を介してゲート線１２のパッド３４に接続される。書き込み回路３０と読み出し回路３２はスイッチ４２によって、データ線１４への接続が選択される。スイッチ４２はデータ線１４のパッド３６に接続される。
【００２９】
検査方法は、▲１▼データ線１４には、画素に電荷を蓄積するための電圧を印加する。▲２▼保持容量２６およびゲート・電極間容量２４に電荷を蓄積するために、スイッチング素子１６のゲートに第１電圧ＶＧＨ１を印加し、スイッチング素子１６をオンにする。スイッチング素子１６がオンになると、保持容量２６とゲート・電極間容量２４に電荷が蓄積される。
【００３０】
▲３▼一定時間、画素の各容量２４、２６で電荷を保持する。
【００３１】
▲４▼保持容量２６およびゲート・電極間容量２４に保持された電荷を読み取るために、スイッチング素子１６に対して第１電圧ＶＧＨ１と電圧値が異なる第２電圧ＶＧＨ２を印加して、スイッチング素子１６をオンにする。▲５▼スイッチ４２を読み出し回路３２に接続し、スイッチング素子１６がオンになっている間に、蓄積された電荷を読み取る。
【００３２】
電荷の書き込み時（Ｔ１）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＶＤ−ＶＧＨ１）、Ｑｃｓ＝Ｃｓ（ＶＤ−ＶＣｓ）となる。なお、電荷の書き込みは、画素の容量に電荷を蓄積することである。
【００３３】
保持時間中（Ｔ２）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＶＩＴＯ−ＶＧＬ）、Ｑｃｓ＝Ｃｓ（ＶＩＴＯ−ＶＣｓ）となる。ＶＧＬは−５Ｖにする。
【００３４】
読み出し後（Ｔ３）の電荷状態は、Ｑｇｄ＝Ｃｇｄ（ＧＮＤ−ＶＧＨ２）、Ｑｃｓ＝Ｃｓ（ＧＮＤ−ＶＣｓ）となる。
【００３５】
アレイ基板の検査において検出される電荷量Ｑは、書き込み時の電荷の合計から読み出し後の電荷の合計を引いたものであるから、Ｑ＝ＶＤ（Ｃｓ＋Ｃｇｄ）＋Ｃｇｄ（ＶＧＨ２−ＶＧＨ１）となる。
【００３６】
仮にＣｓを０．１ｐＦ、Ｃｇｄを０．０１ｐＦとし、書き込み電圧ＶＤを１０Ｖ、ＶＧＨ１を１５Ｖ、ＶＧＨ２を３０Ｖにした場合に正常画素で検出される電荷量Ｑは１．２５ｐＣとなる。
【００３７】
Ｃｇｄが倍の０．０２ｐＦである不良画素で検出される電荷量Ｑは１．５ｐＣとなる。すなわち、Ｃｇｄの大きさが正常画素の倍となるケースで、検出される差は２０％となる。従来と比較して不良を判定することが可能である。
【００３８】
従来ではゲート・電極間容量２４の不良を検出するのが困難であったが、本発明によって検出が可能になった。ゲート電圧を調節することによって、簡単に検出が可能である。
【００３９】
また、図２（ｃ）に示すように、ＶＧＨ１をＶＧＨ２よりも大きくしても良い。この場合、検出される電荷量は、Ｑ＝ＶＤ（Ｃｓ＋Ｃｇｄ）−Ｃｇｄ（ＶＧＨ２−ＶＧＨ１）とする。
【００４０】
なお、以上の説明はデータ・電極間容量４４を無視している。
【００４１】
次に、図５で示すデータ・電極間容量４４について説明する。図２（ａ）に示すＶＧＨ１を充分低く、例えばＶＤ−５Ｖ以下にすることによって、ＶＩＴＯとＶＤが異なるようにする。すなわち、ゲート電圧発生回路２８に、ＶＩＴＯとＶＤが異なるように第１電圧ＶＧＨ１を調節する手段を設け、ＶＩＴＯとＶＤが異なるようにする。その結果、検出される電荷量Ｑは、Ｃｓ（ＶＩＴＯ−ＧＮＤ）＋Ｃｄｄ（ＶＩＴＯ−ＶＤ）となる。したがって、ＶＩＴＯとＶＤが異なるようにしたことによって、データ・電極間容量４４に電荷が蓄積されて、データ・電極間容量４４の影響を含めた検査が可能となる。
【００４２】
以上、本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されることはない。その他、本発明は、主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
【００４３】
【発明の効果】
本発明によると、電荷の書き込み時および読み出し時のゲート電圧を変化させることによって、従来では困難であったゲート・電極間容量を検出しやすくなり、突き抜け電圧に関する画素の不良を検出することができる。また、ゲート電圧を調節することによって、データ・電極間容量を検出することが可能となった。
【図面の簡単な説明】
【図１】本発明の検査の実施形態を示す検査装置および液晶ディスプレイの画素の回路図である。
【図２】検査時にゲート線やデータ線に印加する電圧の図であり、（ａ）はゲート線に印加する電圧ＶＧＨ２をＶＧＨ１よりも大きくしたときの電圧の図であり、（ｂ）はデータ線の電圧ＶＤの図であり、（ｃ）ＶＧＨ１をＶＧＨ２よりも大きくしたときの電圧の図である。
【図３】従来の検査の実施形態を示す検査装置および液晶ディスプレイの画素の回路図である。
【図４】従来の検査時にゲート線やデータ線に印加する電圧の図であり、（ａ）はゲート線に印加する電圧の図であり、（ｂ）はデータ線の電圧ＶＤの図である。
【図５】データ・電極間容量を示す図である。
【符号の説明】
１０，１１：検査装置
１２：ゲート線
１４：データ線
１６：スイッチング素子
１８：画素電極（ＩＴＯ）
２０：保持容量（Ｃｓ）線
２２：メタルまたはアモルファス・シリコン残り
２４：ゲート・電極間容量
２６：保持容量
２８，２９：ゲート電圧発生回路
３０：書き込み回路
３２：読み取り回路
３４，３６：パッド
３８，４０：プローブ
４２：スイッチ
４４：データ・電極間容量
Claims (12)
- 基板と、
前記基板上に設けられた複数のゲート線と、
前記ゲート線と交叉する複数のデータ線と、
前記ゲート線とデータ線の交叉部に設けられ、ゲート線とデータ線に接続されたスイッチング素子と、
前記スイッチング素子に接続された画素電極と、
前記画素電極の一部と対向することにより保持容量を形成する保持容量線と、
前記ゲート線と画素電極間に形成されるゲート・電極間容量と、
を含むアレイ基板を検査するための検査装置であって、
前記保持容量およびゲート・電極間容量に電荷を蓄積するときに、前記スイッチング素子をオンにするために、該スイッチング素子に第１電圧を印加する手段と、
前記保持容量およびゲート・電極間容量に蓄積された電荷を読み取るときに、前記スイッチング素子をオンにするために、該スイッチング素子に対して前記第１電圧とは電圧値が異なる第２電圧を印加する手段と、
を含む検査装置。 - 前記第２電圧が第１電圧よりも高い請求項１に記載の検査装置。
- 前記第２電圧が第１電圧の２倍である請求項２に記載の検査装置。
- 前記第１電圧が印加されたときに前記電荷を蓄積するための電圧を前記データ線に印加する手段を含む請求項１乃至３に記載の検査装置。
- 前記第２電圧が印加されたときに前記蓄積された電荷を読み取るための手段を含む請求項１乃至４に記載の検査装置。
- 前記データ線の電圧と画素電極の電圧とが異なるように調節する手段を含む請求項１乃至５に記載の検査装置。
- 基板と、
前記基板上に設けられた複数のゲート線と、
前記ゲート線と交叉する複数のデータ線と、
前記ゲート線とデータ線の交叉部に設けられ、ゲート線とデータ線に接続されたスイッチング素子と、
前記スイッチング素子に接続された画素電極と、
前記画素電極の一部と対向することにより保持容量を形成する保持容量線と、
前記ゲート線と画素電極間に形成されるゲート・電極間容量と、
を含むアレイ基板を検査するための方法であって、
前記保持容量およびゲート・電極間容量に電荷を蓄積するときに、該スイッチング素子に第１電圧を印加するステップと、
前記保持容量およびゲート・電極間容量に蓄積された電荷を読み取るときに、該スイッチング素子に対して前記第１電圧と電圧値が異なる第２電圧を印加して、該スイッチング素子をオンにするステップと、
を含む検査方法。 - 前記第２電圧が第１電圧よりも高い請求項７に記載の検査方法。
- 前記第２電圧が第１電圧の２倍である請求項８に記載の検査方法。
- 前記第１電圧を印加するステップと同時に、前記電荷を蓄積するための電圧を前記データ線に印加するステップを含む請求項７乃至９に記載の検査方法。
- 前記第２電圧を印加したときに、前記蓄積された電荷を読み取るステップを含む請求項７乃至１０に記載の検査方法。
- 前記データ線の電圧と画素電極の電圧とが異なるように調節するステップを含む請求項７乃至１１に記載の検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251117A JP3698365B2 (ja) | 2002-08-29 | 2002-08-29 | アレイ基板の検査装置および検査方法 |
| US10/629,130 US6815976B2 (en) | 2002-08-29 | 2003-07-29 | Apparatus and method for inspecting array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251117A JP3698365B2 (ja) | 2002-08-29 | 2002-08-29 | アレイ基板の検査装置および検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004093644A JP2004093644A (ja) | 2004-03-25 |
| JP3698365B2 true JP3698365B2 (ja) | 2005-09-21 |
Family
ID=32057782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002251117A Expired - Fee Related JP3698365B2 (ja) | 2002-08-29 | 2002-08-29 | アレイ基板の検査装置および検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6815976B2 (ja) |
| JP (1) | JP3698365B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050008040A (ko) * | 2003-07-14 | 2005-01-21 | 삼성에스디아이 주식회사 | 주사 전극 라인을 사용하여 저장 캐페시터가 형성된필드-순차형 액정 디스플레이 패널 |
| JP2006112979A (ja) * | 2004-10-15 | 2006-04-27 | Agilent Technol Inc | アクティブマトリックスｔｆｔアレイの測定方法 |
| TW200638143A (en) * | 2004-10-29 | 2006-11-01 | Toshiba Matsushita Display Tec | Display device |
| JP2006163202A (ja) * | 2004-12-09 | 2006-06-22 | Agilent Technol Inc | アレイ基板の検査方法及び検査装置 |
| US9064464B2 (en) * | 2012-06-25 | 2015-06-23 | Apple Inc. | Systems and methods for calibrating a display to reduce or eliminate mura artifacts |
| CN104360510B (zh) * | 2014-11-24 | 2018-02-16 | 合肥鑫晟光电科技有限公司 | 一种检测用探针块及其检测装置 |
| CN104536169B (zh) * | 2014-12-31 | 2018-01-12 | 深圳市华星光电技术有限公司 | 一种用于获取阵列基板中电容容值的结构体及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06100757B2 (ja) * | 1990-07-09 | 1994-12-12 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 液晶表示装置 |
| JP3413000B2 (ja) * | 1996-01-25 | 2003-06-03 | 株式会社東芝 | アクティブマトリックス液晶パネル |
| EP1020839A3 (en) * | 1999-01-08 | 2002-11-27 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving circuit therefor |
-
2002
- 2002-08-29 JP JP2002251117A patent/JP3698365B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-29 US US10/629,130 patent/US6815976B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040100287A1 (en) | 2004-05-27 |
| US6815976B2 (en) | 2004-11-09 |
| JP2004093644A (ja) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI266559B (en) | Method and device for inspecting active matrix substrate, program used for the inspection and information recording medium | |
| US7212025B2 (en) | Testing method for array substrate | |
| US20060012575A1 (en) | Touch sensitive active matrix display and method for touch sensing | |
| JP3701924B2 (ja) | Ｅｌアレイ基板の検査方法及びその検査装置 | |
| CN101430466B (zh) | 像素驱动方法、像素驱动装置及液晶显示器 | |
| JP4674291B2 (ja) | タッチセンス機能付きアクティブマトリクスディスプレイ装置 | |
| JP2013508792A (ja) | 電圧依存性コンデンサを備えるセンサ回路アレイを含む液晶デバイス | |
| CN102033348A (zh) | 液晶显示设备 | |
| US7269051B2 (en) | Inspection method of array board and inspection equipment thereof | |
| KR102360789B1 (ko) | 터치 센서 내장형 표시패널 및 그의 검사방법 | |
| JP3698365B2 (ja) | アレイ基板の検査装置および検査方法 | |
| US20070158812A1 (en) | Method of testing wires and apparatus for doing the same | |
| US11467687B2 (en) | Touch display apparatus, driving circuit and method for automatic defect detection | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| US6985340B2 (en) | Semiconductor device with protection circuit protecting internal circuit from static electricity | |
| JP2002318551A (ja) | アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法 | |
| JP2728748B2 (ja) | 画像表示装置およびその検査方法 | |
| JP2516197B2 (ja) | 半導体素子の検査方法 | |
| US9831138B2 (en) | Display substrate, method of testing the display substrate and display apparatus having the display substrate | |
| JP2005241892A (ja) | 検査回路及び回路の検査方法並びにマトリックス型表示装置 | |
| JP4059312B2 (ja) | アレイ基板の検査装置及びその検査方法 | |
| JPH11183550A (ja) | アレイ基板用の検査装置および該検査装置を用いたアレイ基板の検査方法 | |
| JP3412054B2 (ja) | 液晶パネル検査装置及び検査方法 | |
| JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
| JPS63182696A (ja) | 液晶表示装置の欠陥検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |