JP2006163202A - アレイ基板の検査方法及び検査装置 - Google Patents
アレイ基板の検査方法及び検査装置 Download PDFInfo
- Publication number
- JP2006163202A JP2006163202A JP2004357326A JP2004357326A JP2006163202A JP 2006163202 A JP2006163202 A JP 2006163202A JP 2004357326 A JP2004357326 A JP 2004357326A JP 2004357326 A JP2004357326 A JP 2004357326A JP 2006163202 A JP2006163202 A JP 2006163202A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- data terminal
- terminal
- gon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【解決手段】保持用コンデンサを第1の電圧に充電したあと、トランジスタを非導通状態にし、第1の電圧+ΔVをデータ端子に印加した後、トランジスタを導通状態にして、このとき流れる電荷量を測定し(S1,S2)、トランジスタが非導通状態で、コンデンサの電位がVCであるときに、データ端子に第2の電圧を印加し、次いで、トランジスタを導通状態にしたときに流れ込む電荷量を測定し(S3,S4)、トランジスタが非導通状態で、データ端子に印加される電圧が第1の電圧と異なる電圧であり、コンデンサの電位がVCであるときに、データ端子に第3の電圧を印加し、次いで、トランジスタを導通状態にしたときに流れ込む電荷量を測定し(S5,S6)、画素電圧保持用コンデンサの容量を算出する(S7)ことを含んでなるアクティブマトリックス表示パネルのアレイ基板の検査方法。
【選択図】図3
Description
まず、データ端子に、電圧V2を印加し、さらにゲート端子にVGonを印加し、トランジスタ182を導通状態として所定時間以上待ち、コンデンサ184にかかる電圧VCをV2に初期化する(S29)。なお、V2とVGonは、V2<VGon−Vthを満たす電圧とする。ここでのVGonは、第1ステップのVGonとは必ずしも同一である必要はない。また、電圧V2は電圧V1と等しくても良い。このとき、コンデンサ184にかかる電圧は図7(A)に示すようにV2である。次に、ゲート電圧を電圧VGoffに下げる(S30)。次に、データ端子に電圧V3を印加する(S31)。この時、電圧V3はV2より高く、V3>VGon−Vthを満たす電圧である。次に、ゲート電圧VGをVGonに上げる(S32)。この時、トランジスタ182は導通状態になろうとソース端子電圧が上がるが、V3>VGon−Vthであるため。ゲート端子−ソース端子間の電圧が閾値電圧Vth以上の電圧まで追従できない。トランジスタ182は、結局導通状態にはならず、非導通状態のままとなる。この時のコンデンサ184にかかる電圧VCすなわちVC2は、VC2=VG−Vth(VG=VGon)となる(S32及び図7(B))。なお、トランジスタ182が正常に動いてない場合には、この時の電圧VC2は、VC2=VG−Vthとならないことに注意されたい。
その後、ゲート電圧VGを、次に行うデータ端子電圧の変動によりトランジスタの導通/非導通状態が遷移しないように、電圧VGoffに下げる(S33)。このとき、トランジスタは非導通状態にあるので、コンデンサ184の電圧はデータ端子の電圧と等しいV3とはならず、ゲート電圧VGとトランジスタ182の閾値電圧VthとからのVC2=VG−Vthを維持する。
なお、Vシフトレジスタには、イネーブル端子ENB_V(149)を備えないものもあり、その場合には、アンド回路1504は存在せず、シフトレジスタを選択するだけでゲート線にオン電圧Vonが出力される。
124 Data端子
126、150 シフト方向端子
128、148 クロック信号端子
130、146 パルス入力端子
140 Hシフトレジスタ
142 Vシフトレジスタ
149 イネーブル端子
152 ゲート線
154 データ線
156、158、160 画素回路
162、164 接続線
182 TFT
184 画素電圧保持用コンデンサ
186 画素駆動回路
190 ITO
194 ITO
200 TFTアレイ測定装置
213 電荷計
222 可変電圧源
Claims (15)
- データ端子とソース端子とゲート端子を有するスイッチング用トランジスタと、
該トランジスタのソース端子に接続された画素駆動回路と、
前記画素駆動回路と該ソース端子に接続された画素電圧保持用コンデンサと
を備えたアクティブマトリックス表示パネルのアレイ基板の検査方法であって、
前記トランジスタが導通状態のまま電圧V1を前記データ端子に印加し、次いで、前記トランジスタを非導通状態にし、前記トランジスタが非導通状態のまま異なる電圧V1+ΔVを前記データ端子に印加した後、前記トランジスタを導通状態にして、このとき前記トランジスタを通って流れる電荷量ΔQを測定する第1ステップと、
前記トランジスタが非導通状態で、前記データ端子に印加される電圧がV3であり、前記コンデンサの電位がVCであるときに、データ端子にV3と異なる電圧V0を印加し、次いで、前記トランジスタを導通状態にしたときに前記トランジスタを通って流れ込む電荷の量Q1を測定する第2ステップと、
前記トランジスタが非導通状態で、前記データ端子に印加される電圧が前記V3と異なるV4であり、前記コンデンサの電位が前記VCであるときに、前記データ端子に電圧V0’を印加し、次いで、前記トランジスタを導通状態にしたときに前記トランジスタを通って流れ込む電荷の量Q2を測定する第3ステップと、
得られたΔVと、ΔQ、V0、V0’、V3、V4、Q1、Q2の値に基づいて、画素電圧保持用コンデンサの容量を算出する第4ステップと
を含んでなるアクティブマトリックス表示パネルのアレイ基板の検査方法。 - V0とV0’が等しい、請求項1に記載の方法。
- 第2ステップと第3ステップのそれぞれに先立って、あるデータ端子電圧V2のもとで前記トランジスタが導通状態となる電圧VGonを前記ゲート端子に加え、ゲート電圧をVGoffに下げて前記トランジスタを非導通状態にした後、ゲート電圧を前記VGonにしても前記トランジスタが導通状態にならない電圧V3にまでデータ端子電圧を上昇させ、そして、ゲート電圧をVGoffからVGonへと上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧VGから前記トランジスタの閾値電圧Vthを引いた値(VC=VG−Vth)にするステップをさらに含む請求項1または2に記載の方法。
- 第2ステップと第3ステップのそれぞれに先立って、あるデータ端子電圧V2のもとで前記トランジスタが導通状態となる電圧VGonを前記ゲート端子に加え、次いで、ゲート電圧をVGonにしたままで、ゲート電圧が前記VGonでも前記トランジスタが導通状態にならない電圧V3にまでデータ端子電圧を上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧VGから前記トランジスタの閾値電圧Vthを引いた値(VC=VG−Vth)に近い値にするステップをさらに含む請求項1または2に記載の方法。
- V2及びV1+ΔV及びV2はVGon−Vthより小さい電圧であり、V3及びV4はVGon−Vthより大きい電圧である、請求項3または4に記載の方法。
- V0=V0’であり、V0、V1、V2のうち、2以上が等しい電圧である、請求項3から5のいずれかに記載の方法。
- 第1ステップを実施し、その後、2ステップを実施し、続いて、第1ステップを実施したあとに、第3ステップと第4ステップを実施することを特徴とする請求項1に記載の方法。
- データ端子とソース端子とゲート端子を有するスイッチング用トランジスタと、該トランジスタのソース端子に接続された画素駆動回路と、前記画素駆動回路と該ソース端子に接続された画素電圧保持用コンデンサとを備えたアクティブマトリックス表示パネルのアレイ基板の検査装置であって、
電圧源と電荷測定回路と演算装置と記憶手段を具備し、
該演算装置の制御により、前記電圧源を用いて、前記トランジスタが導通状態のまま電圧V1を前記データ端子に印加し、次いで、前記トランジスタを非導通状態にし、前記トランジスタが非導通状態のまま異なる電圧V1+ΔVを前記データ端子に印加した後、前記トランジスタを導通状態にして、前記電荷測定回路を用いて、このとき前記トランジスタを通って流れる電荷量ΔQを測定して、前記記憶手段に記憶する第1手段と、
前記演算装置の制御により、前記電圧源を用いて、前記トランジスタが非導通状態で、前記データ端子に印加される電圧がV1であり、前記コンデンサの電位がVCであるときに、前記データ端子にV1と異なる電圧V0を印加し、次いで、前記トランジスタを導通状態にしたときに、前記電荷測定回路を用いて、前記トランジスタを通って流れ込む電荷の量Q1を測定して、前記記憶手段に記憶する第2ステップと、
前記演算装置の制御により、前記電圧源を用いて、前記トランジスタが非導通状態で、前記データ端子に印加される電圧が前記V1と異なるV2であり、前記コンデンサの電位が前記VCであるときに、データ端子に電圧V0’を印加し、次いで、前記トランジスタを導通状態にしたときに、前記電荷測定回路を用いて、前記トランジスタを通って流れ込む電荷の量Q2を測定する第3手段と、
前記演算装置により、ΔV、V0、V0’、V3、V4の値と、前記記憶手段に記憶してあるΔQ、Q1、Q2の値に基づいて、画素電圧保持用コンデンサの容量を算出する第4手段と
を含んでなるアクティブマトリックス表示パネルのアレイ基板の検査装置。 - V0とV0’が等しい、請求項10に記載の装置。
- 第2手段と第3手段のそれぞれの操作に先立って、前記演算装置により、前記電圧源を用いて、あるデータ端子電圧V2のもとで前記トランジスタが導通状態となる電圧VGonを前記ゲート端子に加え、ゲート電圧をVGoffに下げて前記トランジスタを非導通状態にした後、ゲート電圧を前記VGonにしても前記トランジスタが導通状態にならない電圧V3にまでデータ端子電圧を上昇させ、そして、ゲート電圧をVGoffからVGonへと上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧VGから前記トランジスタの閾値電圧Vthを引いた値(VC=VG−Vth)にする第5手段をさらに含む請求項10または11に記載の装置。
- 前記第2手段と第3手段のそれぞれの操作に先立って、前記演算装置により、前記電源を用いて、あるデータ端子電圧V2のもとで前記トランジスタが導通状態となる電圧VGonを前記ゲート端子に加え、次いで、ゲート電圧をVGonにしたままで、ゲート電圧がVGonでも前記トランジスタが導通状態にならない電圧V3にまでデータ端子電圧を上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧VGから前記トランジスタの閾値電圧Vthを引いた値(VC=VG−Vth)に近い値にする手段をさらに含む請求項10または11に記載の装置。
- V2及びV1+ΔV及びV2はVGon−Vthより小さい電圧であり、V3及びV4はVGon−Vthより大きい電圧である、請求項12または13に記載の装置。
- V0=V0’であり、V0、V1、V2のうち、2以上が等しい電圧である、請求項12から14のいずれかに記載の装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357326A JP2006163202A (ja) | 2004-12-09 | 2004-12-09 | アレイ基板の検査方法及び検査装置 |
TW094142294A TW200624827A (en) | 2004-12-09 | 2005-12-01 | Method and apparatus for inspecting array substrate |
CNA2005101279747A CN1790109A (zh) | 2004-12-09 | 2005-12-07 | 检验阵列衬底的方法和装置 |
KR1020050119603A KR20060065528A (ko) | 2004-12-09 | 2005-12-08 | 어레이 기판 검사 방법 및 장치 |
US11/296,956 US20060125512A1 (en) | 2004-12-09 | 2005-12-08 | Method and apparatus for inspecting array substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357326A JP2006163202A (ja) | 2004-12-09 | 2004-12-09 | アレイ基板の検査方法及び検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006163202A true JP2006163202A (ja) | 2006-06-22 |
JP2006163202A5 JP2006163202A5 (ja) | 2008-01-31 |
Family
ID=36583078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004357326A Pending JP2006163202A (ja) | 2004-12-09 | 2004-12-09 | アレイ基板の検査方法及び検査装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060125512A1 (ja) |
JP (1) | JP2006163202A (ja) |
KR (1) | KR20060065528A (ja) |
CN (1) | CN1790109A (ja) |
TW (1) | TW200624827A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010500620A (ja) * | 2006-08-15 | 2010-01-07 | イグニス・イノベイション・インコーポレーテッド | Oledの輝度劣化補償 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5348751B2 (ja) | 2007-01-25 | 2013-11-20 | 株式会社東陽テクニカ | Tft液晶パネルの物性測定方法、及びtft液晶パネルの物性測定装置 |
CN102456592A (zh) * | 2010-10-15 | 2012-05-16 | 北京京东方光电科技有限公司 | 测试阵列基板上薄膜晶体管特性的方法和装置 |
CN103185842B (zh) * | 2011-12-29 | 2015-03-11 | 北京大学 | 用于测量大规模阵列器件统计涨落的电路 |
CN102680884B (zh) * | 2012-05-18 | 2014-07-30 | 北京大学 | 用于测量大规模阵列器件特性的电路 |
CN104536169B (zh) * | 2014-12-31 | 2018-01-12 | 深圳市华星光电技术有限公司 | 一种用于获取阵列基板中电容容值的结构体及方法 |
KR102259356B1 (ko) * | 2020-02-13 | 2021-06-02 | 포스필 주식회사 | 광소자를 포함하는 디스플레이 패널 검사 장치 및 방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3698365B2 (ja) * | 2002-08-29 | 2005-09-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アレイ基板の検査装置および検査方法 |
-
2004
- 2004-12-09 JP JP2004357326A patent/JP2006163202A/ja active Pending
-
2005
- 2005-12-01 TW TW094142294A patent/TW200624827A/zh unknown
- 2005-12-07 CN CNA2005101279747A patent/CN1790109A/zh active Pending
- 2005-12-08 KR KR1020050119603A patent/KR20060065528A/ko not_active Application Discontinuation
- 2005-12-08 US US11/296,956 patent/US20060125512A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010500620A (ja) * | 2006-08-15 | 2010-01-07 | イグニス・イノベイション・インコーポレーテッド | Oledの輝度劣化補償 |
Also Published As
Publication number | Publication date |
---|---|
US20060125512A1 (en) | 2006-06-15 |
CN1790109A (zh) | 2006-06-21 |
KR20060065528A (ko) | 2006-06-14 |
TW200624827A (en) | 2006-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8248356B2 (en) | Driving circuit for detecting line short defects | |
CN103714770B (zh) | 移位寄存器以及具有该移位寄存器的平板显示装置 | |
US7106089B2 (en) | Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel | |
US8537094B2 (en) | Shift register with low power consumption and liquid crystal display having the same | |
CN107025884B (zh) | Oled像素补偿方法、补偿装置及显示装置 | |
US7821285B2 (en) | Liquid crystal display apparatus and testing method for liquid crystal display apparatus | |
CN102428508B (zh) | 图像显示装置及其驱动方法 | |
EP2033177B1 (en) | Active matrix display compensation | |
KR101529288B1 (ko) | 표시장치 | |
CN104183225A (zh) | 一种驱动装置、阵列基板和显示装置 | |
CN105830143A (zh) | 显示装置及其驱动方法 | |
JP2005242001A (ja) | Tftアレイ試験方法 | |
JP2004271847A (ja) | 画像表示装置 | |
US20080126064A1 (en) | Method for simulating circuit reliability and system thereof | |
CN107038989B (zh) | 有机发光显示器及其驱动方法 | |
KR20150049642A (ko) | 표시장치 | |
US20060125512A1 (en) | Method and apparatus for inspecting array substrate | |
WO2020194643A1 (ja) | 表示装置およびその駆動方法 | |
US7796156B2 (en) | Organic electroluminescent display panel testing apparatus and method thereof | |
CN108230989A (zh) | 栅极驱动电路及其输出模块、显示面板 | |
KR20210062767A (ko) | 게이트 구동회로 및 이를 포함한 표시장치 | |
CN100495579C (zh) | 移位寄存器、移位寄存器阵列以及显示装置 | |
CN113436566B (zh) | 显示面板及其驱动方法 | |
JP2005148579A (ja) | Tftアレイの駆動電流測定方法および装置 | |
KR101132965B1 (ko) | 표시 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070511 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |