JP2007093996A - 表示装置の駆動回路、表示装置および表示装置の駆動方法 - Google Patents

表示装置の駆動回路、表示装置および表示装置の駆動方法 Download PDF

Info

Publication number
JP2007093996A
JP2007093996A JP2005283091A JP2005283091A JP2007093996A JP 2007093996 A JP2007093996 A JP 2007093996A JP 2005283091 A JP2005283091 A JP 2005283091A JP 2005283091 A JP2005283091 A JP 2005283091A JP 2007093996 A JP2007093996 A JP 2007093996A
Authority
JP
Japan
Prior art keywords
precharge
display device
circuit
data
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005283091A
Other languages
English (en)
Inventor
Taketoshi Nakano
武俊 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005283091A priority Critical patent/JP2007093996A/ja
Publication of JP2007093996A publication Critical patent/JP2007093996A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】精度の良いプリチャージを行なうことができる、表示装置の駆動回路を提供する。
【解決手段】本発明の表示装置の駆動回路は、本充電前に容量負荷へ電荷を印加して上記容量負荷をプリチャージするプリチャージ回路7を有する表示装置の駆動回路において、外部から繰り返し入力されるデータのうち、今回のデータよりも1ライン前の前回のデータを記憶しておく記憶部11と、上記前回のデータおよび上記今回のデータからプリチャージ時間を決定するクロック数決定部10とを有する
【選択図】図1

Description

本発明は、本充電前に容量負荷へプリチャージを行なうことができる、表示装置の駆動回路、表示装置および表示装置の駆動方法に関するものである。
アクティブマトリクス型液晶表示装置では、液晶パネルの交流駆動を行なう際に、容量負荷(各画素)が安定して所望電荷量だけ充電されるように、データ信号線を介して画素にビデオ信号を供給する(本充電する)前に、各データ信号線を予備充電(プリチャージ)することが行なわれている。この場合、単純に正極性側と負極性側の2種類(例えば5VとGND)を用意して、一定時間プリチャージを行なう、という技術が知られている。
しかしながら、この技術では、全データ信号線に一度に一定時間予備充電が行われる。そのため、プリチャージの効果のあるデータ信号線とプリチャージの効果のないデータ信号線とが存在してしまう。この問題を解決することができる技術として、出力したいビデオ(アナログ)信号レベルに応じて、プリチャージ信号レベルを変化させる技術が知られている。
例えば、特許文献1には、図8に示すような液晶プロジェクタが開示されている。この液晶プロジェクタは、同図に示すように、A/Dコンバータ50、デジタル信号処理回路51、サンプル&ホールド回路52、D/Aコンバータ53、液晶パネル54、タイミングジェネレータ55、ビデオ信号レベル検出回路56、およびプリチャージ信号生成回路57を備えている。
液晶プロジェクタに入力されたR、G、B信号は、A/Dコンバータ50によってデジタル信号に変換された後、デジタル信号処理回路51に送られて、ブライト調整、コントラスト調整、ガンマ補正などの処理が行なわれる。デジタル信号処理回路51から出力されたR、G、B信号は、サンプル&ホールド回路52にて時分割された後、D/Aコンバータ53によってアナログ信号に変換されて、液晶パネル54に書き込まれる。液晶パネル54に書き込まれた信号は、スクリーンに投影される。
タイミングジェネレータ55は、A/Dコンバータ50、デジタル信号処理回路51、
サンプル&ホールド回路52、およびD/Aコンバータ53にクロックを供給すると共に、液晶パネル54にパネル駆動パルスを供給する。液晶パネル54としては、多結晶シリコントランジスタを用いたドライバが内蔵されたアクティブマトリクス型液晶パネルが用いられている。
ビデオ信号レベル検出回路56は、デジタル信号処理回路51によって得られるデジタル信号の信号レベルを検出する回路であり、検出された信号レベルはプリチャージ信号生成回路57に送られる。プリチャージ信号生成回路57は、ビデオ信号レベル検出回路56によって検出された信号レベルに基づいて、最適なレベルのプリチャージ信号を生成する。プリチャージ信号生成回路57によって生成されたプリチャージ信号は、液晶パネル54に送られる。
上記構成によれば、入力ビデオ信号の入力レベルに応じた最適なプリチャージ信号が生成されるので、入力ビデオ信号の全階調にわたって縦筋などの不具合を解消することができる。
特開2003−216119号公報(平成15年7月30日 公開)
しかしながら、上記特許文献1の構成では、ビデオ信号レベル検出回路56およびプリチャージ信号生成回路57を設け、これらの回路を用いて、出力したいビデオ信号に応じてプリチャージ信号のレベルを変化させており、プリチャージの精度が低い、という問題があった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、精度の高いプリチャージを実現することができる、表示装置の駆動回路、表示装置および表示装置の駆動方法を提供することにある。
本発明の表示装置の駆動回路は、上記課題を解決するために、本充電前に容量負荷へ電荷を印加して上記容量負荷をプリチャージするプリチャージ回路を有する表示装置の駆動回路において、外部から繰り返し入力されるデータのうち、今回のデータよりも1ライン前の前回のデータを記憶しておく記憶手段と、上記前回のデータおよび上記今回のデータからプリチャージ時間を決定する決定手段とを有することを特徴としている。
また、本発明の表示装置の駆動方法は、上記課題を解決するために、プリチャージ回路を用いて、本充電前に容量負荷へ電荷を印加して容量負荷をプリチャージする表示装置の駆動方法において、外部から繰り返し入力されるデータのうち、今回のデータよりも1ライン前の前回のデータを記憶しておき、上記前回のデータおよび上記今回のデータからプリチャージ時間を決定することを特徴としている。
ここで、「プリチャージ(予備充電)」とは、表示装置が交流駆動する際に、容量負荷が所望電荷量充電されるように、本充電前に行なう充電のことをいい、このプリチャージにかかる時間をプリチャージ時間という。
上記構成によれば、外部から繰り返し入力されるデータのうち、今回のデータよりも1ライン前の前回のデータを記憶しておき、上記前回のデータおよび上記今回のデータからプリチャージ時間を決定している。
つまり、プリチャージ時間を決定する際に、今回のデータだけでなく、1ライン前の前回のデータも考慮に入れている。そのため、プリチャージ時間を正確に決定することができる。プリチャージ時間を正確に決めることができれば、プリチャージ前の電位とプリチャージ時間とからプリチャージ後の電位が決まるので、所望のプリチャージ後の電位を得ることができる、つまり、精度のよいプリチャージを行なうことができる。
また、本発明の表示装置の駆動方法では、上記決定手段は、上記前回のデータと上記今回のデータとを比較する比較手段を備えており、該比較手段による比較結果に基づいて上記プリチャージ時間を決定してもよい。
また、本発明の表示装置の駆動方法では、上記前回のデータと上記今回のデータとを比較して、この比較結果に基づいて上記プリチャージ時間を決定してもよい。
上記構成によれば、前回のデータと今回のデータとを比較してこの比較結果に基づいてプリチャージ時間を決定するようになっている。そのため、両データの関係に基づいてプリチャージ時間を決定することができるため、より正確にプリチャージ時間を決定することができる。
また、本発明の表示装置の駆動方法では、任意の前後2ラインのデータと、これらのデータに対する所望のプリチャージ時間と、が互いに対応付けられたルックアップテーブルをさらに有しており、上記決定手段は、該ルックアップテーブルを参照してもよい。
また、本発明の表示装置の駆動方法では、任意の前後2ラインのデータと、これらのデータに対する所望のプリチャージ時間と、が予め対応付けられたルックアップテーブルを参照してもよい。
上記構成によれば、任意の前後2ラインのデータと、これらのデータに対する所望のプリチャージ時間と、が互いに対応付けられたルックアップテーブルを有しており、決定手段がこのルックアップテーブルを参照するようになっている。これにより、今回のデータと前回のデータとを得て、これらのデータを基にルックアップテーブルを参照することにより、容易にプリチャージ時間を得ることができる。さらに、単にルックアップテーブルを設けてこれを参照するだけでよい(つまり、ルックアップテーブルのデータを取り出すだけでよい)ので、プリチャージ時間を得るための構成を簡単にすることができる。
また、本発明の表示装置の駆動回路では、上記プリチャージ回路は、前段にD/Aコンバータを有しており、該D/Aコンバータは、オペアンプと、該オペアンプの出力側に設けられた第1スイッチとを備えていてもよい。
また、本発明の表示装置の駆動方法では、上記プリチャージ回路は、前段にD/Aコンバータを有しており、該D/Aコンバータは、オペアンプと、このオペアンプの出力側に設けられた第1スイッチとを備えていてもよい。
上記構成によれば、プリチャージ回路の前段に設けられたD/Aコンバータは、オペアンプと、該オペアンプの出力側に設けられた第1スイッチとを備えている。そのため、この第1スイッチをOFFにすることにより、プリチャージ前に、D/Aコンバータの出力をハイインピーダンス状態にすることができる。さらに、プリチャージ中、オペアンプの電源を切って、バイアス電流をカットすることにより、駆動回路の低消費電力化を図ることができる。
また、本発明の表示装置の駆動方法では、決定された上記プリチャージ時間、および、上記前回のデータと上記今回のデータとの電位の大小関係に基づいて、プリチャージ回路を制御してプリチャージを行なってもよい。
ここで、前回のデータと今回のデータとの電位の大小関係に基づく必要があるのは、前回のデータと今回のデータとの大小関係によって、プリチャージすべき電荷の極性が異なるためである。上記構成によれば、決定されたプリチャージ時間を用いてプリチャージ回路を制御することによりプリチャージを行なっている。そのため、適切な電荷量を容量負荷に対してプリチャージすることができる。つまり、プリチャージ前の電位とプリチャージ時間が決まれば、プリチャージ後に到達する電位が決まるので、プリチャージ時間を前回のデータと今回のデータから決定されたものにすることにより、適切な電荷量を容量負荷に対してプリチャージすることができる。
また、本発明の表示装置の駆動方法では、プリチャージ回路は、第1電位に接続された第2スイッチと、該第2スイッチに直列接続され、上記第1電位よりも低い第2電位に接続された第3スイッチとから成っていてもよい。上記構成によれば、プリチャージ回路は、第1電位に接続された第2スイッチと、該第2スイッチに直列接続され、上記第1電位よりも低い第2電位に接続された第3スイッチとから成っている。従って、簡単な回路構成により、いずれの極性のプリチャージも行なうことができる。
また、本発明の表示装置の駆動方法では、上記容量負荷としてサンプルホールド回路が用いられており、該サンプルホールド回路におけるホールディング時よりも、最大プリチャージ時間および最大本充電時間の合計の時間前に、上記第1スイッチまたは第2スイッチのいずれかのスイッチを導通させ、上記プリチャージ時間が経過した後に上記導通させたいずれかのスイッチを遮断させてもよい。
サンプルホールド回路におけるホールディング時よりも、最大プリチャージ時間および最大本充電時間の合計の時間前にプリチャージを開始している。このようなタイミングにてプリチャージを開始する理由は、少なくともサンプルホールド回路にてホールディングする時に、プリチャージおよび本充電が完了していなければならないからである。上記構成によれば、プリチャージの開始時点を最大プリチャージ時間と最大本充電時間との合計時間を見越して設定されているので、ホールディング時においてプリチャージおよび本充電が完了していないという不具合を防止することができる。
また、本発明の表示装置の駆動方法では、上記プリチャージ時間が経過したかどうかは、上記プリチャージ回路の内部クロックを計測することにより検知してもよい。上記構成によれば、プリチャージ時間を内部クロックにより検知している。そのため、容易にプリチャージを検知することができる。
また、本発明の表示装置の駆動方法では、上記前回のデータの方が上記今回のデータよりも電位が大きいときは、上記第3スイッチを導通させる一方、上記今回のデータの方が上記前回のデータよりも電位が大きいときは、上記第2スイッチを導通させてもよい。
また、本発明の表示装置では、上記いずれかに記載の駆動回路を備えた表示装置であることが好ましい。
本発明の表示装置の駆動回路は、以上のように、本充電前に容量負荷へ電荷を印加して上記容量負荷をプリチャージするプリチャージ回路を有する表示装置の駆動回路において、外部から繰り返し入力されるデータのうち、今回のデータよりも1ライン前の前回のデータを記憶しておく記憶手段と、上記前回のデータおよび上記今回のデータからプリチャージ時間を決定する決定手段とを有している。
本発明の表示装置の駆動方法は、以上のように、プリチャージ回路を用いて、本充電前に容量負荷へ電荷を印加して容量負荷をプリチャージする表示装置の駆動方法において、
外部から繰り返し入力されるデータのうち、今回のデータよりも1ライン前の前回のデータを記憶しておき、上記前回のデータおよび上記今回のデータからプリチャージ時間を決定している。
従って、プリチャージ時間を正確に決めることができ、精度良くプリチャージすることができる表示装置の駆動回路および表示装置の駆動方法を提供することができる。
本発明の一実施の形態について図面を用いて説明する。
(液晶表示装置の構成)
図2は、本発明の一実施の形態における液晶表示装置(表示装置)を示す概略構成図である。
この液晶表示装置は、アクティブマトリクス型の液晶表示装置であり、マトリクス状に配された画素PIXを有する表示部1と、各画素PIXを駆動するソースドライバ(走査信号線ドライバ)2およびゲートドライバ(走査信号線ドライバ)3と、制御回路4と、電源回路5と、互いに直交した複数のデータ信号線SL…(SL1〜SLn)および走査信号線GL…(GL1〜GLm)とを備えている。制御回路4が各画素PIXの表示状態を示すビデオ信号VIDEOを生成すると、このビデオ信号VIDEOに基づいて、表示部1に画像を表示することができるようになっている。
表示部1は、液晶パネルから成っており、複数のデータ信号線SL…と走査信号線GL…とが互いに交差して配設されているとともに、各データ信号線SL…と各走査信号線GL…との交点にTFT(Thin film transistor;不図示)を介して画素PIXが接続された、通常のTFT液晶パネルである。
ソースドライバ2は、データ信号線SL…およびTFTを介して画素PIXにビデオ信号(データ信号)VIDEOを供給する。また、ゲートドライバ3は、走査信号線GL…を介してTFTのゲートに走査信号を供給する。なお、ソースドライバ2およびゲートドライバ3は、より多くのデータ信号線SL…または走査信号線GL…の駆動を行なう場合には、複数のドライバをカスケード接続して使用することが可能である。
制御回路4は、GSP(ゲートスタートパルス信号)およびGCK(ゲートクロック信号)をゲートドライバ3に出力し、SSP(ソーススタートパルス信号)、SCK(ソースクロック信号)、およびビデオ信号VIDEOをソースドライバ2に出力する。電源回路5は、ソースドライバ2およびゲートドライバ3にソースドライバ用電源およびゲートドライバ用電源をそれぞれ入力すると共に、制御回路4に制御回路用電源を入力する。
(液晶表示装置の駆動回路の構成)
図1は、上記液晶表示装置の駆動回路としてのソースドライバ2および制御回路4の内部構成を示すブロック図である。なお、説明の便宜上、電源回路5についても図示している。
(ソースドライバの構成)
ソースドライバ2は、D/Aコンバータ(DAC)6、プリチャージ回路7、およびサンプルホールド回路8を備えている。
D/Aコンバータ6は、外部(制御回路4)から入力されたデジタル信号のビデオ信号VIDEOをアナログ信号のビデオ信号VIDEOに変換する。プリチャージ回路7は、容量負荷(サンプルホールド回路8)が安定して所望の電荷量だけ充電されるように、サンプルホールド回路8にビデオ信号VIDEOを供給する前に、サンプルホールド回路8に対してプリチャージ(予備充電)する。ここで、容量負荷としてサンプルホールド回路8を挙げている。なお、実際には(より詳細には)、データ信号線(データバスライン)SL…を容量負荷としてプリチャージしている。
サンプルホールド回路8は、2つのスイッチ(不図示)と一方がグランドに接続されたコンデンサ(不図示)とを複数(データ信号線SL…の数)有しており、ホールド時(ホールディング時)に電荷を該コンデンサに充電し、ホールディングからサンプリングへ切り替わる時点の電位をデータ信号線SL…に対して出力する構成となっている。
また、ここでは、プリチャージ回路7をソースドライバ2に内蔵する構成としたが、この構成に限らず、表示部1におけるソースドライバ2が設けられている側とは反対側にプリチャージ回路を設けてもよい。つまり、プリチャージ回路7とソースドライバ2により表示部1を挟みこむ構成としてもよい。この構成により、より多くのデータ信号線SL…または走査信号線GL…の駆動を行なうことができる。つまり、データ信号線SLおよび走査信号線GL…の数が増えてもプリチャージ回路7およびソースドライバ2のスペースを十分に確保することができる。
(制御回路の構成)
制御回路4は、入力I/F部(IF部)9、クロック数決定部(決定手段)10、記憶部(メモリ;記憶手段)11、EEPROM12、およびプリチャージ制御部13を有している。なお、この制御回路4は、従来の制御回路と同様に、ソースドライバおよびゲートドライバの動作を制御する役割をも有している。また、プリチャージ制御部13は、プリチャージ回路7における内部クロック(より詳細には、プリチャージ回路用クロックCK2)を計測する、計測部(タイマ)14を有している。
入力I/F部9は、制御回路4の前段の構成とのインターフェースとしての役割を有している。クロック数決定部10は、プリチャージ回路7にてプリチャージ(予備充電)する時間(クロック数)Tpを決定する。なお、このクロック数決定部10における詳細な動作については後述する。
記憶部11は、前回のデータ(1ライン前のデータ)D1(ビデオ信号VIDEO;電位;階調)を記憶する。EEPROM12は、図1に示すように、ルックアップテーブル(LUT)15を備えたメモリである。また、プリチャージ制御部13は、プリチャージするために、プリチャージ回路7のスイッチ(+側プリチャージスイッチ(第2スイッチ)22または−側プリチャージスイッチ(第3スイッチ)23;図4参照)を導通させてプリチャージを開始させると共に、クロック数決定部10から出力するクロック数だけ、計測部14にて内部クロックが計測されたときに、プリチャージ回路7の導通させた方のスイッチを遮断させてプリチャージを停止させる役割を有している。
また、プリチャージは、プリチャージ制御部13からプリチャージ回路7へ極性を示す信号を送る。この信号は、プリチャージ回路7の+側プリチャージスイッチ22または−側プリチャージスイッチ23のいずれを導通させるかを指示する信号である。但し、いずれのスイッチも導通させない場合もある。
また、制御回路4は、サンプルホールド回路8へ、サンプルホールド回路用クロックCK1を送ると共に、プリチャージ回路7へプリチャージ回路用クロックCK2を送るようになっている。なお、図1では、制御回路4からD/Aコンバータ6へ送られるビデオ信号VIDEOは、入力I/F部9から直接D/Aコンバータ6へ送られる構成となっているが、この構成に限らず、プリチャージ制御部13を介してD/Aコンバータ6へ送られる構成でもよい。
(ルックアップテーブルの構成)
図3は、ルックアップテーブルの概略構成を示す説明図である。
ルックアップテーブル15は、図3に示すように、前回のデータD1と、今回のデータ(ビデオ信号VIDEO;電位;階調)D2と、クロック数(プリチャージ時間Tp)と、が対応付けされている。つまり、任意の前後2ラインのデータと、これらのデータに対する所望のプリチャージ時間Tpとが互いに対応付けられている。
より詳細には、前回のデータD1および今回のデータD2が決まれば、クロック数が決まるようなテーブルとなっている。同図では、例えば、「前回のデータ;63階調、今回のデータ;1階調」であれば、クロック数が「5クロック」となっている。なお、このルックアップテーブル15は、64×64階調のテーブルとなっているが、8×8階調、32×32階調、128×128階調、または256×256階調のテーブルでもよい。また、図3で示すルックアップテーブル15は、単なる一例にすぎない。
(回路構成)
図4は、D/Aコンバータ6およびプリチャージ回路7の具体的な回路構成について示す概略回路図である。
D/Aコンバータ6は、同図に示すように、オペアンプ(OpAmp)20およびこのオペアンプ20の後段に配されたアナログスイッチ(第1スイッチ)21を備えている。なお、アナログスイッチ21に限らず、他のスイッチで代用してもよい。
オペアンプ20は、プリチャージおよび本充電を行なう電圧を供給する役割を有している。アナログスイッチ21は、該アナログスイッチ21をOFFすることにより、D/Aコンバータ6の出力をハイインピーダンス(Hi−z状態)にする機能を有している。
さらに、オペアンプ20の一端は、グランドGND(接地電位Vss)に接続されている一方、他端は、5Vの電源電位Vddに接続されている。また、プリチャージ中にオペアンプ20の動作を止める(オペアンプ20の電源を切る)ことにより、バイアス電流をカットすることができる。これにより、駆動回路の消費電力を下げることができる。
なお、アナログスイッチ21は、必ずしも必須の構成要素ではなく、D/Aコンバータの出力をハイインピーダンスにする必要がないときは設けなくてもよい。
プリチャージ回路7は、+側プリチャージスイッチ(アナログスイッチ)22および−側プリチャージスイッチ(アナログスイッチ)23を有している。+側プリチャージスイッチ22と−側プリチャージスイッチ23とは、互いに上記のオペアンプ20からの出力信号の経路上に設けられたノード24を介して接続されている。より詳細には、+プリチャージスイッチ22の一端は電源電位Vddに接続されている一方、他端はノード24に接続されている。また、−側プリチャージスイッチ23の一端はグランドGNDに接続されている一方、他端はノード24に接続されている。
プリチャージ回路7のスイッチング動作は、前回のデータの信号レベル(階調A)と、今回のデータの信号レベル(階調B)との比較により、階調A<階調Bとなっている場合には、電源電位Vdd側に接続された+プリチャージスイッチ22を一定時間(クロック数決定部10にて決定されたプリチャージ時間Tp)導通する。一方、階調A>階調Bとなっている場合には、接地電位Vssに接続された−側プリチャージスイッチ23を一定時間(クロック数決定部10にて決定されたプリチャージ時間Tp)導通する。なお、+プリチャージスイッチ22または−側プリチャージスイッチ23のいずれのスイッチを導通させるかは、プリチャージ制御部13から送られてきた極性を示す信号にて制御されている。
(駆動回路の動作)
次に、本実施の形態の駆動回路であるソースドライバ2および制御回路4の動作について、図5に示すブロック図、および図6に示すフローチャートを用いて説明する。
まず、プリチャージを開始する開始時点について説明する。少なくともプリチャージおよび本充電が、サンプルホールド回路8におけるホールディングの時点には完了している必要がある。
そのため、プリチャージの開始時点は、サンプルホールド回路8におけるホールディングの時点よりも、最大のプリチャージ時間および最大の本充電時間の合計時間分前から開始するのが好ましい。しかしながら、このプリチャージ開始のタイミングは、単なる一例にすぎず、サンプルホールド回路8によるホールディングの時点に、プリチャージおよび本充電が完了できれば、他のタイミングでもよい。
まず、入力I/F部9は、今回のデータD2をクロック数決定部10へ入力すると共に、記憶部11は、前回のデータD1をクロック数決定部10へ入力する(S1)。
次に、クロック数決定部10は、今回のデータ(信号レベル)D2および前回のデータ(信号レベル)D1を元に、予め用意されたEEPROM12内のルックアップテーブル15を参照する(S2)。このとき、クロック数決定部10は、今回のデータD2と前回のデータD1とを比較し、いずれの信号レベルが高いかを検出する(極性を検出する;S2)。なお、クロック数決定部10からプリチャージ制御部13へ今回のデータD2および前回のデータD1の両方を送って、プリチャージ制御部13にていずれの信号レベルが高いかを検出してもよい。
さらに、クロック数決定部10は、プリチャージするプリチャージ時間(クロック数)Tpおよび極性を決定する(S3)。そして、クロック数決定部10は、このプリチャージ時間Tpを示すプリチャージ時間Tpを示す信号をプリチャージ制御部13へ送る(S4)。このとき、クロック数決定部10は、プリチャージ回路7における+側プリチャージスイッチ22または−側プリチャージスイッチ23のいずれのスイッチを導通させるかを指示する極性信号もプリチャージ制御部13へ送る(S4)。なお、より具体的には、今回のデータD2の方が前回のデータD1よりも信号レベルが高い場合には、+側プリチャージスイッチ22を導通させる指示をプリチャージ回路7へ送り、逆に、前回のデータD1の方が今回のデータD2よりも信号レベルが高い場合には、−側プリチャージスイッチ23を導通させる指示をプリチャージ制御部13へ送る。
プリチャージ制御部13は、プリチャージ時間Tp、極性、および制御回路4から入力されたプリチャージ回路用クロック(CK2)を元に、プリチャージ回路7を制御する(プリチャージを開始する(S5)。具体的には、プリチャージ制御部13は、+側プリチャージスイッチ22または−側プリチャージスイッチ23のいずれかを導通させて容量負荷に対してプリチャージを行なう。
また、このプリチャージを開始する前に、D/Aコンバータ6におけるアナログスイッチ21をOFFにする(遮断する)ことが好ましい。これにより、D/Aコンバータ6の出力をハイインピーダンス状態にすることができる。
次に、計測部14は、プリチャージ回路用クロックCK2をカウントする(S6)。カウントした結果、プリチャージ時間Tpに達した場合(S7にてYESの場合)に、プリチャージを終了させる。プリチャージ時間Tpに達していない場合(S7にてNOの場合)には、引き続きプリチャージを行ない、プリチャージ回路用クロックCK2をカウントする、つまりS6へ戻る。
S7にてNOの場合の動作は、具体的には、導通させていた+側プリチャージスイッチ22または−側プリチャージスイッチ23を遮断する。これによりプリチャージを終了することができ、その後、サンプルホールド回路8を用いて本充電を行なう。また、プリチャージを行なっている間、オペアンプ20の動作を止めて、オペアンプ20のバイアス電流をカットすることが好ましい。これにより、低消費電流化を図ることができる。
(プリチャージの波形)
図7は、プリチャージ動作を示す波形図である。同図では、サンプルホールド回路8におけるサンプリングクロック波形(サンプリングCK)、ソースドライバ2からの出力波形(a)(b)(c)(d)、およびソースドライバ2の内部クロック波形を示している。なお、波形(a)(b)(c)(d)における縦軸はソースドライバ2からの出力信号の電位を示している一方、横軸は時間を示している。
波形(a)は、プリチャージ時間Tpが1クロックの場合を示しており、波形(b)は、プリチャージ時間Tpが2クロックの場合を示しており、波形(c)は、プリチャージ時間Tpが3クロックの場合を示しており、波形(d)はプリチャージ時間Tpが4クロックの場合を示している。
また、波形(a)(b)(c)(d)において、実線はプリチャージ回路7による充電時間(つまりプリチャージ時間Tp)を示しており、破線はD/Aコンバータ6およびオペアンプ20による本充電を示しており、一点鎖線は書き込みが終了した安定状態を示している。
なお、図7におけるサンプリングクロック波形では、各立ち上がりエッジで順次サンプリングされるラインが選択されるようになっている。すなわち、各立ち上がりエッジから次の各立ち上がりエッジまでが1サンプリング期間となっている。
以上の構成および動作により、次のような効果を奏する。
プリチャージ時に印加する電圧が固定であり、従来の当該電圧を変更する回路よりも回路の構成が簡略化されているにも拘わらず、上記の前回のデータと今回のデータとの階調差に応じて、プリチャージ時間を変更することによって、プリチャージ終了時に到達している容量負荷の電位をより正確に所望の電位にすることができる。
なお、上記では、ルックアップテーブル15を設けてプリチャージ時間Tpを決定しているが、必ずしもテーブルである必要はなく、例えば、関数でもよい。つまり前回のデータD1と今回のデータD2とから予め用意された関数からプリチャージ時間Tpを求めてもよい。
また、制御回路4に、前回のデータD1と今回のデータD2との差を求める演算部(比較手段;負図示)を設けて、この演算部による演算結果(差)に基づいてクロック数を決定する構成としてもよい。この場合、プリチャージ時間Tpの決定は、ルックアップテーブルを用いてもよいし、関数を用いてもよい。これにより、ルックアップテーブルまたは関数をより簡単にすることができる。また、必ずしも演算部による演算は、前回のデータD1と今回のデータD2との差である必要はなく、他の演算であってもよい。
また、本発明の表示装置は、液晶表示装置に限らず、有機EL表示装置などでもよく、配線容量を充電する必要のある表示装置であればどのようなものでもよい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
最後に、液晶表示装置の各ブロック、特にプリチャージ制御部13およびクロック数決定部10は、ハードウェアロジックによって構成してもよいし、次のようにCPUを用いてソフトウェアによって実現してもよい。
すなわち、液晶表示装置は、各機能を実現する制御プログラムの命令を実行するCPU(central processing unit)、上記プログラムを格納したROM(read only memory)、上記プログラムを展開するRAM(random access memory)、上記プログラムおよび各種データを格納するメモリ等の記憶装置(記録媒体)などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアである液晶表示装置の制御プログラムのプログラムコード(実行形式プログラム、中間コードプログラム、ソースプログラム)をコンピュータで読み取り可能に記録した記録媒体を、上記液晶表示装置に供給し、そのコンピュータ(またはCPUやMPU)が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー(登録商標)ディスク/ハードディスク等の磁気ディスクやCD−ROM/MO/MD/DVD/CD−R等の光ディスクを含むディスク系、ICカード(メモリカードを含む)/光カード等のカード系、あるいはマスクROM/EPROM/EEPROM/フラッシュROM等の半導体メモリ系などを用いることができる。
また、液晶表示装置を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、LAN、ISDN、VAN、CATV通信網、仮想専用網(virtual private network)、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、IEEE1394、USB、電力線搬送、ケーブルTV回線、電話線、ADSL回線等の有線でも、IrDAやリモコンのような赤外線、Bluetooth(登録商標)、802.11無線、HDR、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。
画像表示装置などの表示装置におけるソースドライバなどに好適に用いることができる。
本発明の実施形態を示すものであり、液晶表示装置の駆動回路としてのソースドライバおよび制御回路の内部構成を示すブロック図である。 本発明の実施の形態を示すものであり、液晶表示装置(表示装置)を示す概略構成図である。 本発明の実施形態を示すものであり、ルックアップテーブルの概略構成を示す説明図である。 本発明の実施の形態を示すものであり、D/Aコンバータおよびプリチャージ回路の具体的な回路構成について示す概略回路図である。 本発明の実施形態を示すものであり、ソースドライバおよび制御回路の動作を説明するためのブロック図である。 本発明の実施の形態を示すものであり、ソースドライバおよび制御回路の動作を示すフローチャートである。 本発明の実施形態を示すものであり、プリチャージ動作を示す波形図である。 従来技術を示すものであり、液晶プロジェクタを示すブロック図である。
符号の説明
2 ソースドライバ(表示装置の駆動回路)
4 制御回路(表示装置の駆動回路)
6 D/Aコンバータ
7 プリチャージ回路
8 サンプルホールド回路(容量負荷)
10 クロック数決定部(決定手段)
11 記憶部(記憶手段)
15 ルックアップテーブル
20 オペアンプ
21 アナログスイッチ(第1スイッチ)
22 +側プリチャージスイッチ(第2スイッチ)
23 −側プリチャージスイッチ(第3スイッチ)
D1 前回のデータ
D2 今回のデータ
Tp プリチャージ時間
CK2 プリチャージ回路用クロック(プリチャージ回路の内部クロック)
Vdd 電源電位(第1電位)
Vss 接地電位(第2電位)

Claims (14)

  1. 本充電前に容量負荷へ電荷を印加して上記容量負荷をプリチャージするプリチャージ回路を有する表示装置の駆動回路において、
    外部から繰り返し入力されるデータのうち、今回のデータよりも1ライン前の前回のデータを記憶しておく記憶手段と、
    上記前回のデータおよび上記今回のデータからプリチャージ時間を決定する決定手段とを有することを特徴とする表示装置の駆動回路。
  2. 上記決定手段は、上記前回のデータと上記今回のデータとを比較する比較手段を備えており、該比較手段による比較結果に基づいて上記プリチャージ時間を決定することを特徴とする請求項1に記載の表示装置の駆動回路。
  3. 任意の前後2ラインのデータと、これらのデータに対する所望のプリチャージ時間と、が互いに対応付けられたルックアップテーブルをさらに有しており、
    上記決定手段は、該ルックアップテーブルを参照することを特徴とする請求項1に記載の表示装置の駆動回路。
  4. 上記プリチャージ回路は、前段にD/Aコンバータを有しており、
    該D/Aコンバータは、オペアンプと、該オペアンプの出力側に設けられた第1スイッチとを備えていることを特徴とする請求項1ないし3のいずれか1項に記載の表示装置の駆動回路。
  5. 上記請求項1ないし4のいずれか1項に記載の駆動回路を備えていることを特徴とする表示装置。
  6. プリチャージ回路を用いて、本充電前に容量負荷へ電荷を印加して上記容量負荷をプリチャージする表示装置の駆動方法において、
    外部から繰り返し入力されるデータのうち、今回のデータよりも1ライン前の前回のデータを記憶しておき、
    上記前回のデータおよび上記今回のデータからプリチャージ時間を決定することを特徴とする表示装置の駆動方法。
  7. 上記前回のデータと上記今回のデータとを比較して、この比較結果に基づいて上記プリチャージ時間を決定することを特徴とする請求項6に記載の表示装置の駆動方法。
  8. 任意の前後2ラインのデータと、これらのデータに対する所望のプリチャージ時間と、が予め対応付けられたルックアップテーブルを参照することを特徴とする請求項6に記載の表示装置の駆動方法。
  9. 上記プリチャージ回路は、前段にD/Aコンバータを有しており、
    該D/Aコンバータは、オペアンプと、このオペアンプの出力側に設けられた第1スイッチとを備えていることを特徴とする請求項6ないし8のいずれか1項に記載の表示装置の駆動方法。
  10. 決定された上記プリチャージ時間、および、上記前回のデータと上記今回のデータとの電位の大小関係に基づいて、プリチャージ回路を制御してプリチャージを行なうことを特徴とする請求項6ないし9のいずれか1項に記載の表示装置の駆動方法。
  11. プリチャージ回路は、第1電位に接続された第2スイッチと、該第2スイッチに直列接続され、上記第1電位よりも低い第2電位に接続された第3スイッチとから成ることを特徴とする請求項1ないし3のいずれか1項に記載の表示装置の駆動方法。
  12. 上記容量負荷としてサンプルホールド回路が用いられており、
    該サンプルホールド回路におけるホールディング時よりも、最大プリチャージ時間および最大本充電時間の合計の時間前に、上記第1スイッチまたは第2スイッチのいずれかのスイッチを導通させ、上記プリチャージ時間が経過した後に上記導通させたいずれかのスイッチを遮断させることを特徴とする請求項11に記載の表示装置の駆動方法。
  13. 上記プリチャージ時間が経過したかどうかは、上記プリチャージ回路の内部クロックを計測することにより検知することを特徴とする請求項12に記載の表示装置の駆動方法。
  14. 上記前回のデータの方が上記今回のデータよりも電位が大きいときは、上記第3スイッチを導通させる一方、
    上記今回のデータの方が上記前回のデータよりも電位が大きいときは、上記第2スイッチを導通させることを特徴とする請求項12または13に記載の表示装置の駆動方法。
JP2005283091A 2005-09-28 2005-09-28 表示装置の駆動回路、表示装置および表示装置の駆動方法 Pending JP2007093996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005283091A JP2007093996A (ja) 2005-09-28 2005-09-28 表示装置の駆動回路、表示装置および表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005283091A JP2007093996A (ja) 2005-09-28 2005-09-28 表示装置の駆動回路、表示装置および表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2007093996A true JP2007093996A (ja) 2007-04-12

Family

ID=37979805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005283091A Pending JP2007093996A (ja) 2005-09-28 2005-09-28 表示装置の駆動回路、表示装置および表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2007093996A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075384A (ja) * 2007-09-21 2009-04-09 Sony Corp 液晶表示装置、液晶表示装置の駆動方法および電子機器
JP2017223948A (ja) * 2016-06-14 2017-12-21 イノエクシス カンパニー リミテッド 高速充放電が可能なソースドライバ及びディスプレイ装置
JP2019032381A (ja) * 2017-08-07 2019-02-28 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
US11049464B2 (en) 2018-11-19 2021-06-29 Seiko Epson Corporation Electro-optical device for pre-charging signal lines and driving method thereof
JP2021525187A (ja) * 2018-05-31 2021-09-24 コーセル インテリジェント マシーナリ リミテッドKocel Intelligent Machinery Limited 厚み変更可能なスライス方法、3dプリント方法及び3dプリント製品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148304A (ja) * 2003-11-13 2005-06-09 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
WO2005057545A1 (en) * 2003-12-08 2005-06-23 Koninklijke Philips Electronics N.V. Display device driving circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148304A (ja) * 2003-11-13 2005-06-09 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
WO2005057545A1 (en) * 2003-12-08 2005-06-23 Koninklijke Philips Electronics N.V. Display device driving circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075384A (ja) * 2007-09-21 2009-04-09 Sony Corp 液晶表示装置、液晶表示装置の駆動方法および電子機器
JP4645632B2 (ja) * 2007-09-21 2011-03-09 ソニー株式会社 液晶表示装置、液晶表示装置の駆動方法および電子機器
JP2017223948A (ja) * 2016-06-14 2017-12-21 イノエクシス カンパニー リミテッド 高速充放電が可能なソースドライバ及びディスプレイ装置
US10235960B2 (en) 2016-06-14 2019-03-19 Innoaxis Co., Ltd Source driver capable of high speed charging and discharging
JP2019032381A (ja) * 2017-08-07 2019-02-28 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
US10783849B2 (en) 2017-08-07 2020-09-22 Seiko Epson Corporation Display driver, electro-optic device, and electronic apparatus
JP2021525187A (ja) * 2018-05-31 2021-09-24 コーセル インテリジェント マシーナリ リミテッドKocel Intelligent Machinery Limited 厚み変更可能なスライス方法、3dプリント方法及び3dプリント製品
JP7110399B2 (ja) 2018-05-31 2022-08-01 コーセル インテリジェント マシーナリ リミテッド 厚み変更可能なスライス方法、3dプリント方法及び3dプリント製品
US11049464B2 (en) 2018-11-19 2021-06-29 Seiko Epson Corporation Electro-optical device for pre-charging signal lines and driving method thereof

Similar Documents

Publication Publication Date Title
JP3187722B2 (ja) 画面消し回路、これを有する液晶表示装置およびその駆動方法
US7038673B2 (en) LCD, and driving device and method thereof
KR101686102B1 (ko) 액정 표시장치 및 그 구동방법
US20120242630A1 (en) Shift register
US8624816B2 (en) Liquid crystal display device and method of driving the same
JP2008241832A (ja) 液晶装置、画素回路、アクティブマトリクス基板、および電子機器
US20080297500A1 (en) Display device and method of driving the same
US20120120044A1 (en) Liquid crystal display device and method for driving the same
US20070164952A1 (en) Apparatus and method for driving a liquid crystal display
JP4868652B2 (ja) 表示装置
KR20140135603A (ko) 액정 표시 장치, 액정 표시 장치의 제어 방법, 액정 표시 장치의 제어 프로그램 및 그 기록 매체
JP4717582B2 (ja) 表示素子駆動回路およびこれを備える液晶表示装置、表示素子駆動方法
JP2004054292A (ja) 液晶表示装置
JP2008186011A (ja) 液晶表示装置及びその駆動方法
JP2007093996A (ja) 表示装置の駆動回路、表示装置および表示装置の駆動方法
JP2004302159A (ja) 液晶表示装置
JP2005182049A (ja) 表示装置及びその駆動方法
KR100459624B1 (ko) 표시 장치
JP4094328B2 (ja) 表示装置駆動回路および表示装置駆動回路の駆動方法
KR101408260B1 (ko) 액정표시장치의 게이트 구동 회로
JP2009003207A (ja) 表示装置ならびにその駆動回路
JP2007248536A (ja) 液晶表示装置ならびにその駆動回路および駆動方法
US10217433B2 (en) Device and method for driving liquid crystal display panel
JP4845281B2 (ja) 表示装置
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070907

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20100914

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100921

Free format text: JAPANESE INTERMEDIATE CODE: A131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A02 Decision of refusal

Effective date: 20110405

Free format text: JAPANESE INTERMEDIATE CODE: A02