JP3760411B2 - アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 - Google Patents
アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 Download PDFInfo
- Publication number
- JP3760411B2 JP3760411B2 JP2003142972A JP2003142972A JP3760411B2 JP 3760411 B2 JP3760411 B2 JP 3760411B2 JP 2003142972 A JP2003142972 A JP 2003142972A JP 2003142972 A JP2003142972 A JP 2003142972A JP 3760411 B2 JP3760411 B2 JP 3760411B2
- Authority
- JP
- Japan
- Prior art keywords
- parasitic capacitance
- active matrix
- inspection
- driving tft
- matrix panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/10—Dealing with defective pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリックスＯＬＥＤ(Organic Light Emitting Diode)パネルの検査装置等に係り、より詳しくは、ＯＬＥＤ形成プロセス工程前にＴＦＴアレイの機能検査を行う検査装置等に関する。
【０００２】
【従来の技術】
ＯＬＥＤ(または有機ＥＬ(Electro Luminescence)とも呼ばれる)は、電場を加えることによって励起する蛍光性の有機化合物に直流電流を流して発光させるものであり、薄型、高視野角、広いガミュート(Gamut)等の点から次世代ディスプレイデバイスとして注目されている。このＯＬＥＤの駆動方式にはパッシブ型とアクティブ型が存在するが、大画面、高精細のディスプレイを実現するには、材料、寿命、クロストークの面でアクティブ型が適している。このアクティブ型では、ＴＦＴ(Thin Film Transistor)駆動が必要とされており、このＴＦＴアレイには、例えば低温ポリシリコンを使用したものとａ-Ｓｉ(アモルファスシリコン)を使用したもの等が注目されている。
【０００３】
従来、例えば液晶表示装置(ＬＣＤ)におけるＴＦＴアレイの検査方法として、画素容量への電圧の書き込みを行った後、画素容量に蓄えられた電荷を積分回路により観測し、書き込みが正しく行われたかどうかを検査するものがある(例えば、特許文献１参照。)。また、電界−光変換素子を使用して、光学的に画素容量への書き込みを検査する手法が開示されている(例えば、特許文献２参照。)。更に、画素電極がパターニングされる前に共通画素電極に電源を接続して検査することにより、ＥＬ素子を形成する前に画素部が正常に動作するか否かを検査する技術が存在する(例えば、特許文献３参照。)。
【０００４】
【特許文献１】
米国特許(ＵＳＰ)第５,１７９,３４５号(Page３−５、Fig.２)
【特許文献２】
米国特許(ＵＳＰ)第４,９８３,９１１号(Page２−４、Fig.１〜３)
【特許文献３】
特開２００２−１０８２４３号公報(第９頁、図２)
【０００５】
【発明が解決しようとする課題】
ここで、アクティブマトリックスＯＬＥＤ(ＡＭＯＬＥＤ)とアクティブマトリックス液晶ディスプレイ(ＡＭＬＣＤ)とを比較して説明する。図１４(ａ),(ｂ)は、ＡＭＯＬＥＤとＡＭＬＣＤとの画素回路を比較説明するための図である。図１４(ａ)はＡＭＯＬＥＤの画素回路、図１４(ｂ)はＡＭＬＣＤの画素回路を示している。図１４(ｂ)において、データ線(Data)とゲート線(Gate)とに接続されたＴＦＴ３１０によってＴＦＴアレイの画素回路が形成される。一方、図１４(ａ)に示すＡＭＯＬＥＤでは、図１４(ｂ)に示すものと同様な回路の画素容量の横に、オープン・ドレインのドライブ駆動用トランジスタである駆動ＴＦＴ３０２が接続され、発光素子であるＯＬＥＤ３０１が駆動ＴＦＴ３０２に接続されている。
【０００６】
ところで、図１４(ｂ)に示すようなＡＭＬＣＤの場合は、ＴＦＴアレイ基板だけで画素回路が完結しているが、図１４(ａ)に示すようなＡＭＯＬＥＤの場合は、ＯＬＥＤ３０１が存在しないＴＦＴアレイ基板のみでは画素回路が完結しない。そのために、駆動ＴＦＴ３０２は、ドレイン側(或いはソース側)が画素電極に直結したままオープン・ドレイン(或いはオープン・ソース)となっている。ＡＭＯＬＥＤにおけるＴＦＴアレイ基板の画素回路には、少なくとも２つ以上のＴＦＴが存在しているが、パネルインタフェース端子からの入出力だけでは駆動ＴＦＴに電流が流せない。
【０００７】
このとき、現状のＡＭＯＬＥＤパネルの製造コストを削減するためには、ＴＦＴアレイ単体での機能テストを行い、良品だけを次工程に流すことが要求される。ＡＭＯＬＥＤパネルの製造では、現状のＡＭＯＬＥＤ用ＴＦＴアレイの歩留まりが十分に高くないこと、ＯＬＥＤ３０１の材料自体が高価であること、製造工程の中でＯＬＥＤ３０１の形成プロセスの工程占有時間が長いこと、等の理由により、ＯＬＥＤ３０１を実装する前に、駆動ＴＦＴ３０２の良否を測定することが望まれる。
【０００８】
しかしながら、ＴＦＴアレイ単体では、前述のように画素回路の構成要素であるＯＬＥＤが未実装であり、駆動ＴＦＴ３０２はオープン・ドレイン(或いはオープン・ソース)状態となっている。即ち、ＯＬＥＤの実装前の工程では、図１４(ａ)の破線で示されるＯＬＥＤ３０１が接続されておらず、正常な回路を構成していないことから、パネルインタフェース端子からの入出力だけでは駆動ＴＦＴ３０２に対するオープン/ショート検査欠陥の検査を行うことができない。
【０００９】
上述した特許文献１や特許文献２は、図１４(ｂ)に示すようなＡＭＬＣＤ用ＴＦＴアレイの画素回路を検査する手法が示されているに過ぎず、図１４(ａ)に示す駆動ＴＦＴ３０２に電流を供給する機構を備えていない。その結果、特許文献１や特許文献２を利用してオープン・ドレイン(或いはオープン・ソース)となった駆動ＴＦＴ３０２のオープン/ショート測定を行うことができない。
【００１０】
また、特許文献３では、画素ごとの抵抗成分のばらつきを測定することが可能であるが、画素電極をパターニングした後に検査するものではなく、パターニングによる不具合について検査することができない。更に、駆動ＴＦＴ３０２の不良については検査することが可能であるが、不良の種類(オープン/ショート)を特定することができない。その結果、ＯＬＥＤ３０１形成後の表示装置としての欠陥である明点・暗点(滅点)の数などを調べることができず、例えば検査者により設けられる評価基準に対応するデータを得ることができない。
【００１１】
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、ＯＬＥＤ未実装のＴＦＴアレイに対し、駆動ＴＦＴに対するオープン/ショート欠陥の判定を行うことにある。
また他の目的は、ＯＬＥＤ未実装のＴＦＴアレイの段階にて、ディスプレイの評価項目である明点・暗点(滅点)の数を把握し、パネルの良・不良判定をＯＬＥＤ形成工程前に行うことにある。
更に他の目的は、正常動作している画素におけるＶon−Ｖoff値のパネル内ばらつきを算出し、画素回路生成の精度を推測することにある。
【００１２】
【課題を解決するための手段】
かかる目的のもと、本発明では、電気的にオープンとなっている画素電極と画素回路との間にある寄生容量に着目し、駆動ＴＦＴをＯＮ/ＯＦＦしたときの寄生容量変化を検査することで、駆動ＴＦＴのオープン/ショートを高速に検査している。また、パネルを構成する画素の全体に対してこの検査を行うことで、欠陥の種類と数とを同時に推定し、ＡＭＯＬＥＤの明点欠陥/暗点(滅点)欠陥の数を推定している。即ち、本発明は、ＯＬＥＤ形成前におけるアクティブマトリックスパネルを検査するアクティブマトリックスパネルの検査装置であって、このアクティブマトリックスパネルを構成する駆動ＴＦＴの検査用配線に対し、電圧変化手段により電圧を変化させ、この電圧変化手段により検査用配線に対して電圧を変化させた際に、測定手段によって駆動ＴＦＴのソース側配線に流れる過渡電流を測定し、駆動ＴＦＴにおけるＯＦＦ状態とＯＮ状態での寄生容量の変化を測定している。また、測定手段により測定された寄生容量の変化に基づいて、アクティブマトリックスパネルを構成する画素回路を生成する際のばらつきをばらつき推定手段によって推定している。
【００１３】
ここで、この測定手段は、アクティブマトリックスパネルを構成する全ての画素における寄生容量の変化を測定し、駆動ＴＦＴがオープン/ショート欠陥である画素数を求めることを特徴とすることができる。また、この測定手段は、ソース側配線に接続された積分回路を用いて過渡電流を測定し、この積分回路の出力をＡ/Ｄ変換器によってデジタルデータに変換した後に計算機に取り込むことを特徴とすることができる。
【００１４】
他の観点から把えると、本発明が適用されるアクティブマトリックスパネルの検査装置は、駆動ＴＦＴのＯＦＦ状態にて、ＯＦＦ状態寄生容量測定手段によって画素電極を介した寄生容量を測定し、この駆動ＴＦＴのＯＮ状態にて、ＯＮ状態寄生容量測定手段によって画素電極を介した寄生容量を測定し、このＯＦＦ状態寄生容量測定手段により測定された寄生容量と、ＯＮ状態寄生容量測定手段により測定された寄生容量とに基づいて、検査手段によって駆動ＴＦＴのオープン/ショートを検査している。ここで、このＯＮ状態寄生容量測定手段は、駆動ＴＦＴのゲート電圧が低い初期電圧を有する場合に、寄生容量を介してチャージポンプを行うことを特徴とすることができる。
【００１５】
また、このＯＮ状態寄生容量測定手段は、アクティブマトリックスパネルを構成する個々の検査用配線について、当該検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＮ状態にして寄生容量を推定し、ＯＦＦ状態寄生容量測定手段は、アクティブマトリックスパネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にして寄生容量を推定する。そして、検査手段は、推定された寄生容量の最大値/最小値と個々の寄生容量との差からオープン欠陥/ショート欠陥となっている駆動ＴＦＴの画素数を推定することを特徴とすることができる。
【００１６】
一方、本発明は、ＯＬＥＤ形成前のアクティブマトリックスパネルを検査するアクティブマトリックスパネルの検査方法であって、アクティブマトリックスパネルを構成する駆動ＴＦＴのＯＦＦ状態にて、画素電極を介した寄生容量に基づく値を測定する第１のステップと、この駆動ＴＦＴのＯＮ状態にて、画素電極を介した寄生容量に基づく値を測定する第２のステップと、この第１のステップにより測定された値と第２のステップにより測定された値とに基づいて、駆動ＴＦＴのオープン/ショートを検査する検査ステップとを含む。
【００１７】
ここで、この第１のステップおよび第２のステップにおける画素電極を介した寄生容量に基づく値は、この寄生容量を介して画素電極側からソース側に流れる過渡電流であることを特徴とすることができる。また、この第１のステップは、アクティブマトリックスパネルを構成する個々の検査用配線について、この検査用配線と直接ＡＣカップリングしている全ての画素の駆動ＴＦＴを同時にＯＦＦ状態にして寄生容量に基づく値を測定することを特徴とすることができる。更に、この第２のステップは、アクティブマトリックスパネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素の駆動ＴＦＴを同時にＯＮ状態にして寄生容量に基づく値を測定することを特徴とすることができる。
【００１８】
また、本発明は、アクティブマトリックスＯＬＥＤパネルの製造方法として把握することができる。この製造方法は、基板上にＴＦＴアレイを形成してアクティブマトリックスパネルを生成するアレイ工程と、生成されたアクティブマトリックスパネルの機能検査を行う検査工程と、この検査工程を経たアクティブマトリックスパネルに対してＯＬＥＤを実装するセル工程とを含み、検査工程は、アレイ工程により生成されたアクティブマトリックスパネルを構成する駆動ＴＦＴをＯＮしたときとＯＦＦしたときとの画素電極を介した寄生容量の変化を測定し、駆動ＴＦＴのオープン/ショートを検査することを特徴としている。
【００１９】
ここで、この検査工程は、アクティブマトリックスパネルを構成する画素における寄生容量変化を測定し、駆動ＴＦＴがオープン/ショート欠陥である画素数を求めることができる。また、アクティブマトリックスパネルを構成する画素における寄生容量変化のばらつきから、アクティブマトリックスを構成する画素回路を生成する際のばらつきを推定することができる。
【００２０】
更に、この検査工程は、アクティブマトリックスパネルを構成する個々の検査用配線について検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＮ状態にして寄生容量を推定し、推定された寄生容量の最大値と個々の寄生容量との差からオープン欠陥となっている駆動ＴＦＴの画素数を推定することができる。また、個々の検査用配線について検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にして寄生容量を推定し、推定された寄生容量の最小値と個々の寄生容量との差からショート欠陥となっている駆動ＴＦＴの画素数を推定することができる。更に、この検査工程は、個々の検査用配線について、検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にした場合とＯＮ状態にした場合とで寄生容量を推定し、推定された寄生容量の最小値および最大値と各検査用配線の寄生容量との差から、各検査用配線におけるオープン/ショート欠陥の数を推定することを特徴としている。これによれば、より高速に欠陥の数を推定することができる点で好ましい。
【００２１】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。
図１は、本実施の形態が適用されるＯＬＥＤ(Organic Light Emitting Diode)パネルの製造工程を説明するための図である。本実施の形態が適用されるＯＬＥＤパネルの製造方法は、ＯＬＥＤの駆動回路であるＴＦＴ(Thin Film Transistor)アレイ(アクティブマトリックスパネル)を生成するアレイ工程１と、生成されたＴＦＴアレイ単体で機能テストを行う検査工程２を有している。この検査工程２では、配線のオープン/ショートが所定条件以下であり、またＴＦＴアレイを構成する駆動ＴＦＴの特性がパネル全体で均一であることの検査が行われる。この検査工程２で不良品であると判断されるＴＦＴアレイは、次工程に移行させずに排除される。良品であると判断されるＴＦＴアレイについては、ＴＦＴアレイ上にＯＬＥＤを形成するセル工程３を経て、最終検査工程４に移行する。この最終検査工程４によって、最後に、良品と不良品とが振り分けられる。本実施の形態では、セル工程３の前に検査工程２を設けることで、ＯＬＥＤを載せる前に、画素回路のオープン/ショート検査、特に駆動ＴＦＴの周囲の検査を行うことが可能となる。検査対象としては、例えばＰＨＳや携帯電話などの表示画面に用いられるアクティブマトリックス(ＡＭ)パネルの他、各種ＡＭＯＬＥＤパネルが挙げられる。
【００２２】
以下に、検査工程２について詳述する。
図２は、検査工程２において用いられるテスト装置１０の構成を説明するための図である。本実施の形態が適用されるテスト装置１０は、記憶装置(Data Base)１１、計算機(PC)１２、測定制御回路(Control Circuits)１３、信号生成・信号測定回路(Drive/sense circuits)１４、プローブ(Data probes)１５、信号生成・信号測定回路(Drive/sense circuits)１６、プローブ(Gate probes)１７を有している。これらの構成によって、検査対象であるＴＦＴアレイ(アクティブマトリックスパネル)１００における駆動ＴＦＴのオープン/ショートを検査している。
【００２３】
テスト装置１０の記憶装置１１には、検査対象となるＴＦＴアレイ１００の良/不良判定に必要な情報や測定に必要な情報が格納されている。計算機１２は、例えばＰＣ等によって構成され、入力されたデータに基づき、記憶装置１１に格納された情報に基づいて判定処理を実行する。測定制御回路１３は、後述する検査法の測定シーケンスを管理している。また、信号生成・信号測定回路１４,１６は、ＡＭＯＬＥＤの駆動信号を生成すると共に、ＴＦＴアレイ１００からの出力波形を取得するアナログ回路である。この信号生成・信号測定回路１４,１６には、後述する積分回路が実装される。プローブ１５,１７は、信号生成・信号測定回路１４,１６で生成されたＡＭＯＬＥＤ駆動信号を測定対象であるＴＦＴアレイ１００に供給し、また、ＴＦＴアレイ１００から測定波形を取得している。
【００２４】
テスト装置１０では、後述する検査法の測定シーケンスが測定制御回路１３で管理され、ＡＭＯＬＥＤ駆動信号は信号生成・信号測定回路１４,１６にて生成されて、プローブ１５,１７を通してＴＦＴアレイ１００に供給される。また、ＴＦＴアレイ１００の測定波形は、プローブ１５,１７を通して信号生成・信号測定回路１４,１６に入力されて観測される。観測された信号は、測定制御回路１３によりデジタルデータに変換されて計算機１２に入力される。計算機１２では、記憶装置１１に格納された情報を参照しながら、測定データの処理と良・不良判定が行われる。尚、テスト装置１０の各構成要素、例えば、測定制御回路１３および信号生成・信号測定回路１４,１６は、電圧変化手段、測定手段の一つとして機能すると共に、オフ状態寄生容量測定手段、オン状態寄生容量測定手段の一つとして機能する。また、例えば計算機１２は、ばらつき推定手段、検査手段の一つとして機能している。
【００２５】
以下に、検査工程２においてテスト装置１０を用いて実行される駆動ＴＦＴの検査方法について説明する。
まず、測定対象となるＡＭＯＬＥＤの画素回路について説明する。
図３(ａ),(ｂ)は、ＡＭＯＬＥＤ画素回路を説明するための図である。図３(ａ)は、最も簡単な２ＴＦＴ構成のＡＭＯＬＥＤ画素回路が示されており、ＯＬＥＤ実装前では、破線で示されるＯＬＥＤ１２０は実装されていない。図３(ｂ)は、ＴＦＴのガラス基板側に光を取り出す所謂ボトムエミッション式のＡＭＯＬＥＤ画素回路の断面図が示されている。ＡＭＯＬＥＤ画素回路は、図３(ｂ)に示すように、ガラス基板等からなる基板１３１上に、ゲート電極１３２、ゲートメタル配線１３５が形成され、ゲート絶縁膜１３３に覆われている。更にその上にチャネル１３４が形成され、チャネル１３４は、絶縁膜１３６に覆われている。絶縁膜１３６の上にはソースメタル配線１３７が形成され、これらは保護膜１３８に覆われている。この保護膜１３８の上には、画素電極１３９が形成されている。基板１３１の上部から光を取り出す所謂トップエミッション方式の場合には画素電極１３９とチャネル１３４とは対向配置されるが、図３(ｂ)に示すボトムエミッション式では、画素電極１３９とチャネル１３４とは対向配置されていない。図３(ｂ)に示されるように、画素電極１３９の面積は画素の殆どを占め、また、非常に短い距離の内部に画素回路が形成されることから、その間に寄生容量が発生する。
【００２６】
図４(ａ),(ｂ)は、図３(ａ)に示したような最も単純な２ＴＦＴによる電圧プログラミング方式の画素回路例を示している。図４(ａ)では、ＯＬＥＤ１２０が実装された状態が示され、図４(ｂ)では、ＯＬＥＤ１２０が形成される前の状態が示されている。図４(ｂ)では、駆動ＴＦＴ(Ｔｒ.ｄ)に対するデータ線(Data)、セレクト線(Select)、ゲート線、グランド(ＧＮＤ)の各配線と画素電極１３９との間に、寄生容量が発生している様子が示されている。この寄生容量の大きさは、画素回路構成やレイアウト毎に異なるが、同一仕様のパネル内であれば、ほぼ同じ寄生容量が各画素に発生する。この全ての画素回路における寄生容量のばらつきを検査することで、画素回路生成の良・不良を判断することができる。
【００２７】
次に、検査工程２において実行される検査処理の流れについて説明する。
図５は、寄生容量の測定の流れを示したフローチャートである。ここでは、駆動ＴＦＴをＯＦＦ(オフ)した状態と駆動ＴＦＴをＯＮ(オン)した状態とで、検査用配線、例えばデータ線(Data)に電圧変化を与えることで、寄生容量を介した画素電極１３９とＧＮＤとの間の容量変化を測定する。
図６は、駆動ＴＦＴがＯＦＦのときとＯＮのときの寄生容量を記述した等価回路が示されている。図６(ａ)には駆動ＴＦＴがＯＦＦである状態が示され、図６(ｂ)には駆動ＴＦＴがＯＮである状態が示されている。図６(ｂ)に示すように、駆動ＴＦＴが正しくＯＮされると、ＧＮＤと画素電極１３９とは直結されて、ＴＦＴと並列に存在していた寄生容量は消滅し、データ線(Data)とＧＮＤとの間にある寄生容量は大きくなる。従って、データ線(Data)に電圧を印加すると、ＯＮ状態のときの方がより多く電荷が流れる。図５に示す測定処理では、この両者の状態における寄生容量の変化を測定している。
【００２８】
図５のフローチャートに基づいて詳述すると、かかる測定処理では、まず、全ての配線をＧＮＤにし、駆動ＴＦＴをＯＦＦにする(ステップ１０１)。より具体的には、図４(ｂ)に示す基本的な２ＴＦＴ回路にて、セレクト線(Select)、データ線(Data)をＧＮＤにした後、全てのセレクト線(Select)を選択し、データ線(Data)に駆動ＴＦＴをＯＦＦできる電圧を印加することで、全ての駆動ＴＦＴをＯＦＦ状態にする。そして、データ線に所定の電圧を印加する。このとき、寄生容量を介して画素電極１３９側からＧＮＤに過渡電流が流れる。これを、ソース側配線であるＧＮＤ側に接続された積分回路(後述)で測定する。即ち、駆動ＴＦＴをＯＦＦした状態にて、積分回路出力Ｖoffを取得する(ステップ１０２)。
【００２９】
図７は、駆動ＴＦＴから出力される電流の観測に用いられる積分回路の例を示した図である。ここでは、図４(ｂ)に示す回路に積分回路１５０が接続された場合が示されており、このような積分回路１５０は、図２に示す信号生成・信号測定回路１４,１６に設けられる。図７に示す積分回路１５０は、オペレーショナル・アンプ(Operational Amplifier)１５１、キャパシタＣｉ、リセットスイッチＳＷresetが備えられている。ここでは、駆動ＴＦＴであるTr.dのソース側は、積分回路１５０のイマジナリ・ショート(仮想的短絡)によりＧＮＤ電位となる。積分回路１５０は、他の画素回路に対しても同様に接続することが可能である。積分回路１５０からの出力は、図２に示す測定制御回路１３に設けられるＡ/Ｄ変換回路によってデジタルデータに変換され、計算機１２に取り込まれることにより、以降の推定処理が可能となる。
【００３０】
図５のステップ１０２によって積分回路出力Ｖoffが取得された後、積分回路１５０に接続される駆動ＴＦＴがＯＮできるか否かが判断される(ステップ１０３)。このとき、例えば４ＴＦＴ回路などのように駆動ＴＦＴを簡単にＯＮできないときには、寄生容量を介してチャージポンプ(後述)が行われ、駆動ＴＦＴのゲート電圧を高くして(ステップ１０４)、次のステップ１０５へ移行する。駆動ＴＦＴをＯＮできるときには、そのまま次のステップ１０５へ移行する。
【００３１】
図８(ａ),(ｂ)は、４ＴＦＴ構成の画素回路を説明するための図である。図８(ａ)は基本的な４ＴＦＴ構成のＡＭＯＬＥＤ画素回路を示しており、図８(ｂ)はＯＬＥＤ１２０形成前のアレイ基板の回路を説明するための図である。図８(ａ),(ｂ)に示すＳＷ１は、階調電圧を画素容量Ｃｓ１に書き込むときにセレクト線(Select)によりＯＮとなる。ＳＷ２はＶth補正制御線(Vth cnt.)によって制御され、ＳＷ３は電流スイッチ制御線(Current cnt.)によって制御されて、画素容量Ｃｓ２に電荷が蓄えられる。ＯＬＥＤ１２０形成前では、図８(ｂ)に示すように、画素電極１３９と各配線との間に寄生容量が発生している。尚、ここでは、寄生容量として主なものだけが記載されている。
【００３２】
図９(ａ),(ｂ)は、チャージポンプ動作を説明するための図である。チャージポンプ動作手順では、まず、測定画素のＳＷ３をＯＮにする。他の画素である非測定画素のＳＷ３はＯＦＦにする。また、ＳＷ１とＳＷ２とはＯＦＦにする。ここで、データ線(Data)に駆動電位Ｖを書き込むと、寄生容量を介して駆動ＴＦＴ(Tr.d)のドレイン電位が上昇する。そして、一定期間、図９(ａ)に示すように、ＳＷ２をＯＮにする。このとき寄生容量とＣｓ２およびＣｓ１を通して電位が再分配され、Tr.dのゲート電位が少し上昇する。図９(ｂ)に示すように、ＳＷ２がＯＦＦになったままでＳＷ１をＯＮにすると、Dataに駆動電位Ｖがかかっているので、もし、このときTr.dのゲート電位が閾値電圧Ｖthを超えていれば、Tr.dがＯＮして電流が確認され、チャージポンプ動作が終了する。一方、Tr.dがＯＮしない場合でも、Tr.dはＳＷ２に比べてチャネル幅が十分に大きいことから、そのリーク電流によりTr.dのドレイン電位はＧＮＤ電位となる。その後、ＳＷ１をＯＦＦにし、DataをＧＮＤ電位にする。更に、再びＳＷ１をＯＮにする。以上の手順を、Tr.dがＯＮして電流が確認されるまで繰り返すことで、チャージポンプ動作が実行される。
【００３３】
図５のステップ１０５では、検査したい画素が選択され、データ線(Data)から駆動ＴＦＴをＯＮできる電圧を印加して、駆動ＴＦＴがＯＮ状態にされる。例えば４つのＴＦＴを用いた電圧プログラミング方式などにおいて、駆動ＴＦＴのゲート電圧が低い初期電圧を持っていた場合は、ステップ１０４に示したチャージポンプが行われる。また、電流プログラミング方式では、電流をデータ線(Data)に流すことで駆動ＴＦＴをＯＮ状態にする。このときのゲート・ソース電圧は、画素容量Ｃｓに蓄えられる。このようにして駆動ＴＦＴがＯＮされた状態にて、選択された画素のセレクト線(Select)をＯＦＦすることで非選択にし、その後、データ線(Data)もＧＮＤにする。
【００３４】
ステップ１０６の寄生容量測定処理では、かかる状態にて、ステップ１０２と同様な電圧をデータ線(Data)に印加する。このとき、再び寄生容量を介して画素電極１３９側からＧＮＤに過渡電流が流れる。これをステップ１０２と同様に積分回路１５０で測定する。ここで得られた電圧が積分回路出力Ｖonである。そして、検査している画素のセレクト線(Select)をＯＮにし、データ線に駆動ＴＦＴをＯＦＦできる電荷を印加し、駆動ＴＦＴをＯＦＦ状態にする。このステップ１０５とステップ１０６との処理を１つのデータ線(Data)で駆動できる全ての画素について行う。また、図５のステップ１０１〜ステップ１０６を全てのデータ線(Data)について行う。以上の手順から、全ての画素について、駆動ＴＦＴをＯＮしたときに流れた電荷量を求めることができる。尚、積分回路１５０の反転入力に接続されるＧＮＤ線が独立している場合には、画素毎の積分回路出力Ｖonが得られるが、束ねられている場合には、例えばライン単位での積分回路出力Ｖonが得られる。
【００３５】
ステップ１０７では、検査結果の評価が行われる。検査画素の駆動ＴＦＴが正しくＯＮできていれば、駆動ＴＦＴをＯＮしたときに流れた電荷量と駆動ＴＦＴがＯＦＦ状態のときに流れた電荷量とは異なった値となる。即ち、１つの駆動ＴＦＴがＯＦＦ状態のときの値Ｖoffと、１つの駆動ＴＦＴがＯＮ状態のときの値Ｖonとを比較すると、駆動ＴＦＴが正常に動作している場合には、Ｖoff≠Ｖonとなる。差が生じていない場合、即ち、Ｖoff＝Ｖonである場合には、画素回路は故障しており、その駆動ＴＦＴはオープンあるいはショートしていると判断することができる。このようにして、一連の検査を終了することができる。
【００３６】
尚、全てのデータ線におけるＯＦＦ状態での電荷量の中から最小値(Ｖoffの最小値：Ｖoff.min)を選べば、それが全ての画素が正常に動いている場合と仮定できる。したがって、その値と各データ線(Data)ごとのＯＦＦ状態での値との差から、ショートしている画素の個数(Ｎshort)が推定できる。これによって、ショート欠陥の画素とオープン欠陥の画素の比率が推定できることになる。即ち、
Ｖoff−Ｖoff.min ＝ Ｎshort * (Ｖon1−Ｖoff1)
Ｎfault ＝ Ｎshort ＋ Ｎopen
但し、Ｎfaultは全てのデータ線(Data)について繰り返して測定された欠陥画素数であり、Ｎopenはオープン欠陥画素数である。また、Ｖon1は、１つの画素がＯＮ状態のときに寄生容量を介して流れる１つの画素分の電荷量に相当し、Ｖoff1は、１つの画素がＯＦＦ状態のときに寄生容量を介して流れる１つの画素分の電荷量に相当する。具体的に(Ｖon1−Ｖoff1)を求めるには、全ての画素から得られたＶon−Ｖoffの中で最小値を選べばよい。
【００３７】
次に、２ＴＦＴ電圧プログラミング方式画素回路において、更に具体的な実現例を用いて本実施の形態を詳述する。
図１０は、画素回路が２個のＴＦＴで構成される電圧プログラミング方式パネルへの適用例を示した図である。図１０に示す適用例では、パネルの一部として３×３の９画素が示されている。図１０では、測定対象画素は中央の画素であり、各画素のＧＮＤ配線に積分回路１５０が接続されている。実際の測定は、上述した測定法を全ての画素について繰り返し行われる。尚、積分回路１５０では、反転入力に接続されるＧＮＤ線が各々独立した状態で積分回路１５０に入力させることが可能であるが、図１０に示すように、幾つかのＧＮＤ配線(または全てのＧＮＤ配線)を束ねて共通にすることも可能である。このようにして束ねられたＧＮＤ配線のグループ数だけ積分回路１５０を用意すれば、グループ毎に並行して測定することが可能となる。尚、Ｐチャネル駆動ＴＦＴを用いた場合には、ＧＮＤ配線が電源配線になる。
【００３８】
図１１は、測定で用いられる駆動波形を示した図である。図１０に示すような２ＴＦＴ電圧プログラミング方式画素回路においては、駆動ＴＦＴを直接、データ線から駆動できることから、前述したチャージポンプを用いることなく、駆動ＴＦＴをＯＮ状態にすることができる。
【００３９】
ここで、図１１の上段に示されるシーケンス(Sequence)に基づいて説明する。
・シーケンス１：全ての画素にＯＦＦ電圧を書き込み、パネルを消灯状態にする。
・シーケンス４：全ＯＦＦ状態でData２にＯＮ電位を印加して、そのとき流れる電荷を測定する。
・シーケンス８：再び全ての画素にＯＦＦ電圧を書き込み、パネルを消灯状態にする。
・シーケンス１１：Select２にＯＮ電位を印加し、同時にData２にＯＮ電位を印加することで、測定対象画素の駆動ＴＦＴをＯＮ状態にする。
・シーケンス１５：シーケンス４で印加した電圧と同じ電圧をData２に印加し、そのとき流れる電荷を測定する。
・シーケンス１８：測定を終了する。
このシーケンス８からシーケンス１８を同じデータ線で駆動できる全ての画素について繰り返し、かつ、上記シーケンス０からシーケンス１８をすべてのデータ線について繰り返す。
【００４０】
以上のような手順により得られた積分回路１５０の出力波形より、計算機１２にて、以下の計算が行われる。
図１２(ａ),(ｂ)は、図１０に示したＡＭＯＬＥＤに対する検査結果の一例を示した図である。図１２(ａ)では、図１０に示す各画素に対応して、正常、オープン、ショートの画素状態が例示されている。図１２(ｂ)では、全ＯＦＦ状態と、各画素だけをＯＮさせた状態とにおいて、積分回路１５０で検出される値が示されている。１つのデータ線(Data)によって縦方向の画素は全て電圧の影響を受けるので、全ＯＦＦ状態での電荷量は、データ線(Data1〜Data4)ごとに得られる。積分回路１５０で測定しているので、電荷量は積分回路１５０の出力電圧として換算される。１つの画素の駆動ＴＦＴがＯＦＦ状態のときの値をＶoff、１つの画素の駆動ＴＦＴがＯＮ状態のときの値をＶonとすると、図１２(ａ)にあるような欠陥が生じている場合、図１２(ｂ)に示す表のような出力値となる。オープン欠陥の場合は、常に駆動ＴＦＴはＯＦＦ状態であり、ショート欠陥の場合は、常にＯＮ状態となる。
【００４１】
各画素の駆動ＴＦＴをＯＮ状態にして得られた出力と全ＯＦＦ状態での出力とを比較し、値が変化していない画素は、欠陥画素と判定できる。値が変化している画素は正常に動作しており、その変化分Ｖon−Ｖoffは、常にＶon1−Ｖoff1となる。具体的にＶon−Ｖoffに相当する容量としては、数フェムト・ファラドから数十フェムト・ファラドのオーダーとなる。駆動ＴＦＴが正常に動作している画素におけるＶon−Ｖoffのばらつきは、設計寸法のばらつきとみなせるので、そのような設計品質の判定にも用いることができる。このようにして、全ての画素について検査することで、その画素の欠陥を判定することができる。
【００４２】
また、前述のように、１つのデータ線で測定される全ＯＦＦ状態に含まれる画素数は、ＧＮＤ線に束ねられた数に依存し、例えばＶＧＡ(Video Graphics Array：６４０×４８０ドットの解像度)のパネルで全ての画素のＧＮＤを束ねると、１つのデータ線で４８０個分を同時に計測することになる。しかしながら、ＡＭＯＬＥＤは電流駆動であり、一般に電流集中を避けるため全ての画素を束ねず、幾つかの束ごとにＧＮＤ線に引き出すことが一般に行われる。この場合は、さらに少ない数となり、画素ごとにＧＮＤ線を設けているパネルでは、単一画素ごとの測定が行える。
【００４３】
図１２に示す例では３ラインごとにＧＮＤ線を共通化している。この場合、各データ線のＯＦＦ状態の出力値を比較し、その中での最小値が、全ての画素が正常に動作しているものと推定できる。図１２(ｂ)に示す例では、右端(Data４)のカラムで、出力値は３Ｖoffである。即ち、全ＯＦＦ状態で最小値は３Ｖoffとなり、右端(Data４)のラインが全て正常であると考えられる。この値と欠陥のあるカラムの出力値の差を、変化分であるＶon1−Ｖoff1で除した値が、ショート欠陥の数に相当する。
【００４４】
例えば、図１２に示す場合は、カラム毎に測定すると、
Data１：(3Voff1 − 3Voff1)/(Von1−Voff1) = ０ ：ショート欠陥なし
Data２：(1Von1+2Voff1 − 3Voff1)/(Von1−Voff1) = １：ショート欠陥は１つ
Data３：(2Von1+1Voff1 − 3Voff1)/(Von1−Voff1) = ２：ショート欠陥は２つ
総欠陥画素数(全ＯＦＦ状態と変化がなかった画素数)：６
ショート欠陥数：オープン欠陥数 = ３ : ３
となる。本実施の形態によれば、ショート欠陥とオープン欠陥の数の比率が推定できることになる。
【００４５】
尚、上述の検査手法を応用して、更なる高速な検査が可能となる。
例えば、アクティブマトリックスＯＬＥＤパネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素(例えば、データ線(Data)の場合はそのカラムに属する画素)につき、その駆動ＴＦＴを同時にＯＦＦ状態にした場合と同時にＯＮ状態にした場合とで、前述のように寄生容量を推定する。そして、それぞれの最小値および最大値と各検査用配線の寄生容量との差から、各検査用配線におけるオープン/ショート欠陥の数を推定する。更に、この推定の後に、オープン/ショート欠陥がある検査用配線だけについて、前述のようにして各画素を検査し、欠陥画素のオープン/ショートを推定する。このように、段階的な測定手順を採用することで、より高速な検査が可能となる。
【００４６】
図１３は、図４(ｂ)に示すような基本的な２ＴＦＴ回路において、この段階的な検査手法を示したフローチャートである。この検査手法では、まず最初に、セレクト線(Select)、データ線(Data)をＧＮＤにする(ステップ２０１)。次に、全てのセレクト線を選択し、データ線に駆動ＴＦＴをＯＦＦできる電圧を印加して、全ての駆動ＴＦＴをＯＦＦ状態にする(ステップ２０２)。そして、セレクト線、データ線を全てＧＮＤにした状態で、データ線に電圧を印加する(ステップ２０３)。このとき、寄生容量を介して画素電極側からＧＮＤに過渡電流が流れる。これを図７に示したように、ＧＮＤ線に接続した積分回路１５０で測定する(ステップ２０４)。積分回路１５０の出力は、測定制御回路１３に設けられたＡ/Ｄ変換回路を使用してデジタルデータに変換され、計算機１２に取り込まれて、この計算機１２に設けられた所定のメモリに各データ線での電圧値Ｖoffとして記憶される(ステップ２０５)。この測定結果が全駆動ＴＦＴオフ状態での寄生容量値を意味する電圧値となる。但し、データ線に電圧を印加しているので、データ線方向の画素の全てについての和となっていることに注意する。
【００４７】
次に、全ての画素を選択し、データ線から駆動ＴＦＴをＯＮできる電圧を印加して、全ての画素の駆動ＴＦＴをＯＮ状態にする(ステップ２０６)。但し、図８に示したような、４つのＴＦＴを用いた電圧プログラミング方式などにおいて、駆動ＴＦＴのゲート電圧が低い初期電圧を持っていた場合は、寄生容量を介してチャージポンプを行う。また、電流プログラミング方式では電流をデータ線に流すことで駆動ＴＦＴをＯＮ状態にする。このときのゲート・ソース電圧は画素容量Ｃｓに蓄えられる。そして、全ての画素のセレクト線をＯＦＦにすることで非選択とする。その後、データ線もＧＮＤにする(ステップ２０７)。更に、ステップ２０３で印加したものと同じ電圧をデータ線に印加する(ステップ２０８)。このとき、再び寄生容量を介して画素電極側からＧＮＤに過渡電流が流れる。これをステップ２０４と同様に積分回路１５０で測定する(ステップ２０９)。そして、測定結果をデジタルデータに変換し、各データ線での電圧値Ｖonを計算機１２に設けられた所定のメモリに記憶する(ステップ２１０)。
【００４８】
このようにして、ステップ２０５とステップ２１０とで得られたＶoffとＶonのうち、Ｖoffの最小値とＶonの最大値が、正常に駆動ＴＦＴが動作しているデータ線と推定できる。そこで、この最小値と最大値とをＶoff.minおよびＶon.maxとすると、各データ線内のショート欠陥の数とオープン欠陥の数を推定できる(ステップ２１１)。
即ち、
Ｖon.max − Ｖoff.min ＝ Ｎ * Ｖdiff
Ｖoff − Ｖoff.min ＝ Ｎshort * Ｖdiff
Ｖon.max − Ｖon ＝ Ｎopen * Ｖdiff
但し、Ｎはデータ線上の画素数で、Ｎshortがこのデータ線内のショート欠陥の数、Ｎopenがこのデータ線内のオープン欠陥の数を表している。
【００４９】
そして、このようにして欠陥のあるデータ線が特定できた後、その特定できたデータ線について、画素ごとに駆動ＴＦＴをＯＮ状態にし(ステップ２１２)、図５のステップ１０６と同様に、寄生容量を介して画素電極側からＧＮＤに流れる過渡電流を積分回路で測定する(ステップ２１３)。このようにして、電圧値Ｖonを得て、その結果から、欠陥画素の位置を特定する(ステップ２１４)。以上の手順によって、高速にショート欠陥とオープンの欠陥の数を検査することができ、欠陥画素の場所を高速に特定することができる。
【００５０】
以上のように、本実施の形態では、アクティブマトリックスＯＬＥＤパネル(ＡＭＯＬＥＤパネル)における駆動ＴＦＴの片電極が接続されている電源線(ＧＮＤ)と、電源線(ＧＮＤ)とＤＣカップリングしていない検査用配線(例えばデータ線(Data))との間の寄生容量につき、測定対象の駆動ＴＦＴのＯＮ状態とＯＦＦ状態のそれぞれについて、検査用配線の電圧を変化させたときに、ソース側配線である電源線(ＧＮＤ)への電荷の出入りを観測している。これによって、駆動ＴＦＴのＯＮ状態とＯＦＦ状態での寄生容量の変化を測定することができる。そして、本実施の形態では、オープン欠陥あるいはショート欠陥の駆動ＴＦＴの場合、寄生容量変化が発生しないことに着目し、駆動ＴＦＴのオープン/ショートを検査することを可能としている。
【００５１】
このとき、全ての画素における寄生容量変化を測定することにより、全画素のうち駆動ＴＦＴがオープン/ショート欠陥である画素数を求めることができる。また、全ての画素における寄生容量変化のばらつきから、画素回路生成のばらつきを推定することもできる。更に、パネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素(例えば、データ線の場合はそのカラムに属する画素)の駆動ＴＦＴをＯＮ状態にして寄生容量を推定する。このとき、推定された寄生容量値の最大値と個々の寄生容量値との差を取ることによって、オープン欠陥となっている駆動ＴＦＴを持つ画素数を推定することが可能となる。 また更に、パネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素(例えば、データ線の場合はそのカラムに属する画素)の駆動ＴＦＴをＯＦＦ状態にして、寄生容量を推定する。推定された寄生容量値の最小値と個々の寄生容量値との差をとることによって、ショート欠陥となっている駆動ＴＦＴを持つ画素数を推定することができる。尚、欠陥画素数に占めるオープン欠陥画素とショート欠陥画素の比率を推定するように構成することも可能である。
【００５２】
一方、パネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素(例えば、データ線の場合はそのカラムに属する画素)の駆動ＴＦＴを同時にＯＦＦ状態にした場合とＯＮ状態にした場合とで、寄生容量を推定する。そして、それぞれの最小値および最大値と各検査用配線の寄生容量との差から、各検査用配線におけるオープン/ショート欠陥の数を推定する。その後、オープン/ショート欠陥がある検査用配線のみについて、各画素の寄生容量変化を検査し、欠陥画素のオープン/ショートを高速に推定することが可能となる。
【００５３】
このように、本実施の形態では、ＯＬＥＤ未実装のＴＦＴアレイに対して、画素電極へのコンタクトを行うことなく、各画素における駆動ＴＦＴのオープン/ショート欠陥の判定、パネル内のオープン欠陥とショート欠陥の数の計測、および画素回路の設計寸法ばらつきの評価を行うことが可能となる。即ち、駆動ＴＦＴのオープン/ショート欠陥の数が解り、ディスプレイの評価項目である明点・暗点(滅点)の数をアレイの段階で検査することができる。かかる結果を用いてパネルの良・不良の判定を行うことで、不良アレイに対する次工程への流出量を大幅に削減でき、パネル製作コストを削減することができる。また、正常動作している画素のＶon−Ｖoff値のパネル内ばらつきを算出することにより、画素回路生成の精度を推測することができる。加えて、パネル間でのばらつき検査を行うことで、ＴＦＴアレイプロセスの工程管理目的にも仕様することができる。加えて、寄生容量を介して検査用配線によって駆動される全ての画素の駆動ＴＦＴを同時にＯＦＦ状態にした場合とＯＮ状態にした場合とで寄生容量を推定するように構成すれば、オープン/ショート欠陥の数を迅速に推定できる点で好ましい。また更に、パネル開発段階では、図２に示したテスト装置１０を故障診断として利用することにより、開発期間の短縮が期待できる。
【００５４】
尚、本実施の形態では、ｎチャネル駆動ＴＦＴを使用した場合について説明したが、ｐチャネル駆動ＴＦＴを使用した場合にも適用することができる。ｐチャネル駆動ＴＦＴを使用した場合には、図７に示した積分回路１５０の非反転入力(図７に示すオペレーショナル・アンプ１５１の＋入力)をＧＮＤから電源(Ｖｄ)に変更すれば良い。即ち、ｎチャネル駆動ＴＦＴのＧＮＤ側、ｐチャネル駆動ＴＦＴの電源(Ｖｄ)側を含め、駆動ＴＦＴのソース側配線に積分回路１５０が接続されているものとすることができる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、ＯＬＥＤ形成工程の前に、ＡＭＯＬＥＤパネル用ＴＦＴアレイにおける駆動ＴＦＴのオープン/ショート欠陥を迅速に判定することができる。
【図面の簡単な説明】
【図１】 本実施の形態が適用されるＯＬＥＤパネルの製造工程を説明するための図である。
【図２】 検査工程において用いられるテスト装置の構成を説明するための図である。
【図３】 (ａ),(ｂ)は、ＡＭＯＬＥＤ画素回路を説明するための図である。
【図４】 (ａ),(ｂ)は、最も単純な２ＴＦＴによる電圧プログラミング方式の画素回路例を示した図である。
【図５】 寄生容量の測定の流れを示したフローチャートである。
【図６】 駆動ＴＦＴがＯＦＦのときとＯＮのときの寄生容量を記述した等価回路を示した図である。
【図７】 駆動ＴＦＴから出力される電流の観測に用いられる積分回路の例を示した図である。
【図８】 (ａ),(ｂ)は、４ＴＦＴ構成の画素回路を説明するための図である。
【図９】 (ａ),(ｂ)は、チャージポンプ動作を説明するための図である。
【図１０】 画素回路が２個のＴＦＴで構成される電圧プログラミング方式パネルへの適用例を示した図である。
【図１１】 測定で用いられる駆動波形を示した図である。
【図１２】 (ａ),(ｂ)は、ＡＭＯＬＥＤに対する検査結果の一例を示した図である。
【図１３】 基本的な２ＴＦＴ回路において、この段階的な検査手法を示したフローチャートである。
【図１４】 (ａ),(ｂ)は、ＡＭＯＬＥＤとＡＭＬＣＤとの画素回路を比較説明するための図である。
【符号の説明】
１…アレイ工程、２…検査工程、３…セル工程、４…最終検査工程、１０…テスト装置、１１…記憶装置(Data Base)、１２…計算機(PC)、１３…測定制御回路(Control Circuits)、１４…信号生成・信号測定回路(Drive/sense circuits)、１５…プローブ(Data probes)、１６…信号生成・信号測定回路(Drive/sense circuits)、１７…プローブ(Gate probes)、１００…ＴＦＴアレイ(アクティブマトリックスパネル)、１０１…画素(ピクセル)、１０２…ＴＦＴ、１０３…画素電極、１１０…基板、１２０…ＯＬＥＤ、１５０…積分回路
【発明の属する技術分野】
本発明は、アクティブマトリックスＯＬＥＤ(Organic Light Emitting Diode)パネルの検査装置等に係り、より詳しくは、ＯＬＥＤ形成プロセス工程前にＴＦＴアレイの機能検査を行う検査装置等に関する。
【０００２】
【従来の技術】
ＯＬＥＤ(または有機ＥＬ(Electro Luminescence)とも呼ばれる)は、電場を加えることによって励起する蛍光性の有機化合物に直流電流を流して発光させるものであり、薄型、高視野角、広いガミュート(Gamut)等の点から次世代ディスプレイデバイスとして注目されている。このＯＬＥＤの駆動方式にはパッシブ型とアクティブ型が存在するが、大画面、高精細のディスプレイを実現するには、材料、寿命、クロストークの面でアクティブ型が適している。このアクティブ型では、ＴＦＴ(Thin Film Transistor)駆動が必要とされており、このＴＦＴアレイには、例えば低温ポリシリコンを使用したものとａ-Ｓｉ(アモルファスシリコン)を使用したもの等が注目されている。
【０００３】
従来、例えば液晶表示装置(ＬＣＤ)におけるＴＦＴアレイの検査方法として、画素容量への電圧の書き込みを行った後、画素容量に蓄えられた電荷を積分回路により観測し、書き込みが正しく行われたかどうかを検査するものがある(例えば、特許文献１参照。)。また、電界−光変換素子を使用して、光学的に画素容量への書き込みを検査する手法が開示されている(例えば、特許文献２参照。)。更に、画素電極がパターニングされる前に共通画素電極に電源を接続して検査することにより、ＥＬ素子を形成する前に画素部が正常に動作するか否かを検査する技術が存在する(例えば、特許文献３参照。)。
【０００４】
【特許文献１】
米国特許(ＵＳＰ)第５,１７９,３４５号(Page３−５、Fig.２)
【特許文献２】
米国特許(ＵＳＰ)第４,９８３,９１１号(Page２−４、Fig.１〜３)
【特許文献３】
特開２００２−１０８２４３号公報(第９頁、図２)
【０００５】
【発明が解決しようとする課題】
ここで、アクティブマトリックスＯＬＥＤ(ＡＭＯＬＥＤ)とアクティブマトリックス液晶ディスプレイ(ＡＭＬＣＤ)とを比較して説明する。図１４(ａ),(ｂ)は、ＡＭＯＬＥＤとＡＭＬＣＤとの画素回路を比較説明するための図である。図１４(ａ)はＡＭＯＬＥＤの画素回路、図１４(ｂ)はＡＭＬＣＤの画素回路を示している。図１４(ｂ)において、データ線(Data)とゲート線(Gate)とに接続されたＴＦＴ３１０によってＴＦＴアレイの画素回路が形成される。一方、図１４(ａ)に示すＡＭＯＬＥＤでは、図１４(ｂ)に示すものと同様な回路の画素容量の横に、オープン・ドレインのドライブ駆動用トランジスタである駆動ＴＦＴ３０２が接続され、発光素子であるＯＬＥＤ３０１が駆動ＴＦＴ３０２に接続されている。
【０００６】
ところで、図１４(ｂ)に示すようなＡＭＬＣＤの場合は、ＴＦＴアレイ基板だけで画素回路が完結しているが、図１４(ａ)に示すようなＡＭＯＬＥＤの場合は、ＯＬＥＤ３０１が存在しないＴＦＴアレイ基板のみでは画素回路が完結しない。そのために、駆動ＴＦＴ３０２は、ドレイン側(或いはソース側)が画素電極に直結したままオープン・ドレイン(或いはオープン・ソース)となっている。ＡＭＯＬＥＤにおけるＴＦＴアレイ基板の画素回路には、少なくとも２つ以上のＴＦＴが存在しているが、パネルインタフェース端子からの入出力だけでは駆動ＴＦＴに電流が流せない。
【０００７】
このとき、現状のＡＭＯＬＥＤパネルの製造コストを削減するためには、ＴＦＴアレイ単体での機能テストを行い、良品だけを次工程に流すことが要求される。ＡＭＯＬＥＤパネルの製造では、現状のＡＭＯＬＥＤ用ＴＦＴアレイの歩留まりが十分に高くないこと、ＯＬＥＤ３０１の材料自体が高価であること、製造工程の中でＯＬＥＤ３０１の形成プロセスの工程占有時間が長いこと、等の理由により、ＯＬＥＤ３０１を実装する前に、駆動ＴＦＴ３０２の良否を測定することが望まれる。
【０００８】
しかしながら、ＴＦＴアレイ単体では、前述のように画素回路の構成要素であるＯＬＥＤが未実装であり、駆動ＴＦＴ３０２はオープン・ドレイン(或いはオープン・ソース)状態となっている。即ち、ＯＬＥＤの実装前の工程では、図１４(ａ)の破線で示されるＯＬＥＤ３０１が接続されておらず、正常な回路を構成していないことから、パネルインタフェース端子からの入出力だけでは駆動ＴＦＴ３０２に対するオープン/ショート検査欠陥の検査を行うことができない。
【０００９】
上述した特許文献１や特許文献２は、図１４(ｂ)に示すようなＡＭＬＣＤ用ＴＦＴアレイの画素回路を検査する手法が示されているに過ぎず、図１４(ａ)に示す駆動ＴＦＴ３０２に電流を供給する機構を備えていない。その結果、特許文献１や特許文献２を利用してオープン・ドレイン(或いはオープン・ソース)となった駆動ＴＦＴ３０２のオープン/ショート測定を行うことができない。
【００１０】
また、特許文献３では、画素ごとの抵抗成分のばらつきを測定することが可能であるが、画素電極をパターニングした後に検査するものではなく、パターニングによる不具合について検査することができない。更に、駆動ＴＦＴ３０２の不良については検査することが可能であるが、不良の種類(オープン/ショート)を特定することができない。その結果、ＯＬＥＤ３０１形成後の表示装置としての欠陥である明点・暗点(滅点)の数などを調べることができず、例えば検査者により設けられる評価基準に対応するデータを得ることができない。
【００１１】
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、ＯＬＥＤ未実装のＴＦＴアレイに対し、駆動ＴＦＴに対するオープン/ショート欠陥の判定を行うことにある。
また他の目的は、ＯＬＥＤ未実装のＴＦＴアレイの段階にて、ディスプレイの評価項目である明点・暗点(滅点)の数を把握し、パネルの良・不良判定をＯＬＥＤ形成工程前に行うことにある。
更に他の目的は、正常動作している画素におけるＶon−Ｖoff値のパネル内ばらつきを算出し、画素回路生成の精度を推測することにある。
【００１２】
【課題を解決するための手段】
かかる目的のもと、本発明では、電気的にオープンとなっている画素電極と画素回路との間にある寄生容量に着目し、駆動ＴＦＴをＯＮ/ＯＦＦしたときの寄生容量変化を検査することで、駆動ＴＦＴのオープン/ショートを高速に検査している。また、パネルを構成する画素の全体に対してこの検査を行うことで、欠陥の種類と数とを同時に推定し、ＡＭＯＬＥＤの明点欠陥/暗点(滅点)欠陥の数を推定している。即ち、本発明は、ＯＬＥＤ形成前におけるアクティブマトリックスパネルを検査するアクティブマトリックスパネルの検査装置であって、このアクティブマトリックスパネルを構成する駆動ＴＦＴの検査用配線に対し、電圧変化手段により電圧を変化させ、この電圧変化手段により検査用配線に対して電圧を変化させた際に、測定手段によって駆動ＴＦＴのソース側配線に流れる過渡電流を測定し、駆動ＴＦＴにおけるＯＦＦ状態とＯＮ状態での寄生容量の変化を測定している。また、測定手段により測定された寄生容量の変化に基づいて、アクティブマトリックスパネルを構成する画素回路を生成する際のばらつきをばらつき推定手段によって推定している。
【００１３】
ここで、この測定手段は、アクティブマトリックスパネルを構成する全ての画素における寄生容量の変化を測定し、駆動ＴＦＴがオープン/ショート欠陥である画素数を求めることを特徴とすることができる。また、この測定手段は、ソース側配線に接続された積分回路を用いて過渡電流を測定し、この積分回路の出力をＡ/Ｄ変換器によってデジタルデータに変換した後に計算機に取り込むことを特徴とすることができる。
【００１４】
他の観点から把えると、本発明が適用されるアクティブマトリックスパネルの検査装置は、駆動ＴＦＴのＯＦＦ状態にて、ＯＦＦ状態寄生容量測定手段によって画素電極を介した寄生容量を測定し、この駆動ＴＦＴのＯＮ状態にて、ＯＮ状態寄生容量測定手段によって画素電極を介した寄生容量を測定し、このＯＦＦ状態寄生容量測定手段により測定された寄生容量と、ＯＮ状態寄生容量測定手段により測定された寄生容量とに基づいて、検査手段によって駆動ＴＦＴのオープン/ショートを検査している。ここで、このＯＮ状態寄生容量測定手段は、駆動ＴＦＴのゲート電圧が低い初期電圧を有する場合に、寄生容量を介してチャージポンプを行うことを特徴とすることができる。
【００１５】
また、このＯＮ状態寄生容量測定手段は、アクティブマトリックスパネルを構成する個々の検査用配線について、当該検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＮ状態にして寄生容量を推定し、ＯＦＦ状態寄生容量測定手段は、アクティブマトリックスパネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にして寄生容量を推定する。そして、検査手段は、推定された寄生容量の最大値/最小値と個々の寄生容量との差からオープン欠陥/ショート欠陥となっている駆動ＴＦＴの画素数を推定することを特徴とすることができる。
【００１６】
一方、本発明は、ＯＬＥＤ形成前のアクティブマトリックスパネルを検査するアクティブマトリックスパネルの検査方法であって、アクティブマトリックスパネルを構成する駆動ＴＦＴのＯＦＦ状態にて、画素電極を介した寄生容量に基づく値を測定する第１のステップと、この駆動ＴＦＴのＯＮ状態にて、画素電極を介した寄生容量に基づく値を測定する第２のステップと、この第１のステップにより測定された値と第２のステップにより測定された値とに基づいて、駆動ＴＦＴのオープン/ショートを検査する検査ステップとを含む。
【００１７】
ここで、この第１のステップおよび第２のステップにおける画素電極を介した寄生容量に基づく値は、この寄生容量を介して画素電極側からソース側に流れる過渡電流であることを特徴とすることができる。また、この第１のステップは、アクティブマトリックスパネルを構成する個々の検査用配線について、この検査用配線と直接ＡＣカップリングしている全ての画素の駆動ＴＦＴを同時にＯＦＦ状態にして寄生容量に基づく値を測定することを特徴とすることができる。更に、この第２のステップは、アクティブマトリックスパネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素の駆動ＴＦＴを同時にＯＮ状態にして寄生容量に基づく値を測定することを特徴とすることができる。
【００１８】
また、本発明は、アクティブマトリックスＯＬＥＤパネルの製造方法として把握することができる。この製造方法は、基板上にＴＦＴアレイを形成してアクティブマトリックスパネルを生成するアレイ工程と、生成されたアクティブマトリックスパネルの機能検査を行う検査工程と、この検査工程を経たアクティブマトリックスパネルに対してＯＬＥＤを実装するセル工程とを含み、検査工程は、アレイ工程により生成されたアクティブマトリックスパネルを構成する駆動ＴＦＴをＯＮしたときとＯＦＦしたときとの画素電極を介した寄生容量の変化を測定し、駆動ＴＦＴのオープン/ショートを検査することを特徴としている。
【００１９】
ここで、この検査工程は、アクティブマトリックスパネルを構成する画素における寄生容量変化を測定し、駆動ＴＦＴがオープン/ショート欠陥である画素数を求めることができる。また、アクティブマトリックスパネルを構成する画素における寄生容量変化のばらつきから、アクティブマトリックスを構成する画素回路を生成する際のばらつきを推定することができる。
【００２０】
更に、この検査工程は、アクティブマトリックスパネルを構成する個々の検査用配線について検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＮ状態にして寄生容量を推定し、推定された寄生容量の最大値と個々の寄生容量との差からオープン欠陥となっている駆動ＴＦＴの画素数を推定することができる。また、個々の検査用配線について検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にして寄生容量を推定し、推定された寄生容量の最小値と個々の寄生容量との差からショート欠陥となっている駆動ＴＦＴの画素数を推定することができる。更に、この検査工程は、個々の検査用配線について、検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にした場合とＯＮ状態にした場合とで寄生容量を推定し、推定された寄生容量の最小値および最大値と各検査用配線の寄生容量との差から、各検査用配線におけるオープン/ショート欠陥の数を推定することを特徴としている。これによれば、より高速に欠陥の数を推定することができる点で好ましい。
【００２１】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。
図１は、本実施の形態が適用されるＯＬＥＤ(Organic Light Emitting Diode)パネルの製造工程を説明するための図である。本実施の形態が適用されるＯＬＥＤパネルの製造方法は、ＯＬＥＤの駆動回路であるＴＦＴ(Thin Film Transistor)アレイ(アクティブマトリックスパネル)を生成するアレイ工程１と、生成されたＴＦＴアレイ単体で機能テストを行う検査工程２を有している。この検査工程２では、配線のオープン/ショートが所定条件以下であり、またＴＦＴアレイを構成する駆動ＴＦＴの特性がパネル全体で均一であることの検査が行われる。この検査工程２で不良品であると判断されるＴＦＴアレイは、次工程に移行させずに排除される。良品であると判断されるＴＦＴアレイについては、ＴＦＴアレイ上にＯＬＥＤを形成するセル工程３を経て、最終検査工程４に移行する。この最終検査工程４によって、最後に、良品と不良品とが振り分けられる。本実施の形態では、セル工程３の前に検査工程２を設けることで、ＯＬＥＤを載せる前に、画素回路のオープン/ショート検査、特に駆動ＴＦＴの周囲の検査を行うことが可能となる。検査対象としては、例えばＰＨＳや携帯電話などの表示画面に用いられるアクティブマトリックス(ＡＭ)パネルの他、各種ＡＭＯＬＥＤパネルが挙げられる。
【００２２】
以下に、検査工程２について詳述する。
図２は、検査工程２において用いられるテスト装置１０の構成を説明するための図である。本実施の形態が適用されるテスト装置１０は、記憶装置(Data Base)１１、計算機(PC)１２、測定制御回路(Control Circuits)１３、信号生成・信号測定回路(Drive/sense circuits)１４、プローブ(Data probes)１５、信号生成・信号測定回路(Drive/sense circuits)１６、プローブ(Gate probes)１７を有している。これらの構成によって、検査対象であるＴＦＴアレイ(アクティブマトリックスパネル)１００における駆動ＴＦＴのオープン/ショートを検査している。
【００２３】
テスト装置１０の記憶装置１１には、検査対象となるＴＦＴアレイ１００の良/不良判定に必要な情報や測定に必要な情報が格納されている。計算機１２は、例えばＰＣ等によって構成され、入力されたデータに基づき、記憶装置１１に格納された情報に基づいて判定処理を実行する。測定制御回路１３は、後述する検査法の測定シーケンスを管理している。また、信号生成・信号測定回路１４,１６は、ＡＭＯＬＥＤの駆動信号を生成すると共に、ＴＦＴアレイ１００からの出力波形を取得するアナログ回路である。この信号生成・信号測定回路１４,１６には、後述する積分回路が実装される。プローブ１５,１７は、信号生成・信号測定回路１４,１６で生成されたＡＭＯＬＥＤ駆動信号を測定対象であるＴＦＴアレイ１００に供給し、また、ＴＦＴアレイ１００から測定波形を取得している。
【００２４】
テスト装置１０では、後述する検査法の測定シーケンスが測定制御回路１３で管理され、ＡＭＯＬＥＤ駆動信号は信号生成・信号測定回路１４,１６にて生成されて、プローブ１５,１７を通してＴＦＴアレイ１００に供給される。また、ＴＦＴアレイ１００の測定波形は、プローブ１５,１７を通して信号生成・信号測定回路１４,１６に入力されて観測される。観測された信号は、測定制御回路１３によりデジタルデータに変換されて計算機１２に入力される。計算機１２では、記憶装置１１に格納された情報を参照しながら、測定データの処理と良・不良判定が行われる。尚、テスト装置１０の各構成要素、例えば、測定制御回路１３および信号生成・信号測定回路１４,１６は、電圧変化手段、測定手段の一つとして機能すると共に、オフ状態寄生容量測定手段、オン状態寄生容量測定手段の一つとして機能する。また、例えば計算機１２は、ばらつき推定手段、検査手段の一つとして機能している。
【００２５】
以下に、検査工程２においてテスト装置１０を用いて実行される駆動ＴＦＴの検査方法について説明する。
まず、測定対象となるＡＭＯＬＥＤの画素回路について説明する。
図３(ａ),(ｂ)は、ＡＭＯＬＥＤ画素回路を説明するための図である。図３(ａ)は、最も簡単な２ＴＦＴ構成のＡＭＯＬＥＤ画素回路が示されており、ＯＬＥＤ実装前では、破線で示されるＯＬＥＤ１２０は実装されていない。図３(ｂ)は、ＴＦＴのガラス基板側に光を取り出す所謂ボトムエミッション式のＡＭＯＬＥＤ画素回路の断面図が示されている。ＡＭＯＬＥＤ画素回路は、図３(ｂ)に示すように、ガラス基板等からなる基板１３１上に、ゲート電極１３２、ゲートメタル配線１３５が形成され、ゲート絶縁膜１３３に覆われている。更にその上にチャネル１３４が形成され、チャネル１３４は、絶縁膜１３６に覆われている。絶縁膜１３６の上にはソースメタル配線１３７が形成され、これらは保護膜１３８に覆われている。この保護膜１３８の上には、画素電極１３９が形成されている。基板１３１の上部から光を取り出す所謂トップエミッション方式の場合には画素電極１３９とチャネル１３４とは対向配置されるが、図３(ｂ)に示すボトムエミッション式では、画素電極１３９とチャネル１３４とは対向配置されていない。図３(ｂ)に示されるように、画素電極１３９の面積は画素の殆どを占め、また、非常に短い距離の内部に画素回路が形成されることから、その間に寄生容量が発生する。
【００２６】
図４(ａ),(ｂ)は、図３(ａ)に示したような最も単純な２ＴＦＴによる電圧プログラミング方式の画素回路例を示している。図４(ａ)では、ＯＬＥＤ１２０が実装された状態が示され、図４(ｂ)では、ＯＬＥＤ１２０が形成される前の状態が示されている。図４(ｂ)では、駆動ＴＦＴ(Ｔｒ.ｄ)に対するデータ線(Data)、セレクト線(Select)、ゲート線、グランド(ＧＮＤ)の各配線と画素電極１３９との間に、寄生容量が発生している様子が示されている。この寄生容量の大きさは、画素回路構成やレイアウト毎に異なるが、同一仕様のパネル内であれば、ほぼ同じ寄生容量が各画素に発生する。この全ての画素回路における寄生容量のばらつきを検査することで、画素回路生成の良・不良を判断することができる。
【００２７】
次に、検査工程２において実行される検査処理の流れについて説明する。
図５は、寄生容量の測定の流れを示したフローチャートである。ここでは、駆動ＴＦＴをＯＦＦ(オフ)した状態と駆動ＴＦＴをＯＮ(オン)した状態とで、検査用配線、例えばデータ線(Data)に電圧変化を与えることで、寄生容量を介した画素電極１３９とＧＮＤとの間の容量変化を測定する。
図６は、駆動ＴＦＴがＯＦＦのときとＯＮのときの寄生容量を記述した等価回路が示されている。図６(ａ)には駆動ＴＦＴがＯＦＦである状態が示され、図６(ｂ)には駆動ＴＦＴがＯＮである状態が示されている。図６(ｂ)に示すように、駆動ＴＦＴが正しくＯＮされると、ＧＮＤと画素電極１３９とは直結されて、ＴＦＴと並列に存在していた寄生容量は消滅し、データ線(Data)とＧＮＤとの間にある寄生容量は大きくなる。従って、データ線(Data)に電圧を印加すると、ＯＮ状態のときの方がより多く電荷が流れる。図５に示す測定処理では、この両者の状態における寄生容量の変化を測定している。
【００２８】
図５のフローチャートに基づいて詳述すると、かかる測定処理では、まず、全ての配線をＧＮＤにし、駆動ＴＦＴをＯＦＦにする(ステップ１０１)。より具体的には、図４(ｂ)に示す基本的な２ＴＦＴ回路にて、セレクト線(Select)、データ線(Data)をＧＮＤにした後、全てのセレクト線(Select)を選択し、データ線(Data)に駆動ＴＦＴをＯＦＦできる電圧を印加することで、全ての駆動ＴＦＴをＯＦＦ状態にする。そして、データ線に所定の電圧を印加する。このとき、寄生容量を介して画素電極１３９側からＧＮＤに過渡電流が流れる。これを、ソース側配線であるＧＮＤ側に接続された積分回路(後述)で測定する。即ち、駆動ＴＦＴをＯＦＦした状態にて、積分回路出力Ｖoffを取得する(ステップ１０２)。
【００２９】
図７は、駆動ＴＦＴから出力される電流の観測に用いられる積分回路の例を示した図である。ここでは、図４(ｂ)に示す回路に積分回路１５０が接続された場合が示されており、このような積分回路１５０は、図２に示す信号生成・信号測定回路１４,１６に設けられる。図７に示す積分回路１５０は、オペレーショナル・アンプ(Operational Amplifier)１５１、キャパシタＣｉ、リセットスイッチＳＷresetが備えられている。ここでは、駆動ＴＦＴであるTr.dのソース側は、積分回路１５０のイマジナリ・ショート(仮想的短絡)によりＧＮＤ電位となる。積分回路１５０は、他の画素回路に対しても同様に接続することが可能である。積分回路１５０からの出力は、図２に示す測定制御回路１３に設けられるＡ/Ｄ変換回路によってデジタルデータに変換され、計算機１２に取り込まれることにより、以降の推定処理が可能となる。
【００３０】
図５のステップ１０２によって積分回路出力Ｖoffが取得された後、積分回路１５０に接続される駆動ＴＦＴがＯＮできるか否かが判断される(ステップ１０３)。このとき、例えば４ＴＦＴ回路などのように駆動ＴＦＴを簡単にＯＮできないときには、寄生容量を介してチャージポンプ(後述)が行われ、駆動ＴＦＴのゲート電圧を高くして(ステップ１０４)、次のステップ１０５へ移行する。駆動ＴＦＴをＯＮできるときには、そのまま次のステップ１０５へ移行する。
【００３１】
図８(ａ),(ｂ)は、４ＴＦＴ構成の画素回路を説明するための図である。図８(ａ)は基本的な４ＴＦＴ構成のＡＭＯＬＥＤ画素回路を示しており、図８(ｂ)はＯＬＥＤ１２０形成前のアレイ基板の回路を説明するための図である。図８(ａ),(ｂ)に示すＳＷ１は、階調電圧を画素容量Ｃｓ１に書き込むときにセレクト線(Select)によりＯＮとなる。ＳＷ２はＶth補正制御線(Vth cnt.)によって制御され、ＳＷ３は電流スイッチ制御線(Current cnt.)によって制御されて、画素容量Ｃｓ２に電荷が蓄えられる。ＯＬＥＤ１２０形成前では、図８(ｂ)に示すように、画素電極１３９と各配線との間に寄生容量が発生している。尚、ここでは、寄生容量として主なものだけが記載されている。
【００３２】
図９(ａ),(ｂ)は、チャージポンプ動作を説明するための図である。チャージポンプ動作手順では、まず、測定画素のＳＷ３をＯＮにする。他の画素である非測定画素のＳＷ３はＯＦＦにする。また、ＳＷ１とＳＷ２とはＯＦＦにする。ここで、データ線(Data)に駆動電位Ｖを書き込むと、寄生容量を介して駆動ＴＦＴ(Tr.d)のドレイン電位が上昇する。そして、一定期間、図９(ａ)に示すように、ＳＷ２をＯＮにする。このとき寄生容量とＣｓ２およびＣｓ１を通して電位が再分配され、Tr.dのゲート電位が少し上昇する。図９(ｂ)に示すように、ＳＷ２がＯＦＦになったままでＳＷ１をＯＮにすると、Dataに駆動電位Ｖがかかっているので、もし、このときTr.dのゲート電位が閾値電圧Ｖthを超えていれば、Tr.dがＯＮして電流が確認され、チャージポンプ動作が終了する。一方、Tr.dがＯＮしない場合でも、Tr.dはＳＷ２に比べてチャネル幅が十分に大きいことから、そのリーク電流によりTr.dのドレイン電位はＧＮＤ電位となる。その後、ＳＷ１をＯＦＦにし、DataをＧＮＤ電位にする。更に、再びＳＷ１をＯＮにする。以上の手順を、Tr.dがＯＮして電流が確認されるまで繰り返すことで、チャージポンプ動作が実行される。
【００３３】
図５のステップ１０５では、検査したい画素が選択され、データ線(Data)から駆動ＴＦＴをＯＮできる電圧を印加して、駆動ＴＦＴがＯＮ状態にされる。例えば４つのＴＦＴを用いた電圧プログラミング方式などにおいて、駆動ＴＦＴのゲート電圧が低い初期電圧を持っていた場合は、ステップ１０４に示したチャージポンプが行われる。また、電流プログラミング方式では、電流をデータ線(Data)に流すことで駆動ＴＦＴをＯＮ状態にする。このときのゲート・ソース電圧は、画素容量Ｃｓに蓄えられる。このようにして駆動ＴＦＴがＯＮされた状態にて、選択された画素のセレクト線(Select)をＯＦＦすることで非選択にし、その後、データ線(Data)もＧＮＤにする。
【００３４】
ステップ１０６の寄生容量測定処理では、かかる状態にて、ステップ１０２と同様な電圧をデータ線(Data)に印加する。このとき、再び寄生容量を介して画素電極１３９側からＧＮＤに過渡電流が流れる。これをステップ１０２と同様に積分回路１５０で測定する。ここで得られた電圧が積分回路出力Ｖonである。そして、検査している画素のセレクト線(Select)をＯＮにし、データ線に駆動ＴＦＴをＯＦＦできる電荷を印加し、駆動ＴＦＴをＯＦＦ状態にする。このステップ１０５とステップ１０６との処理を１つのデータ線(Data)で駆動できる全ての画素について行う。また、図５のステップ１０１〜ステップ１０６を全てのデータ線(Data)について行う。以上の手順から、全ての画素について、駆動ＴＦＴをＯＮしたときに流れた電荷量を求めることができる。尚、積分回路１５０の反転入力に接続されるＧＮＤ線が独立している場合には、画素毎の積分回路出力Ｖonが得られるが、束ねられている場合には、例えばライン単位での積分回路出力Ｖonが得られる。
【００３５】
ステップ１０７では、検査結果の評価が行われる。検査画素の駆動ＴＦＴが正しくＯＮできていれば、駆動ＴＦＴをＯＮしたときに流れた電荷量と駆動ＴＦＴがＯＦＦ状態のときに流れた電荷量とは異なった値となる。即ち、１つの駆動ＴＦＴがＯＦＦ状態のときの値Ｖoffと、１つの駆動ＴＦＴがＯＮ状態のときの値Ｖonとを比較すると、駆動ＴＦＴが正常に動作している場合には、Ｖoff≠Ｖonとなる。差が生じていない場合、即ち、Ｖoff＝Ｖonである場合には、画素回路は故障しており、その駆動ＴＦＴはオープンあるいはショートしていると判断することができる。このようにして、一連の検査を終了することができる。
【００３６】
尚、全てのデータ線におけるＯＦＦ状態での電荷量の中から最小値(Ｖoffの最小値：Ｖoff.min)を選べば、それが全ての画素が正常に動いている場合と仮定できる。したがって、その値と各データ線(Data)ごとのＯＦＦ状態での値との差から、ショートしている画素の個数(Ｎshort)が推定できる。これによって、ショート欠陥の画素とオープン欠陥の画素の比率が推定できることになる。即ち、
Ｖoff−Ｖoff.min ＝ Ｎshort * (Ｖon1−Ｖoff1)
Ｎfault ＝ Ｎshort ＋ Ｎopen
但し、Ｎfaultは全てのデータ線(Data)について繰り返して測定された欠陥画素数であり、Ｎopenはオープン欠陥画素数である。また、Ｖon1は、１つの画素がＯＮ状態のときに寄生容量を介して流れる１つの画素分の電荷量に相当し、Ｖoff1は、１つの画素がＯＦＦ状態のときに寄生容量を介して流れる１つの画素分の電荷量に相当する。具体的に(Ｖon1−Ｖoff1)を求めるには、全ての画素から得られたＶon−Ｖoffの中で最小値を選べばよい。
【００３７】
次に、２ＴＦＴ電圧プログラミング方式画素回路において、更に具体的な実現例を用いて本実施の形態を詳述する。
図１０は、画素回路が２個のＴＦＴで構成される電圧プログラミング方式パネルへの適用例を示した図である。図１０に示す適用例では、パネルの一部として３×３の９画素が示されている。図１０では、測定対象画素は中央の画素であり、各画素のＧＮＤ配線に積分回路１５０が接続されている。実際の測定は、上述した測定法を全ての画素について繰り返し行われる。尚、積分回路１５０では、反転入力に接続されるＧＮＤ線が各々独立した状態で積分回路１５０に入力させることが可能であるが、図１０に示すように、幾つかのＧＮＤ配線(または全てのＧＮＤ配線)を束ねて共通にすることも可能である。このようにして束ねられたＧＮＤ配線のグループ数だけ積分回路１５０を用意すれば、グループ毎に並行して測定することが可能となる。尚、Ｐチャネル駆動ＴＦＴを用いた場合には、ＧＮＤ配線が電源配線になる。
【００３８】
図１１は、測定で用いられる駆動波形を示した図である。図１０に示すような２ＴＦＴ電圧プログラミング方式画素回路においては、駆動ＴＦＴを直接、データ線から駆動できることから、前述したチャージポンプを用いることなく、駆動ＴＦＴをＯＮ状態にすることができる。
【００３９】
ここで、図１１の上段に示されるシーケンス(Sequence)に基づいて説明する。
・シーケンス１：全ての画素にＯＦＦ電圧を書き込み、パネルを消灯状態にする。
・シーケンス４：全ＯＦＦ状態でData２にＯＮ電位を印加して、そのとき流れる電荷を測定する。
・シーケンス８：再び全ての画素にＯＦＦ電圧を書き込み、パネルを消灯状態にする。
・シーケンス１１：Select２にＯＮ電位を印加し、同時にData２にＯＮ電位を印加することで、測定対象画素の駆動ＴＦＴをＯＮ状態にする。
・シーケンス１５：シーケンス４で印加した電圧と同じ電圧をData２に印加し、そのとき流れる電荷を測定する。
・シーケンス１８：測定を終了する。
このシーケンス８からシーケンス１８を同じデータ線で駆動できる全ての画素について繰り返し、かつ、上記シーケンス０からシーケンス１８をすべてのデータ線について繰り返す。
【００４０】
以上のような手順により得られた積分回路１５０の出力波形より、計算機１２にて、以下の計算が行われる。
図１２(ａ),(ｂ)は、図１０に示したＡＭＯＬＥＤに対する検査結果の一例を示した図である。図１２(ａ)では、図１０に示す各画素に対応して、正常、オープン、ショートの画素状態が例示されている。図１２(ｂ)では、全ＯＦＦ状態と、各画素だけをＯＮさせた状態とにおいて、積分回路１５０で検出される値が示されている。１つのデータ線(Data)によって縦方向の画素は全て電圧の影響を受けるので、全ＯＦＦ状態での電荷量は、データ線(Data1〜Data4)ごとに得られる。積分回路１５０で測定しているので、電荷量は積分回路１５０の出力電圧として換算される。１つの画素の駆動ＴＦＴがＯＦＦ状態のときの値をＶoff、１つの画素の駆動ＴＦＴがＯＮ状態のときの値をＶonとすると、図１２(ａ)にあるような欠陥が生じている場合、図１２(ｂ)に示す表のような出力値となる。オープン欠陥の場合は、常に駆動ＴＦＴはＯＦＦ状態であり、ショート欠陥の場合は、常にＯＮ状態となる。
【００４１】
各画素の駆動ＴＦＴをＯＮ状態にして得られた出力と全ＯＦＦ状態での出力とを比較し、値が変化していない画素は、欠陥画素と判定できる。値が変化している画素は正常に動作しており、その変化分Ｖon−Ｖoffは、常にＶon1−Ｖoff1となる。具体的にＶon−Ｖoffに相当する容量としては、数フェムト・ファラドから数十フェムト・ファラドのオーダーとなる。駆動ＴＦＴが正常に動作している画素におけるＶon−Ｖoffのばらつきは、設計寸法のばらつきとみなせるので、そのような設計品質の判定にも用いることができる。このようにして、全ての画素について検査することで、その画素の欠陥を判定することができる。
【００４２】
また、前述のように、１つのデータ線で測定される全ＯＦＦ状態に含まれる画素数は、ＧＮＤ線に束ねられた数に依存し、例えばＶＧＡ(Video Graphics Array：６４０×４８０ドットの解像度)のパネルで全ての画素のＧＮＤを束ねると、１つのデータ線で４８０個分を同時に計測することになる。しかしながら、ＡＭＯＬＥＤは電流駆動であり、一般に電流集中を避けるため全ての画素を束ねず、幾つかの束ごとにＧＮＤ線に引き出すことが一般に行われる。この場合は、さらに少ない数となり、画素ごとにＧＮＤ線を設けているパネルでは、単一画素ごとの測定が行える。
【００４３】
図１２に示す例では３ラインごとにＧＮＤ線を共通化している。この場合、各データ線のＯＦＦ状態の出力値を比較し、その中での最小値が、全ての画素が正常に動作しているものと推定できる。図１２(ｂ)に示す例では、右端(Data４)のカラムで、出力値は３Ｖoffである。即ち、全ＯＦＦ状態で最小値は３Ｖoffとなり、右端(Data４)のラインが全て正常であると考えられる。この値と欠陥のあるカラムの出力値の差を、変化分であるＶon1−Ｖoff1で除した値が、ショート欠陥の数に相当する。
【００４４】
例えば、図１２に示す場合は、カラム毎に測定すると、
Data１：(3Voff1 − 3Voff1)/(Von1−Voff1) = ０ ：ショート欠陥なし
Data２：(1Von1+2Voff1 − 3Voff1)/(Von1−Voff1) = １：ショート欠陥は１つ
Data３：(2Von1+1Voff1 − 3Voff1)/(Von1−Voff1) = ２：ショート欠陥は２つ
総欠陥画素数(全ＯＦＦ状態と変化がなかった画素数)：６
ショート欠陥数：オープン欠陥数 = ３ : ３
となる。本実施の形態によれば、ショート欠陥とオープン欠陥の数の比率が推定できることになる。
【００４５】
尚、上述の検査手法を応用して、更なる高速な検査が可能となる。
例えば、アクティブマトリックスＯＬＥＤパネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素(例えば、データ線(Data)の場合はそのカラムに属する画素)につき、その駆動ＴＦＴを同時にＯＦＦ状態にした場合と同時にＯＮ状態にした場合とで、前述のように寄生容量を推定する。そして、それぞれの最小値および最大値と各検査用配線の寄生容量との差から、各検査用配線におけるオープン/ショート欠陥の数を推定する。更に、この推定の後に、オープン/ショート欠陥がある検査用配線だけについて、前述のようにして各画素を検査し、欠陥画素のオープン/ショートを推定する。このように、段階的な測定手順を採用することで、より高速な検査が可能となる。
【００４６】
図１３は、図４(ｂ)に示すような基本的な２ＴＦＴ回路において、この段階的な検査手法を示したフローチャートである。この検査手法では、まず最初に、セレクト線(Select)、データ線(Data)をＧＮＤにする(ステップ２０１)。次に、全てのセレクト線を選択し、データ線に駆動ＴＦＴをＯＦＦできる電圧を印加して、全ての駆動ＴＦＴをＯＦＦ状態にする(ステップ２０２)。そして、セレクト線、データ線を全てＧＮＤにした状態で、データ線に電圧を印加する(ステップ２０３)。このとき、寄生容量を介して画素電極側からＧＮＤに過渡電流が流れる。これを図７に示したように、ＧＮＤ線に接続した積分回路１５０で測定する(ステップ２０４)。積分回路１５０の出力は、測定制御回路１３に設けられたＡ/Ｄ変換回路を使用してデジタルデータに変換され、計算機１２に取り込まれて、この計算機１２に設けられた所定のメモリに各データ線での電圧値Ｖoffとして記憶される(ステップ２０５)。この測定結果が全駆動ＴＦＴオフ状態での寄生容量値を意味する電圧値となる。但し、データ線に電圧を印加しているので、データ線方向の画素の全てについての和となっていることに注意する。
【００４７】
次に、全ての画素を選択し、データ線から駆動ＴＦＴをＯＮできる電圧を印加して、全ての画素の駆動ＴＦＴをＯＮ状態にする(ステップ２０６)。但し、図８に示したような、４つのＴＦＴを用いた電圧プログラミング方式などにおいて、駆動ＴＦＴのゲート電圧が低い初期電圧を持っていた場合は、寄生容量を介してチャージポンプを行う。また、電流プログラミング方式では電流をデータ線に流すことで駆動ＴＦＴをＯＮ状態にする。このときのゲート・ソース電圧は画素容量Ｃｓに蓄えられる。そして、全ての画素のセレクト線をＯＦＦにすることで非選択とする。その後、データ線もＧＮＤにする(ステップ２０７)。更に、ステップ２０３で印加したものと同じ電圧をデータ線に印加する(ステップ２０８)。このとき、再び寄生容量を介して画素電極側からＧＮＤに過渡電流が流れる。これをステップ２０４と同様に積分回路１５０で測定する(ステップ２０９)。そして、測定結果をデジタルデータに変換し、各データ線での電圧値Ｖonを計算機１２に設けられた所定のメモリに記憶する(ステップ２１０)。
【００４８】
このようにして、ステップ２０５とステップ２１０とで得られたＶoffとＶonのうち、Ｖoffの最小値とＶonの最大値が、正常に駆動ＴＦＴが動作しているデータ線と推定できる。そこで、この最小値と最大値とをＶoff.minおよびＶon.maxとすると、各データ線内のショート欠陥の数とオープン欠陥の数を推定できる(ステップ２１１)。
即ち、
Ｖon.max − Ｖoff.min ＝ Ｎ * Ｖdiff
Ｖoff − Ｖoff.min ＝ Ｎshort * Ｖdiff
Ｖon.max − Ｖon ＝ Ｎopen * Ｖdiff
但し、Ｎはデータ線上の画素数で、Ｎshortがこのデータ線内のショート欠陥の数、Ｎopenがこのデータ線内のオープン欠陥の数を表している。
【００４９】
そして、このようにして欠陥のあるデータ線が特定できた後、その特定できたデータ線について、画素ごとに駆動ＴＦＴをＯＮ状態にし(ステップ２１２)、図５のステップ１０６と同様に、寄生容量を介して画素電極側からＧＮＤに流れる過渡電流を積分回路で測定する(ステップ２１３)。このようにして、電圧値Ｖonを得て、その結果から、欠陥画素の位置を特定する(ステップ２１４)。以上の手順によって、高速にショート欠陥とオープンの欠陥の数を検査することができ、欠陥画素の場所を高速に特定することができる。
【００５０】
以上のように、本実施の形態では、アクティブマトリックスＯＬＥＤパネル(ＡＭＯＬＥＤパネル)における駆動ＴＦＴの片電極が接続されている電源線(ＧＮＤ)と、電源線(ＧＮＤ)とＤＣカップリングしていない検査用配線(例えばデータ線(Data))との間の寄生容量につき、測定対象の駆動ＴＦＴのＯＮ状態とＯＦＦ状態のそれぞれについて、検査用配線の電圧を変化させたときに、ソース側配線である電源線(ＧＮＤ)への電荷の出入りを観測している。これによって、駆動ＴＦＴのＯＮ状態とＯＦＦ状態での寄生容量の変化を測定することができる。そして、本実施の形態では、オープン欠陥あるいはショート欠陥の駆動ＴＦＴの場合、寄生容量変化が発生しないことに着目し、駆動ＴＦＴのオープン/ショートを検査することを可能としている。
【００５１】
このとき、全ての画素における寄生容量変化を測定することにより、全画素のうち駆動ＴＦＴがオープン/ショート欠陥である画素数を求めることができる。また、全ての画素における寄生容量変化のばらつきから、画素回路生成のばらつきを推定することもできる。更に、パネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素(例えば、データ線の場合はそのカラムに属する画素)の駆動ＴＦＴをＯＮ状態にして寄生容量を推定する。このとき、推定された寄生容量値の最大値と個々の寄生容量値との差を取ることによって、オープン欠陥となっている駆動ＴＦＴを持つ画素数を推定することが可能となる。 また更に、パネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素(例えば、データ線の場合はそのカラムに属する画素)の駆動ＴＦＴをＯＦＦ状態にして、寄生容量を推定する。推定された寄生容量値の最小値と個々の寄生容量値との差をとることによって、ショート欠陥となっている駆動ＴＦＴを持つ画素数を推定することができる。尚、欠陥画素数に占めるオープン欠陥画素とショート欠陥画素の比率を推定するように構成することも可能である。
【００５２】
一方、パネルを構成する個々の検査用配線について、検査用配線と直接ＡＣカップリングしている全ての画素(例えば、データ線の場合はそのカラムに属する画素)の駆動ＴＦＴを同時にＯＦＦ状態にした場合とＯＮ状態にした場合とで、寄生容量を推定する。そして、それぞれの最小値および最大値と各検査用配線の寄生容量との差から、各検査用配線におけるオープン/ショート欠陥の数を推定する。その後、オープン/ショート欠陥がある検査用配線のみについて、各画素の寄生容量変化を検査し、欠陥画素のオープン/ショートを高速に推定することが可能となる。
【００５３】
このように、本実施の形態では、ＯＬＥＤ未実装のＴＦＴアレイに対して、画素電極へのコンタクトを行うことなく、各画素における駆動ＴＦＴのオープン/ショート欠陥の判定、パネル内のオープン欠陥とショート欠陥の数の計測、および画素回路の設計寸法ばらつきの評価を行うことが可能となる。即ち、駆動ＴＦＴのオープン/ショート欠陥の数が解り、ディスプレイの評価項目である明点・暗点(滅点)の数をアレイの段階で検査することができる。かかる結果を用いてパネルの良・不良の判定を行うことで、不良アレイに対する次工程への流出量を大幅に削減でき、パネル製作コストを削減することができる。また、正常動作している画素のＶon−Ｖoff値のパネル内ばらつきを算出することにより、画素回路生成の精度を推測することができる。加えて、パネル間でのばらつき検査を行うことで、ＴＦＴアレイプロセスの工程管理目的にも仕様することができる。加えて、寄生容量を介して検査用配線によって駆動される全ての画素の駆動ＴＦＴを同時にＯＦＦ状態にした場合とＯＮ状態にした場合とで寄生容量を推定するように構成すれば、オープン/ショート欠陥の数を迅速に推定できる点で好ましい。また更に、パネル開発段階では、図２に示したテスト装置１０を故障診断として利用することにより、開発期間の短縮が期待できる。
【００５４】
尚、本実施の形態では、ｎチャネル駆動ＴＦＴを使用した場合について説明したが、ｐチャネル駆動ＴＦＴを使用した場合にも適用することができる。ｐチャネル駆動ＴＦＴを使用した場合には、図７に示した積分回路１５０の非反転入力(図７に示すオペレーショナル・アンプ１５１の＋入力)をＧＮＤから電源(Ｖｄ)に変更すれば良い。即ち、ｎチャネル駆動ＴＦＴのＧＮＤ側、ｐチャネル駆動ＴＦＴの電源(Ｖｄ)側を含め、駆動ＴＦＴのソース側配線に積分回路１５０が接続されているものとすることができる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、ＯＬＥＤ形成工程の前に、ＡＭＯＬＥＤパネル用ＴＦＴアレイにおける駆動ＴＦＴのオープン/ショート欠陥を迅速に判定することができる。
【図面の簡単な説明】
【図１】 本実施の形態が適用されるＯＬＥＤパネルの製造工程を説明するための図である。
【図２】 検査工程において用いられるテスト装置の構成を説明するための図である。
【図３】 (ａ),(ｂ)は、ＡＭＯＬＥＤ画素回路を説明するための図である。
【図４】 (ａ),(ｂ)は、最も単純な２ＴＦＴによる電圧プログラミング方式の画素回路例を示した図である。
【図５】 寄生容量の測定の流れを示したフローチャートである。
【図６】 駆動ＴＦＴがＯＦＦのときとＯＮのときの寄生容量を記述した等価回路を示した図である。
【図７】 駆動ＴＦＴから出力される電流の観測に用いられる積分回路の例を示した図である。
【図８】 (ａ),(ｂ)は、４ＴＦＴ構成の画素回路を説明するための図である。
【図９】 (ａ),(ｂ)は、チャージポンプ動作を説明するための図である。
【図１０】 画素回路が２個のＴＦＴで構成される電圧プログラミング方式パネルへの適用例を示した図である。
【図１１】 測定で用いられる駆動波形を示した図である。
【図１２】 (ａ),(ｂ)は、ＡＭＯＬＥＤに対する検査結果の一例を示した図である。
【図１３】 基本的な２ＴＦＴ回路において、この段階的な検査手法を示したフローチャートである。
【図１４】 (ａ),(ｂ)は、ＡＭＯＬＥＤとＡＭＬＣＤとの画素回路を比較説明するための図である。
【符号の説明】
１…アレイ工程、２…検査工程、３…セル工程、４…最終検査工程、１０…テスト装置、１１…記憶装置(Data Base)、１２…計算機(PC)、１３…測定制御回路(Control Circuits)、１４…信号生成・信号測定回路(Drive/sense circuits)、１５…プローブ(Data probes)、１６…信号生成・信号測定回路(Drive/sense circuits)、１７…プローブ(Gate probes)、１００…ＴＦＴアレイ(アクティブマトリックスパネル)、１０１…画素(ピクセル)、１０２…ＴＦＴ、１０３…画素電極、１１０…基板、１２０…ＯＬＥＤ、１５０…積分回路
Claims (19)
- ＯＬＥＤ(Organic Light Emitting Diode)形成前におけるアクティブマトリックスパネルを検査するアクティブマトリックスパネルの検査装置であって、
前記アクティブマトリックスパネルを構成する駆動ＴＦＴ(Thin Film Transistor)の検査用配線に対して電圧を変化させる電圧変化手段と、
前記電圧変化手段により前記検査用配線に対して電圧を変化させた際に、当該駆動ＴＦＴのソース側配線に流れる過渡電流を測定し、当該駆動ＴＦＴにおけるＯＦＦ状態とＯＮ状態での寄生容量の変化を測定する測定手段と
を備えたことを特徴とするアクティブマトリックスパネルの検査装置。 - 前記測定手段は、前記アクティブマトリックスパネルを構成する全ての画素における寄生容量の変化を測定し、前記駆動ＴＦＴがオープン/ショート欠陥である画素数を求めることを特徴とする請求項１記載のアクティブマトリックスパネルの検査装置。
- 前記測定手段により測定された前記寄生容量の変化に基づいて、前記アクティブマトリックスパネルを構成する画素回路を生成する際のばらつきを推定するばらつき推定手段を更に備えたことを特徴とする請求項１記載のアクティブマトリックスパネルの検査装置。
- 前記測定手段は、前記ソース側配線に接続された積分回路を用いて前記過渡電流を測定し、当該積分回路の出力をデジタルデータに変換した後に計算機に取り込むことを特徴とする請求項１記載のアクティブマトリックスパネルの検査装置。
- ＯＬＥＤ(Organic Light Emitting Diode)形成前におけるアクティブマトリックスパネルを検査するアクティブマトリックスパネルの検査装置であって、
前記アクティブマトリックスパネルを構成する駆動ＴＦＴ(Thin Film Transistor)のＯＦＦ状態にて、画素電極を介した寄生容量を測定するＯＦＦ状態寄生容量測定手段と、
前記駆動ＴＦＴのＯＮ状態にて、前記画素電極を介した寄生容量を測定するＯＮ状態寄生容量測定手段と、
前記ＯＦＦ状態寄生容量測定手段により測定された寄生容量と、前記ＯＮ状態寄生容量測定手段により測定された寄生容量とに基づいて、前記駆動ＴＦＴのオープン/ショートを検査する検査手段と
を備えたことを特徴とするアクティブマトリックスパネルの検査装置。 - 前記ＯＮ状態寄生容量測定手段は、前記駆動ＴＦＴのゲート電圧が低い初期電圧を有する場合に、寄生容量を介してチャージポンプを行うことを特徴とする請求項５記載のアクティブマトリックスパネルの検査装置。
- 前記ＯＮ状態寄生容量測定手段は、前記アクティブマトリックスパネルを構成する個々の検査用配線について、当該検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＮ状態にして寄生容量を推定し、
前記検査手段は、推定された寄生容量の最大値と個々の寄生容量との差からオープン欠陥となっている駆動ＴＦＴの画素数を推定することを特徴とする請求項５記載のアクティブマトリックスパネルの検査装置。 - 前記ＯＦＦ状態寄生容量測定手段は、前記アクティブマトリックスパネルを構成する個々の検査用配線について、当該検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にして寄生容量を推定し、
前記検査手段は、推定された寄生容量の最小値と個々の寄生容量との差からショート欠陥となっている駆動ＴＦＴの画素数を推定することを特徴とする請求項５記載のアクティブマトリックスパネルの検査装置。 - 前記ＯＦＦ状態寄生容量測定手段は、前記アクティブマトリックスパネルを構成する個々の検査用配線について、当該検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にして寄生容量を推定し、
前記ＯＮ状態寄生容量測定手段は、前記アクティブマトリックスパネルを構成する個々の検査用配線について、当該検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＮ状態にして寄生容量を推定し、
前記検査手段は、推定された寄生容量の最小値および最大値と各検査用配線の寄生容量との差から、各検査用配線におけるオープン/ショート欠陥の数を推定することを特徴とする請求項５記載のアクティブマトリックスパネルの検査装置。 - ＯＬＥＤ(Organic Light Emitting Diode)形成前のアクティブマトリックスパネルを検査するアクティブマトリックスパネルの検査方法であって、
前記アクティブマトリックスパネルを構成する駆動ＴＦＴ(Thin Film Transistor)のＯＦＦ状態にて、画素電極を介した寄生容量に基づく値を測定する第１のステップと、
前記駆動ＴＦＴのＯＮ状態にて、前記画素電極を介した寄生容量に基づく値を測定する第２のステップと、
前記第１のステップにより測定された値と前記第２のステップにより測定された値とに基づいて、前記駆動ＴＦＴのオープン/ショートを検査する検査ステップとを含むアクティブマトリックスパネルの検査方法。 - 前記第１のステップおよび前記第２のステップにおける前記画素電極を介した前記寄生容量に基づく値は、当該寄生容量を介して当該画素電極側からソース側に流れる過渡電流であることを特徴とする請求項１０記載のアクティブマトリックスパネルの検査方法。
- 前記第１のステップは、前記アクティブマトリックスパネルを構成する個々の検査用配線について、当該検査用配線と直接ＡＣカップリングしている全ての画素の駆動ＴＦＴを同時にＯＦＦ状態にして前記寄生容量に基づく値を測定することを特徴とする請求項１０記載のアクティブマトリックスパネルの検査方法。
- 前記第２のステップは、前記アクティブマトリックスパネルを構成する個々の検査用配線について、当該検査用配線と直接ＡＣカップリングしている全ての画素の駆動ＴＦＴを同時にＯＮ状態にして前記寄生容量に基づく値を測定することを特徴とする請求項１０記載のアクティブマトリックスパネルの検査方法。
- 基板上にＴＦＴ(Thin Film Transistor)アレイを形成してアクティブマトリックスパネルを生成するアレイ工程と、
生成された前記アクティブマトリックスパネルの機能検査を行う検査工程と、前記検査工程を経た前記アクティブマトリックスパネルに対してＯＬＥＤ(Organic Light Emitting Diode)を実装するセル工程とを含み、前記検査工程は、前記アレイ工程により生成された前記アクティブマトリックスパネルを構成する駆動ＴＦＴをＯＮしたときとＯＦＦしたときとの画素電極を介した寄生容量の変化を測定し、当該駆動ＴＦＴのオープン/ショートを検査することを特徴とするアクティブマトリックスＯＬＥＤパネルの製造方法。 - 前記検査工程は、前記アクティブマトリックスパネルを構成する画素における寄生容量変化を測定し、前記駆動ＴＦＴがオープン/ショート欠陥である画素数を求めることを特徴とする請求項１４記載のアクティブマトリックスＯＬＥＤパネルの製造方法。
- 前記検査工程は、前記アクティブマトリックスパネルを構成する画素における寄生容量変化のばらつきから、当該アクティブマトリックスを構成する画素回路を生成する際のばらつきを推定することを特徴とする請求項１４記載のアクティブマトリックスＯＬＥＤパネルの製造方法。
- 前記検査工程は、前記アクティブマトリックスパネルを構成する個々の検査用配線について当該検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＮ状態にして寄生容量を推定し、推定された寄生容量の最大値と個々の寄生容量との差からオープン欠陥となっている駆動ＴＦＴの画素数を推定することを特徴とする請求項１４記載のアクティブマトリックスＯＬＥＤパネルの製造方法。
- 前記検査工程は、前記アクティブマトリックスパネルを構成する個々の検査用配線について当該検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にして寄生容量を推定し、推定された寄生容量の最小値と個々の寄生容量との差からショート欠陥となっている駆動ＴＦＴの画素数を推定することを特徴とする請求項１４記載のアクティブマトリックスＯＬＥＤパネルの製造方法。
- 前記検査工程は、前記アクティブマトリックスパネルを構成する個々の検査用配線について、当該検査用配線と直接ＡＣカップリングしている画素の駆動ＴＦＴをＯＦＦ状態にした場合とＯＮ状態にした場合とで寄生容量を推定し、推定された寄生容量の最小値および最大値と各検査用配線の寄生容量との差から、各検査用配線におけるオープン/ショート欠陥の数を推定することを特徴とする請求項１４記載のアクティブマトリックスＯＬＥＤパネルの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003142972A JP3760411B2 (ja) | 2003-05-21 | 2003-05-21 | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
| US10/848,318 US7106089B2 (en) | 2003-05-21 | 2004-05-18 | Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel |
| CNB200410045321XA CN1294421C (zh) | 2003-05-21 | 2004-05-20 | 有源矩阵板的检查设备和方法，以及有源矩阵有机发光二极管板的制造方法 |
| US11/515,985 US7317326B2 (en) | 2003-05-21 | 2006-09-05 | Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel |
| US11/927,291 US8228269B2 (en) | 2003-05-21 | 2007-10-29 | Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003142972A JP3760411B2 (ja) | 2003-05-21 | 2003-05-21 | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004347749A JP2004347749A (ja) | 2004-12-09 |
| JP3760411B2 true JP3760411B2 (ja) | 2006-03-29 |
Family
ID=33487101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003142972A Expired - Fee Related JP3760411B2 (ja) | 2003-05-21 | 2003-05-21 | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7106089B2 (ja) |
| JP (1) | JP3760411B2 (ja) |
| CN (1) | CN1294421C (ja) |
Families Citing this family (121)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003050380A (ja) * | 2001-08-07 | 2003-02-21 | Toshiba Corp | アレイ基板の検査方法 |
| JP4112300B2 (ja) * | 2002-07-26 | 2008-07-02 | 株式会社半導体エネルギー研究所 | 電気的検査方法及び半導体表示装置の作製方法 |
| JP4110172B2 (ja) * | 2003-05-12 | 2008-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
| JP3760411B2 (ja) * | 2003-05-21 | 2006-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| WO2006063448A1 (en) | 2004-12-15 | 2006-06-22 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| CA2504571A1 (en) * | 2005-04-12 | 2006-10-12 | Ignis Innovation Inc. | A fast method for compensation of non-uniformities in oled displays |
| US8599191B2 (en) | 2011-05-20 | 2013-12-03 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9275579B2 (en) * | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US20140111567A1 (en) | 2005-04-12 | 2014-04-24 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| CN102663977B (zh) | 2005-06-08 | 2015-11-18 | 伊格尼斯创新有限公司 | 用于驱动发光器件显示器的方法和系统 |
| KR100643389B1 (ko) * | 2005-07-04 | 2006-11-10 | 삼성전자주식회사 | 박막트랜지스터 기판의 검사장치와 박막트랜지스터 기판의검사방법 |
| KR101129618B1 (ko) * | 2005-07-19 | 2012-03-27 | 삼성전자주식회사 | 액정 표시 패널 및 이의 검사 방법과 이의 제조방법 |
| CA2518276A1 (en) | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| TWI277920B (en) * | 2005-09-15 | 2007-04-01 | Chunghwa Picture Tubes Ltd | Method for applying detecting pixel circuits of active-matrix organic light emitting diode status of system hardware |
| JP2007140315A (ja) | 2005-11-22 | 2007-06-07 | Sony Corp | 発光装置 |
| TWI317926B (en) * | 2005-12-20 | 2009-12-01 | Au Optronics Corp | Electroluminescent display panel testing apparatus and method thereof |
| US7505194B2 (en) * | 2005-12-30 | 2009-03-17 | Stmicroelectronics, Inc. | Method and system to automatically correct projected image defects |
| JP2007183165A (ja) * | 2006-01-06 | 2007-07-19 | Nec Kagoshima Ltd | 配線不良検査方法及び配線不良検査装置 |
| CN100405068C (zh) * | 2006-01-13 | 2008-07-23 | 友达光电股份有限公司 | 有机发光显示面板的测试装置与方法 |
| TW200746022A (en) | 2006-04-19 | 2007-12-16 | Ignis Innovation Inc | Stable driving scheme for active matrix displays |
| TWI366811B (en) * | 2006-06-05 | 2012-06-21 | Himax Tech Inc | Amoled panel |
| CA2556961A1 (en) * | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| CN100407033C (zh) * | 2006-09-19 | 2008-07-30 | 友达光电股份有限公司 | 液晶显示器、主动元件阵列基板及其测试方法 |
| JP4984815B2 (ja) * | 2006-10-19 | 2012-07-25 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| US11339430B2 (en) | 2007-07-10 | 2022-05-24 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| CN101669026B (zh) | 2006-12-14 | 2014-05-07 | 生命技术公司 | 利用大规模fet阵列测量分析物的方法和装置 |
| US8262900B2 (en) | 2006-12-14 | 2012-09-11 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| DE112008000244T5 (de) * | 2007-01-25 | 2009-12-17 | Sharp K.K. | Verfahren und Vorrichtung zum Messen physikalischer Eigenschaften eines TFT-Flüssigkristall-Panels |
| JP4518123B2 (ja) | 2007-09-12 | 2010-08-04 | ソニー株式会社 | 表示パネル及びパネル検査装置 |
| WO2009044519A1 (ja) * | 2007-10-05 | 2009-04-09 | Nikon Corporation | 表示デバイスの欠陥検出方法及び表示デバイスの欠陥検出装置 |
| JP2009092965A (ja) * | 2007-10-10 | 2009-04-30 | Eastman Kodak Co | 表示パネルの不良検出方法および表示パネル |
| US20100137143A1 (en) | 2008-10-22 | 2010-06-03 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
| US20100301398A1 (en) | 2009-05-29 | 2010-12-02 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
| US8776573B2 (en) | 2009-05-29 | 2014-07-15 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| KR101564984B1 (ko) * | 2009-07-02 | 2015-11-03 | 엘지디스플레이 주식회사 | 유기전계 발광소자용 기판 |
| CN101701989B (zh) * | 2009-11-13 | 2011-11-16 | 江苏大学 | 太阳能薄膜电池间阻抗快速诊断系统及方法 |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| CN106057107B (zh) | 2009-12-09 | 2019-12-24 | 照明器控股有限公司 | 用于监视运输车辆的标志系统的系统和方法 |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US9852670B2 (en) | 2010-02-25 | 2017-12-26 | Luminator Holding Lp | System and method for wireless control of signs |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| CN109449171A (zh) | 2010-06-30 | 2019-03-08 | 生命科技公司 | 用于检测和测量化学反应和化合物的晶体管电路 |
| JP5952813B2 (ja) * | 2010-06-30 | 2016-07-13 | ライフ テクノロジーズ コーポレーション | Ｉｓｆｅｔアレイをテストする方法及び装置 |
| US8858782B2 (en) | 2010-06-30 | 2014-10-14 | Life Technologies Corporation | Ion-sensing charge-accumulation circuits and methods |
| US11307166B2 (en) | 2010-07-01 | 2022-04-19 | Life Technologies Corporation | Column ADC |
| WO2012006222A1 (en) | 2010-07-03 | 2012-01-12 | Life Technologies Corporation | Chemically sensitive sensor with lightly doped drains |
| WO2012036679A1 (en) | 2010-09-15 | 2012-03-22 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| WO2012164475A2 (en) | 2011-05-27 | 2012-12-06 | Ignis Innovation Inc. | Systems and methods for aging compensation in amoled displays |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| CN102495310B (zh) * | 2011-11-29 | 2014-02-12 | 四川虹视显示技术有限公司 | 基于薄膜封装的pmoled的cog产品测试方法 |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US9970984B2 (en) | 2011-12-01 | 2018-05-15 | Life Technologies Corporation | Method and apparatus for identifying defects in a chemical sensor array |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| KR101918185B1 (ko) * | 2012-03-14 | 2018-11-14 | 삼성디스플레이 주식회사 | 어레이 검사 방법 및 어레이 검사 장치 |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US8786331B2 (en) | 2012-05-29 | 2014-07-22 | Life Technologies Corporation | System for reducing noise in a chemical sensor array |
| US8970245B2 (en) * | 2012-09-26 | 2015-03-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Probing device for TFT-LCD substrate |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9080968B2 (en) | 2013-01-04 | 2015-07-14 | Life Technologies Corporation | Methods and systems for point of use removal of sacrificial material |
| US9841398B2 (en) | 2013-01-08 | 2017-12-12 | Life Technologies Corporation | Methods for manufacturing well structures for low-noise chemical sensors |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| WO2014108879A1 (en) | 2013-01-14 | 2014-07-17 | Ignis Innovation Inc. | Driving scheme for emissive displays providing compensation for driving transistor variations |
| US8963216B2 (en) | 2013-03-13 | 2015-02-24 | Life Technologies Corporation | Chemical sensor with sidewall spacer sensor surface |
| EP3043338A1 (en) | 2013-03-14 | 2016-07-13 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for amoled displays |
| WO2014149779A1 (en) | 2013-03-15 | 2014-09-25 | Life Technologies Corporation | Chemical device with thin conductive element |
| WO2014141156A1 (en) * | 2013-03-15 | 2014-09-18 | Ignis Innovation Inc. | System and methods for extraction of parameters in amoled displays |
| US9835585B2 (en) | 2013-03-15 | 2017-12-05 | Life Technologies Corporation | Chemical sensor with protruded sensor surface |
| US20140264472A1 (en) | 2013-03-15 | 2014-09-18 | Life Technologies Corporation | Chemical sensor with consistent sensor surface areas |
| WO2014174427A1 (en) | 2013-04-22 | 2014-10-30 | Ignis Innovation Inc. | Inspection system for oled display panels |
| US20140336063A1 (en) | 2013-05-09 | 2014-11-13 | Life Technologies Corporation | Windowed Sequencing |
| US10458942B2 (en) | 2013-06-10 | 2019-10-29 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
| CN107452314B (zh) | 2013-08-12 | 2021-08-24 | 伊格尼斯创新公司 | 用于要被显示器显示的图像的补偿图像数据的方法和装置 |
| KR102096050B1 (ko) * | 2013-08-16 | 2020-04-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 검사 장치 및 유기 발광 표시 장치 검사 방법 |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US9807834B2 (en) * | 2014-01-06 | 2017-10-31 | Oledworks Gmbh | Load device, driver for driving the load, and driving method |
| US10192479B2 (en) | 2014-04-08 | 2019-01-29 | Ignis Innovation Inc. | Display system using system level resources to calculate compensation parameters for a display module in a portable device |
| KR101597037B1 (ko) * | 2014-06-26 | 2016-02-24 | 엘지디스플레이 주식회사 | 구동소자의 전기적 특성 편차를 보상할 수 있는 유기발광 표시장치 |
| KR102241247B1 (ko) | 2014-09-02 | 2021-04-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP6421536B2 (ja) * | 2014-10-15 | 2018-11-14 | セイコーエプソン株式会社 | ドライバー及び電子機器 |
| WO2016100486A1 (en) | 2014-12-18 | 2016-06-23 | Life Technologies Corporation | High data rate integrated circuit with transmitter configuration |
| US10077472B2 (en) | 2014-12-18 | 2018-09-18 | Life Technologies Corporation | High data rate integrated circuit with power management |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| CA2900170A1 (en) * | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| KR102468659B1 (ko) * | 2016-01-28 | 2022-11-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치의 검사 방법 및 이를 수행하는 유기 발광 표시 장치 |
| CN106251798B (zh) * | 2016-08-08 | 2018-06-01 | 深圳市华星光电技术有限公司 | Oled显示装置驱动电路缺陷检测方法 |
| CN106680591B (zh) * | 2016-12-21 | 2019-05-31 | 北京集创北方科技股份有限公司 | 触控显示面板的检测电路及检测方法 |
| CN107170773B (zh) * | 2017-05-23 | 2019-09-17 | 深圳市华星光电技术有限公司 | 微发光二极管显示面板及其制作方法 |
| KR102543184B1 (ko) | 2018-03-29 | 2023-06-14 | 삼성전자주식회사 | 테스트 소자 그룹 및 이를 포함하는 반도체 웨이퍼 |
| CN109036236B (zh) * | 2018-09-14 | 2021-10-26 | 京东方科技集团股份有限公司 | 阵列基板检测方法及检测装置 |
| CN109449092B (zh) | 2018-10-16 | 2021-09-14 | 惠科股份有限公司 | 一种阵列基板的测试设备和测试方法 |
| US11217649B2 (en) * | 2020-04-03 | 2022-01-04 | Star Technologies, Inc. | Method of testing and analyzing display panel |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4819038A (en) * | 1986-12-22 | 1989-04-04 | Ibm Corporation | TFT array for liquid crystal displays allowing in-process testing |
| US5179345A (en) * | 1989-12-13 | 1993-01-12 | International Business Machines Corporation | Method and apparatus for analog testing |
| US4983911A (en) * | 1990-02-15 | 1991-01-08 | Photon Dynamics, Inc. | Voltage imaging system using electro-optics |
| US5428300A (en) * | 1993-04-26 | 1995-06-27 | Telenix Co., Ltd. | Method and apparatus for testing TFT-LCD |
| TW538246B (en) | 2000-06-05 | 2003-06-21 | Semiconductor Energy Lab | Display panel, display panel inspection method, and display panel manufacturing method |
| JP4473427B2 (ja) * | 2000-08-03 | 2010-06-02 | エーユー オプトロニクス コーポレイション | アレイ基板の検査方法及び該検査装置 |
| JP3736399B2 (ja) * | 2000-09-20 | 2006-01-18 | セイコーエプソン株式会社 | アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置 |
| JP3937789B2 (ja) * | 2000-10-12 | 2007-06-27 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置 |
| JP4869497B2 (ja) * | 2001-05-30 | 2012-02-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2003043994A (ja) * | 2001-07-27 | 2003-02-14 | Canon Inc | アクティブマトリックス型ディスプレイ |
| JP3701924B2 (ja) * | 2002-03-29 | 2005-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｅｌアレイ基板の検査方法及びその検査装置 |
| JP3527726B2 (ja) * | 2002-05-21 | 2004-05-17 | ウインテスト株式会社 | アクティブマトリクス基板の検査方法及び検査装置 |
| JP3760411B2 (ja) * | 2003-05-21 | 2006-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 |
| TWI277920B (en) * | 2005-09-15 | 2007-04-01 | Chunghwa Picture Tubes Ltd | Method for applying detecting pixel circuits of active-matrix organic light emitting diode status of system hardware |
-
2003
- 2003-05-21 JP JP2003142972A patent/JP3760411B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-18 US US10/848,318 patent/US7106089B2/en not_active Expired - Fee Related
- 2004-05-20 CN CNB200410045321XA patent/CN1294421C/zh not_active Expired - Fee Related
-
2006
- 2006-09-05 US US11/515,985 patent/US7317326B2/en not_active Expired - Fee Related
-
2007
- 2007-10-29 US US11/927,291 patent/US8228269B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004347749A (ja) | 2004-12-09 |
| CN1573341A (zh) | 2005-02-02 |
| US7317326B2 (en) | 2008-01-08 |
| US20080117144A1 (en) | 2008-05-22 |
| US20040246019A1 (en) | 2004-12-09 |
| US7106089B2 (en) | 2006-09-12 |
| US20070075727A1 (en) | 2007-04-05 |
| US8228269B2 (en) | 2012-07-24 |
| CN1294421C (zh) | 2007-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760411B2 (ja) | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 | |
| JP3527726B2 (ja) | アクティブマトリクス基板の検査方法及び検査装置 | |
| JP4338131B2 (ja) | Ｔｆｔアレイ、表示パネル、およびｔｆｔアレイの検査方法 | |
| US20180137812A1 (en) | Method and device for current compensation for an electroluminescent display | |
| JP5296700B2 (ja) | 駆動トランジスタにおける閾値電圧の変化を補償する方法、ｏｌｅｄデバイス用駆動トランジスタの閾値電圧の変化を補償する方法、駆動トランジスタおよびｏｌｅｄデバイスの劣化を補償する方法及びｏｌｅｄ駆動回路における変化を補償する方法 | |
| EP2033178B1 (en) | Active matrix display compensating apparatus | |
| US7196307B2 (en) | Optical sensor, method of reading optical sensor, matrix-type optical sensor circuit, and electronic apparatus | |
| EP2033177B1 (en) | Active matrix display compensation | |
| JP2008052111A (ja) | Ｔｆｔアレイ基板、その検査方法および表示装置 | |
| JP4110172B2 (ja) | アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 | |
| KR20090086227A (ko) | 능동 매트릭스 발광 디스플레이 디바이스 및 이의 구동 방법 | |
| US20190237013A1 (en) | Detecting apparatus and method, repairing apparatus and method, and repairing system of amoled display device | |
| US7091738B2 (en) | Inspection system for active matrix panel, inspection method for active matrix panel and manufacturing method for active matrix OLED panel | |
| JP2010243644A (ja) | 表示装置、および検査装置 | |
| JP2007517245A (ja) | ビデオデータ信号補正 | |
| JP2002318551A (ja) | アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法 | |
| JP2004294457A (ja) | アクティブマトリクス型の表示装置およびその検査方法 | |
| US20040189559A1 (en) | Method and system for testing driver circuits of amoled | |
| JP3836830B2 (ja) | アクティブマトリックスパネルの検査装置、アクティブマトリックスパネルの検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 | |
| JP2010217848A (ja) | 画像表示装置 | |
| Lin et al. | In-process functional testing of pixel circuit in AM-OLEDs | |
| JP4091537B2 (ja) | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 | |
| KR20220077975A (ko) | 표시 장치의 검사 방법 | |
| JP2006184779A (ja) | 薄膜トランジスタディスプレイアレイの検査回路と方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20051208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140120 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |