JPH05303077A - マトリクス型液晶表示装置 - Google Patents
マトリクス型液晶表示装置Info
- Publication number
- JPH05303077A JPH05303077A JP10785792A JP10785792A JPH05303077A JP H05303077 A JPH05303077 A JP H05303077A JP 10785792 A JP10785792 A JP 10785792A JP 10785792 A JP10785792 A JP 10785792A JP H05303077 A JPH05303077 A JP H05303077A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- crystal display
- pixel electrode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 暗レベル画像および明レベル画像のいずれの
表示においても、液晶への直流電圧印加を防止して焼き
付きを防止するマトリクス型液晶表示装置を提供する。 【構成】 アクティブマトリクス型液晶表示素子31のア
ドレス線Ｙ1 ，Ｙ2 ，…，Ｙn には走査信号を供給する
アドレス線駆動回路32が接続されている。信号線Ｘ1 ，
Ｘ2 ，…，Ｘm には所定周期で極性反転された並列画像
信号を供給する信号線駆動回路33が接続されている。ア
クティブマトリクス型液晶表示素子31の対向共通電極13
には、二値の駆動電圧を供給する対向共通電極駆動回路
34が接続されている。アドレス線駆動回路32、信号線駆
動回路33および対向共通電極駆動回路34には、制御回路
35が接続されている。制御回路35には、画像信号および
同期信号を供給する画像信号源36が接続されている。
表示においても、液晶への直流電圧印加を防止して焼き
付きを防止するマトリクス型液晶表示装置を提供する。 【構成】 アクティブマトリクス型液晶表示素子31のア
ドレス線Ｙ1 ，Ｙ2 ，…，Ｙn には走査信号を供給する
アドレス線駆動回路32が接続されている。信号線Ｘ1 ，
Ｘ2 ，…，Ｘm には所定周期で極性反転された並列画像
信号を供給する信号線駆動回路33が接続されている。ア
クティブマトリクス型液晶表示素子31の対向共通電極13
には、二値の駆動電圧を供給する対向共通電極駆動回路
34が接続されている。アドレス線駆動回路32、信号線駆
動回路33および対向共通電極駆動回路34には、制御回路
35が接続されている。制御回路35には、画像信号および
同期信号を供給する画像信号源36が接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、各画素電極毎にスイッ
チ素子を有するマトリクス型液晶表示装置に関する。
チ素子を有するマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータやワーク
ステーションに適した高精細なマトリクス型液晶表示装
置が開発されている。この種のマトリクス型液晶表示装
置では、一方の基板にスイッチ素子として薄膜ＩＣ技術
を用いて形成された薄膜トランジスタ（ＴＦＴ）アレイ
を用いたマトリクス型液晶表示素子が盛んに用いられて
いる。
ステーションに適した高精細なマトリクス型液晶表示装
置が開発されている。この種のマトリクス型液晶表示装
置では、一方の基板にスイッチ素子として薄膜ＩＣ技術
を用いて形成された薄膜トランジスタ（ＴＦＴ）アレイ
を用いたマトリクス型液晶表示素子が盛んに用いられて
いる。
【０００３】薄膜トランジスタアレイが用いられた液晶
表示素子について、図８を参照して説明する。図８に示
すように、第１の電極基板としての透光性基板であるガ
ラス基板１上にはモリブデン等の金属で形成されたキャ
パシタ電極２が設けられ、このキャパシタ電極２上に酸
化シリコン（ＳｉＯ2 ）等で形成される絶縁膜３が設け
られ、この絶縁膜３上にスイッチ素子としての薄膜トラ
ンジスタである電界効果トランジスタ４のドレイン電極
５、ソース電極６および画素電極７が透明導電膜である
たとえばＩＴＯ（Indium Tin Oxide）で形成される。
表示素子について、図８を参照して説明する。図８に示
すように、第１の電極基板としての透光性基板であるガ
ラス基板１上にはモリブデン等の金属で形成されたキャ
パシタ電極２が設けられ、このキャパシタ電極２上に酸
化シリコン（ＳｉＯ2 ）等で形成される絶縁膜３が設け
られ、この絶縁膜３上にスイッチ素子としての薄膜トラ
ンジスタである電界効果トランジスタ４のドレイン電極
５、ソース電極６および画素電極７が透明導電膜である
たとえばＩＴＯ（Indium Tin Oxide）で形成される。
【０００４】また、ドレイン電極５とソース電極６との
上にはアモルファスシリコン等の半導体層８が設けら
れ、この半導体層８上に窒化シリコン（ＳｉＮ）等で形
成されるゲート絶縁膜９を介してアルミニウムなどの金
属からなるゲート電極10が形成される。なお、信号線Ｘ
i はドレイン電極５と一体に、また，アドレス線Ｙj は
ゲート電極10と一体に形成される。
上にはアモルファスシリコン等の半導体層８が設けら
れ、この半導体層８上に窒化シリコン（ＳｉＮ）等で形
成されるゲート絶縁膜９を介してアルミニウムなどの金
属からなるゲート電極10が形成される。なお、信号線Ｘ
i はドレイン電極５と一体に、また，アドレス線Ｙj は
ゲート電極10と一体に形成される。
【０００５】さらに、ゲート電極10の上にはポリイミド
等の保護膜11が設けられる。ここで、ソース電極６およ
び画素電極７とキャパシタ電極２の重なり部分が信号蓄
積キャパシタ12を形成し、絶縁膜３はキャパシタ12の誘
電体層として用いられる。
等の保護膜11が設けられる。ここで、ソース電極６およ
び画素電極７とキャパシタ電極２の重なり部分が信号蓄
積キャパシタ12を形成し、絶縁膜３はキャパシタ12の誘
電体層として用いられる。
【０００６】一方、薄膜トランジスタアレイを形成した
ガラス基板１に対向して、透明導電膜からなる対向共通
電極13が形成された第２の電極基板としての透光性基板
であるたとえばガラス基板14が配設されている。
ガラス基板１に対向して、透明導電膜からなる対向共通
電極13が形成された第２の電極基板としての透光性基板
であるたとえばガラス基板14が配設されている。
【０００７】さらに、ガラス基板１およびガラス基板14
間は、ガラス基板14の内面に液晶配向膜15を形成した
後、数ミクロンの間隔を保って周辺部で封着させ、内部
空間に液晶16が封入されて液晶表示素子となる。なお、
ガラス基板１，14の外面には、図示していないが偏光層
が設けられる。
間は、ガラス基板14の内面に液晶配向膜15を形成した
後、数ミクロンの間隔を保って周辺部で封着させ、内部
空間に液晶16が封入されて液晶表示素子となる。なお、
ガラス基板１，14の外面には、図示していないが偏光層
が設けられる。
【０００８】そして、図９に示す等価回路のように、電
界効果トランジスタ４のドレイン電極５に接続された信
号線Ｘ1 ，Ｘ2 ，…，Ｘm と、電界効果トランジスタ４
のゲート電極10に接続されたアドレス線Ｙ1 ，Ｙ2 ，
…，Ｙn とが直交して設けられ、また、電界効果トラン
ジスタ４のソース電極６には、信号蓄積キャパシタ12の
一端および画素電極７が接続されている。なお、信号蓄
積キャパシタ12の他端はすべて共通に接続され、端子17
に導出されている。
界効果トランジスタ４のドレイン電極５に接続された信
号線Ｘ1 ，Ｘ2 ，…，Ｘm と、電界効果トランジスタ４
のゲート電極10に接続されたアドレス線Ｙ1 ，Ｙ2 ，
…，Ｙn とが直交して設けられ、また、電界効果トラン
ジスタ４のソース電極６には、信号蓄積キャパシタ12の
一端および画素電極７が接続されている。なお、信号蓄
積キャパシタ12の他端はすべて共通に接続され、端子17
に導出されている。
【０００９】図１０は、図８および図９で説明した液晶
表示素子を適用したアクティブマトリクス型表示装置で
用いられている駆動電圧波形を示す図である。
表示素子を適用したアクティブマトリクス型表示装置で
用いられている駆動電圧波形を示す図である。
【００１０】この図１０において、ＶＹｊはアドレス線
Ｙ1 ，Ｙ2 ，…，Ｙn のうちの１つＹj に供給される走
査信号電圧、ＶＹ(j+1) はこのアドレス線Ｙj の次のア
ドレス線Ｙj+1 に供給される走査信号電圧で、Ｖg(L)お
よびＶg(H)はこれら走査信号電圧の低電圧側および高電
圧側電位である。Ｖsig(D)およびＶsig(B)は、Ｘ1 ，Ｘ
2 ，…，Ｘm のうちの１つの信号線に供給される暗レベ
ルおよび明レベル画像信号（ノーマリ・ホワイトモード
の場合）で、水平走査期間ごとに極性反転されている。
Ｖcom は対向共通電極13に供給される駆動電圧で、画像
信号の極性反転周期と同期して反転する二値の電圧であ
る。また、＋Ｖp(D)および−Ｖp(D)は、画像信号Ｖsig
(D)が電界効果トランジスタ４を介して画素に書込まれ
た時の画素電極電位、＋Ｖp(B)および−Ｖp(B)は画像信
号Ｖsig(B)が電界効果トランジスタ４を介して画素に書
込まれた時の画素電極電位である。
Ｙ1 ，Ｙ2 ，…，Ｙn のうちの１つＹj に供給される走
査信号電圧、ＶＹ(j+1) はこのアドレス線Ｙj の次のア
ドレス線Ｙj+1 に供給される走査信号電圧で、Ｖg(L)お
よびＶg(H)はこれら走査信号電圧の低電圧側および高電
圧側電位である。Ｖsig(D)およびＶsig(B)は、Ｘ1 ，Ｘ
2 ，…，Ｘm のうちの１つの信号線に供給される暗レベ
ルおよび明レベル画像信号（ノーマリ・ホワイトモード
の場合）で、水平走査期間ごとに極性反転されている。
Ｖcom は対向共通電極13に供給される駆動電圧で、画像
信号の極性反転周期と同期して反転する二値の電圧であ
る。また、＋Ｖp(D)および−Ｖp(D)は、画像信号Ｖsig
(D)が電界効果トランジスタ４を介して画素に書込まれ
た時の画素電極電位、＋Ｖp(B)および−Ｖp(B)は画像信
号Ｖsig(B)が電界効果トランジスタ４を介して画素に書
込まれた時の画素電極電位である。
【００１１】ここで、対向共通電極駆動電圧Ｖcom と画
素電極電位の関係について注目すると、画素電極電位＋
Ｖp(B)と画素電極電位−Ｖp(B)は、対向共通電極駆動電
圧Ｖcom を中心に対称であるが、画素電極電位＋Ｖp(D)
と画素電極電位−Ｖp(D)は対向共通電極駆動電圧Ｖcom
に対して非対称となっている。すなわち、明レベル画像
の表示に対しては液晶に直流が印加されることはない
が、暗レベル画像の表示に対しては液晶に直流が印加さ
れる。
素電極電位の関係について注目すると、画素電極電位＋
Ｖp(B)と画素電極電位−Ｖp(B)は、対向共通電極駆動電
圧Ｖcom を中心に対称であるが、画素電極電位＋Ｖp(D)
と画素電極電位−Ｖp(D)は対向共通電極駆動電圧Ｖcom
に対して非対称となっている。すなわち、明レベル画像
の表示に対しては液晶に直流が印加されることはない
が、暗レベル画像の表示に対しては液晶に直流が印加さ
れる。
【００１２】一方、図１１は図１０と同様にアクティブ
マトリクス型表示装置における駆動電圧波形を示す図で
あり、図１０の対向共通電極駆動電圧Ｖcom が＋側にシ
フトしている以外は図１０と同様である。
マトリクス型表示装置における駆動電圧波形を示す図で
あり、図１０の対向共通電極駆動電圧Ｖcom が＋側にシ
フトしている以外は図１０と同様である。
【００１３】このようにすれば、画素電極電位＋Ｖp(D)
と画素電極電位−Ｖp(D)は対向共通電極駆動電圧Ｖcom
に対して対称となるが、画素電極電位＋Ｖp(B)と画素電
極電位−Ｖp(B)に対して非対称となる。すなわち、対向
共通電極駆動電圧Ｖcom をシフトさせて、暗レベル画像
表示時の液晶への直流電圧印加を防止すると、逆に明レ
ベル画像の表示時に、液晶に直流電圧が印加されてしま
う。
と画素電極電位−Ｖp(D)は対向共通電極駆動電圧Ｖcom
に対して対称となるが、画素電極電位＋Ｖp(B)と画素電
極電位−Ｖp(B)に対して非対称となる。すなわち、対向
共通電極駆動電圧Ｖcom をシフトさせて、暗レベル画像
表示時の液晶への直流電圧印加を防止すると、逆に明レ
ベル画像の表示時に、液晶に直流電圧が印加されてしま
う。
【００１４】上記の問題が起こる原因につき、図１２お
よび図１３を参照して説明する。図１２は一画素の等価
回路で、４は電界効果トランジスタ、12は信号蓄積キャ
パシタ、７は画素電極、Ｘi は信号線、Ｙj はアドレス
線、13は対向共通電極、21は液晶層容量、22は電界効果
トランジスタ４のソース・ゲート間寄生容量である。
よび図１３を参照して説明する。図１２は一画素の等価
回路で、４は電界効果トランジスタ、12は信号蓄積キャ
パシタ、７は画素電極、Ｘi は信号線、Ｙj はアドレス
線、13は対向共通電極、21は液晶層容量、22は電界効果
トランジスタ４のソース・ゲート間寄生容量である。
【００１５】また、図１３は図１２の動作を説明するた
めの電位図で、ＶＹj はアドレス線Ｙj に供給される走
査信号電圧、ＶＸi(D)は信号Ｘi に供給される暗レベル
画像信号（ノーマリ・ホワイトモードの場合）、ＶＸi
(B)は信号線Ｘi に供給される明レベル画像信号、Ｖcom
は対向共通電極ＣＯＭに供給される駆動電圧である。
走査信号電圧ＶＹj の高電位期間に画像信号ＶＸi(D)お
よび画像信号ＶＸi(B)の電位が、電界効果トランジスタ
４を介して信号蓄積キャパシタ12に書き込まれ、走査信
号電圧ＶＹj の低電位期間には書き込まれた電位が保持
されるが、この保持される電位は、電界効果トランジス
タ４のソース・ゲート間寄生容量22の影響で、画素電極
電位Ｖp(D)および画素電極電位Ｖp(B)に示すように、画
像信号ＶＸi(D)および画像信号ＶＸi(B)よりそれぞれΔ
Ｖ1 およびΔＶ2 だけ低い電位となる。ΔＶ1 とΔＶ2
の値が異なるのは、液晶層容量21の誘電異方性に起因す
るもので、上記アクティブマトリクス型液晶表示装置で
は、これが原因して液晶層に直流電圧が印加され、焼付
きを生じる結果となっている。
めの電位図で、ＶＹj はアドレス線Ｙj に供給される走
査信号電圧、ＶＸi(D)は信号Ｘi に供給される暗レベル
画像信号（ノーマリ・ホワイトモードの場合）、ＶＸi
(B)は信号線Ｘi に供給される明レベル画像信号、Ｖcom
は対向共通電極ＣＯＭに供給される駆動電圧である。
走査信号電圧ＶＹj の高電位期間に画像信号ＶＸi(D)お
よび画像信号ＶＸi(B)の電位が、電界効果トランジスタ
４を介して信号蓄積キャパシタ12に書き込まれ、走査信
号電圧ＶＹj の低電位期間には書き込まれた電位が保持
されるが、この保持される電位は、電界効果トランジス
タ４のソース・ゲート間寄生容量22の影響で、画素電極
電位Ｖp(D)および画素電極電位Ｖp(B)に示すように、画
像信号ＶＸi(D)および画像信号ＶＸi(B)よりそれぞれΔ
Ｖ1 およびΔＶ2 だけ低い電位となる。ΔＶ1 とΔＶ2
の値が異なるのは、液晶層容量21の誘電異方性に起因す
るもので、上記アクティブマトリクス型液晶表示装置で
は、これが原因して液晶層に直流電圧が印加され、焼付
きを生じる結果となっている。
【００１６】
【発明が解決しようとする課題】上記従来のアクティブ
マトリクス型液晶表示装置では、信号線に供給される画
像信号と対向共通電極に供給される駆動電圧の電位関係
をどのように調整しても、明レベル画像表示時あるいは
暗レベル画像表示時のいずれかにおいて、液晶に直流電
圧が印加され、表示画像の焼付きを起こす問題を有して
いる。
マトリクス型液晶表示装置では、信号線に供給される画
像信号と対向共通電極に供給される駆動電圧の電位関係
をどのように調整しても、明レベル画像表示時あるいは
暗レベル画像表示時のいずれかにおいて、液晶に直流電
圧が印加され、表示画像の焼付きを起こす問題を有して
いる。
【００１７】本発明は上記問題点に鑑みなされたもの
で、暗レベル画像および明レベル画像のいずれにおいて
も、直流電圧印加を防止して焼き付きを防止するマトリ
クス型液晶表示装置を提供することを目的とする。
で、暗レベル画像および明レベル画像のいずれにおいて
も、直流電圧印加を防止して焼き付きを防止するマトリ
クス型液晶表示装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明は、互いに直交し
て設けられた各々複数のアドレス線および信号線と、前
記アドレス線および信号線の交差部毎に設けられた画素
電極と、この画素電極に対応して設けられ、前記アドレ
ス線にゲートが、前記信号線にドレインおよびソースの
うちの一方が、前記画素電極にドレインおよびソースの
他方がそれぞれ接続されたスイッチ素子とが形成された
第１の電極基板と、この第１の電極基板に対向し対向電
極が形成された第２の電極基板と、前記第１の電極基板
および第２の電極基板の間に挟持された液晶と、前記ア
ドレス線に走査信号を供給するアドレス線駆動回路と、
前記信号線に所定周期で極性反転された画像信号を供給
する信号線駆動回路と、前記対向共通電極に前記画像信
号の極性反転周期と同期して第１の値および第２の値の
間で反転する二値の電圧を供給する対向共通電極駆動回
路とを具備したマトリクス型液晶表示装置において、前
記対向共通電極に第１の値の電圧が供給される期間と第
２の値の電圧が供給される期間とで、前記信号線に供給
される前記画像信号の振幅が異なるものである。
て設けられた各々複数のアドレス線および信号線と、前
記アドレス線および信号線の交差部毎に設けられた画素
電極と、この画素電極に対応して設けられ、前記アドレ
ス線にゲートが、前記信号線にドレインおよびソースの
うちの一方が、前記画素電極にドレインおよびソースの
他方がそれぞれ接続されたスイッチ素子とが形成された
第１の電極基板と、この第１の電極基板に対向し対向電
極が形成された第２の電極基板と、前記第１の電極基板
および第２の電極基板の間に挟持された液晶と、前記ア
ドレス線に走査信号を供給するアドレス線駆動回路と、
前記信号線に所定周期で極性反転された画像信号を供給
する信号線駆動回路と、前記対向共通電極に前記画像信
号の極性反転周期と同期して第１の値および第２の値の
間で反転する二値の電圧を供給する対向共通電極駆動回
路とを具備したマトリクス型液晶表示装置において、前
記対向共通電極に第１の値の電圧が供給される期間と第
２の値の電圧が供給される期間とで、前記信号線に供給
される前記画像信号の振幅が異なるものである。
【００１９】
【作用】本発明は、対向共通電極に第１の値の電圧が供
給される期間と第２の値の電圧が供給される期間とで信
号線に供給される画像信号の振幅が異なるため、暗レベ
ル画像および明レベル画像のいずれの表示時において
も、画素電極電位を対向共通電極駆動電圧を中心に正負
対称とすることができ、液晶に直流電圧が印加されるこ
とがなくなり、表示画像の焼付きを大幅に低減する。
給される期間と第２の値の電圧が供給される期間とで信
号線に供給される画像信号の振幅が異なるため、暗レベ
ル画像および明レベル画像のいずれの表示時において
も、画素電極電位を対向共通電極駆動電圧を中心に正負
対称とすることができ、液晶に直流電圧が印加されるこ
とがなくなり、表示画像の焼付きを大幅に低減する。
【００２０】
【実施例】以下、本発明のマトリクス型液晶表示装置の
一実施例について、図１ないし図７を参照して説明す
る。なお、従来例に対応する部分には、同一符号を付し
て説明する。
一実施例について、図１ないし図７を参照して説明す
る。なお、従来例に対応する部分には、同一符号を付し
て説明する。
【００２１】図１において、31はアクティブマトリクス
型液晶表示素子で、このアクティブマトリクス型液晶表
示素子31は図８および図９に示すように構成され、アド
レス線Ｙ1 ，Ｙ2 ，…，Ｙn には走査信号を供給するア
ドレス線駆動回路32が接続され、信号線Ｘ1 ，Ｘ2 ，
…，Ｘm には所定周期で極性反転された並列画像信号を
供給する信号線駆動回路33が接続されている。また、ア
クティブマトリクス型液晶表示素子31は、アクティブマ
トリクス型液晶表示素子31の対向共通電極13に第１の値
の電圧と第２の値の電圧との二値の駆動電圧を供給する
対向共通電極駆動回路34が接続されている。さらに、ア
ドレス線駆動回路32、信号線駆動回路33および対向共通
電極駆動回路34には、制御回路35が接続され、この制御
回路35は、これらアドレス線駆動回路32、信号線駆動回
路33および対向共通電極駆動回路34の動作を制御する。
またさらに、アクティブマトリクス型液晶表示素子31に
は、画像信号および同期信号を供給する画像信号源36が
接続されている。
型液晶表示素子で、このアクティブマトリクス型液晶表
示素子31は図８および図９に示すように構成され、アド
レス線Ｙ1 ，Ｙ2 ，…，Ｙn には走査信号を供給するア
ドレス線駆動回路32が接続され、信号線Ｘ1 ，Ｘ2 ，
…，Ｘm には所定周期で極性反転された並列画像信号を
供給する信号線駆動回路33が接続されている。また、ア
クティブマトリクス型液晶表示素子31は、アクティブマ
トリクス型液晶表示素子31の対向共通電極13に第１の値
の電圧と第２の値の電圧との二値の駆動電圧を供給する
対向共通電極駆動回路34が接続されている。さらに、ア
ドレス線駆動回路32、信号線駆動回路33および対向共通
電極駆動回路34には、制御回路35が接続され、この制御
回路35は、これらアドレス線駆動回路32、信号線駆動回
路33および対向共通電極駆動回路34の動作を制御する。
またさらに、アクティブマトリクス型液晶表示素子31に
は、画像信号および同期信号を供給する画像信号源36が
接続されている。
【００２２】また、図２ないし図７はアクティブマトリ
クス型液晶表示装置におけるアドレス線駆動回路32、信
号線駆動回路33および対向共通電極駆動回路34よりアク
ティブマトリクス型液晶表示素子31に供給される駆動電
圧と画素電極電位とを示す図である。
クス型液晶表示装置におけるアドレス線駆動回路32、信
号線駆動回路33および対向共通電極駆動回路34よりアク
ティブマトリクス型液晶表示素子31に供給される駆動電
圧と画素電極電位とを示す図である。
【００２３】図２において、ＶＹj はアドレス線Ｙ1 ，
Ｙ2 ，…，Ｙn のうちの１つのアドレス線Ｙj に供給さ
れる走査信号電圧であり、ＶＹ(j+1) はこのアドレス線
Ｙjの次のアドレス線Ｙj+1 に供給される走査信号電圧
である。そして、図中Ｖg(L)およびＶg(H)はこれら走査
信号電圧の低電圧側および高電圧側電位である。Ｖsig
(D)およびＶsig(B)は、信号線Ｘ1 ，Ｘ2 ，…，Ｘm の
うちの１つの信号線Ｘiに供給される暗レベルおよび明
レベル画像信号（ノーマリ・ホワイトモードの場合）
で、水平走査期間ごとに極性反転されるとともに暗レベ
ル画像信号Ｖsig(D)、明レベル画像信号Ｖsig(B)間の振
幅が異なっている。
Ｙ2 ，…，Ｙn のうちの１つのアドレス線Ｙj に供給さ
れる走査信号電圧であり、ＶＹ(j+1) はこのアドレス線
Ｙjの次のアドレス線Ｙj+1 に供給される走査信号電圧
である。そして、図中Ｖg(L)およびＶg(H)はこれら走査
信号電圧の低電圧側および高電圧側電位である。Ｖsig
(D)およびＶsig(B)は、信号線Ｘ1 ，Ｘ2 ，…，Ｘm の
うちの１つの信号線Ｘiに供給される暗レベルおよび明
レベル画像信号（ノーマリ・ホワイトモードの場合）
で、水平走査期間ごとに極性反転されるとともに暗レベ
ル画像信号Ｖsig(D)、明レベル画像信号Ｖsig(B)間の振
幅が異なっている。
【００２４】また、Ｖcom は対向共通電極13に供給され
る駆動電圧で、画像信号の極性反転周期と同期して第１
の駆動電圧Ｖcom(L)および第２の駆動電圧Ｖcom(H)に反
転する二値の電圧である。すなわち、対向共通電極13に
駆動電圧Ｖcom(L)が供給される期間と駆動電圧Ｖcom(H)
が供給される期間とで信号線Ｘ1 ，Ｘ2 ，…，Ｘm に供
給される画像信号の振幅（Ｖsig(B)−Ｖsig(D)の絶対
値）が異なっている。また、＋Ｖp(D)および−Ｖp(D)は
暗レベル画像信号Ｖsig(D)が電界効果トランジスタ４を
介して画素の信号蓄積キャパシタ12に書込まれた時の画
素電極電位であり、＋Ｖp(B)および−Ｖp(B)は明レベル
画像信号Ｖsig(B)が電界効果トランジスタ４を介して画
素の信号蓄積キャパシタ12に書込まれた時の画素電極電
位である。
る駆動電圧で、画像信号の極性反転周期と同期して第１
の駆動電圧Ｖcom(L)および第２の駆動電圧Ｖcom(H)に反
転する二値の電圧である。すなわち、対向共通電極13に
駆動電圧Ｖcom(L)が供給される期間と駆動電圧Ｖcom(H)
が供給される期間とで信号線Ｘ1 ，Ｘ2 ，…，Ｘm に供
給される画像信号の振幅（Ｖsig(B)−Ｖsig(D)の絶対
値）が異なっている。また、＋Ｖp(D)および−Ｖp(D)は
暗レベル画像信号Ｖsig(D)が電界効果トランジスタ４を
介して画素の信号蓄積キャパシタ12に書込まれた時の画
素電極電位であり、＋Ｖp(B)および−Ｖp(B)は明レベル
画像信号Ｖsig(B)が電界効果トランジスタ４を介して画
素の信号蓄積キャパシタ12に書込まれた時の画素電極電
位である。
【００２５】ここで、対向共通電極駆動電圧Ｖcom と画
素電極電位の関係に注目すると、画素電極電位＋Ｖp(D)
と画素電極電位−Ｖp(D)は対向共通電極駆動電圧Ｖcom
を中心に対称で、また、画素電極電位＋Ｖp(B)と画素電
極電位−Ｖp(B)も対向共通電極駆動電圧Ｖcom を中心に
対称である。すなわち、暗レベル画像の表示に対して
も、明レベル画像の表示に対しても液晶に直流電圧が印
加されることはない。
素電極電位の関係に注目すると、画素電極電位＋Ｖp(D)
と画素電極電位−Ｖp(D)は対向共通電極駆動電圧Ｖcom
を中心に対称で、また、画素電極電位＋Ｖp(B)と画素電
極電位−Ｖp(B)も対向共通電極駆動電圧Ｖcom を中心に
対称である。すなわち、暗レベル画像の表示に対して
も、明レベル画像の表示に対しても液晶に直流電圧が印
加されることはない。
【００２６】図３は図２において、対向共通電極駆動電
圧Ｖcom の振幅（Ｖcom(H)−Ｖcom(L)）を減少させた場
合の画素電極電位Ｖp と対向共通電極駆動電圧Ｖcom と
の関係を示している。そして、対向共通電極駆動電圧Ｖ
com を中心として画素電極電位＋Ｖp(D)と画素電極電位
−Ｖp(D)および画素電極電位＋Ｖp(B)と画素電極電位−
Ｖp(B)ともに対称性を維持しており、液晶に直流電圧が
印加されることはない。
圧Ｖcom の振幅（Ｖcom(H)−Ｖcom(L)）を減少させた場
合の画素電極電位Ｖp と対向共通電極駆動電圧Ｖcom と
の関係を示している。そして、対向共通電極駆動電圧Ｖ
com を中心として画素電極電位＋Ｖp(D)と画素電極電位
−Ｖp(D)および画素電極電位＋Ｖp(B)と画素電極電位−
Ｖp(B)ともに対称性を維持しており、液晶に直流電圧が
印加されることはない。
【００２７】図４は図２において、対向共通電極駆動電
圧Ｖcom の振幅（Ｖcom(H)−Ｖcom(L)）を増加させた場
合の画素電極電位Ｖｐと対向共通電極駆動電圧Ｖcom と
の関係を示している。そして、対向共通電極駆動電圧Ｖ
com を中心として画素電極電位＋Ｖp(D)と画素電極電位
−Ｖp(D)および画素電極電位＋Ｖp(B)と画素電極電位−
Ｖp(B)ともに対称性を維持しており、この場合も液晶に
直流電圧が印加されることはない。
圧Ｖcom の振幅（Ｖcom(H)−Ｖcom(L)）を増加させた場
合の画素電極電位Ｖｐと対向共通電極駆動電圧Ｖcom と
の関係を示している。そして、対向共通電極駆動電圧Ｖ
com を中心として画素電極電位＋Ｖp(D)と画素電極電位
−Ｖp(D)および画素電極電位＋Ｖp(B)と画素電極電位−
Ｖp(B)ともに対称性を維持しており、この場合も液晶に
直流電圧が印加されることはない。
【００２８】また、図３および図４から明らかなよう
に、対向共通電極駆動電圧Ｖcom の振幅を加減すること
により、対向共通電極駆動電圧Ｖcom に対する画素電極
電位±Ｖp(D)および画素電極電圧±Ｖp(B)を調節でき
る。すなわち、表示画像の輝度調節が可能である。
に、対向共通電極駆動電圧Ｖcom の振幅を加減すること
により、対向共通電極駆動電圧Ｖcom に対する画素電極
電位±Ｖp(D)および画素電極電圧±Ｖp(B)を調節でき
る。すなわち、表示画像の輝度調節が可能である。
【００２９】図５は図２において、明レベル画像信号Ｖ
sig(B)の振幅を上下対称に増加させた場合の画素電極電
位と対向共通電極駆動電圧Ｖcom との関係を示してい
る。そして、対向共通電極駆動電圧Ｖcom を中心として
画素電極電位＋Ｖp(B)と画素電極電位−Ｖp(B)は対称性
を維持しており、液晶に直流電圧が印加されることはな
い。
sig(B)の振幅を上下対称に増加させた場合の画素電極電
位と対向共通電極駆動電圧Ｖcom との関係を示してい
る。そして、対向共通電極駆動電圧Ｖcom を中心として
画素電極電位＋Ｖp(B)と画素電極電位−Ｖp(B)は対称性
を維持しており、液晶に直流電圧が印加されることはな
い。
【００３０】図６は図２において、明レベル画像信号Ｖ
sig(B)の振幅を上下対称に減少させた場合の画素電極電
位と対向共通電極駆動電圧Ｖcom との関係を示してい
る。そして、対向共通電極駆動電圧Ｖcom を中心として
画素電極電位＋Ｖp(B)と画素電極駆動電位−Ｖp(B)とは
対称性を維持しており、液晶に直流電圧が印加されるこ
とはない。
sig(B)の振幅を上下対称に減少させた場合の画素電極電
位と対向共通電極駆動電圧Ｖcom との関係を示してい
る。そして、対向共通電極駆動電圧Ｖcom を中心として
画素電極電位＋Ｖp(B)と画素電極駆動電位−Ｖp(B)とは
対称性を維持しており、液晶に直流電圧が印加されるこ
とはない。
【００３１】図７は図２において、明レベル画像信号Ｖ
sig(B)の振幅を上下対称に振幅が零になるまで減少させ
た場合の画素電極電位と対向共通電極駆動電圧Ｖcom と
の関係を示しており、この場合も対向共通電極駆動電圧
Ｖcom を中心として画素電極電位＋Ｖp(B)と画素電極電
位−Ｖp(B)は対称性を維持しており、液晶に直流電圧が
印加されることはない。しかしながら、厳密にはこの図
７に示すような場合、明レベル画像信号Ｖsig(B)は、も
はや明レベル画像信号ではなく中間調レベル画像信号と
なっているので、図１３で説明した明レベル画像信号Ｖ
sig(B)に対する電位シフトΔＶ2 が、暗レベル画像信号
Ｖsig(D)に対する電位シフトΔＶ1 寄りに変化してく
る。また、若干の直流電圧が液晶層へ印加されるが、従
来の液晶表示装置と比較する時、上記実施例に示す液晶
表示装置では、液晶層への直流電圧印加が大幅に低減さ
れている。
sig(B)の振幅を上下対称に振幅が零になるまで減少させ
た場合の画素電極電位と対向共通電極駆動電圧Ｖcom と
の関係を示しており、この場合も対向共通電極駆動電圧
Ｖcom を中心として画素電極電位＋Ｖp(B)と画素電極電
位−Ｖp(B)は対称性を維持しており、液晶に直流電圧が
印加されることはない。しかしながら、厳密にはこの図
７に示すような場合、明レベル画像信号Ｖsig(B)は、も
はや明レベル画像信号ではなく中間調レベル画像信号と
なっているので、図１３で説明した明レベル画像信号Ｖ
sig(B)に対する電位シフトΔＶ2 が、暗レベル画像信号
Ｖsig(D)に対する電位シフトΔＶ1 寄りに変化してく
る。また、若干の直流電圧が液晶層へ印加されるが、従
来の液晶表示装置と比較する時、上記実施例に示す液晶
表示装置では、液晶層への直流電圧印加が大幅に低減さ
れている。
【００３２】また、上記実施例では、１つのアドレス線
が選択される毎、すなわち（１水平走査周期毎に）対向
共通電極に供給される駆動電圧および各信号線に供給さ
れる並列画像信号の極性が反転される場合を図示した
が、これに限定されるものではなく、たとえば、複数水
平走査周期毎あるいは１垂直走査周期毎であってもよ
い。
が選択される毎、すなわち（１水平走査周期毎に）対向
共通電極に供給される駆動電圧および各信号線に供給さ
れる並列画像信号の極性が反転される場合を図示した
が、これに限定されるものではなく、たとえば、複数水
平走査周期毎あるいは１垂直走査周期毎であってもよ
い。
【００３３】
【発明の効果】本発明のマトリクス型液晶表示装置によ
れば、対向共通電極に第１の値の電圧が供給される期間
と第２の値の電圧が供給される期間とで信号線に供給さ
れる画像信号の振幅が異なるため、暗レベル画像および
明レベル画像のいずれの表示時においても、画素電極電
位を対向共通電極駆動電圧を中心に正負対称とすること
ができ、液晶に直流電圧が印加されることがなくなり、
表示画像の焼付きを大幅に低減することができる。
れば、対向共通電極に第１の値の電圧が供給される期間
と第２の値の電圧が供給される期間とで信号線に供給さ
れる画像信号の振幅が異なるため、暗レベル画像および
明レベル画像のいずれの表示時においても、画素電極電
位を対向共通電極駆動電圧を中心に正負対称とすること
ができ、液晶に直流電圧が印加されることがなくなり、
表示画像の焼付きを大幅に低減することができる。
【図１】本発明のマトリクス型液晶表示装置の一実施例
を示す構成図である。
を示す構成図である。
【図２】同上マトリクス型液晶表示装置における液晶表
示素子駆動電圧と画素電極電位の関係を示す波形図であ
る。
示素子駆動電圧と画素電極電位の関係を示す波形図であ
る。
【図３】同上マトリクス型液晶表示装置における液晶表
示素子駆動電圧と画素電極電位の関係を示す他の波形図
である。
示素子駆動電圧と画素電極電位の関係を示す他の波形図
である。
【図４】同上マトリクス型液晶表示装置における液晶表
示素子駆動電圧と画素電極電位の関係を示すまた他の波
形図である。
示素子駆動電圧と画素電極電位の関係を示すまた他の波
形図である。
【図５】同上マトリクス型液晶表示装置における液晶表
示素子駆動電圧と画素電極電位の関係を示すさらに他の
波形図である。
示素子駆動電圧と画素電極電位の関係を示すさらに他の
波形図である。
【図６】同上マトリクス型液晶表示装置における液晶表
示素子駆動電圧と画素電極電位の関係を示すまたさらに
他の波形図である。
示素子駆動電圧と画素電極電位の関係を示すまたさらに
他の波形図である。
【図７】同上マトリクス型液晶表示装置における液晶表
示素子駆動電圧と画素電極電位の関係を示すそしてまた
他の波形図である。
示素子駆動電圧と画素電極電位の関係を示すそしてまた
他の波形図である。
【図８】電界効果トランジスタアレイを用いた液晶表示
素子の構成を示す部分断面図である。
素子の構成を示す部分断面図である。
【図９】電界効果トランジスタアレイの等価回路図であ
る。
る。
【図１０】従来の液晶表示装置における液晶表示素子駆
動電圧と画素電極電位の関係を示す波形図である。
動電圧と画素電極電位の関係を示す波形図である。
【図１１】従来の液晶表示装置における液晶表示素子駆
動電圧と画素電極電位の関係を示す他の波形図である。
動電圧と画素電極電位の関係を示す他の波形図である。
【図１２】図１０および図１１における問題を説明する
ための一画素等価回路図である。
ための一画素等価回路図である。
【図１３】同上図１０および図１１における問題を説明
する波形図である。
する波形図である。
１ 第１の電極基板としてのガラス基板 ４ 電界効果トランジスタ 14 第２の電極基板としてのガラス基板 16 液晶 31 液晶表示素子 32 アドレス線駆動回路 33 信号線駆動回路 34 対向共通電極駆動回路 35 制御回路 Ｘ1 ，Ｘ2 ，…，Ｘm 信号線 Ｙ1 ，Ｙ2 ，…，Ｙn アドレス線 Ｖsig(B) 明レベル画像信号 Ｖsig(D) 暗レベル画像信号 Ｖcom 対向共通電極駆動電圧
Claims (1)
- 【請求項１】 互いに直交して設けられた各々複数のア
ドレス線および信号線と、前記アドレス線および信号線
の交差部毎に設けられた画素電極と、この画素電極に対
応して設けられ、前記アドレス線にゲートが、前記信号
線にドレインおよびソースのうちの一方が、前記画素電
極にドレインおよびソースの他方がそれぞれ接続された
スイッチ素子とが形成された第１の電極基板と、この第
１の電極基板に対向し対向電極が形成された第２の電極
基板と、前記第１の電極基板および第２の電極基板の間
に挟持された液晶と、前記アドレス線に走査信号を供給
するアドレス線駆動回路と、前記信号線に所定周期で極
性反転された画像信号を供給する信号線駆動回路と、前
記対向共通電極に前記画像信号の極性反転周期と同期し
て第１の値および第２の値の間で反転する二値の電圧を
供給する対向共通電極駆動回路とを具備したマトリクス
型液晶表示装置において、 前記対向共通電極に第１の値の電圧が供給される期間と
第２の値の電圧が供給される期間とで、前記信号線に供
給される前記画像信号の振幅が異なることを特徴とする
マトリクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10785792A JPH05303077A (ja) | 1992-04-27 | 1992-04-27 | マトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10785792A JPH05303077A (ja) | 1992-04-27 | 1992-04-27 | マトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05303077A true JPH05303077A (ja) | 1993-11-16 |
Family
ID=14469830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10785792A Pending JPH05303077A (ja) | 1992-04-27 | 1992-04-27 | マトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05303077A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039793A (ko) * | 1998-12-16 | 2000-07-05 | 김영환 | 액정표시장치의 스캔신호인가방법 |
| US8120562B2 (en) | 2006-12-05 | 2012-02-21 | Sony Corporation | Liquid crystal device, active matrix substrate, and electronic apparatus |
| US8159484B2 (en) | 2007-03-26 | 2012-04-17 | Seiko Epson Corporation | Liquid crystal device, pixel circuit, active matrix substrate, and electronic apparatus |
-
1992
- 1992-04-27 JP JP10785792A patent/JPH05303077A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039793A (ko) * | 1998-12-16 | 2000-07-05 | 김영환 | 액정표시장치의 스캔신호인가방법 |
| US8120562B2 (en) | 2006-12-05 | 2012-02-21 | Sony Corporation | Liquid crystal device, active matrix substrate, and electronic apparatus |
| US8159484B2 (en) | 2007-03-26 | 2012-04-17 | Seiko Epson Corporation | Liquid crystal device, pixel circuit, active matrix substrate, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166714A (en) | Displaying device | |
| US5686932A (en) | Compensative driving method type liquid crystal display device | |
| US7936344B2 (en) | Pixel structure with improved viewing angle | |
| TWI397734B (zh) | 液晶顯示器及其驅動方法 | |
| JP2002182621A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| KR100371757B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| JPH11282431A (ja) | 平面表示装置 | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| US11054682B2 (en) | Liquid crystal display device and driving method thereof | |
| US5583533A (en) | Crosstack reducing method of driving an active matrix liquid crystal display | |
| US6911966B2 (en) | Matrix display device | |
| KR100320663B1 (ko) | 평면표시장치 및 그 표시방법 | |
| US6738107B2 (en) | Liquid crystal display device | |
| US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
| JPH02216121A (ja) | 液晶表示装置 | |
| JP2002149117A (ja) | 液晶表示装置 | |
| JP3213072B2 (ja) | 液晶表示装置 | |
| JPH05303077A (ja) | マトリクス型液晶表示装置 | |
| KR100531478B1 (ko) | 액정표시패널 및 그 구동방법 | |
| JPH1184417A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP2002202493A (ja) | 液晶表示装置 | |
| JPH05216442A (ja) | 液晶表示装置 | |
| JPH02113294A (ja) | 液晶表示装置 | |
| JPH11202292A (ja) | アクティブマトリクス形液晶表示装置の駆動方法 |