JP2020154213A - 表示装置及び検出システム - Google Patents
表示装置及び検出システム Download PDFInfo
- Publication number
- JP2020154213A JP2020154213A JP2019054590A JP2019054590A JP2020154213A JP 2020154213 A JP2020154213 A JP 2020154213A JP 2019054590 A JP2019054590 A JP 2019054590A JP 2019054590 A JP2019054590 A JP 2019054590A JP 2020154213 A JP2020154213 A JP 2020154213A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pixel
- pixels
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0469—Details of the physics of pixel operation
- G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
- G09G2300/0482—Use of memory effects in nematic liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Abstract
【課題】画素欠陥の検出を可能とする表示パネル及び検出システムを提供することにある。【解決手段】実施形態によれば、メモリ部を備える複数の画素が配置される表示装置が提供される。表示装置は、複数の画素の各々と接続される複数の信号線と、複数の信号線を介して、複数の画素の各々に備えられるメモリ部にデータ信号を書き込む信号線駆動回路と、複数の画素の各々に備えられるメモリ部に書き込まれたデータ信号を、複数の信号線を介して読み出す信号読み出し回路と、読み出されたデータ信号を信号線駆動回路を介さずに外部に出力するための出力配線とを具備する。【選択図】図1
Description
本発明の実施形態は、表示装置及び検出システムに関する。
近年、画素内にデータを記憶可能なメモリ部を有するMIP(Memory In Pixel)方式を採用した表示パネルが開発されている。
このような表示パネルにおいては、メモリ部に記憶されるデータに基づいて画像を表示することが可能である。このため、例えば表示領域の一部または全てに静止画像等を長期間表示するような場合には、静止画像を表示する表示領域に対応する信号線(ソース線)に画素信号を供給する(つまり、画素信号の書き換えを行う)必要がなく、表示パネルにおける消費電力を抑制することが可能である。
ところで、例えば1つの表示パネルにおいて画素欠陥が発生する確率(以下、画素欠陥の発生率と表記)は、当該表示パネル内に備えられるメモリ(トランジスタ)の数、つまり、画素数に比例する。
このため、表示パネルの高解像度化及び多ビット化が進むにつれて、表示パネルにおける画素欠陥の発生率も上昇している。
一般に、画素欠陥の検出は例えば目視検査等により行われる場合が多いが、目視検査では見落としの可能性がある。
そこで、本発明が解決しようとする課題は、画素欠陥の検出を可能とする表示装置及び検出システムを提供することにある。
実施形態によれば、メモリ部を備える複数の画素が配置される表示装置が提供される。前記表示装置は、前記複数の画素の各々と接続される複数の信号線と、前記複数の信号線を介して、前記複数の画素の各々に備えられるメモリ部にデータ信号を書き込む信号線駆動回路と、前記複数の画素の各々に備えられるメモリ部に書き込まれたデータ信号を、前記複数の信号線を介して読み出す信号読み出し回路と、前記読み出されたデータ信号を前記信号線駆動回路を介さずに外部に出力するための出力配線とを具備する。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実施の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一または類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この表示装置は、例えばスマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に適用可能である。なお、本実施形態において開示する主要な構成は、有機エレクトロルミネッセンス(EL)表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、MEMS(Micro Electro Mechanical Systems)を応用した表示装置、またはエレクトロクロミズムを応用した表示装置等にも適用可能である。
図1は、本実施形態における表示装置DSPの概略構成を示す。図1に示すように、表示装置DSPは、表示パネルPNLを備える。表示パネルPNLは、画像を表示する表示領域及び当該表示領域を囲む額縁状の非表示領域(表示領域の周辺に位置する領域)を有する。表示パネルPNLが有する表示領域には、複数の画素が例えばマトリクス状に配置されている。複数の画素の各々は、スイッチング素子を含む。スイッチング素子としては、薄膜トランジスタ(TFT:Thin Film Transistor)が用いられる。なお、表示パネルPNLの構成については後述する。
また、表示装置DSPは、信号線駆動回路SD、走査線駆動回路GD及び共通電極駆動回路CDを備える。
信号線駆動回路SDは、複数の画素の各々に含まれるスイッチング素子のソース電極と信号線(ソース線)を介して電気的に接続されている。
走査線駆動回路GDは、複数の画素の各々に含まれるスイッチング素子のゲート電極と走査線(ゲート線)を介して電気的に接続されている。
なお、複数の画素の各々に含まれるスイッチング素子のドレイン電極は、後述するメモリ部と電気的に接続される。
共通電極駆動回路CDは、画素電極と絶縁膜を介して対向配置される共通電極と電気的に接続されている。
表示装置DSPにおいては、上記した信号線駆動回路SD、走査線駆動回路GD及び共通電極駆動回路CDが動作することによって表示パネルPNLが有する表示領域に画像を表示することができる。
なお、図1においては、便宜的に、信号線駆動回路SD、走査線駆動回路GD及び共通電極駆動回路CDが表示パネルPNLの外部に配置されているが、これらの駆動回路は、例えば表示パネルPNL上に配置されていてもよい。また、表示パネルPNLはフレキシブル配線基板を介してCPU等の外部装置に接続されるが、当該フレキシブル配線基板上に上記回路を設ける構成も採用可能である。
ここで、本実施形態において、表示装置DSPは、信号読み出し回路(画素欠陥検出回路)10を備える。信号読み出し回路10は、表示パネルPNLに配置されている複数の画素の中から画素欠陥を検出するための信号を読み出すように構成されている。
図1に示すように、信号読み出し回路10はデータセレクタ回路11及びシフトレジスタ回路12を含むが、当該信号読み出し回路10(データセレクタ回路11及びシフトレジスタ回路12)の詳細については後述する。
なお、信号読み出し回路10は、上記した信号線駆動回路SD、走査線駆動回路GD及び共通電極駆動回路CDと同様に、表示パネルPNLが有する非表示領域等に配置される。具体的には、信号読み出し回路10は、例えば表示領域を挟んで信号線駆動回路SDと対向する位置(つまり、実装辺の反対側)に配置される。なお、信号読み出し回路10は、表示パネルPNLの外部に配置されていてもよい。
次に、図2を参照して、表示パネルPNLの構成の一例について説明する。表示パネルPNLは、上記したように画像を表示する表示領域DA及び当該表示領域DAを囲む非表示領域NDAを備えている。表示パネルPNLは、表示領域DAにおいて、信号線S、走査線G、画素PX及び図示しない各種電圧を伝送するための配線や電源線等を備えている。なお、図2においては、上記した図1に示す共通電極駆動回路CD及び信号読み出し回路10は省略されている。
複数の画素(単位画素)PXは、第1方向X及び第2方向Yによって規定されるX−Y平面において、マトリクス状に配列されている。画素PXは、カラー画像を構成する最小単位である。画素PXは、複数の副画素Pから構成されている。具体的には、1つの画素PXは、副画素Pとして、例えば、赤色を表示する副画素、緑色を表示する副画素、青色を表示する副画素及び白色を表示する副画素を備えている。更に、各副画素Pは、複数のセグメント画素SGから構成されている。各セグメント画素SGには、信号線S及び走査線Gが接続されている。なお、ここでは複数の副画素Pによって表示される色はこれら4色に限定されない。すなわち、複数の副画素Pは、複数の異なる色を表示するものであればよい。
セグメント画素SGは、画素回路CR及び当該画素回路CRに接続された液晶素子LDを備えている。図2においては示されていないが、液晶素子LDは、画素電極と、共通電極のうち当該画素電極と対向するように配置された一部分と、当該画素電極と当該共通電極の一部分との間に位置する液晶層とを有する。画素電極は、少なくとも金属層を含んで形成されており、当該金属層によって外部からの光を反射させる。なお、各セグメント画素SGの構成については後述する。
このような表示パネルPNLは、例えば外光や補助光といった表示面側からの入射光を各セグメント画素SGの画素電極で選択的に反射させることにより画像を表示する反射表示機能を備えた反射型の表示パネルである。
複数の信号線Sの各々は、第1方向Xに並べて配置されるように信号線駆動回路SDに接続されている。信号線駆動回路SDは、例えば所定の階調に対応した信号電位を、対応する信号線Sに出力する。なお、所定の階調に対応した信号電位とは、表示パネルPNLに画像を表示するためのデータ信号(画素信号)に相当する。
複数の走査線Gの各々は、第1方向Xに交差する第2方向Yに並べて配置されるように走査線駆動回路GDに接続されている。走査線駆動回路GDは、セグメント画素SGへのデータ信号の書き込み動作を制御するためのゲート駆動信号を、対応する走査線Gに出力する。
なお、信号線駆動回路SD及び走査線駆動回路GDは、表示パネルPNLの非表示領域NDAに形成されているが、表示パネルPNLに実装されるICチップに内蔵されていてもよいし、表示パネルPNLに接続されるフレキシブルプリント回路基板に形成されていてもよい。
また、図2においては1つの走査線駆動回路GDのみが示されているが、表示パネルPNLは、複数(例えば、2つ)の走査線駆動回路GDを備える構成であってもよい。2つの走査線駆動回路GDを備える構成の場合、例えば走査線駆動回路GDのうちの一方の走査線駆動回路GDに一部の走査線Gが接続され、他方の走査線駆動回路GDに残りの走査線Gが接続されるように構成される。この場合、一方の走査線駆動回路GDに接続される一部の走査線Gが奇数行の走査線Gであり、他の方の走査線駆動回路GDに接続される残りの走査線Gが偶数行の走査線Gであってもよい。更に、同一の行の走査線Gが、一方の走査線駆動回路GDに接続される走査線と、他方の走査線駆動回路GDに接続される走査線とに分割されていてもよい。また、2つの走査線駆動回路GDが同一の走査線Gに接続される構成であってもよい。なお、2つの走査線駆動回路GDは、表示領域DAを挟んで対向するように配置される。
図2においては省略されているが、表示パネルPNLは、上記した信号線駆動回路SD及び走査線駆動回路GD以外に、駆動タイミング発生回路及び電源回路等を更に備えていてもよい。
図3は、図2に示すセグメント画素SGに備えられる画素回路CR及び液晶素子LDの構成の一例を示す。本実施形態に係る表示パネルPNLは、各セグメント画素SG)内にデータ信号(画素信号)を記憶可能なメモリ部を有するMIP(Memory In Pixel)方式を採用した構成を有している。このような構成によれば、セグメント画素SG内のメモリ部に2値のデータ(論理「1」または論理「0」)を記憶し、当該2値のデータに基づいて、当該セグメント画素SGのオン状態及びオフ状態を実現できる。また、面積が同一または異なる複数のセグメント画素SGによって1つの副画素Pを構成し、これら複数のセグメント画素SGのオン及びオフの組み合わせによって当該副画素Pにおけるオン状態の面積を変化させる。このようなオン状態の面積の違いによって各副画素Pでの階調表示が実現される。このような階調表現方式は、面積階調法とも称される。なお、面積階調法とは、例えば画素電極の面積比を20、21、22、…、2n−1、のように重み付けしたN個のセグメント画素SGで2n個の階調を表現する階調表現方式である。
上記したMIP方式を採用した表示パネルPNLの場合、メモリ部に保持されているデータ信号を用いるため、階調を反映したデータ信号(信号電位)の書き込み動作をフレーム周期で実行する必要がない。
また、表示領域DAに表示される画像(表示画面)のうちの一部のみを書き換える場合がある。この場合、部分的にセグメント画素SGのデータ信号を書き換えることで対応可能である。すなわち、書き換える必要のあるセグメント画素SGのみにデータ信号を出力し、書き換え不要のセグメント画素SGについてはデータ信号を出力する必要がない。
このため、MIP方式を採用した表示パネルPNLにおいては、当該表示パネルPNL(表示装置DSP)の消費電力を抑制することができるという利点がある。
ここで、1つのセグメント画素SGは、上記したように画素回路CR及び液晶素子LDを備えている。なお、図3に示す画素電極PE、共通電極CE及び液晶層LCは、液晶素子LDを構成する。
画素電極PEは、セグメント画素SGの各々に配置され、画素回路CRと電気的に接続されている。共通電極CEは、セグメント画素SGの各々に配置される複数の画素電極PEと対向している。この共通電極CEには、COM駆動信号に基づいて駆動する共通電極駆動回路CDによってコモン電圧Vcomが印加される。液晶素子LDは、画素電極PEと共通電極CEとの間で発生する液晶層LCの容量成分(液晶容量)を形成する。
画素回路CRは、3つのスイッチSW1〜SW3及びメモリ部100(ラッチ部)を備えている。スイッチSW1は、例えばNchMOSトランジスタによって構成されている。スイッチSW1は、当該スイッチSW1の一端が信号線Sに接続され、他端がメモリ部100に接続されている。スイッチSW1のオン及びオフは、走査線Gから供給されるゲート駆動信号(制御信号)によって制御される。すなわち、スイッチSW1は、上記した走査線駆動回路GDから走査線Gを介してゲート駆動信号φVが与えられることによってオン(閉)状態となり、信号線駆動回路SDから信号線Sを介して供給されるデータ信号(階調に対応した画素信号)SIGを取り込むためのスイッチング素子である。なお、信号線駆動回路SDからデータ信号SIGが供給される信号線Sは、当該信号線駆動回路SDに入力されるソース駆動信号に基づいて選択される。
メモリ部100は、互いに逆向きに並列接続されたインバータIV1及びIV2を備える。この場合、インバータIV1の出力端子がインバータIV2の入力端子と接続され、インバータIV2の出力端子がインバータIV1の入力端子と接続されている。インバータIV1の出力端子及びインバータIV2の入力端子側のノードはスイッチSW2と接続され、インバータIV2の出力端子及びインバータIV1の入力端子側のノードはスイッチSW3と接続されている。なお、インバータIV1及びIV2の各々は、複数のTFTから構成される例えばCMOSインバータである。このように、メモリ部100は、スイッチSW1によって取り込まれたデータ信号SIGに応じた電位を保持(ラッチ)するSRAM構造となっている。
スイッチSW2及びSW3の各々は、例えばNchMOSトランジスタ及びPchMOSトランジスタが並列に接続されてなるトランスファスイッチによって構成されているが、他の構成のトランジスタを用いて構成することも可能である。
コモン電圧Vcomが交流電圧である場合、スイッチSW2の一端にはコモン電圧Vcomと逆相の電圧XFRPが与えられ、スイッチSW3の一端にはコモン電圧Vcomと同相の電圧FRPが与えられる。一方、コモン電圧Vcomが直流電圧である場合、スイッチSW2の一端には交流電圧XFRPが与えられ、スイッチSW3の一端にはコモン電圧Vcomと同じ電位が与えられる。スイッチSW2及びSW3の各々の他端は、互いに接続され、かつ、画素電極PEと電気的に接続されることにより、画素回路CRの出力ノードNoutを構成する。
スイッチSW2及びSW3は、メモリ部100の保持電位(メモリ部100に記憶されているデータ信号)の極性に応じて一方がオン状態となる。これにより、共通電極CEにコモン電圧Vcomが印加されている画素電極PEに対して、同相の電圧FRPまたは逆相の電圧XFRPが印加される。
次に、図4を参照して、本実施形態における画素PXを構成する副画素P及びセグメント画素SGの配置例について説明する。なお、図4においては、便宜的に、1つの画素PXのみが示されている。
図4に示す例では、画素PXは、SQUARE配列の4つの副画素P1〜P4を有している。副画素P1は、例えば赤色を表示する副画素である。副画素P2は、例えば緑色を表示する副画素である。副画素P3は、例えば青色を表示する副画素である。副画素P4は、例えば白色を表示する副画素である。
副画素P1及びP2は、第1方向Xに沿って隣り合うように並べて配置されている。副画素P3及びP4は、第1方向Xに沿って隣り合うように並べて配置されている。また、副画素P1及びP4は、第2方向Yに沿って隣り合うように並べて配置されている。更に、副画素P2及びP3は、第2方向Yに沿って隣り合うように並べて配置されている。
なお、各副画素P1〜P4において表示する色彩は、当該副画素P1〜P4の各々の画素電極PEと対向して配置されるカラーフィルタによって実現される。表示装置DSPが自発光型の表示装置である場合、各副画素P1〜P4において表示する色彩は、当該副画素P1〜P4の各々が対応する色彩で発光する発光素子を備えることで実現される。
ここで、副画素P1〜P4の各々は、複数のセグメント画素SGから構成されている。以下、副画素P1〜P4のうち副画素P1を構成するセグメント画素SGの一例について説明する。
図4に示すように、副画素P1は、セグメント画素SG1〜SG3を備える。セグメント画素SG1は、略正方形(四角形)の形状に形成されており、副画素P1及びP2の境界線と副画素P1及びP4の境界線とで形成される副画素P1の角部に配置されている。セグメント画素SG2は、L字形状に形成されており、セグメント画素SG1と接する位置に配置されている。セグメント画素SG3は、L字形状に形成されており、セグメント画素SG2と接する位置に配置されている。副画素P1は、上記したセグメント画素SG1〜SG3を組み合わせることによって形成される矩形形状を有する。セグメント画素SG1〜SG3の形状は、ここで説明した形状以外であってもよい。
なお、セグメント画素SG1〜SG3は、面積比が例えば1:2:4(=20:21:22)となるように形成されているものとする。本実施形態において、この面積比は、各セグメント画素SGにおいて実質的に表示に寄与する領域の面積に基づくものであり、表示に寄与しない例えば接続部または遮光層等と重なる領域の面積は含まれない。一方、例えば接続部を含む各セグメント画素SG1〜SG3の面積比を1:2:4とする構成も採用可能である。なお、セグメント画素SG1〜SG3の面積比の組み合わせは、上記の例に限定されるものではない。
セグメント画素SG1は、3ビットの面積階調における最下位のビット(例えば、20)に相当する表示領域である。セグメント画素SG3は、3ビットの面積階調における最上位のビット(例えば、22)に相当する表示領域である。セグメント画素SG2は、3ビットの面積階調における中間のビット(例えば、21)に相当する表示領域である。これらのセグメント画素SG1〜SG3の組み合わせにより、3ビットの面積階調表示が可能となる。
ここでは、副画素P1(セグメント画素SG1〜SG3)について説明したが、他の副画素P2〜P4についても同様に、3つのセグメント画素SGから構成される。
具体的には、副画素P2は、副画素P1及びP2の境界線に対して、副画素P1と線対象となるように配置されたセグメント画素SG1〜SG3の各々に相当する3つのセグメント画素SGを備えている。
副画素P3は、副画素P1及びP2の境界線と副画素P1及びP4の境界線の交点(つまり、画素PXの中心点)に対して、副画素P1と点対称となるように配置されたセグメント画素SG1〜SG3に相当する3つのセグメント画素SGを備えている。
副画素P4は、副画素P1及びP4の境界線に対して、副画素P1と線対象となるように配置されたセグメント画素SG1〜SG3の各々に相当する3つのセグメント画素SGを備えている。
なお、各副画素P1〜P4の各々は、遮光層によって区画されている。同様に、副画素P1〜P4の各々を構成する各セグメント画素SGは、遮光層によって区画されている。
ところで、上記したように副画素P1〜P4の各々を構成するセグメント画素SGはそれぞれ画素回路CR及び液晶素子LDを備えている。このため、画素PXにおいて副画素P1〜P4及び当該副画素P1〜P4の各々を構成する複数のセグメント画素SGが図4に示すように配置されている場合、信号線駆動回路SDには、表示パネルPNLにおいて第1方向Xに配置されるセグメント画素SGの数と同数の信号線Sが接続されることになる。
具体的には、図4に示す例において、1つの画素PXにおいて第1方向Xに配置される副画素P1を構成するセグメント画素SGの数は3である。同様に、副画素P1と第1方向Xに隣接する副画素P2を構成するセグメント画素SGの数は3である。この場合、1つの画素PXにおいて第1方向Xに配置されるセグメント画素SGの数は、副画素P1を構成するセグメント画素SGの数である3と、副画素P2を構成するセグメントの数である3とを合計した6である。
これによれば、例えば表示パネルPNLの解像度が1920×1080である場合、表示パネルPNLにおいて信号線駆動回路SDに接続される複数の信号線Sの数は、(3+3)×1920=11520となる。
なお、例えば副画素P1及びP4のような第2方向Yに隣接する副画素P(セグメント画素SG)においては、信号線Sは共用される。
一方、走査線駆動回路GDには、第2方向Yに配置される副画素Pの数と同数の走査線Gが接続されることになる。なお、1つの画素PXにおいて第2方向Yに配置される副画素Pの数は2である。このため、上記したように表示パネルPNLの解像度が1920×1080である場合、表示パネルPNLにおいて走査線駆動回路GDに接続される走査線Gの数は、2×1080=2160となる。
図5は、図4に示す例えば副画素P1を構成する各セグメント画素SG1〜SG3の各々に備えられる画素回路CRのレイアウト(つまり、画素回路CRが配置される領域)の一例を示す。
ここでは、画素回路CRは、図5中の一点鎖線で示す領域に形成されるものとする。図5においては、画素回路CR1〜CR3が示されている。
画素回路CR1は、副画素P1を構成するセグメント画素SG1に備えられる画素回路である。画素回路CR2は、副画素P1を構成するセグメント画素SG2に備えられる画素回路である。画素回路CR3は、副画素P1を構成するセグメント画素SG3に備えられる画素回路である。
ここで、画素回路CR1〜CR3の各々は図5に示すようなレイアウトで配置されるが、セグメント画素SG1〜SG3の各々は、上記した図4に示す形状に形成される。
すなわち、例えば画素回路CR1と接続される液晶素子LD(つまり、セグメント画素SG1の表示に寄与する領域)は、当該セグメント画素SG1と重畳する領域に配置される。
また、画素回路CR2と接続される液晶素子LD(つまり、セグメント画素SG2の表示に寄与する領域)は、当該セグメント画素SG2と重畳する領域に配置される。
更に、画素回路CR3と接続される液晶素子LD(つまり、セグメント画素SG3の表示に寄与する領域)は、当該セグメント画素SG3と重畳する領域に配置される。
ここでは、副画素P1を構成する各セグメント画素SG1〜SG3の各々に備えられる画素回路CRのレイアウトについてのみ説明したが、他の副画素P2〜P4等についても同様である。
なお、図2に示す如く、各セグメント画素SG1〜SG3において、画素電極PEと画素回路CRとを1つずつ有する構成となっているが、この画素回路CRは、複数の画素回路CRを並べて形成される画素回路層を形成し、また、画素電極PEは、複数の画素電極PEを並べて形成される画素電極層を構成する。また、画素回路層は、平坦化膜層を介して画素電極層下に設けられる。本実施形態は透過型ではなく反射型の表示装置であり、各画素電極PEは上述の如く反射のための金属層を有している。すなわち、画素電極PEでの反射によって表示画像が形成される一方、画素電極層下の回路形状は表示に影響しない。このため、画素電極層における各画素電極PEの平面形状と、当該画素電極層下に設けられる画素回路層の各画素回路CRの平面形状とを一致させる必要はなく、図5に示す如くそれぞれ別個の平面形状を採用することができる。
より具体的には、図5に示す如く、セグメント画素SG1〜SG3の並びや大きさは、面積階調のビット数や精細度によって異なる一方、各画素回路CRは同じ構成を有するため、同じ平面形状で形成される。したがって、図5に示す如く、3つのセグメント画素SG1〜SG3の画素回路CR上に、当該セグメント画素SG1〜SG3とは異なる形状の3つの画素電極PEが重なる構成を作用できる。更に、セグメント画素SG1〜SG3が配置される領域と画素回路CR1〜CR3が配置される領域とは必ずしも一致している必要はなく、これらは平面視で上下左右等にずれていても構わない。
ここで、本実施形態に係る表示パネルPNLは、当該表示パネルPNLに配置されている複数の画素PX(セグメント画素SG)の中から画素欠陥を検出するために信号読み出し回路10を備えている。
本実施形態において、画素欠陥とは、各セグメント画素SGに備えられているメモリ部100が正常に動作しない(例えば、データ信号の書き込みまたは読み出しができない)ことにより、当該セグメント画素SGにおいて画像を表示することができないことをいう。なお、本実施形態においては各セグメント画素SGが(画素回路の)メモリ部100に接続される構成であるから、画素欠陥は、セグメント画素SG単位で検出される。
以下、図6を参照して、信号読み出し回路10の構成の一例について説明する。なお、図6においては、上記した1つの画素PXを構成する副画素P1〜P4及び当該副画素P1〜P4の各々を構成する各セグメント画素SGに備えられる画素回路CRが示されている。
なお、各画素回路CRは例えば図3に示す構成を有しているが、図6においては便宜的に、信号線Sに接続されるスイッチSW1、メモリ部100、及び画素回路CRの液晶素子LD(画素電極PE)とのコンタクト部のみが画素回路CRとして示されている。
図6に示すように、信号読み出し回路10は、複数の信号線Sの各々に対応する複数のセレクタ回路SC及び当該複数の信号線S(セレクタ回路SC)の各々に対応する複数のシフトレジスタS/Rを備える。換言すれば、本実施形態における信号読み出し回路10において、セレクタ回路SC及びシフトレジスタS/Rは、信号線S毎に設けられている。
なお、上記した図1に示すように、信号読み出し回路10は、データセレクタ回路11及びシフトレジスタ回路12を含む。図6に示す複数のセレクタ回路SCは、データセレクタ回路11を構成する。一方、図6に示す複数のシフトレジスタS/Rは、シフトレジスタ回路12を構成する。
複数のセレクタ回路SCの各々は、当該セレクタ回路SCに入力されるRD(Read Pulse)信号に応じて、当該セレクタ回路SCに対する信号の入力先を切り替えるスイッチング素子群(マルチプレクサ)である。
複数のセレクタ回路SCの各々は、制御入力端子11a、第1データ入力端子11b、第2データ入力端子11c及び出力端子11dを含む。制御入力端子11aには、上記したRD信号が入力される。
第1データ入力端子11bは、対応する信号線Sと接続され、当該信号線Sを介して当該信号線Sに接続されているセグメント画素SGに備えられるメモリ部100に書き込まれたデータ信号を入力する。第2データ入力端子11cは、対応する信号線Sと隣接する信号線Sに対応するシフトレジスタ(以下、次段のシフトレジスタと表記)S/Rに接続され、当該次段のシフトレジスタS/Rに保持されているデータ信号を入力する。なお、本実施形態において、次段のシフトレジスタS/Rとは、当該シフトレジスタの両側に位置するシフトレジスタS/Rのうち、後述するOUTD配線(出力配線)とは反対側に位置するシフトレジスタS/Rをいう。
すなわち、セレクタ回路SCは、制御入力端子11aを介して入力されるRD信号に基づいて、第1データ入力端子11bまたは第2データ入力端子11cを介して選択的にデータ信号を入力する。
出力端子11dは、シフトレジスタS/Rと接続され、第1データ入力端子11b及び第2データ入力端子11cを介して入力されたデータを出力する。
なお、RD信号は、データセレクタ回路11(複数のセレクタ回路SCの各々)に入力されるデータ信号を選択するための信号(選択信号)である。データセレクタ回路11にHレベルのRD信号が入力された場合、複数のセレクタ回路SCの各々の入力先としては、対応する信号線S(第1データ入力端子11b)が選択される。一方、データセレクタ回路11にLレベルのRD信号が入力された場合、複数のセレクタ回路SCの各々の入力先としては、次段のシフトレジスタS/R(第2データ入力端子11c)が選択される。
一方、複数のシフトレジスタS/Rの各々は、複数のセレクタ回路SCに含まれる出力端子11dと接続されている。複数のシフトレジスタS/Rの各々は、SCLK(Shift Clock)信号に応じて、対応するセレクタ回路SCに含まれる出力端子11dから出力されたデータ信号を保持して出力する。なお、SCLK信号は、信号読み出し回路10によって読み出された(セレクタ回路SCによって取り込まれた)データ信号を複数のシフトレジスタS/Rを介してシフトするためのクロック信号である。
ここで、図6においては、1つの画素PXに接続される信号線Sを便宜的に信号線S0〜S5として示している。また、図6には、信号線S0〜S5の各々に対応するセレクタ回路SC及びシフトレジスタS/Rが示されている。
この場合、例えば信号線S0に対応するセレクタ回路SCに含まれる第1データ入力端子11bは信号線S0に接続されており、第2データ入力端子11cは信号線S1に対応するシフトレジスタ(次段のシフトレジスタ)S/Rに接続されている。また、信号線S0に対応するセレクタ回路SCに含まれる出力端子11dは、信号線S0に対応するシフトレジスタS/Rに接続されている。
一方、信号線S1に対応するセレクタ回路SCに含まれる第1データ入力端子11bは信号線S1に接続されており、第2データ入力端子11cは信号線S2に対応するシフトレジスタ(次段のシフトレジスタ)S/Rに接続されている。信号線S1に対応するセレクタ回路SCに含まれる出力端子11dは、信号線S1に対応するシフトレジスタS/Rに接続されている。
ここでは信号線S0及びS1に対応するセレクタ回路SC及びシフトレジスタS/Rについて説明したが、信号線S2以降に対応するセレクタ回路SC及びシフトレジスタS/Rについても同様である。
なお、各信号線Sに対応するセレクタ回路SCは上記したRD信号を入力可能に構成されており、当該各信号線Sに対応するシフトレジスタS/Rは上記したSCLK信号を入力可能に構成されている。
また、例えば第1方向Xに並んで配置されている複数の信号線Sのうちの一番目に配置されている信号線S(例えば、信号線S0)に対応するシフトレジスタS/Rは、OUTD配線と接続されており、例えば表示パネルPNL(表示装置DSP)の外部に設けられている検査機に対してOUTD(Read Data)信号を出力する。なお、OUTD信号は、例えば信号線S0に対応するシフトレジスタS/Rに保持されたデータ信号であり、パラレルシリアル変換して出力される。
また、例えば第1方向Xに並んで配置されている複数の信号線Sのうちの最後(例えば、11520番目)に配置されている信号線Sに対応するセレクタ回路SCの第2データ入力端子11cは、図6に示すようにグランド(GND)に接続されているものとする。すなわち、本実施形態において、次段のシフトレジスタS/Rが存在しないシフトレジスタS/R(例えば、OUTD配線から最も離れて配置されているシフトレジスタS/R)は、セレクタ回路SCを介してGNDに接続される。
なお、本実施形態において、複数の信号線Sには、スイッチ群200が設けられている。このスイッチ群200に含まれるスイッチ201の各々は、上記したRD信号に基づいてオン及びオフが切り替えられる。
ここで、本実施形態においては、信号線駆動回路SDを含むIC(Integrated Circuit)を実装する前に表示パネルPNLにおける画素欠陥を検出するものとする。後述するように画素欠陥を検出する際には複数の信号線Sにデータ信号が供給されるが、本実施形態において当該複数の信号線Sにデータ信号を供給するのは、信号線駆動回路SDではなく、当該画素欠陥検出用に用意された外部回路(以下、外部信号供給回路と表記)であるものとする。すなわち、画素欠陥を検出する場合、表示パネルPNLに外部信号供給回路が接続される。
本実施形態においては、ICの実装前に表示パネルPNLにおける画素欠陥を検出するものとして説明するが、例えばICの実装後に表示パネルPNLにおける画素欠陥を検出する構成としてもよい。この場合には、画素欠陥を検出する際に信号線駆動回路SDから複数の信号線Sにデータ信号が供給されてもよい。
次に、図7に示すタイミングチャートを参照して、本実施形態において表示パネルPNLに配置されている複数のセグメント画素SGの中から画素欠陥を検出する際の表示パネルPNLの動作の一例について説明する。
ここでは、上記したように11520本の信号線Sが上記した外部信号供給回路に接続されており、2160本の走査線Gが走査線駆動回路GDに接続されているものとして説明する。
なお、以下の説明において動作を具体的に説明する場合には、11520本の信号線Sを信号線S[0]、S[1]、…、S[11519]と称し、21601本の走査線Gを走査線G[0]、G[1]、…、G[2159]と称するものとする。更に、信号線S[0]、S[1]、…、S[11519]の各々に対応するセレクタ回路SCをSC[0]、SC[1]、…、SC[11519]と称し、信号線S[0]、S[1]、…、S[11519]の各々に対応するシフトレジスタS/RをS/R[0]、S/R[1]、…、S/R[11519]と称する。
まず、時刻t1において、外部信号供給回路は、全ての信号線Sに対してデータ信号(画素信号)として「1」を供給する。このとき、RD信号はLレベルであり、スイッチ201の各々はオン状態にある。
このように外部信号供給回路によって全ての信号線Sに対してデータ信号が供給されている間、走査線駆動回路GDは、走査線Gを順次選択し、当該選択されている走査線Gに対してゲート駆動信号(G[0]、G[1]、…、G[2159])を供給する。
これにより、表示パネルPNLにおける全てのセグメント画素SGに備えられているメモリ部100には「1」が書き込まれる。
この場合、外部信号供給回路はソース駆動信号(に相当する駆動信号)に基づいて駆動し、走査線駆動回路GDはゲート駆動信号に基づいて駆動し、共通電極駆動回路CDはCOM駆動信号に基づいて駆動するものとする。なお、ソース駆動信号、ゲート駆動信号及びCOM駆動信号は、例えば後述する検査機等から出力される。
次に、時刻t2において、表示パネルPNLにはHレベルのRD信号が入力される。HレベルのRD信号が入力された場合、図6に示すスイッチ201の各々はオフ状態となり、外部信号供給回路と信号線Sに接続されるセグメント画素SGの各々とが切り離される。これにより、信号線Sは、ハイインピーダンス状態(Hi−z状態)となる。
なお、このとき、HレベルのRD信号は、信号読み出し回路10(データセレクタ回路11)に備えられるセレクタ回路SCの各々にも入力される。HレベルのRD信号が入力されたセレクタ回路SCの各々においては、信号の入力先が信号線S(つまり、第1データ入力端子11b)に切り替えられる。具体的には、例えばセレクタ回路SC[0]の信号の入力先は信号線S[0]となり、セレクタ回路SC[1]の信号の入力先は信号線S[1]となる。他のセレクタ回路SC[2]〜SC[11519]についても同様である。
外部信号供給回路と各信号線Sとの接続が切り離された状態で、走査線駆動回路GDは、時刻t3において、複数の走査線G[0]、G[1]、…、G[2159]のうちの1つの走査線G(例えば、走査線G[0])にゲート駆動信号を供給する。
例えば走査線G[0]にゲート駆動信号が供給された場合、当該走査線G[0]に接続されている各セグメント画素SGに備えられるスイッチSW1のソース電極−ドレイン電極間が導通する。これによって、セグメント画素SGに備えられるメモリ部100に書き込まれたデータ信号が、スイッチSW1を介して当該セグメント画素SG(スイッチSW1のソース電極)に接続されている各信号線Sに供給される。
具体的には、例えば信号線S[0]及び走査線G[0]に接続されているセグメント画素SGに備えられるメモリ部100に書き込まれたデータ信号は、当該信号線S[0]に供給される。また、信号線S[1]及び走査線G[0]に接続されているセグメント画素SGに備えられるメモリ部100に書き込まれたデータ信号は、当該信号線S[1]に供給される。なお、他の信号線S[2]〜[11519]についても同様である。
次に、時刻t4において、信号読み出し回路10(シフトレジスタ回路12)に含まれる複数のシフトレジスタS/Rの各々にSCLK信号(クロックパルス信号)が入力される。この場合、複数のシフトレジスタS/Rの各々は、セレクタ回路SCを介して、各信号線Sからデータ信号(ここでは、信号線Sに供給されたデータ信号)をラッチする。
具体的には、例えばシフトレジスタS/R[0]は、セレクタ回路SC[0]を介して、信号線S[0]からデータ信号D[0]をラッチする。なお、シフトレジスタS/R[0]にラッチされたデータ信号D[0]は、OUTD信号として例えば外部の検査機等に出力される。
同様に、シフトレジスタS/R[1]は、セレクタ回路SC[1]を介して、信号線S[1]からデータ信号D[1]をラッチする。他のシフトレジスタS/R[2]〜S/R[11519]についても同様である。
なお、図7において、データ信号D[0]は、信号線S[0]に接続されているセグメント画素SGに備えられるメモリ部100から読み出されたデータ信号を示す。同様に、データ信号D[1]は、信号線S[1]に接続されているセグメント画素SGに備えられるメモリ部100から読み出されたデータ信号を示す。他のデータ信号D[2]〜D[11519]についても同様である。
ここで、上記した時刻t2以降はHレベルのRD信号が複数のセレクタ回路SCの各々に入力されていたが、時刻t5においては、LレベルのRD信号が当該セレクタ回路SCに入力される。LレベルのRD信号が入力されたセレクタ回路SCにおいては、信号の入力先が信号線Sから次段のシフトレジスタS/R(つまり、第2データ入力端子11c)に切り替えられる。
具体的には、LレベルのRD信号が入力された場合、例えばセレクタ回路SC[0]の信号の入力先は信号線S[0]からシフトレジスタS/R[1]に切り替えられる。一方、セレクタ回路SC[1]の信号の入力先は信号線S[1]からシフトレジスタS/R[2]に切り替えられる。他のセレクタ回路SC[2]〜SC[11518]についても同様である。すなわち、各シフトレジスタS/Rは、セレクタ回路SCを介して次段のシフトレジスタS/Rと接続される。
なお、セレクタ回路SC[11519]については、次段のシフトレジスタS/Rが配置されておらず、当該セレクタ回路SC[11519]に備えられる第2データ入力端子11cは、GNDに接続されている。したがって、LレベルのRD信号が入力された場合、セレクタ回路SC[11519]の信号の入力先は信号線S[11519]からGNDに切り替えられる。
これにより、複数のセレクタ回路SCの各々は、次段のシフトレジスタS/Rに保持されているデータを、対応するシフトレジスタS/Rに出力することができる。
次に、時刻t5においては、複数のシフトレジスタS/Rの各々にSCLK信号が再度入力される。この場合、各シフトレジスタS/Rの各々は、セレクタ回路SCを介して接続されている次段のシフトレジスタS/Rに取り込まれているデータ信号をラッチする。
具体的には、シフトレジスタS/R[0]は、セレクタ回路SC[0]を介して、次段のシフトレジスタS/R[1]からデータ信号D[1]をラッチする。これにより、シフトレジスタS/Rにおいては、データ信号D[0]がデータ信号D[1]に書き換えられる。なお、シフトレジスタS/R[0]にラッチされたデータ信号D[1]は、OUTD信号として外部の検査機等に出力される。
同様に、シフトレジスタS/R[1]は、セレクタ回路SC[1]を介して、次段のシフトレジスタS/R[2]からデータ信号D[2]をラッチする。他のシフトレジスタS/R[2]〜S/R[11518]についても同様である。このように、時刻t5でSCLK信号が入力されることにより、シフトレジスタS/R[n]は、時刻t4の時点でシフトレジスタS/R[n+1]に取り込まれているデータ信号をラッチする。
なお、上記したようにセレクタ回路SC[11519]に備えられる第2データ入力端子11cはGNDに接続されている。このため、時刻t5において、シフトレジスタS/R[11519]には「0」が書き込まれる。
次に、時刻t6においては、複数のシフトレジスタS/Rの各々にSCLK信号が再度入力される。この場合、複数のシフトレジスタS/Rの各々は、セレクタ回路SCを介して接続されている次段のシフトレジスタS/Rに取り込まれているデータ信号をラッチする。
上記した時刻t5において、シフトレジスタS/R[1]にはデータ信号D[2]がラッチされるため、時刻t6では、シフトレジスタS/R[0]は、セレクタ回路SC[0]を介して、シフトレジスタS/R[1]から当該データ信号D[2]をラッチする。
なお、シフトレジスタS/R[0]にラッチされたデータ信号D[2]は、OUTD信号として外部の検査機等に出力される。
同様に、シフトレジスタS/R[1]は、セレクタ回路SC[1]を介して、次段のシフトレジスタS/R[2]からデータ信号D[3]をラッチする。他のシフトレジスタS/R[2]〜S/R[11517]についても同様である。このように、時刻t6でSCLK信号が入力されることにより、シフトレジスタS/R[n]は、時刻t4の時点でシフトレジスタS/R[n+2]に取り込まれているデータ信号をラッチする。
なお、上記したようにセレクタ回路SC[11518]に備えられる第2データ入力端子11cはシフトレジスタS/R[11519]に接続されているが、当該シフトレジスタS/R[11519]には、上記した時刻t5の時点で「0」が書き込まれている。このため、図7においては示されていないが、時刻t6において、シフトレジスタS/R[11518]には「0」が書き込まれる。
また、上記した時刻t5の場合と同様に、シフトレジスタS/R[11519]には「0」が書き込まれる。
詳細な説明については省略するが、以下、複数のシフトレジスタS/RにSCLK信号が繰り返し入力されることによって上記した動作が繰り返される。これにより、信号線S[0]〜S[11519]を介して読み出されたデータ信号D[0]〜D[11519]は、シフトレジスタS/R[0]〜S/R[11519]を介して順次シフトし、シフトレジスタS/R[0]からOUTD信号として順次出力される。
すなわち、信号読み出し回路10においては、SCKL信号の立ち上がりエッジに同期して1ビットずつシフトしたデータ信号がOUTD信号として出力される。
図7に示す例では、シフトレジスタS/R[0]からデータ信号D[11519]が出力される時刻t7において、走査線G[0]に対する動作が終了する。
ここでは、時刻t3において走査線G[0]にゲート駆動信号が供給される場合について説明したが、走査線G[1]〜G[2159]についても上記した時刻t3〜t7の動作が繰り返し行われる。
画素欠陥を検出する際の表示パネルPNLの動作は、全ての走査線Gについて上記した動作が行われた場合に完了する。
ここで、上記した図7に示す例では、時刻t1において全ての信号線Sに対してデータ信号「1」が供給され、全てのセグメント画素SGに備えられるメモリ部100に「1」が書き込まれている。
このため、画素欠陥がない(各セグメント画素SGに備えられるメモリ部100が正常に動作している)場合、信号読み出し回路10(シフトレジスタS/R[0])から出力されるOUTD信号は全て「1」である。
このため、本実施形態においては、信号読み出し回路10から出力されるOUTD信号に「1」以外(つまり、事前にメモリ部100に書き込まれたデータ信号と値が異なるデータ信号)が含まれている場合に画素欠陥があると検出することができる。
なお、図7に示す例においては、走査線G[0]に接続される複数のセグメント画素SGにおいては画素欠陥が検出されないことが示されている。
一方、図7に示す例においては、走査線G[1]に接続される複数のセグメント画素SGにおいて画素欠陥が検出されることが示されている。具体的には、信号線[2]を介して読み出されたデータ信号(つまり、信号線[2]及び走査線[1]に接続されているセグメント画素SGに備えられるメモリ部100に書き込まれたデータ信号)の値が「0」であり、当該セグメント画素SGが画素欠陥として検出されることが示されている。
上記したように本実施形態においては、複数のセグメント画素SGの各々と接続される複数の信号線Sと、当該複数の信号線Sを介してデータ信号(画素信号)を複数のセグメント画素SGの各々に備えられるメモリ部100に書き込む信号線駆動回路SDと、当該複数のセグメント画素SGの各々に備えられるメモリ部100に書き込まれたデータ信号を複数の信号線Sを介して読み出す信号読み出し回路10と、当該読み出されたデータ信号線を信号線駆動回路SDを介さずに外部に出力するOUTD配線(出力配線)とを備える。
本実施形態においては、このような構成により、信号読み出し回路10によって読み出されたデータ信号を利用することによって画素欠陥を検出することを可能とする。
なお、本実施形態において、信号読み出し回路10は複数の信号線Sの各々に対応する複数のシフトレジスタS/Rを備え、複数の信号線Sの各々を介して読み出されたデータ信号は、当該信号線Sに対応するシフトレジスタS/Rに保持されて順次出力される。
この場合、複数の信号線Sの各々に対応するシフトレジスタS/Rは、当該信号線Sに対応するセレクタ回路SCに備えられる第1データ入力端子11bまたは第2データ入力端子11cを介して選択的に入力されたデータ信号を出力する。なお、セレクタ回路SCの信号の入力先は、信号線Sを介してデータ信号が第1データ入力端子11bから入力された後、当該第1データ入力端子11bから第2データ入力端子11cに切り替えられる。
本実施形態においては、このような構成により、複数の信号線Sの各々から複数のセレクタ回路SCを介して取り込まれたデータ信号を複数のシフトレジスタS/Rを介してシフトし、当該複数のシフトレジスタS/Rのうちの1つのシフトレジスタから順次出力することができる。なお、複数のシフトレジスタS/Rのうちの少なくとも1つ(例えば、OUTD配線から最も離れて配置されているシフトレジスタS/R)は、セレクタ回路SCを介してデータ信号とは異なる電位を有する配線(例えば、GND)に接続されている。
また、本実施形態においては、複数のセグメント画素SGに備えられるメモリ部100に同一の値のデータ信号(例えば、データ信号「1」)が書き込まれることにより、信号読み出し回路10によって読み出されたデータ信号に基づいて容易に画素欠陥を検出することが可能となる。
ここで、本実施形態においては、複数のセグメント画素SGに備えられるメモリ部100にデータ信号「1」が書き込まれるものとして説明したが、当該メモリ部100には例えばデータ信号「0」が書き込まれてもよいし、他のデータ信号が書き込まれてもよい。
更に、複数のセグメント画素SGに備えられるメモリ部100にデータ信号「1」が書き込まれた場合には画素欠陥を検出することができないが、当該メモリ部100にデータ信号「0」が書き込まれた場合には画素欠陥を検出することができる場合がある。
このため、本実施形態においては、例えば信号読み出し回路10によって各メモリ部100に書き込まれたデータ信号「1」が読み出された後に、当該データ信号とは異なる値のデータ信号(例えば、データ信号「0」)を再度当該メモリ部100に書き込み、当該メモリ部100に書き込まれたデータ信号を信号読み出し回路10が再度読み出す構成としてもよい。このように異なる値のデータ信号を複数回読み出す構成によれば、画素欠陥の検出精度を向上させることが可能となる。
また、本実施形態においては、上記したように複数のセグメント画素SGに備えられるメモリ部100にデータ信号が書き込まれた後に、スイッチ群200(複数のスイッチ201)をオフ状態として、複数の信号線SをHi−z状態にすることにより、信号読み出し回路10は、複数の信号線Sを介して当該メモリ部100に書き込まれたデータ信号を読み出すことができる。
なお、本実施形態においては、複数の信号線SをHi−z状態にするために当該複数の信号線Sの各々にスイッチ201を設ける構成を採用しているが、例えば複数のセグメント画素SGに備えられるメモリ部100にデータ信号が書き込まれた後にデータ信号を供給する外部信号供給回路(または信号線駆動回路SD)の電源をオフする構成としてもよい。このような構成であっても、信号読み出し回路10は、複数の信号線Sを介してデータ信号を読み出すことが可能となる。
ここで、本実施形態においては、複数のセグメント画素SGに備えられているメモリ部100に書き込まれた(記憶されている)データ信号を読み出す必要があるが、例えば当該メモリ部100の性能(ドライブ能力)が低い場合には、当該データ信号を信号線Sに供給することができないことが想定される。
このような場合には、図8に示すように、複数の信号線Sの各々とメモリ部100(各セグメント画素SGに備えられるスイッチSW1)との間にバッファ回路300を接続する(追加する)構成としてもよい。このバッファ回路300は、当該メモリ部100に対するデータ信号の書き込み及び当該メモリ部100からのデータ信号の読み出しを切り替えるように構成されている。具体的には、バッファ回路300は、セグメント画素SGに備えられるメモリ部100からデータ信号を読み出すための選択信号(RD信号)がLレベルの場合にはメモリ部100にデータ信号を書き込むように動作し、当該選択信号がHレベルの場合にはメモリ部100からデータ信号を読み出すように動作するように構成されている。
このようなバッファ回路300を設ける構成とすることによって、メモリ部100から適切にデータ信号を読み出すことが可能となる。
ここではバッファ回路300を設けるものとして説明したが、例えばメモリ部100のトランジスタ(TFT)サイズを最適化することによって、メモリ部100から適切にデータ信号を読み出すようにしてもよい。
なお、メモリ部100(SRAM)の両インバータIV1及びIV2への供給電源の電圧値を上げるような構成を採用してもよいし、当該インバータIV1及びIV2の各トランジスタのL/W比を調整して信号線Sへの出力をより高出力なものとする構成を採用してもよい。
また、本実施形態において、信号読み出し回路10は、例えば信号線駆動回路SDと表示領域DAを挟んで対向する位置(つまり、実装辺の反対側)に配置される。これによれば、非表示領域NDAを狭くする狭額縁化を図ることができる。
なお、本実施形態においては、図6に示す複数のシフトレジスタS/Rのうちの1つ(例えば、図7において説明したシフトレジスタS/R[0])がOUTD信号を外部の検査機に出力するものとして説明したが、当該OUTD信号は、図9に示すように2つ以上のシフトレジスタS/Rから出力されても構わない。すなわち、複数のシフトレジスタS/Rのうちの1つのシフトレジスタS/R(第1シフトレジスタ)にOUTD配線(第1出力配線)が接続され、当該シフトレジスタS/Rとは異なる他のシフトレジスタS/R(第2シフトレジスタ)に別のOUTD配線(第2出力配線)が接続される構成であってもよい。
この場合、例えば複数のシフトレジスタS/Rの各々に保持された(ラッチされた)データ信号のうちの一部のデータ信号(第1データ信号)は当該複数のシフトレジスタのうちの1つのシフトレジスタS/Rから外部に出力され、他のデータ信号(第2データ信号)は当該シフトレジスタS/Rとは異なるシフトレジスタS/Rから外部に出力される。
具体的には、上記したように信号線駆動回路SDに信号線S[0]〜S[11519]が接続されており、信号読み出し回路10(シフトレジスタ回路12)がシフトレジスタS/R[0]〜S/R[11519]を備えるものとすると、例えば信号線S[0]〜S[5759]を介して読み出されたデータ信号(つまり、シフトレジスタS/R[0]〜S/R[5759]に保持されたデータ信号)は、OUTD信号1としてシフトレジスタS/R[0]から外部の検査機に順次出力される。一方、信号線S[5760]〜S[11519]を介して読み出されたデータ信号(つまり、シフトレジスタS/R[5760]〜S/R[11519]に保持されたデータ信号)は、OUTD信号2としてシフトレジスタS/R[5760]から外部の検査機に順次出力される。
本実施形態においては、このように信号読み出し回路10(シフトレジスタ回路12)に備えられている複数のシフトレジスタS/Rのうちの2つ以上のシフトレジスタS/Rからデータ信号が外部に出力される構成により、画素欠陥の検査時間(つまり、複数のセグメント画素SGに備えられているメモリ部100から読み出されたデータ信号を出力する時間)を短縮することが可能となる。
なお、図9は一例であり、例えば信号線S[0]〜S[11519]のうちの順番(番号)が偶数の信号線Sを介して読み出されたデータ信号が1つのシフトレジスタS/R(例えば、シフトレジスタS/R[0])から出力され、順番(番号)が奇数の信号線Sを介して読み出されたデータ信号が他のシフトレジスタS/R(例えば、シフトレジスタS/R[1])から出力されるようにしてもよい。
信号読み出し回路10からのデータ信号の出力数(つまり、OUTD端子数)は、表示パネルPNLの解像度、当該表示パネルPNLの仕様(額縁サイズ)または検査仕様等に応じて適切な数に設計されればよい。
ここで、信号読み出し回路10によって読み出されたデータ信号(複数のセグメント画素SGに備えられるメモリ部100の各々に書き込まれたデータ信号)は、上記したように例えば外部の検査機に出力される。検査機は、信号読み出し回路10から出力されたデータ信号に基づいて画素欠陥を検出するように構成されている。なお、本実施形態において「画素欠陥を検出する」とは、例えば表示パネルPNL(複数のセグメント画素SG)における欠陥のある画素の存在を検出することをいう。以下、検査機について簡単に説明する。
図10は、本実施形態に係る表示パネルPNL(表示装置DSP)及び検査機を含む検出システムの構成の一例を示す。なお、図10においては、2つの走査線駆動回路GDを備える構成を有する表示パネルPNLが示されている。また、図10においては、信号線駆動回路SDについては省略されている。
図10に示すように、表示装置DSPの非表示領域NDAには、上記したRD信号を入力するための配線(以下、RD配線と表記)、SCLK信号を入力するための配線(以下、SCLK配線と表記)及びOUTD信号を出力するためのOUTD配線が設けられている。
RD配線、SCLK配線及びOUTD配線の各々の一端は信号読み出し回路10と接続されており、他端はそれぞれ対応する端子(RD端子、SCLK端子及びOUTD端子)と接続されている。
検査機400は、RD端子、SCLK端子及びOUTD端子を介して表示パネルPNLと接続される。これにより、検査機400は、信号読み出し回路10に対してRD信号及びSCLK信号を出力することができ、かつ、信号読み出し回路10から出力されたOUTD信号を入力することができる。
なお、詳細については省略するが、検査機400は、上記した画素欠陥を検出する(つまり、複数のセグメント画素SGに備えられているメモリ部100にデータ信号を書き込み、当該メモリ部100に書き込まれたデータ信号を読み出す)際に必要な各種信号として、ソース駆動信号、ゲート駆動信号、COM駆動信号及びデータ信号等を表示パネルPNLに出力することができるように当該表示パネルPNLと接続されている。図10では、上記した外部信号供給回路が検査機400内に備えられている(つまり、検査機400からデータ信号が出力される)例を示しているが、当該データ信号は、検査機400とは別に設けられた外部信号供給回路から出力されてもよい。
検査機400は、検出回路401、メモリ402、走査線カウンタ403及び信号線カウンタ404等を備える。
検出回路401は、画素欠陥を検出するための処理を実行する。具体的には、検出回路401は、上記したRD信号及びSCLK信号等を出力し、OUTD信号を入力する。検出回路401は、入力されたOUTD信号(信号読み出し回路10によって読み出されたデータ信号)に基づいて複数のセグメント画素SGの中に欠陥のある画素が存在すること(すなわち、画素欠陥)を検出する。検出回路401による画素欠陥の検出結果は、メモリ402に保存される。
走査線カウンタ403は、RD信号(パルス)と同期して読み取る走査線Gを検出するために用いられる。信号線カウンタは、SCLK信号(パルス)と同期して読み取る信号線Sを検出するために用いられる。
次に、図11のタイミングチャートを参照して、検査機400の動作の一例について説明する。
なお、図11の上段には、検査機400からの表示パネルPNL(信号読み出し回路10)に対するRD信号及びSCLK信号の出力タイミングと、表示パネルPNL(信号読み出し回路10)からの検査機400に対するOUTD信号の出力タイミングとが示されている。RD信号、SCLK信号及びOUTD信号の詳細については上記した図7において説明した通りであるため、ここではその詳しい説明を省略する。
まず、時刻t11において検査機400(検出回路401)が信号読み出し回路10に対してRD信号を出力した場合、当該検査機400は、走査線カウンタ403によるカウントを開始する。なお、走査線カウンタ403は、ゲート信号G[0]でリセットされるものとする。この走査線カウンタ403のカウンタ値は、信号読み出し回路10によってデータ信号が読み出されるメモリ部100を備える複数のセグメント画素SGに対応する走査線G(つまり、当該複数のセグメント画素SGに接続されている走査線G)を表す。
次に、時刻t12において検査機400が信号読み出し回路10に対してSCLK信号を出力した場合、当該検査機400は、信号線カウンタ404によるカウントを開始する。なお、SCLK信号に応じて信号読み出し回路10からOUTD信号が出力されるが、信号線カウンタ404のカウンタ値は、SCLK信号に応じて出力されたOUTD信号(つまり、データ信号)が読み出されたメモリ部100を備えるセグメント画素SGに接続されている信号線Sを表す。
上記したように11520本の信号線Sが配置されている場合、信号線カウンタ404は、SCLK信号に応じて当該11520本の全ての信号線Sをカウントする。
信号線カウンタ404によって全ての信号線Sがカウントされた場合、走査線カウンタ403のカウンタ値によって表される走査線Gに対する動作(当該走査線Gに接続されているセグメント画素SGの各々に備えられているメモリ部100からのデータ信号の読み出し)が終了する。
次に、時刻t13において、次の走査線Gに接続されているセグメント画素SGの各々に備えられているメモリ部100からデータ信号を読み出すために、検査機400が信号読み出し回路10に対してRD信号を出力する。この場合、検査機400は、走査線カウンタ403のカウンタ値に1を加算する。
この場合、検査機400は、例えば信号線カウンタ404のカウンタ値をリセットする。なお、信号線カウンタ404のカウンタ値は、上記したように全ての信号線Sがカウントされた際にリセットされてもよい。
時刻t14において検査機400が信号読み出し回路10に対してSCLK信号を出力した場合、当該検査機400は、上記した時刻t12の場合と同様に、信号線カウンタ404によるカウントを開始する。
ここで、上記したように画素欠陥がない場合にはOUTD信号は全て同一の値であるため、値の異なるOUTD信号が信号読み出し回路10から出力された場合、検査機400は、画素欠陥を検出することができる。
このため、検査機400(検出回路401)は、信号読み出し回路10から出力されるOUTD信号を監視し、例えば図11に示す時刻t15のように値の異なるOUTD信号が信号読み出し回路10から出力された場合には、エラーフラグをメモリ402に保存する。
これによれば、例えば表示パネルPNLに配置されている全てのセグメント画素SGに備えられているメモリ部100からデータ信号が読み出された後に、検査機400は、上記したようにメモリ402に保存されたエラーフラグの数を画素欠陥の検出結果として例えば管理者等に通知することができる。
ここではエラーフラグの数のみを通知するものとして説明したが、例えばエラーフラグがメモリ402に保存される際に、走査線カウンタ403及び信号線カウンタ404のカウンタ値を併せてメモリ402に保存する構成としてもよい。この走査線カウンタ403及び信号線カウンタ404のカウンタ値によれば、画素欠陥として検出されたセグメント画素SGの表示パネルPNL上の位置(アドレス)を管理者に通知することが可能となる。
また、検査機400は、上記したエラーフラグの数またはアドレス等に基づいて表示パネルPNLが不良であるか否か等を判定し、当該判定結果を通知するような構成であってもよい。具体的には、エラーフラグの数が予め定められた数以上である場合に表示パネルPNLが不良であると判定してもよいし、連続する(隣接する)セグメント画素SGが画素欠陥として検出された場合に表示パネルPNLが不良であると判定してもよい。また、検査機400は、ここで説明した以外の条件(ルール)等に従って表示パネルPNLの不良を判定してもよい。
上記したように本実施形態においては、例えば信号読み出し回路10から出力されたデータ信号(OUTD信号)に基づいて検査機400において自動的に画素欠陥を検出することが可能であるため、例えば目視検査等で画素欠陥を検出する場合と比較して、人為的な見落としを回避することができるとともに、検査工程の工数を削減することが可能となる。
また、本実施形態においては、目視することなく画素欠陥を検出することが可能であるため、例えば偏光板を貼る前の表示パネルPNL単品状態での画素欠陥の検出を実現することができる。これにより、画素欠陥のある表示パネルPNLが後の工程へ流出することを抑制することができるため、結果としてコストを低減することも可能である。
なお、本実施形態においては、セグメント画素SG単位で画素欠陥が検出される(データ信号が読み出される)ものとして説明したが、例えば画素PXに1つのメモリ部が備えられるまたは副画素Pに1つのメモリ部が備えられるような構成の場合には、画素PX単位または副画素P単位で画素欠陥が検出されてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…信号読み出し回路、11…データセレクタ回路、12…シフトレジスタ回路、100…メモリ部、200…スイッチ、300…バッファ回路、400…検査機、401検出回路、402…メモリ、403…走査線カウンタ、404…信号線カウンタ、DSP…表示装置、PNL…表示パネル、SD…信号線駆動回路、GD…走査線駆動回路、CD…共通電極駆動回路、PX…画素、P…副画素、SG…セグメント画素、CR…画素回路、LD…液晶素子、S…信号線、G…走査線、PE…画素電極、CE…共通電極、LC…液晶層、SW1〜SW3…スイッチ、IV1,IV2…インバータ、SC…セレクタ回路、S/R…シフトレジスタ。
Claims (13)
- メモリ部を備える複数の画素が配置される表示装置において、
前記複数の画素の各々と接続される複数の信号線と、
前記複数の信号線を介して、前記複数の画素の各々に備えられるメモリ部にデータ信号を書き込む信号線駆動回路と、
前記複数の画素の各々に備えられるメモリ部に書き込まれたデータ信号を、前記複数の信号線を介して読み出す信号読み出し回路と、
前記読み出されたデータ信号を、前記信号線駆動回路を介さずに外部に出力するための出力配線と
を具備する表示装置。 - 前記複数の信号線の各々に設けられた複数のスイッチであって、前記メモリ部にデータ信号が書き込まれる際にオン状態、前記読み出し回路が当該データ信号を読み出す際にオフ状態となるように構成された複数のスイッチを更に具備する請求項1記載の表示装置。
- 前記信号読み出し回路は、
前記複数の信号線の各々に対応する複数のシフトレジスタを備え、
前記複数の信号線の各々を介して読み出されたデータ信号は、当該信号線に対応するシフトレジスタに保持され、
前記複数のシフトレジスタの各々に保持されたデータ信号は、順次出力される
請求項2記載の表示装置。 - 前記信号読み出し回路は、前記複数の信号線の各々に対応する複数のセレクタ回路を含み、
前記複数の信号線は、前記複数の画素が配置される所定の方向に沿って延伸するように形成された第1信号線及び当該第1信号線に隣接する第2信号線を含み、
前記第1信号線に対応するセレクタ回路は、前記第1信号線と接続される第1データ入力端子と、前記第2信号線に対応するシフトレジスタと接続される第2データ入力端子と、前記第1信号線に対応するシフトレジスタと接続される出力端子とを含み、
前記第1信号線に対応するシフトレジスタは、前記第1信号線に対応する前記セレクタ回路に含まれる第1データ入力端子または第2データ入力端子を介して選択的に入力されたデータ信号を出力する
請求項3記載の表示装置。 - 前記複数の信号線のうちの第3信号線に対応する前記セレクタ回路に含まれる第1データ入力端子は、当該第3信号線に接続され、
前記第3信号線に対応する前記セレクタ回路に含まれる第2データ入力端子は、前記データ信号とは異なる電位を有する配線に接続され、
前記第3信号線に対応する前記シフトレジスタは、当該第3信号線に対応する前記セレクタ回路に含まれる第1データ入力端子または第2データ入力端子を介して前記第3信号線または前記配線に接続される
請求項4記載の表示装置。 - 前記第1信号線を介して前記メモリ部に書き込まれたデータ信号が前記第1信号線に対応する前記セレクタ回路に含まれる第1入力端子から入力された後、当該セレクタ回路の信号の入力先が当該第1データ入力端子から前記第2データ入力端子に切り替えられる請求項4記載の表示装置。
- 前記複数のシフトレジスタの各々に保持されたデータ信号は、当該複数のシフトレジスタを介してシフトし、
前記複数のシフトレジスタのうちの1つのシフトレジスタは、前記出力配線と接続されている
請求項6記載の表示装置。 - 前記出力配線は、第1出力配線及び第2出力配線を含み、
前記第1出力配線は、前記複数のシフトレジスタのうちの第1シフトレジスタと接続され、
前記第2出力配線は、前記複数のシフトレジスタのうちの前記第1シフトレジスタとは異なる第2シフトレジスタと接続される
請求項7記載の表示装置。 - 前記複数の画素の各々と接続される信号線と当該画素に備えられるメモリ部との間に接続されるバッファ回路を更に具備する請求項1記載の表示装置。
- 前記バッファ回路は、前記複数の画素の各々に備えられるメモリ部に対するデータ信号の書き込み及び当該メモリ部からのデータ信号の読み込みを切り替えるように構成されている請求項9記載の表示装置。
- 前記複数の画素は、表示領域に配置され、
前記信号線駆動回路及び前記信号読み出し回路は、前記表示領域の周辺に位置する非表示領域に配置され、
前記信号読み出し回路は、前記信号線駆動回路と前記表示領域を挟んで対向する位置に配置される
請求項1記載の表示装置。 - メモリ部を備える複数の画素が配置される表示装置において、
前記複数の画素の各々と接続される複数の信号線と、
前記複数の信号線を介して前記複数の画素の各々に備えられるメモリ部に書き込まれたデータ信号を、当該複数の信号線を介して読み出す信号読み出し回路と、
前記読み出されたデータ信号を外部に出力するための出力配線と
を具備する表示装置。 - メモリ部を備える複数の画素が配置される表示装置と、前記複数の画素の欠陥を検出する検査機とを備える検出システムにおいて、
前記表示装置は、
前記複数の画素の各々と接続される複数の信号線と、
前記複数の信号線を介して、前記複数の画素の各々に備えられるメモリ部にデータ信号を書き込む信号線駆動回路と、
前記複数の画素の各々に備えられるメモリ部に書き込まれたデータ信号を、前記複数の信号線を介して読み出す信号読み出し回路と、
前記読み出されたデータ信号を前記信号線駆動回路を介さずに出力するための出力配線と
を含み、
前記検査機は、前記出力配線を介して出力されたデータ信号に基づいて前記複数の画素の中に欠陥のある画素が存在することを検出する検出回路を含む
検出システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019054590A JP2020154213A (ja) | 2019-03-22 | 2019-03-22 | 表示装置及び検出システム |
PCT/JP2020/008734 WO2020195585A1 (ja) | 2019-03-22 | 2020-03-02 | 表示装置及び検出システム |
US17/480,754 US11521571B2 (en) | 2019-03-22 | 2021-09-21 | Display device, for memory in pixel (MIP) system and inspection machine automatically detecting pixel defect |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019054590A JP2020154213A (ja) | 2019-03-22 | 2019-03-22 | 表示装置及び検出システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020154213A true JP2020154213A (ja) | 2020-09-24 |
Family
ID=72558874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019054590A Pending JP2020154213A (ja) | 2019-03-22 | 2019-03-22 | 表示装置及び検出システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US11521571B2 (ja) |
JP (1) | JP2020154213A (ja) |
WO (1) | WO2020195585A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020199310A (ja) * | 2020-09-15 | 2020-12-17 | 株式会社三洋物産 | 遊技機 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003122331A (ja) * | 2001-10-19 | 2003-04-25 | Sony Corp | 液晶表示装置およびこれを用いた携帯端末装置 |
JP2006058337A (ja) * | 2004-08-17 | 2006-03-02 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013114243A (ja) * | 2011-12-01 | 2013-06-10 | Jvc Kenwood Corp | 液晶表示装置及びその画素検査方法 |
JP2016151713A (ja) * | 2015-02-18 | 2016-08-22 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2017116754A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社Jvcケンウッド | 液晶表示装置及びその画素検査方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0611730A (ja) | 1992-06-25 | 1994-01-21 | Sony Corp | 液晶表示パネルの検査装置 |
US5945972A (en) * | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
TW518552B (en) * | 2000-08-18 | 2003-01-21 | Semiconductor Energy Lab | Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device |
US7184014B2 (en) * | 2000-10-05 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP2007199441A (ja) * | 2006-01-27 | 2007-08-09 | Hitachi Displays Ltd | 画像表示装置 |
JP2008241832A (ja) * | 2007-03-26 | 2008-10-09 | Seiko Epson Corp | 液晶装置、画素回路、アクティブマトリクス基板、および電子機器 |
JPWO2011125416A1 (ja) * | 2010-04-02 | 2013-07-08 | シャープ株式会社 | 液晶表示装置 |
CN102804256B (zh) * | 2010-06-01 | 2015-02-25 | 夏普株式会社 | 显示装置 |
US8823624B2 (en) * | 2010-08-13 | 2014-09-02 | Au Optronics Corporation | Display device having memory in pixels |
JP6944334B2 (ja) * | 2017-10-16 | 2021-10-06 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7015193B2 (ja) * | 2018-03-15 | 2022-02-02 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2019
- 2019-03-22 JP JP2019054590A patent/JP2020154213A/ja active Pending
-
2020
- 2020-03-02 WO PCT/JP2020/008734 patent/WO2020195585A1/ja active Application Filing
-
2021
- 2021-09-21 US US17/480,754 patent/US11521571B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003122331A (ja) * | 2001-10-19 | 2003-04-25 | Sony Corp | 液晶表示装置およびこれを用いた携帯端末装置 |
JP2006058337A (ja) * | 2004-08-17 | 2006-03-02 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013114243A (ja) * | 2011-12-01 | 2013-06-10 | Jvc Kenwood Corp | 液晶表示装置及びその画素検査方法 |
JP2016151713A (ja) * | 2015-02-18 | 2016-08-22 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2017116754A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社Jvcケンウッド | 液晶表示装置及びその画素検査方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020199310A (ja) * | 2020-09-15 | 2020-12-17 | 株式会社三洋物産 | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
US20220005433A1 (en) | 2022-01-06 |
WO2020195585A1 (ja) | 2020-10-01 |
US11521571B2 (en) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11205395B2 (en) | Display device | |
CN107024788B (zh) | 显示装置 | |
TWI383359B (zh) | A liquid crystal device, a driving method of a liquid crystal device, and an electronic device | |
JP4600147B2 (ja) | 検査回路、電気光学装置および電子機器 | |
US7995052B2 (en) | Electro-optical device, driving circuit and electronic apparatus | |
US7948461B2 (en) | Image display device | |
JP5414894B2 (ja) | 表示装置 | |
KR20140015777A (ko) | 표시 장치 | |
US20190005904A1 (en) | Display device | |
KR20090100272A (ko) | 검사 회로, 전기 광학 장치 및 전자 기기 | |
CN101114414A (zh) | 显示设备的驱动装置和包括该驱动装置的显示设备 | |
US20180308446A1 (en) | Display device | |
JP2007304252A (ja) | 電気光学装置及びその検査方法、並びに電子機器 | |
WO2020195585A1 (ja) | 表示装置及び検出システム | |
JP6711376B2 (ja) | 電気光学装置および電子機器 | |
JP2021060499A (ja) | 電気光学装置、および電子機器 | |
JP2020079932A (ja) | 表示装置 | |
US11747692B2 (en) | Display device | |
JP2020086016A (ja) | 電気光学装置および電子機器 | |
JP7133051B2 (ja) | 表示装置 | |
JP7111127B2 (ja) | 電気光学装置および電子機器 | |
JP2007219354A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP2023123885A (ja) | 表示装置および電子機器 | |
JP2009229817A (ja) | 電気光学装置及び電子機器 | |
JP2020012977A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230228 |