CN107024788B - 显示装置 - Google Patents

Abstract

一实施方式的显示装置具备：一对基板，具有配置有像素的显示区域；像素电极及存储器，配置于像素；多个信号线，被供给使存储器存储的数字信号；开关元件，将存储器与信号线连接；多个扫描线，被供给控制开关元件的扫描信号；第1及第2驱动器单元。第1驱动器单元配置在显示区域的周围的周边区域，向信号线供给数字信号。第2驱动器单元也配置在周边区域，向扫描线供给扫描信号。第1驱动器单元具备连接着信号线的多个第1电路单元；第1电路单元包括第1及第2电路，第1及第2电路在与第1方向交叉的第2方向上排列并在第1方向上相互错开而配置。

Description

显示装置

本申请基于2016年1月29日提出的日本专利申请第2016－016116号主张优先权，这里引用其全部内容。

技术领域

本发明涉及显示装置。

背景技术

已知有在显示区域中按每个像素而配置有存储器的液晶显示装置等显示装置。这种显示装置中，通过将与显示的图像对应的数字信号写入到各存储器中、并将各像素的驱动电位设定为与存储在各存储器中的数字信号对应的电位，从而在显示区域中显示图像。这样基于存储在存储器中的数字信号来驱动像素的方式例如被称作数字模式或数字驱动方式等。

在显示装置中，希望使显示区域周围的周边区域尽可能小(窄边框化)。在数字模式的显示装置中，需要将用来控制存储器的各种布线及电路配置在周边区域。因此，为了实现窄边框化，需要精心设计周边区域的电路布局。

发明内容

一实施方式的显示装置，具备一对基板、光学元件层、像素电极、存储器、多个信号线、开关元件、多个扫描线、第1驱动器单元和第2驱动器单元。上述一对基板具有配置有多个像素的显示区域。上述光学元件层配置在上述一对基板之间。上述像素电极及上述存储器配置于上述像素。上述信号线被供给使上述存储器存储的数字信号。上述开关元件将上述存储器与上述信号线连接。上述扫描线被供给控制上述开关元件的扫描信号。上述第1驱动器单元配置在上述显示区域的周围的周边区域，向上述多个信号线分别供给上述数字信号。上述第2驱动器单元配置在上述周边区域，向上述多个扫描线分别供给上述扫描信号。上述第1驱动器单元具备多个第1电路单元，上述多个第1电路单元分别连接着对应的上述信号线。进而，上述第1电路单元包括第1电路、第2电路、和将上述第1电路及上述第2电路连接的第1连接线。上述扫描线在上述显示区域中在第1方向上延伸。并且，上述第1电路及上述第2电路在与上述第1方向交叉的第2方向上延伸，在上述第1方向上相互错开而配置。

根据这样的结构，能够提供实现窄边框化的数字模式的显示装置。

附图说明

图1是表示一实施方式的显示装置的整体结构的一例的图。

图2是表示上述显示装置的电路结构的一例的图。

图3是表示上述显示装置具备的副像素的等价电路的一例的图。

图4是表示上述显示装置的存储期间中的动作的一例的时序图。

图5是表示上述显示装置的显示期间中的动作的一例的时序图。

图6是表示上述显示装置具备的第1电路单元的概略性结构的图。

图7是表示上述显示装置具备的第2电路单元的概略性结构的图。

图8是表示在包含在周边区域中的第1区域中、能够对上述显示装置具备的第1及第2驱动器单元应用的电路布局的一例的图。

图9是表示在第1区域中、能够对上述第1及第2驱动器单元应用的电路布局的其他例的图。

图10是表示在包含在周边区域中的第2区域中、能够对上述第2驱动器单元应用的电路布局的一例的图。

图11是表示能够对第1区域应用的电路布局的具体例的图。

图12是将图11的第1电路单元放大表示的图。

图13是将图11的第2电路单元放大表示的图。

具体实施方式

参照附图对一实施方式进行说明。

另外，公开不过是一例，关于本领域技术人员对于保持发明的主旨下的适当变更能容易地想到的方案，当然包含在本发明的范围中。此外，图面为了使说明更明确而有与实际形态相比示意地表示的情况，但不过是一例，并不限定本发明的解释。在各图中，有对于连续配置的相同或类似的要素省略标号的情况。此外，在本说明书和各图中，有发挥与针对已给出的附图描述过的要素相同或类似的功能的构成要素赋予相同的标号而省略重复说明的情况。

在本实施方式中，作为显示装置的一例，公开具备上述的数字模式的功能的液晶显示装置。但是，本实施方式并不阻碍本实施方式中公开的各种技术思想对于其他种类的显示装置的应用。作为其他种类的显示装置，可以想到有机电致发光(有机EL)显示装置等自发光型的显示装置、或者具有电泳元件等的电子纸型的显示装置等。

首先，使用图1至图5对显示装置的基本结构及动作进行叙述。

图1是表示显示装置1的概略结构的一例的平面图。显示装置1具备第1基板SUB1和第2基板SUB2。第1基板SUB1及第2基板SUB2以相互对置的状态而被贴合。在第1基板SUB1与第2基板SUB2之间封入了液晶层(后述的液晶层LC)。该液晶层是光学元件层的一例。作为其他的光学元件层，可以举出上述那样的有机EL元件、电泳元件、以及MEMS(Micro ElectroMechanical Systems)快门(shutter)元件。

显示装置1具有显示区域DA和将显示区域DA包围的周边区域SA。显示区域DA相当于第1基板SUB1与第2基板SUB2重叠的区域中的、供图像显示的区域。在显示区域DA中配置有像素PX。具体而言，在显示区域DA中，许多像素PX沿着第1方向X及第2方向Y以矩阵状排列。第1方向X及第2方向Y例如相互正交。周边区域SA相当于第1基板SUB1与第2基板SUB2重叠的区域中的、显示区域DA的外侧的区域。

在图1的例子中，显示区域DA是正圆形状。但是，显示区域DA也可以是椭圆形状、多边形状、或者在至少一部分中包括曲线状的轮廓的形状等其他形状。此外，在图1的例子中，第1基板SUB1、第2基板SUB2及周边区域SA也是正圆形。但是，关于这些第1基板SUB1、第2基板SUB2及周边区域SA，也与显示区域DA同样，也可以是其他形状。

显示装置1还具备控制装置2、第1驱动器单元3和第2驱动器单元4。控制装置2例如是安装在第1基板SUB1上的集成电路，作为基于从外部输入的图像数据而输出在图像显示中所需要的各种信号的信号供给源来发挥功能。另外，控制装置2也可以不安装于第1基板SUB1或第2基板SUB2而经由柔性布线基板等与这些基板连接。

第1驱动器单元3及第2驱动器单元4在周边区域SA中例如形成于第1基板SUB1。在图1的例子中，第1驱动器单元3具有沿着显示区域DA的下方的边缘部(控制装置2侧的边缘部)的圆弧形状。此外，第2驱动器单元4具有沿着显示区域DA的左方的边缘部的圆弧形状。第1驱动器单元3也可以称作水平驱动器、信号线驱动电路或源极驱动器等。第2驱动器单元4也可以称作垂直驱动器、扫描线驱动电路或栅极驱动器等。

周边区域SA例如被形成于第2基板SUB2的遮光层遮光。通过设置这样的遮光层，能够防止来自周边区域SA的漏光及由形成在周边区域SA中的电路及布线带来的光的反射。

第1驱动器单元3具备多个第1电路单元30。第2驱动器单元4具备多个第2电路单元40。

周边区域SA具有第1区域A1和第2区域A2。在第1区域A1中，第1驱动器单元3的一部分(至少1个第1电路单元30)位于第2驱动器单元4与显示区域DA之间。另一方面，在第2区域A2中，在第2驱动器单元4与显示区域DA之间没有第1驱动器单元3。从其他观点讲，在第1区域A1中形成有第1电路单元30和第2电路单元40双方，在第2区域A2中形成有第2电路单元40而没有形成第1电路单元30。

图2是表示显示装置1的概略性电路结构的图。这里，为了图示的简略化，使显示区域DA为矩形状，使各驱动器单元3、4为直线状。在本实施方式中，像素PX包括红色(R)、绿色(G)、蓝色(B)的副像素SP。以下，将红色、绿色、蓝色的副像素SP分别称作副像素SPR、SPG、SPB。另外，在本申请中，也有将副像素SP简称作“像素”的情况。

在图2的例子中，1个像素PX中包含的副像素SPR、SPG、SPB在第1方向X上排列。但是，像素PX的布局并不限定于图2的例子。例如，像素PX也可以还包括白色(W)等其他颜色的副像素SP。此外，也可以是，1个像素PX中包含的副像素SP中的至少一部分在第2方向Y上排列。此外，像素PX也可以包括对应于同一颜色的多个副像素SP。

显示装置1具备多个信号线S和多个扫描线GD。各信号线S及各扫描线GD形成于第1基板SUB1。各信号线S分别连接于对应的第1电路单元30。各扫描线GD分别连接于对应的第2电路单元40。各信号线S沿着第2方向Y延伸到显示区域DA，并在第1方向X上排列。各扫描线GD沿着第1方向X延伸到显示区域DA，并在第2方向Y上排列。

副像素SP分别具备形成于第1基板SUB1的存储器10及像素电极PE。存储器10存储经由信号线S供给的数字信号。像素电极PE与形成于第2基板SUB2的共通电极CE对置。共通电极CE也可以形成于第1基板SUB1。像素电极PE及共通电极CE例如能够由氧化铟锡(ITO)等透明导电材料形成。共通电极CE遍及多个副像素SP而形成，经由共通电极线LCM连接于控制装置2具备的交流驱动电路20。

显示装置1具备与各副像素SP对置的滤色器。这些滤色器具有与对置的副像素SP的显示色对应的颜色，例如形成于第2基板SUB2。

显示装置1例如能够做成反射型的显示装置。在此情况下，在显示区域DA中形成将外光反射的反射层，利用被该反射层反射后的光显示图像。也可以在第2基板SUB2的外表面侧设置前灯(front light)，利用来自该前灯的光显示图像。

此外，显示装置1能够做成透射型的显示装置。在此情况下，在第1基板SUB1的背面侧设置背灯(back light)，利用来自该背灯的光显示图像。显示装置1也可以具有反射型和透射型双方的功能。

图3是表示副像素SP的等价电路的一例的图。在各个副像素SP中，配置有上述像素电极PE、上述存储器10、选择控制电路11和存储控制电路12。

选择控制电路11具备输入端与第1驱动线DL1连接的开关元件Q1、和输入端与第2驱动线DL2连接的开关元件Q2。对于第1驱动线DL1，例如从控制装置2供给作为图像的显示信号的第1驱动信号xFRP。对于第2驱动线DL2，从交流驱动电路20供给作为图像的非显示信号的第2驱动信号FRP。

进而，选择控制电路11具备将开关元件Q1、Q2的输出端与像素电极PE连接的选择信号线12a。

在图3中，从交流驱动电路20伸出的布线分支为第2驱动线DL2及共通电极线LCM。即，在该例中，各信号FRP、VCOM为同电位。

存储器10具备开关元件Q3～Q6。在开关元件Q3、Q5的输入端，连接着第1电源线LP1。对于第1电源线LP1，从第2电路单元40供给电源电压VRAM。在开关元件Q4、Q6的输入端，连接着被供给电压VSS的第2电源线LP2。开关元件Q3、Q4构成输出端与开关元件Q2的控制端连接的第1逆变器(inverter)，开关元件Q5、Q6构成输出端与开关元件Q1的控制端连接的第2逆变器。这些逆变器反向地并联连接，将开关元件Q1、Q2的某一方有选择地接通(on)。

第1电路单元30向信号线S供给数字信号SIG。存储控制电路12是使存储器10存储向信号线S供给的数字信号SIG的电路，具备开关元件Q7。开关元件Q7的输入端与信号线S连接，输出端与开关元件Q3、Q4的控制端连接。在开关元件Q7的控制端上连接着扫描线GD。对于扫描线GD，从第2电路单元40供给扫描信号GATED。

开关元件Q1～Q7例如都是薄膜晶体管，形成于第1基板SUB1。第1驱动线DL1、第2驱动线DL2、第1电源线LP1、第2电源线LP2、扫描线GD也形成于第1基板SUB1，连接于沿第1方向X排列的多个副像素SP。

以上那样的结构的显示装置1能够以数字模式驱动各副像素SP。数字模式是基于存储器10存储的数字信号、将副像素SP的亮度单纯地以开(on)关(off)的单色(monochrome)进行控制的方式。在以下的说明中，设想这样的情况，即：显示装置1是常黑(normally black)模式，当存储器10被设定为H电平(高电位电平)时副像素SP被开启(白显示)，当存储器10被设定为L电平(低电位电平)时副像素SP被关闭(黑显示)。

在数字模式中，存储期间和显示期间被反复，存储期间是使存储器10存储向信号线S供给的数字信号SIG的期间，显示期间是将第1驱动信号xFRP及第2驱动信号FRP中的与存储在存储器10中的数字信号(H电平或L电平)对应的一方选择性地向像素电极PE供给的期间。

在以下的说明中，将在显示区域DA中沿第1方向X排列的一群副像素SP称作水平行。在存储期间中，向扫描线GD依次供给扫描脉冲，并将与被供给了扫描脉冲的扫描线GD对应的水平行的数字信号SIG向各信号线S依次供给。由此，按每个水平行，将与图像数据对应的数字信号SIG依次向存储器10写入。

图4是表示显示装置1的存储期间中的动作的一例的时序图。在该时序图中，着眼于图3所示的1个副像素SP，示出了数字信号SIG、像素电极PE的像素电位PIX、共通信号VCOM、扫描信号GATED、电源电压VRAM、存储在存储器10中的存储器电位RAM的变化。

在以下的说明中，将用来对一水平行写入数字信号SIG的期间定义为水平期间TH。在水平期间TH中，信号线S的数字信号SIG被设定为应向存储器10写入的电位。这里，假设作为H电平的电压VDD对应于白显示，作为L电平的电压VSS对应于黑显示。第1电源线LP1的电源电压VRAM从VDD2降低为VDD1。然后，当扫描线GD的扫描信号GATED从VSS2升高到VDD2，则开关元件Q7接通，存储器10被连接到信号线S。此时，如在图中用箭头表示那样，被供给到信号线S中的数字信号SIG的电平被写入存储器10。在图4中，例示了H电平被写入存储器10的情况。

然后，通过将扫描信号GATED降低为VSS2而开关元件Q7断开(off)，电源电压VRAM被升高到作为使开关元件Q1、Q2接通的电压的VDD2。此时，存储器10的电压也从VDD1升高到VDD2。由此，存储器10将第1电源线LP1和开关元件Q1连接，由电源电压VRAM使开关元件Q1接通。另一方面，存储器10将第2电源线LP2和开关元件Q2连接，由电压VSS使开关元件Q2断开。通过开关元件Q1的接通，向选择信号线12a供给第1驱动线DL1的第1驱动信号xFRP。

如果向存储器10供给的电位是相当于黑显示的L电平，则存储器10将第2电源线LP2和开关元件Q1连接，由电压VSS使开关元件Q1断开。另一方面，存储器10将第1电源线LP1和开关元件Q2连接，由电源电压VRAM使开关元件Q2接通。通过开关元件Q2的接通，向选择信号线12a供给第2驱动线DL2的第2驱动信号FRP。即，存储器10根据所存储的电压，使开关元件Q1、Q2的某个排他性地接通，选择第1驱动线DL1及第2驱动线DL2的某一方作为选择信号线12a的连接目标。

图5是表示显示装置1的显示期间中的动作的一例的时序图。在该时序图中，与图4的情况同样地着眼于1个副像素SP。另外，在图4及图5的例子中，示出了采用使像素电极PE及共通电极CE之间的电位的极性在配置在显示区域DA中的全部副像素SP中按每个帧期间TF周期性地反转的帧反转控制的情形。构成1帧的各水平行的存储器10的改写例如在1个帧期间TF的期间中执行。即，图4所示的一系列的水平期间TH包含在1个帧期间TF中，信号VCOM是一定的。另一方面，如图5所示，显示期间由多个帧期间TF构成，按每个帧期间TF，各信号VCOM、FRP的电位在VSS和VDD之间变化。第1驱动信号xFRP是与第2驱动信号FRP反相的交流信号，按每个帧期间TF而在电压VDD、VSS之间变化。

在显示期间中，在由存储器10使开关元件Q1接通的情况下，第1驱动线DL1被连接于像素电极PE，在由存储器10使开关元件Q2接通的情况下，第2驱动线DL2被连接于像素电极PE。在图5中，例示了通过将第1驱动线DL1连接于像素电极PE而像素电位PIX被设定为第1驱动信号xFRP的情况。在此情况下，在像素电极PE与共通电极CE之间产生电位差，副像素SP成为白显示。另一方面，在第2驱动线DL2被连接于像素电极PE的情况下，在像素电极PE与共通电极CE之间不产生电位差，副像素SP成为黑显示。

通过以上的动作，各副像素SP成为白显示或黑显示，在显示区域DA中显示图像。

接着，使用图6及图7，对第1电路单元30及第2电路单元40进行说明。

图6是表示第1电路单元30的概略性结构的图。该图所示的第1电路单元30用于向对应于红色的两个副像素SPR1、SPR2、对应于绿色的两个副像素SPG1、SPG2、对应于蓝色的两个副像素SPB1、SPB2分别供给数字信号SIG。例如，副像素SPR1、SPG1、SPB1包含在1个像素PX中，副像素SPR2、SPG2、SPB2包含在与该像素PX在第1方向X上相邻的其他像素PX中。

第1电路单元30具备第1移位寄存器(shift register)31、第1锁存电路(latchcircuit)32、第2锁存电路33和第1缓冲电路34。第1锁存电路32具备存储器元件MA1～MA6。第2锁存电路33具备存储器元件MB1～MB6。第1缓冲电路34具备缓冲元件BA1～BA6。

第1移位寄存器31与第1锁存电路32由两根第1连接线CL1连接。存储器元件MA1～MA6分别经由第2连接线CL2而与存储器元件MB1～MB6连接。存储器元件MB1～MB6分别经由第3连接线CL3而与缓冲元件BA1～BA6连接。在各缓冲元件BA1～BA6上，分别连接着向副像素SPR1、SPG1、SPB1、SPR2、SPG2、SPB2延伸的信号线S。

第1移位寄存器31、第1锁存电路32、第2锁存电路33及第1缓冲电路34以电压VDD1、VSS为驱动电源而动作。第1移位寄存器31，在复位信号xRST输入的情况下，将输出OUT、xOUT清空(clear)为断开(off)电位。第1移位寄存器31，在时钟HCK输入的情况下，将前级的第1电路单元30的第1移位寄存器31(以下，称作前级寄存器)的输出数据DI取入，将该输出数据DI锁存。此时，如果前级寄存器的输出数据DI是H电平，则第1移位寄存器31的输出OUT为H电平，输出xOUT为L电平。相反，如果前级寄存器的输出数据是L电平，则第1移位寄存器31的输出OUT为L电平，输出xOUT为H电平。

第1移位寄存器31的输出OUT被向下级的第1电路单元30的第1移位寄存器31输出。进而，第1移位寄存器31的输出OUT和xOUT作为锁存脉冲被向存储器元件MA1～MA6供给。

在图6的例子中，在第1移位寄存器31与第1锁存电路32之间延伸着数据总线DBL。数据总线DBL也可以在第1锁存电路32与第2锁存电路33之间延伸。数据总线DBL包括被供给影像数据R1、G1、B1、R2、G2、B2的6条布线。影像数据R1、G1、B1、R2、G2、B2分别是表示向副像素SPR1、SPG1、SPB1、SPR2、SPG2、SPB2供给的数字信号SIG的数据。

当H电平的输出数据DI输入到第1移位寄存器31时，例如供给到数据总线DBL的影像数据R1、G1、B1、R2、G2、B2在存储器元件MA1～MA6中被锁存。

对于存储器元件MB1～MB6，输入定时脉冲Ds、xDs。通过定时脉冲Ds、xDs，存储器元件MB1～MB6将锁存在存储器元件MA1～MA6中的影像数据同时锁存。这样，从第1锁存电路32向第2锁存电路33转送影像数据的定时例如在全部的第1电路单元30中是相同的。由此，在第1方向X上排列的各副像素SP(水平行)的影像数据在各第1电路单元30的第2锁存电路33中一致。

缓冲元件BA1～BA6分别将存储器元件MB1～MB6锁存的影像数据所对应的数字信号SIG向信号线S输出。由此，由各第1电路单元30的第2锁存电路33锁存的影像数据所对应的数字信号SIG被一齐向各信号线S供给，进行向各副像素SP的存储器10的数据写入。在这样供给数字信号SIG的期间，在第1锁存电路32中下个水平行的影像数据R1、G1、B1、R2、G2、B2被锁存。

根据以上的结构，能够通过1个第1电路单元30处理两个像素PX的影像数据。因此，能够降低第1驱动器单元3的驱动频率。此外，由于在第2锁存电路33的影像数据被向信号线S供给的期间能够用第1锁存电路32将下个水平行的影像数据锁存，所以能够提高处理效率。

另外，第1电路单元30也可以是仅包括1个锁存电路的结构。此外，第1电路单元30也可以是仅对1个像素PX中包含的副像素SP供给数字信号SIG的结构，也可以是对3个以上的像素PX中包含的副像素SP供给数字信号SIG的结构。

图7是表示第2电路单元40的概略性结构的图。第2电路单元40具备第2移位寄存器41、两个第2缓冲电路42A、42B、和电源电路43。第2移位寄存器41与第2缓冲电路42A、42B及电源电路43被用第4连接线CL4连接。

第2移位寄存器41及第2缓冲电路42A、42B以电压VDD2、VSS为驱动电源而动作。电源电路43以电压VDD1、VDD2为驱动电源而动作。第2移位寄存器41，在复位信号xRST输入的情况下将输出OUT、xOUT例如清空为断开电位。第2移位寄存器41，在时钟VCK输入的情况下将前级的第2电路单元40的第2移位寄存器41(以下称作前级寄存器)的输出数据DI取入，将该输出数据DI锁存。例如，如果前级寄存器的输出数据DI是H电平，则第2移位寄存器41的输出OUT为H电平，输出xOUT为L电平。另一方面，如果前级寄存器的输出数据DI是L电平，则第2移位寄存器41的输出OUT为L电平，输出xOUT为H电平。

第2移位寄存器41的输出OUT、xOUT被向第2缓冲电路42A、42B供给，并且被向下级的第2电路单元40的第2移位寄存器41输出。此外，输出OUT、xOUT被向电源电路43供给。电源电路43对应于输出OUT、xOUT的状态将上述的电源电压VRAM设定为H电平或L电平。

对于第2缓冲电路42A，供给使能(enable)信号xENB1。对于第2缓冲电路42B，供给使能信号xENB2。第2缓冲电路42A例如对应于输出OUT是H电平而输出xOUT是L电平、并且被输入了使能信号xENB1这一情况，向与第2缓冲电路42A连接的扫描线GD供给H电平的扫描信号GATED。第2缓冲电路42B例如对应于输出OUT是H电平而输出xOUT是L电平、并且被供给了使能信号xENB2这一情况，向与第2缓冲电路42B连接的扫描线GD供给H电平的扫描信号GATED。在与被供给了H电平的扫描信号GATED的扫描线GD连接的副像素SP中，开关元件Q7接通。因而，在这些副像素SP中，能够将向信号线S供给的数字信号SIG向存储器10写入。

在以上那样的结构的第2电路单元40中，在1级的第2移位寄存器41将驱动用的数据进行了锁存的情况下，能够将两条扫描线GD用使能信号xENB1、xENB2依次驱动。即，不需要按各个扫描线GD的每个来准备第2移位寄存器41，能够缓和第2移位寄存器41的驱动频率。

在通常的显示装置中，显示区域DA是具有沿着第1方向X的边部和沿着第2方向Y的边部的矩形状。在此情况下，通常将第1驱动器单元3沿着第1方向X以直线状配置，将第2驱动器单元4沿着第2方向Y以直线状配置。由于各驱动器单元3、4沿着显示区域DA，所以能够在全长上使各驱动器单元3、4与显示区域DA接近。

相对于此，在如图1那样显示区域DA是圆形的情况下，如果将各驱动器单元3、4配置为直线状，则在显示区域DA与各驱动器单元3、4之间会产生无用的空间。所以，在本实施方式中，如图1所示那样使各驱动器单元3、4为沿着显示区域DA的圆弧状。进而，通过如第1区域A1那样将第1驱动器单元3的至少一部分配置在第2驱动器单元4与显示区域DA之间，防止周边区域SA中的无用空间的发生，实现了窄边框化。

但是，在第1区域A1中，需要使从第2驱动器单元4向显示区域DA伸出的扫描线GD等布线穿过第1驱动器单元3的区域。此外，如果将各驱动器单元3、4做成圆弧状，需要将这些驱动器单元内的布线适当地弯曲。鉴于这些，需要使各驱动器单元3、4的电路布局有效率。

图8是表示能够应用于各驱动器单元3、4的电路布局的一例的图。在该图中，示出了第1区域A1附近的周边区域SA及显示区域DA的概略性结构。

第1驱动器单元3具备沿着显示区域DA以圆弧状排列的多个第1电路单元30。在图8中，1个第1电路单元30连接着1条信号线S，但也可以连接着更多的信号线S(例如如图6那样是6条信号线S)。

第2驱动器单元4具备沿着第1驱动器单元3及显示区域DA以圆弧状排列的多个第2电路单元40。在图8中，1个第2电路单元40连接着1条扫描线GD，但也可以连接更多的扫描线GD(例如如图7那样为2条扫描线GD)。

第1电路单元30被分为两个电路。在以下的说明中，将这两个电路中的一方称作水平电路H1，将另一方称作水平电路H2。例如，水平电路H1包括图6所示的第1移位寄存器31、第1锁存电路32、第2锁存电路33及第1缓冲电路34中的至少1个，水平电路H2包括其余的部分。此外，例如也可以是，水平电路H1包括存储器元件MA1～MA3，水平电路H2包括存储器元件MA4～MA6等，以更细分化的单位的电路元件定义水平电路H1、H2。除此以外，第1电路单元30的分割方式是任意的，能够根据第1电路单元30的结构采用各种各样的形态。进而，第1电路单元30也可以被分割为3个以上的水平电路。

在图8的例子中，水平电路H1、H2在第2方向Y上以直线状排列。进而，沿第1方向X延伸的扫描线GD在水平电路H1、H2之间延伸。水平电路H1、H2通过设在与扫描线GD不同的层中的连接线相互电连接。

在不将第1电路单元30分割为多个水平电路的情况下，需要使扫描线GD弯曲以避开第1电路单元30。因此，在第1电路单元30的周围需要用于使扫描线GD迂回的空间。相对于此，在图8的例子中，能够不使第1电路单元30弯曲而使扫描线GD朝向显示区域DA延伸。因而，能够将用于扫描线GD的空间抑制在最小限度，所以能够使周边区域SA的布局有效率。

图9是表示能够应用于各驱动器单元3、4的电路布局的其他例的图。在该图的例子中，还将第2电路单元40分割为两个电路。在以下的说明中，将这两个电路中的一方称作垂直电路V1，将另一方称作垂直电路V2。垂直电路V1、V2被1个或多个连接线相互电连接。

例如，垂直电路V1包括图7所示的第2移位寄存器41、第2缓冲电路42A、42B、以及电源电路43中的至少1个，垂直电路V2包括其余的部分。除此以外，第2电路单元40的分割方式是任意的，能够根据第2电路单元40的结构采用各种各样的形态。第2电路单元40也可以分割为3个以上的垂直电路。

在图9的例子中，水平电路H1、H2与图8的情况同样地在第2方向Y上排列。但是，水平电路H1、H2在第1方向X上相互错开地配置。具体而言，水平电路H1比水平电路H2向图中的左方(从显示区域DA离开的方向)偏移。这里，所谓两个电路“在第1方向X上相互错开”，例如是指将一方的电路的第1方向X上的中心与另一方的电路的第1方向X上的中心连结的线段不与第2方向Y平行。

通过这样将水平电路H1、H2错开，能够使周边区域SA的布局更加有效率。例如，在图8的例子中，在第1电路单元30的周围可能产生区域50那样的空间，而在图9的例子中，能够有效利用该区域而对第1电路单元30进行布局。

垂直电路V1、V2在第1方向X上排列。进而，垂直电路V1、V2在第2方向Y上相互错开而配置。具体而言，垂直电路V1比垂直电路V2向图中的下方偏移。这里，所谓两个电路“在第2方向Y上相互错开”，例如是指将一方的电路的第2方向Y上的中心与另一方的电路的第2方向Y上的中心连结的线段不与第1方向X平行。

接着，对第2区域A2中的电路布局进行说明。图10是表示在第2区域A2中能够应用于第2驱动器单元4的电路布局的一例的图。该第2驱动器单元4对应于图8的第2驱动器单元4。即，第2电路单元40没有被分割为多个垂直电路。但是，第2电路单元40也可以与图9同样地分割为多个垂直电路。例如，在如图9那样在第1区域A1中将第2电路单元40分割为垂直电路V1、V2的情况下，在第2区域A2中也可以不分割第2电路单元40。

在第2区域A2中，在第2驱动器单元4与显示区域DA之间不存在第1驱动器单元3。因此，根据图1及图10，能够使第2驱动器单元4靠近显示区域DA。例如，设第1区域A1中的第2电路单元40与显示区域DA之间的距离为第1距离，设第2区域A2中的第2电路单元40与显示区域DA之间的距离为第2距离。在此情况下，能够使第2距离比上述第1距离小。

这里，使用图11对在第1区域A1中能够采用的电路布局的具体例进行说明。在该图中，除了第1区域A1(周边区域SA)以外，还表示了排列在显示区域DA中的副像素SP的一部分。

在图11中，表示了4个第1电路单元30和3个第2电路单元40。在第1电路单元30与显示区域DA之间，延伸有被供给第1驱动信号xFRP的第1布线WL1、和被供给第2驱动信号FRP的第2布线WL2。在第1布线WL1上连接有例如图3所示的第1驱动线DL1。在第2布线WL2上连接有例如图3所示的第2驱动线DL2。在图11的例子中，在第1电路单元30与显示区域DA之间，还延伸着被供给电压VSS的第3布线WL3和被供给电压VDD1的第4布线WL4。这些布线WL3、WL4的电压VSS、VDD1也被向副像素SP供给，用于存储器10的驱动。布线WL1～WL4沿着显示区域DA弯曲。在图11中，布线WL1～WL4以台阶状弯曲，与1个段对应的第1电路单元30的数量不是相同数量。具体而言，与位于图11的中央的布线WL1～WL4的段(第1段)对应的第1电路单元30的数量是两个(HU1和HU2)。另一方面，与相邻于该段的段(第2段)对应的第1电路单元30的数量是一个。通过使对应于各段的第1电路单元30的数量不同，实现了空间的效率化。另外，与第1段及第2段邻接配置的第1电路单元30的数量分别并不限于两个及一个，也可以是其他数量。

在周边区域SA中，被供给了共通信号VCOM的保护环(guard ring)60例如沿着周边区域SA的外周边缘配置为环状。保护环60承担防止从外部供给的静电等对周边区域SA的各电路带来影响的作用。各电路单元30、40配置在保护环60与显示区域DA之间。

在第1布线WL1与显示区域DA之间，沿着显示区域DA的轮廓，配置有伪像素DSP。伪像素DSP例如在俯视中是与副像素SP相同的形状，以与副像素SP相同的间距排列。例如，伪像素DSP具备像素电极PE及栅极电路11，但至少不具备存储器10。对于伪像素DSP的像素电极PE，始终供给作为非显示信号的第2驱动信号FRP。即，伪像素DSP始终为黑显示，是不显示图像的像素。

被1个第1电路单元30驱动的像素列(信号线)存在多个，在图11中是6个。在该6条信号线S中，与各信号线S连接的伪像素DSP的数量不同。此外，在对相邻的第1电路单元30进行比较的情况下，与各信号线S连接的平均的伪像素DSP的数量不同。具体而言，在图11中，在相当于第1电路单元30的HU1中，与对应的信号线S连接的、第1区域A1的平均伪像素DSP的数量是1.6个(8/5)。另一方面，在相当于第1电路单元30的HU2中，与对应的信号线S连接的、第1区域A1的平均伪像素DSP的数量是0.6个(3/5)。在显示区域DA的边缘整体中，伪像素DSP不规则地配置，将第1布线W1与显示区域DA之间的空间填埋。

图12是将图11的第1电路单元30放大表示的图。此外，图13是将图11的第2电路单元40放大表示的图。图12所示的第1电路单元30具备水平电路H1(第1电路)、水平电路H2(第2电路)和水平电路H3(第3电路)。水平电路H1包括第1移位寄存器31。水平电路H2包括第1锁存电路32。水平电路H3包括第2锁存电路33和第1缓冲电路34。水平电路H1、H2被上述的第1连接线CL1连接，水平电路H2、H3被上述的第2连接线CL2连接。此外，在水平电路H3中，第2锁存电路33和第1缓冲电路34被上述的第3连接线CL3连接。

在水平电路H1，连接着将电压VSS、VDD1、时钟HCK及复位信号xRST向第1移位寄存器31供给的布线。在水平电路H2，连接着将电压VSS、VDD1向第1锁存电路32供给的布线。在水平电路H3，连接着将电压VSS、VDD1及定时脉冲Ds、xDs向第2锁存电路33及第1缓冲电路34供给的布线。在图11及图12中，为了简略化而将与水平电路H1～H3连接的多个布线适当地用1条线段表示。

图13所示的第2电路单元40具备垂直电路V1(第4电路)和垂直电路V2(第5电路)。垂直电路V1包括第2移位寄存器41。垂直电路V2包括第2缓冲电路42A、42B和电源电路43。垂直电路V1、V2被上述的第4连接线CL4连接。在第2缓冲电路42A、42B，分别连接着扫描线GD，在电源电路43，连接着供给电源电压VRAM的第1电源线LP1。

在垂直电路V1，连接着将电压VSS、VDD2、时钟VCK及复位信号xRST向第2移位寄存器41供给的布线。在垂直电路V2，连接着将电压VSS、VDD1、VDD2及使能信号ENB1、ENB2向第2缓冲电路42A、42B及电源电路43供给的布线。在图11及图13中，为了简略化，将连接于垂直电路V1、V2的多个布线适当地用1条线段表示。

如图12所示，在水平电路H1、H2之间，在第1方向X上延伸着与第2电路单元40连接的两条扫描线GD(第1扫描线)及第1电源线LP1。在水平电路H2、H3之间，在第1方向X上延伸着与其他第2电路单元40连接的两条扫描线GD(第2扫描线)及第1电源线LP1。在水平电路H3与第4布线WL4之间，在第1方向X上延伸着与再其他第2电路单元40连接的两条扫描线GD及第1电源线LP1。进而，在水平电路H1、H2之间，在第1方向X上延伸着数据总线DBL。

在水平电路H1、H2之间延伸的扫描线GD、第1电源线LP1及数据总线DBL在俯视中与第1连接线CL1交叉。在水平电路H2、H3之间延伸的扫描线GD及第1电源线LP1在俯视中与第2连接线CL2交叉。

在图12的例子中，信号线S与第1缓冲电路34经由与第1缓冲电路34连接的引出线Sa而被连接。在水平电路H3与第4布线WL4之间延伸的扫描线GD及第1电源线LP1在俯视中与引出线Sa交叉。进而，各布线WL1～WL4也在俯视中与引出线Sa交叉。

水平电路H1～H3在第2方向Y上排列。进而，水平电路H1～H3在第1方向X上相互错开。具体而言，水平电路H2位于比水平电路H3靠图中左方的位置，水平电路H1位于比水平电路H2更靠左方的位置。在通过这样将水平电路H1～H3错开而产生的区域中，各布线从第1方向X向第2方向Y弯曲。

在图12的例子中，信号线S和水平电路H3(第1缓冲电路34)的位置在第1方向X上错开。引出线Sa在与第1方向X及第2方向Y双方交叉的方向上倾斜延伸。这样，通过将信号线S和水平电路H3的位置错开，周边区域SA中的电路布局的自由度进一步提高。即，第1电路单元30并不需要必须配置在连接目标的信号线S的延长线上。此外，在图12的例子中，第2连接线CL2也在与第1方向X及第2方向Y双方交叉的方向上倾斜延伸。如果如引出线Sa或第2连接线CL2那样使布线倾斜，则相比于使这些布线沿第1方向X及第2方向Y弯曲的情况，能够使这些布线的长度变短。由此，能够更有效地利用周边区域SA的空间。

在图13的例子中，垂直电路V1、V2在第1方向X上排列，并且在第2方向Y上相互错开。在通过这样将垂直电路V1、V2错开而产生的区域中，各布线从第1方向X向第2方向Y弯曲。

另外，图11至图13所示的各布线例如在第1基板SUB1的第1层及第2层中由金属材料或ITO等导电材料形成。在第1层与第2层之间配置有绝缘层。在图11至图13中交叉的两条布线，一方形成于第1层而另一方形成于第2层。因而，这些布线没有被电连接。

例如，扫描线GD及第1电源线LP1形成于第1层。此外，信号线S、各布线WL1～WL4及数据总线DBL等其他布线形成于第2层。例如，第1连接线CL1需要避开形成于第1层的扫描线GD及第1电源线LP1和形成于第2层的数据总线DBL。在这样的情况下，只要第1连接线CL1中的与扫描线GD及第1电源线LP1交叉的部分形成于第2层、与数据总线DBL交叉的部分形成于第1层、并将这两个部分用设在绝缘层中的接触孔连接就可以。

另外，也可以是，不仅将第1层及第2层这2层、而且还将更多的层设于第1基板SUB1，将各布线分散形成到这些层中。

引出线Sa具有第1部分Sa1和第2部分Sa2，第1部分Sa1与在水平电路H3与第4布线WL4之间延伸的扫描线GD及第1电源线LP1交叉，第2部分Sa2与各布线WL1～WL4交叉。第1部分Sa1从水平电路H3延伸到扫描线GD及第4布线WL4之间的接触位置。第2部分Sa2从上述接触位置延伸到信号线S。第1部分Sa1形成于第2层，以避开形成于第1层的扫描线GD及第1电源线LP1。第2部分Sa2形成于第1层，以避开形成于第2层的各布线WL1～WL4。第1部分Sa1及第2部分Sa2在上述接触位置被连接。

根据图12可知，假如采用了引出线Sa与第2方向Y平行地延伸并与处于其前方的信号线S连接的结构的情况下，引出线Sa会通过扫描线GD及第1电源线LP1与各布线WL1～WL4相交叉的区域。扫描线GD及第1电源线LP1和各布线WL1～WL4形成于不同的层，以避免相互电接触。因而，为了还使引出线Sa通过该区域，需要用来形成引出线Sa的新的层。相对于此，如果如图12那样使引出线Sa倾斜、避开扫描线GD及第1电源线LP1与各布线WL1～WL4相交叉的区域，则不需要设置新的层。

如以上说明的本实施方式那样，通过将第1驱动器单元3的至少一部分配置在第2驱动器单元4与显示区域DA之间，能够防止周边区域SA中的无用空间的产生，实现窄边框化。

进而，通过将第1电路单元30分割为多个水平电路、并使扫描线GD及数据总线DBL在各水平电路之间通过，能够使周边区域SA的电路布局有效化。

此外，通过将各水平电路错开配置，能够使周边区域SA的电路布局更加有效化。通过将第2电路单元40分割为多个垂直电路、并将这些垂直电路错开配置，也能够得到同样的效果。

除了这些以外，从本实施方式还能够得到已述的各种各样的效果。

说明了本发明的一实施方式，但该实施方式是作为例子提示的，并不意欲限定发明的范围。该新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。该实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及其等价的范围中。

例如，在上述实施方式中，公开了数字模式的显示装置。但是，上述实施方式中的周边区域SA的电路布局还能够应用于经由信号线S向像素电极PE供给模拟的影像信号、得到多灰阶的显示图像的模拟模式的显示装置。进而，上述实施方式中的周边区域SA的电路布局还能够应用于具备数字模式及模拟模式双方的功能的显示装置。

此外，图6及图7中公开的各电路单元30、40的结构及图11至图13中公开的周边区域SA的电路布局不过是一例。这些图中表示的电路元件及布线能够适当地减少，还能够添加新的电路元件及布线。

Claims (16)

1.一种显示装置，其特征在于，

具备：

一对基板，具有配置有多个像素的显示区域；

光学元件层，处于上述一对基板之间；

像素电极，配置于上述像素；

存储器，配置于上述像素；

多个信号线，被供给使上述存储器存储的数字信号；

开关元件，将上述存储器与上述信号线连接；

多个扫描线，被供给控制上述开关元件的扫描信号；

第1驱动器单元，配置于上述显示区域的周围的周边区域，向上述多个信号线分别供给上述数字信号；以及

第2驱动器单元，配置于上述周边区域，向上述多个扫描线分别供给上述扫描信号；

上述第1驱动器单元具备多个第1电路单元；

上述多个第1电路单元分别连接有对应的上述信号线；

上述第1电路单元包括第1电路、第2电路、和将上述第1电路及上述第2电路连接的第1连接线；

上述扫描线在上述显示区域中在第1方向上延伸；

上述第1电路及上述第2电路在与上述第1方向交叉的第2方向上排列，并在上述第1方向上相互错开而配置，

在俯视中，在上述第1电路与上述第2电路之间，与上述第1连接线交叉而延伸有上述扫描线。

2.如权利要求1所述的显示装置，其特征在于，

上述第1电路包括第1移位寄存器；

上述第2电路包括存储向上述信号线供给的数字信号的第1锁存电路。

3.如权利要求1所述的显示装置，其特征在于，

还具备数据总线，该数据总线被依次供给表示使上述多个像素的上述存储器存储的上述数字信号的数据；

在俯视中，在上述第1电路与上述第2电路之间，还与上述第1连接线交叉而延伸有上述数据总线。

4.如权利要求1所述的显示装置，其特征在于，

还具备向上述存储器供给电源的电源线；

在俯视中，在上述第1电路与上述第2电路之间，还与上述第1连接线交叉而延伸有上述电源线。

5.如权利要求1所述的显示装置，其特征在于，

上述第1电路单元还包括第3电路、和将上述第1电路或上述第2电路与上述第3电路连接的第2连接线；

上述第1电路、上述第2电路及上述第3电路在上述第2方向上排列，并在上述第1方向上相互错开而配置。

6.如权利要求5所述的显示装置，其特征在于，

上述第2连接线在与上述第1方向及上述第2方向双方交叉的方向上延伸。

7.如权利要求6所述的显示装置，其特征在于，

上述第1电路包括第1移位寄存器；

上述第2电路包括存储向上述信号线供给的数字信号的第1锁存电路；

上述第3电路包括存储从上述第1锁存电路输出的上述数字信号的第2锁存电路。

8.如权利要求7所述的显示装置，其特征在于，

上述第3电路还具备第1缓冲电路、和将上述第2锁存电路与上述第1缓冲电路连接的第3连接线；

上述第1缓冲电路将上述第2锁存电路存储的上述数字信号向上述信号线进行供给。

9.如权利要求1所述的显示装置，其特征在于，

上述第2驱动器单元具备多个第2电路单元；

上述多个第2电路单元分别连接着对应的上述扫描线；

上述第2电路单元包括第4电路、第5电路、和将上述第4电路及上述第5电路连接的第4连接线；

上述信号线在上述显示区域中在上述第2方向上延伸；

上述第4电路及上述第5电路在上述第2方向上相互错开而配置。

10.如权利要求1所述的显示装置，其特征在于，

还具备将上述信号线与上述第1电路单元连接的引出线；

上述信号线在上述显示区域中在上述第2方向上延伸；

上述引出线在上述周边区域中在与上述第1方向及上述第2方向双方交叉的方向上延伸。

11.如权利要求10所述的显示装置，其特征在于，

还具备：

第1布线，被供给图像的显示信号；

第2布线，被供给图像的非显示信号；以及

选择控制电路，将上述显示信号及上述非显示信号中的与存储在上述存储器中的上述数字信号对应的一方向上述像素电极进行供给；

上述第1布线及上述第2布线的至少一方在上述显示区域与上述第1驱动器单元之间延伸，并且在俯视中与上述引出线交叉。

12.如权利要求10所述的显示装置，其特征在于，

上述引出线具有第1部分和第2部分，上述第1部分与形成于第1层的布线在俯视中交叉，上述第2部分与形成于第2层的布线在俯视中交叉；

上述第1部分与上述第2部分通过接触孔而连接。

13.如权利要求11所述的显示装置，其特征在于，

上述第1布线及上述第2布线的至少一方以包含第1段和第2段的台阶状弯曲；

对应于上述第1段的上述第1电路单元的数量与对应于上述第2段的上述第1电路单元的数量不同。

14.如权利要求1～13中任一项所述的显示装置，其特征在于，

上述第2驱动器单元具备多个第2电路单元；

上述周边区域具有形成有上述第1电路单元和上述第2电路单元的第1区域、和形成有上述第2电路单元而没有形成上述第1电路单元的第2区域；

上述第1区域中的、上述第2电路单元与上述显示区域之间的距离是第1距离；

上述第2区域中的、上述第2电路单元与上述显示区域之间的距离是第2距离；

上述第2距离比上述第1距离小。

15.如权利要求1～13中任一项所述的显示装置，其特征在于，

还具备不显示图像的伪像素；

1个上述第1电路单元连接于上述多个信号线，与各信号线连接的上述伪像素的数量不同。

16.如权利要求1～13中任一项所述的显示装置，其特征在于，

上述显示区域具有圆形形状；

上述第1驱动器单元及上述第2驱动器单元具有沿着上述显示区域的边缘部的圆弧形状。

Images