JPH0779452B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0779452B2 JPH0779452B2 JP58031956A JP3195683A JPH0779452B2 JP H0779452 B2 JPH0779452 B2 JP H0779452B2 JP 58031956 A JP58031956 A JP 58031956A JP 3195683 A JP3195683 A JP 3195683A JP H0779452 B2 JPH0779452 B2 JP H0779452B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- supplied
- potential
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、例えばテレビカメラのビューファインダーに
用いられる液晶表示装置に関する。
用いられる液晶表示装置に関する。
背景技術とその問題点 液晶を用いてテレビ画像を表示することが提案されてい
る。
る。
第１図において、（１）はテレビの映像信号が供給され
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルFETからなるスイッチング素子M1,
M2・・・Mmを通じて垂直（Ｙ軸）方向のラインL1,L2・
・・Lmに供給される。なおｍは水平（Ｘ軸）方向の画素
数に相当する数である。さらにｍ段のシフトレジスタ
（２）が設けられ、このシフトレジスタ（２）に水平周
波数のｍ倍のクロック信号Φ1H,Φ2Hが供給され、この
シフトレジスタ（２）の各出力端子からのクロック信号
Φ1H,Φ2Hによって順次走査される駆動パルス信号Φ1H,
Φ2H・・・ΦHmがスイッチング素子M1〜Mmの各制御端子
に供給される。なおシフトレジスタ（２）には低電位
（VSS）と高電位（VDD）が供給され、この２つの電位の
駆動パルスが形成される。
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルFETからなるスイッチング素子M1,
M2・・・Mmを通じて垂直（Ｙ軸）方向のラインL1,L2・
・・Lmに供給される。なおｍは水平（Ｘ軸）方向の画素
数に相当する数である。さらにｍ段のシフトレジスタ
（２）が設けられ、このシフトレジスタ（２）に水平周
波数のｍ倍のクロック信号Φ1H,Φ2Hが供給され、この
シフトレジスタ（２）の各出力端子からのクロック信号
Φ1H,Φ2Hによって順次走査される駆動パルス信号Φ1H,
Φ2H・・・ΦHmがスイッチング素子M1〜Mmの各制御端子
に供給される。なおシフトレジスタ（２）には低電位
（VSS）と高電位（VDD）が供給され、この２つの電位の
駆動パルスが形成される。
また各ラインL1〜Lmにそれぞれ例えばＮチャンネルFET
からなりマトリクス状に配されたスイッチング素子M11,
M21・・・Mn1,M12,M22・・・Mn2,・・・M1m,M2m・・・M
nmの各列線を構成する素子の一端が接続される。なおｎ
は水平走査線数に相当する数である。このスイッチング
素子M11〜Mnmの他端がそれぞれ液晶セルC11,C21・・・C
nmを通じてターゲット端子（３）に接続される。
からなりマトリクス状に配されたスイッチング素子M11,
M21・・・Mn1,M12,M22・・・Mn2,・・・M1m,M2m・・・M
nmの各列線を構成する素子の一端が接続される。なおｎ
は水平走査線数に相当する数である。このスイッチング
素子M11〜Mnmの他端がそれぞれ液晶セルC11,C21・・・C
nmを通じてターゲット端子（３）に接続される。
さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号Φ1V,
Φ2Vが供給され、このシフトレジスタ（４）の各出力端
子からのクロック信号Φ1V,Φ2Vによって順次走査され
る駆動パルス信号φV1,φV2・・・φVnが、スイッチン
グ素子M11〜MnmのＸ軸方向の各行線（M11〜M1m），（M
21〜M2m）・・・（Mn1〜Mnm）ごとの制御端子にそれぞ
れ供給される。なお、シフトレジスタ（４）にもシフト
レジスタ（２）と同様にVSSとVDDが供給される。
フトレジスタ（４）に水平周波数のクロック信号Φ1V,
Φ2Vが供給され、このシフトレジスタ（４）の各出力端
子からのクロック信号Φ1V,Φ2Vによって順次走査され
る駆動パルス信号φV1,φV2・・・φVnが、スイッチン
グ素子M11〜MnmのＸ軸方向の各行線（M11〜M1m），（M
21〜M2m）・・・（Mn1〜Mnm）ごとの制御端子にそれぞ
れ供給される。なお、シフトレジスタ（４）にもシフト
レジスタ（２）と同様にVSSとVDDが供給される。
すなわちこの回路において、シフトレジスタ（２），
（４）には第２図A,Bに示すようなクロック信号Φ1H,Φ
2H、Φ1V,Φ2Vが供給される。そしてシフトレジスタ
（２）からは第２図Ｃに示すように各画素期間ごとにφ
H1〜φHmが出力され、シフトレジスタ（４）からは第２
図Ｄに示すように１水平期間ごとにφV1〜φVnが出力さ
れる。さら入力端子（１）には第２図Ｅに示すような信
号が供給される。
（４）には第２図A,Bに示すようなクロック信号Φ1H,Φ
2H、Φ1V,Φ2Vが供給される。そしてシフトレジスタ
（２）からは第２図Ｃに示すように各画素期間ごとにφ
H1〜φHmが出力され、シフトレジスタ（４）からは第２
図Ｄに示すように１水平期間ごとにφV1〜φVnが出力さ
れる。さら入力端子（１）には第２図Ｅに示すような信
号が供給される。
そしてφV1,φH1が出力されているときは、スイッチン
グ素子M1とM11〜M1mがオンされ、入力端子（１）→M1→
L1→M11→C11→ターゲット端子（３）の電流路が形成さ
れて液晶セルC11に入力端子（１）に供給された信号と
ターゲット端子（３）との電位差が供給される。このた
めこのセルC11の容量分に、１番目の画素の信号による
電位差に相当する電荷がサンプルホールドされる。この
電荷量に対応して液晶の光透過率が変化される。これと
同様のことがセルC12〜Cnmについて順次行われ、さらに
次のフィールドの信号が供給された時点で各セルC11〜C
nmの電荷量が書き換えられる。
グ素子M1とM11〜M1mがオンされ、入力端子（１）→M1→
L1→M11→C11→ターゲット端子（３）の電流路が形成さ
れて液晶セルC11に入力端子（１）に供給された信号と
ターゲット端子（３）との電位差が供給される。このた
めこのセルC11の容量分に、１番目の画素の信号による
電位差に相当する電荷がサンプルホールドされる。この
電荷量に対応して液晶の光透過率が変化される。これと
同様のことがセルC12〜Cnmについて順次行われ、さらに
次のフィールドの信号が供給された時点で各セルC11〜C
nmの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
C11〜Cnmの光透過率が変化され、これが順次繰り返され
てテレビ画像の表示が行われる。
C11〜Cnmの光透過率が変化され、これが順次繰り返され
てテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼
性、寿命を良くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１垂直期間ごとに映像信
号を反転させ、所要の直流電位を加算した信号を入力端
子（１）に供給する。すなわち入力端子（１）には第２
図Ｅに示すように１垂直期間ごとに反転され直流電位の
加算された信号が供給される。
性、寿命を良くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１垂直期間ごとに映像信
号を反転させ、所要の直流電位を加算した信号を入力端
子（１）に供給する。すなわち入力端子（１）には第２
図Ｅに示すように１垂直期間ごとに反転され直流電位の
加算された信号が供給される。
ここで第２図Ｅのような映像信号は一般に第３図のよう
な回路で形成される。図において、トランジスタQ1,Q2
及びQ3,Q4からなる２組の作動アンプが設けられ、この
トランジスタQ1,Q4のベース及びQ2,Q3のベースにそれぞ
れ逆相の映像信号SVが供給される。またトランジスタ
Q1,Q2及びQ3,Q4のコレクタ電流路にそれぞれトランジス
タQ5,Q6が設けられ、このトランジスタQ5,Q6のベースに
それぞれ逆相のフィールドパルスPfが供給される。そし
てトランジスタQ1,Q3及びQ2,Q4のエミッタが互いに接続
され、Q2,Q4エミッタの接続点から負荷抵抗を介して出
力が取り出される。
な回路で形成される。図において、トランジスタQ1,Q2
及びQ3,Q4からなる２組の作動アンプが設けられ、この
トランジスタQ1,Q4のベース及びQ2,Q3のベースにそれぞ
れ逆相の映像信号SVが供給される。またトランジスタ
Q1,Q2及びQ3,Q4のコレクタ電流路にそれぞれトランジス
タQ5,Q6が設けられ、このトランジスタQ5,Q6のベースに
それぞれ逆相のフィールドパルスPfが供給される。そし
てトランジスタQ1,Q3及びQ2,Q4のエミッタが互いに接続
され、Q2,Q4エミッタの接続点から負荷抵抗を介して出
力が取り出される。
ところがこの回路において、出力信号の波形は第２図Ｅ
のようであり、トランジスタQ4のエミッタコレクタ間電
圧がフィールドごとに異なる。そのためトランジスタQ4
を流れるコレクタ電流がアーリー効果によって変調を受
け、入力と対称な出力波形を得ることができない。これ
は各液晶セルC11〜Cnmにおいては、印加される実効電圧
がフィールドごとに異なることに相当し、画像にフリッ
カを生じてしまう。
のようであり、トランジスタQ4のエミッタコレクタ間電
圧がフィールドごとに異なる。そのためトランジスタQ4
を流れるコレクタ電流がアーリー効果によって変調を受
け、入力と対称な出力波形を得ることができない。これ
は各液晶セルC11〜Cnmにおいては、印加される実効電圧
がフィールドごとに異なることに相当し、画像にフリッ
カを生じてしまう。
またこの回路は、ダブルバランス型で構成されるため、
回路が比較的に複雑であった。
回路が比較的に複雑であった。
さらに、このような液晶表示装置として、従来次のよう
なものが提案されている。
なものが提案されている。
第４図において、シフトレジスタ（４）の出力がそれぞ
れスイッチング素子MV1,MV2・・・MVnを通じてスイッチ
ング素子素子M11〜MnmのＸ軸方向の各列ごとの制御端子
に接続されると共に、この接続点がそれぞれスイッチン
グ素子MV′1,MV′２・・・M17を通じて電源端子VSSに接
続される。そしてスイッチング素子MV1〜MVn及びMV′１
〜M17の制御端子に、それぞれフィールドごとに反転す
るパルスPfが互いに逆相で供給される。他は第１図と同
様にされる。
れスイッチング素子MV1,MV2・・・MVnを通じてスイッチ
ング素子素子M11〜MnmのＸ軸方向の各列ごとの制御端子
に接続されると共に、この接続点がそれぞれスイッチン
グ素子MV′1,MV′２・・・M17を通じて電源端子VSSに接
続される。そしてスイッチング素子MV1〜MVn及びMV′１
〜M17の制御端子に、それぞれフィールドごとに反転す
るパルスPfが互いに逆相で供給される。他は第１図と同
様にされる。
この装置において、入力端子（１）には１フレーム（２
フィールド）ごとに反転する映像信号SVが供給される。
また各部の信号は第５図のようになる。そしてスイッチ
ング素子MV1〜MVnに供給されるフィールドパルスPfが高
電位の状態で、φHj、φViが出力されると液晶セルCji
に映像信号がサンプルホールドされる。この信号は２フ
ィールド期間ホールドされ、次のフィールドパルスPfが
高電位の状態で新たなフレームの映像信号が入力され
る。
フィールド）ごとに反転する映像信号SVが供給される。
また各部の信号は第５図のようになる。そしてスイッチ
ング素子MV1〜MVnに供給されるフィールドパルスPfが高
電位の状態で、φHj、φViが出力されると液晶セルCji
に映像信号がサンプルホールドされる。この信号は２フ
ィールド期間ホールドされ、次のフィールドパルスPfが
高電位の状態で新たなフレームの映像信号が入力され
る。
この装置で、１画素を構成する回路の等価回路は第６図
のようになっている。図中、RLC、CLCは液晶の等価抵抗
及び容量、またCDCはスイッチング素子Ｍと液晶との界
面に存在する直流遮断容量である。この回路において、
液晶の対向端に印加される電圧VLCの波形は第７図のよ
うになる。ここでＡのような映像信号SVに対して、例え
ば１フレーム中の各Tjiの時点で容量CLCにサンプルホー
ルドが行われると、この信号のレベルは抵抗RLCを介し
てのリークによってＢのように低下し、そのため実効信
号レベルも低下してしまう。
のようになっている。図中、RLC、CLCは液晶の等価抵抗
及び容量、またCDCはスイッチング素子Ｍと液晶との界
面に存在する直流遮断容量である。この回路において、
液晶の対向端に印加される電圧VLCの波形は第７図のよ
うになる。ここでＡのような映像信号SVに対して、例え
ば１フレーム中の各Tjiの時点で容量CLCにサンプルホー
ルドが行われると、この信号のレベルは抵抗RLCを介し
てのリークによってＢのように低下し、そのため実効信
号レベルも低下してしまう。
従って、このレベル低下を考慮して入力される映像信号
SVのレベルを大きくしなければならず、そのためには前
述の入力回路の負担が大きくなり、またスイッチング素
子の耐圧も大きくする必要がある。さらにこのレベル低
下によってフリッカが発生してしまっていた。
SVのレベルを大きくしなければならず、そのためには前
述の入力回路の負担が大きくなり、またスイッチング素
子の耐圧も大きくする必要がある。さらにこのレベル低
下によってフリッカが発生してしまっていた。
発明の目的 本発明はこのような点にかんがみ、簡単な構成でフリッ
カのない良好な画質の信号表示が行えるようにするもの
である。
カのない良好な画質の信号表示が行えるようにするもの
である。
発明の概要 本発明は、映像信号をマトリクス状に配された液晶セル
に順次供給して画像表示を行うようにした液晶表示装置
において、２組の上記マトリクスをその行線または列線
が交互となるように組み合わせて配置し、上記供給され
る映像信号を、一のタイミングでその１フィールド毎に
所定の直流電圧と切換えた第１の信号と、逆のタイミン
グで上記１フィールド毎に上記所定の直流電位と切換え
た第２の信号とを形成し、これら２つの信号をそれぞれ
上記２組のマトリクスに供給すると共に、上記２組のマ
トリクスを同一の駆動信号で駆動するようにした液晶表
示装置であって、これによれば簡単な構成でフリッカの
ない良好な画像の表示を行うことができる。
に順次供給して画像表示を行うようにした液晶表示装置
において、２組の上記マトリクスをその行線または列線
が交互となるように組み合わせて配置し、上記供給され
る映像信号を、一のタイミングでその１フィールド毎に
所定の直流電圧と切換えた第１の信号と、逆のタイミン
グで上記１フィールド毎に上記所定の直流電位と切換え
た第２の信号とを形成し、これら２つの信号をそれぞれ
上記２組のマトリクスに供給すると共に、上記２組のマ
トリクスを同一の駆動信号で駆動するようにした液晶表
示装置であって、これによれば簡単な構成でフリッカの
ない良好な画像の表示を行うことができる。
実施例 第８図において、スイッチング素子M1〜Mm,M11〜Mnm及
び液晶セルC11〜Cnmと同等のマトリクス回路（符号にダ
ッシュを付して示す）が設けられ、図示のように各行線
ごとに垂直方向に交互に組み合わせて配置される。この
スイッチング素子M1′〜Mm′,M11′〜Mnm′の制御端子
が互に同じサフイックスのもの同士共通に接続されてシ
フトレジスタ（２），（４）に接続される。さらにスイ
ッチング素子M1〜Mm,M1′〜Mm′の信号入力端がそれぞ
れ共通に接続される。
び液晶セルC11〜Cnmと同等のマトリクス回路（符号にダ
ッシュを付して示す）が設けられ、図示のように各行線
ごとに垂直方向に交互に組み合わせて配置される。この
スイッチング素子M1′〜Mm′,M11′〜Mnm′の制御端子
が互に同じサフイックスのもの同士共通に接続されてシ
フトレジスタ（２），（４）に接続される。さらにスイ
ッチング素子M1〜Mm,M1′〜Mm′の信号入力端がそれぞ
れ共通に接続される。
また入力端子（１）がスイッチ（５）の一方及びスイッ
チ（６）の他方の固定接点に接続される。このスイッチ
（５）の他方及びスイッチ（６）の一方の固定接点に所
定電圧VDCの直流電圧源（７）が接続される。このスイ
ッチ（５），（６）がフィールドパルスPfにて一方及び
他方の固定接点に同時に切換えられる。そしてこのスイ
ッチ（５），（６）からの信号がそれぞれスイッチング
素子M1〜Mm及びM1′〜Mm′の信号入力端に供給される。
チ（６）の他方の固定接点に接続される。このスイッチ
（５）の他方及びスイッチ（６）の一方の固定接点に所
定電圧VDCの直流電圧源（７）が接続される。このスイ
ッチ（５），（６）がフィールドパルスPfにて一方及び
他方の固定接点に同時に切換えられる。そしてこのスイ
ッチ（５），（６）からの信号がそれぞれスイッチング
素子M1〜Mm及びM1′〜Mm′の信号入力端に供給される。
この装置において、入力端子（１）に第９図Ａに示すよ
うには映像信号SVがそのまま供給される。そしてスイッ
チ（５），（６）が切換えられることにより、スイッチ
ング素子M1〜Mm及びM1′〜Mm′にはそれぞれ第９図B,C
に示すように映像信号と直流電位が１フィールドごとに
交互にそれぞれ逆のタンミングで現れる信号が供給され
る。この信号が例えば時点Tjiでサンプルホールドされ
ることにより、第６図の等価回路におけるスイッチング
素子Ｍの出力側には第９図Ｄに示すような信号電圧VSと
直流電圧VDCの交番する電圧VLC′が現れる。そしてこの
電圧VLC′が容量CDCで直流遮断されることにより、液晶
の対向端には第９図Ｅに示すように端子（３）のターゲ
ット電位VTを中心として変化する電圧VLCが印加され
る。
うには映像信号SVがそのまま供給される。そしてスイッ
チ（５），（６）が切換えられることにより、スイッチ
ング素子M1〜Mm及びM1′〜Mm′にはそれぞれ第９図B,C
に示すように映像信号と直流電位が１フィールドごとに
交互にそれぞれ逆のタンミングで現れる信号が供給され
る。この信号が例えば時点Tjiでサンプルホールドされ
ることにより、第６図の等価回路におけるスイッチング
素子Ｍの出力側には第９図Ｄに示すような信号電圧VSと
直流電圧VDCの交番する電圧VLC′が現れる。そしてこの
電圧VLC′が容量CDCで直流遮断されることにより、液晶
の対向端には第９図Ｅに示すように端子（３）のターゲ
ット電位VTを中心として変化する電圧VLCが印加され
る。
したがって液晶の対向端に印加される実効電圧V
LCrmsは、 となり、入力映像信号を１フィールドごとに信号→直流
→信号→直流として印加してもその情報は画像情報に変
換される。
LCrmsは、 となり、入力映像信号を１フィールドごとに信号→直流
→信号→直流として印加してもその情報は画像情報に変
換される。
このようにして画像が表示される。そしてこの場合に、
入力される映像信号が一極性のみなので、入力回路の構
成が簡単になる。なお振幅は２倍必要となるがレベルは
同じであり、回路の負担やスイッチング素子の耐圧も大
きくする必要はない。また信号が一極性のみなので、ア
ーリー効果等による変調も発生せず、これによってフリ
ッカが生じることもない。さらに液晶の対向端に印加さ
れる電圧はターゲット電位を中心に変化し、各フィール
ドごとにサンプリングされるので、リークによるフリッ
カの発生も減少される。
入力される映像信号が一極性のみなので、入力回路の構
成が簡単になる。なお振幅は２倍必要となるがレベルは
同じであり、回路の負担やスイッチング素子の耐圧も大
きくする必要はない。また信号が一極性のみなので、ア
ーリー効果等による変調も発生せず、これによってフリ
ッカが生じることもない。さらに液晶の対向端に印加さ
れる電圧はターゲット電位を中心に変化し、各フィール
ドごとにサンプリングされるので、リークによるフリッ
カの発生も減少される。
さらに第10図は他の例であって、この例では、スイッチ
ング素子M1′〜Mm′,M11′〜Mnm′及び液晶セルC11′〜
Cnm′が各列線ごとに水平方向に組み合わせて配置され
る。また入力端子（１）において、１画素分の遅延回路
（８）が設けられ、フィールドパルスPfにて制御される
スイッチ（９）にて左側に設けられた液晶セルC11′〜C
nm′に映像信号が供給される期間のみ信号が遅延される
ようにする。なお（10）は映像信号アンプであって、通
常の増幅が行われる。他は第８図と同様にされる。
ング素子M1′〜Mm′,M11′〜Mnm′及び液晶セルC11′〜
Cnm′が各列線ごとに水平方向に組み合わせて配置され
る。また入力端子（１）において、１画素分の遅延回路
（８）が設けられ、フィールドパルスPfにて制御される
スイッチ（９）にて左側に設けられた液晶セルC11′〜C
nm′に映像信号が供給される期間のみ信号が遅延される
ようにする。なお（10）は映像信号アンプであって、通
常の増幅が行われる。他は第８図と同様にされる。
この回路においても、液晶セルC11〜Cnm及びC11′〜
Cnm′には映像信号と直流電位が１フィールドごとに交
互にそれぞれ逆のタイミングで印加される。また左側の
液晶セルC11′〜Cnm′に印加される映像信号が１画素分
遅延されて表示画像の水平方向の位置が合わせられる。
Cnm′には映像信号と直流電位が１フィールドごとに交
互にそれぞれ逆のタイミングで印加される。また左側の
液晶セルC11′〜Cnm′に印加される映像信号が１画素分
遅延されて表示画像の水平方向の位置が合わせられる。
なお入力端子（１）〜アンプ（10）の具体的な構成は第
11図に示すようにされる。図中（11）はクランプ回路で
ある。この回路においてアンプ（10）は交流駆動を行わ
ないので、簡単な構成となる。
11図に示すようにされる。図中（11）はクランプ回路で
ある。この回路においてアンプ（10）は交流駆動を行わ
ないので、簡単な構成となる。
また１画素分の遅延は例えばサンプルホールド回路にて
行うこともできる。その場合には例えば第12図に示すよ
うにクロック信号Φ1Hにてサンプリングを行うことがで
きる。なお第13図はそのための具体的な構成例を示す。
行うこともできる。その場合には例えば第12図に示すよ
うにクロック信号Φ1Hにてサンプリングを行うことがで
きる。なお第13図はそのための具体的な構成例を示す。
さらに第14図に示すように３つのサンプルホールド回路
（8a），（8b），（8c）を設け、回路（8a）にてクロッ
ク信号Φ1Hでサンプリングを行うと共に、回路（8b），
（8c）にてクロック信号Φ2Hでサンプリングを行うよう
にしてもよい。
（8a），（8b），（8c）を設け、回路（8a）にてクロッ
ク信号Φ1Hでサンプリングを行うと共に、回路（8b），
（8c）にてクロック信号Φ2Hでサンプリングを行うよう
にしてもよい。
また第15図はさらに他の例であって、この例では、スイ
ッチング素子M1〜Mm,M11〜Mnm及び液晶セルC11〜Cnmの
マトリクス回路が４組（それぞれサフイックスa,b,c,d
を付して示す）設けられ、水平及び垂直の両方向に交互
に組み合わせて配置される。そして入力端子（１）から
の信号がスイッチ（5a）の一方、（5b）の他方に供給さ
れ、遅延回路（８）からの信号がスイッチ（5c）の一
方、（5d）の他方に供給され、スイッチ（5a），（5c）
の他方、（5b），（5d）の一方に直流電位が供給される
と共に、それぞれ各スイッチ（5a）〜（5d）からの信号
が同じサフイックスのマトリクス回路に供給される。
ッチング素子M1〜Mm,M11〜Mnm及び液晶セルC11〜Cnmの
マトリクス回路が４組（それぞれサフイックスa,b,c,d
を付して示す）設けられ、水平及び垂直の両方向に交互
に組み合わせて配置される。そして入力端子（１）から
の信号がスイッチ（5a）の一方、（5b）の他方に供給さ
れ、遅延回路（８）からの信号がスイッチ（5c）の一
方、（5d）の他方に供給され、スイッチ（5a），（5c）
の他方、（5b），（5d）の一方に直流電位が供給される
と共に、それぞれ各スイッチ（5a）〜（5d）からの信号
が同じサフイックスのマトリクス回路に供給される。
この回路においても、各液晶セルには映像信号と直流電
位が１フィールドごとに交互にそれぞれ所定のタイミン
グで印加されると共に、水平方向の位置合わせも行われ
る。
位が１フィールドごとに交互にそれぞれ所定のタイミン
グで印加されると共に、水平方向の位置合わせも行われ
る。
なおこの例においても、遅延回路（８）は第12図、第14
図と同等のサンプルホールド回路でもよい。
図と同等のサンプルホールド回路でもよい。
さらに上述の各例において、スイッチング素子Ｍはシリ
コン基板を用いたMOSFETで構成することができる。ある
いはアモルフアスシリコン、ポリシリコン、シリコンオ
ンサフアイア等を用いた薄膜トランジスタと液晶の積層
によって構成することもでき、この場合には特にリーク
による劣化が激しいので効果的である。
コン基板を用いたMOSFETで構成することができる。ある
いはアモルフアスシリコン、ポリシリコン、シリコンオ
ンサフアイア等を用いた薄膜トランジスタと液晶の積層
によって構成することもでき、この場合には特にリーク
による劣化が激しいので効果的である。
発明の効果 本発明によれば、簡単な構成でフリッカのない良好な画
像の表示が行なえるようになった。
像の表示が行なえるようになった。
第１図〜第７図は従来の装置の説明のための図、第８図
は本発明の一例の構成図、第９図はその説明のための
図、第10図は他の例の構成図、第11図〜第14図はその説
明のための図、第15図はさらに他の例の構成図である。 （１）は入力端子、（２）はシフトレジスタ、（５），
（６）はスイッチ、（７）は直流電圧源、Ｍはスイッチ
ング素子、Ｃは液晶セルである。
は本発明の一例の構成図、第９図はその説明のための
図、第10図は他の例の構成図、第11図〜第14図はその説
明のための図、第15図はさらに他の例の構成図である。 （１）は入力端子、（２）はシフトレジスタ、（５），
（６）はスイッチ、（７）は直流電圧源、Ｍはスイッチ
ング素子、Ｃは液晶セルである。
Claims (1)
- 【請求項１】垂直方向に複数配列された行線および水平
方向に複数配列された列線でマトリクスを構成し、この
マトリクスの各交差点に配置されたスイッチング素子お
よび液晶セルを有する液晶表示装置において、 上記スイッチング素子および液晶セルを、上記垂直方向
あるいは水平方向の奇数番目の上記スイッチング素子お
よび液晶セルからなる第１群と、この第１群と隣接する
偶数番目の上記スイッチング素子および液晶セルからな
る第２群とで構成し、 映像信号と、所定の直流電位とを、一のタイミングで切
り換えた第１の信号と、 この第１の信号と同じタイミングで上記映像信号と上記
所定の直流電位とが上記第１の信号と逆になるように切
り換えた第２の信号とを、 それぞれ上記第１群と第２群の上記スイッチング素子お
よび液晶セルに供給する映像信号供給手段を設け、 上記所定の直流電位が上記液晶セルに供給される期間に
は、上記液晶セルには、ターゲット電位に対する上記映
像信号レベルの実効値程度の電圧で、上記映像信号と逆
極性となる直流電圧が加わるように上記所定の直流電位
を設定したことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031956A JPH0779452B2 (ja) | 1983-02-28 | 1983-02-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031956A JPH0779452B2 (ja) | 1983-02-28 | 1983-02-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59158178A JPS59158178A (ja) | 1984-09-07 |
| JPH0779452B2 true JPH0779452B2 (ja) | 1995-08-23 |
Family
ID=12345405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58031956A Expired - Lifetime JPH0779452B2 (ja) | 1983-02-28 | 1983-02-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779452B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114669A (ja) * | 1984-11-09 | 1986-06-02 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPS61116393A (ja) * | 1984-11-09 | 1986-06-03 | 三洋電機株式会社 | 液晶表示装置 |
| DE3641556A1 (de) * | 1985-12-09 | 1987-06-11 | Sharp Kk | Steuerschaltung fuer eine fluessigkristallanzeige |
-
1983
- 1983-02-28 JP JP58031956A patent/JPH0779452B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59158178A (ja) | 1984-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0957491B1 (en) | Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus | |
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| JPS61112188A (ja) | 表示装置及びその駆動法 | |
| KR940000599B1 (ko) | 액정 디스플레이 장치 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPH052208B2 (ja) | ||
| JPH1185115A (ja) | 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器 | |
| JPH07181927A (ja) | 画像表示装置 | |
| JP3586998B2 (ja) | 液晶ディスプレイの駆動装置 | |
| JPH0543118B2 (ja) | ||
| JPH06138841A (ja) | アクティブマトリックスフラットディスプレイ | |
| JPH07199154A (ja) | 液晶表示装置 | |
| JPH0695071A (ja) | 液晶表示装置 | |
| JP3295953B2 (ja) | 液晶表示体駆動装置 | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0779452B2 (ja) | 液晶表示装置 | |
| JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JP2962338B2 (ja) | 液晶表示装置の駆動方法を実現するデータ出力回路 | |
| JP2776073B2 (ja) | 表示駆動装置および表示装置 | |
| JPH0731321B2 (ja) | 容量性負荷の走査方法 | |
| JPH09325348A (ja) | 液晶表示装置 | |
| KR100205427B1 (ko) | 액정표시장치의 데이터샘플링 홀더회로 및 그 구동방법 | |
| JP3149084B2 (ja) | 表示装置 | |
| JPH11265174A (ja) | 液晶表示装置 |