JPS5929295A - アクテイブマトリクス型液晶表示装置の駆動回路 - Google Patents
アクテイブマトリクス型液晶表示装置の駆動回路Info
- Publication number
- JPS5929295A JPS5929295A JP14007582A JP14007582A JPS5929295A JP S5929295 A JPS5929295 A JP S5929295A JP 14007582 A JP14007582 A JP 14007582A JP 14007582 A JP14007582 A JP 14007582A JP S5929295 A JPS5929295 A JP S5929295A
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- drive circuit
- crystal display
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアクティブマトリクス型液晶表示装置り一デに
アクティブマトリクス型液晶画像表示装置群の駆動回路
に関する。
アクティブマトリクス型液晶画像表示装置群の駆動回路
に関する。
近年、Ｊｌ結晶シリコン基板上にＭＯ８＋・ランジスタ
アレ・ｒを形成したアクディプマトリクス基板あるいは
透明基板上に薄膜ＭＯ８＋・ランジスタアレイを形成し
たアクティブマトリクス基板を用いて液晶表示装置、！
ｌ’＆に液晶画像表示装置ｉ？［を製作する試みが盛ん
にイラ°われでいる。アクディプマｉ・リクス型液晶表
示装置は、複数のゲート線、ゲート線と直交する′ｆＭ
数のデータ斜１及びゲー）・線とデータｔ４．ｉｌとの
各交点に形成されたＭ ＯＳ １ランジスタより成るア
クティブマトリクス基板と、このアクディプマ） ＩＪ
クス基板に対向する透明の共通７［ｊ ｉｌｉｉとの間
に液晶を介設した形でｆ）″・７成されており、１）り
ｒＩ＋２１’ｄ数のゲー ｉ−糸１１ ＋まデー１側駆
動回路に接続され、前記腹すｊ（のデータ線はデータ側
１１１（動回路に接続されＣいる。従来、データ〃１１
の配線をアルミニウＪ＼又（：１アルミニウム合金のよ
うな比抵抗が小さいイ“イ料て形成する局舎にに１、デ
ータルミｊ充放７１Ｔ、の１１ひ常数を小さくできるた
めデータ側駆動回路にバッファーアンプを股りる必要は
なかった。
アレ・ｒを形成したアクディプマトリクス基板あるいは
透明基板上に薄膜ＭＯ８＋・ランジスタアレイを形成し
たアクティブマトリクス基板を用いて液晶表示装置、！
ｌ’＆に液晶画像表示装置ｉ？［を製作する試みが盛ん
にイラ°われでいる。アクディプマｉ・リクス型液晶表
示装置は、複数のゲート線、ゲート線と直交する′ｆＭ
数のデータ斜１及びゲー）・線とデータｔ４．ｉｌとの
各交点に形成されたＭ ＯＳ １ランジスタより成るア
クティブマトリクス基板と、このアクディプマ） ＩＪ
クス基板に対向する透明の共通７［ｊ ｉｌｉｉとの間
に液晶を介設した形でｆ）″・７成されており、１）り
ｒＩ＋２１’ｄ数のゲー ｉ−糸１１ ＋まデー１側駆
動回路に接続され、前記腹すｊ（のデータ線はデータ側
１１１（動回路に接続されＣいる。従来、データ〃１１
の配線をアルミニウＪ＼又（：１アルミニウム合金のよ
うな比抵抗が小さいイ“イ料て形成する局舎にに１、デ
ータルミｊ充放７１Ｔ、の１１ひ常数を小さくできるた
めデータ側駆動回路にバッファーアンプを股りる必要は
なかった。
ｔｌ）１図にその例を示ジ。同図において、１０２、
Ｉ Ｃ＋ ３ 、１０ ／１等はゲート線、１０５，１
０６、１ （１７等（」データ〃；１．１１１．ｆ１２
，１１３’Ｑ’ ｌ：Ｉ阿’、４ｑ −Ｌ’ ア’Ｊ、
１０１１Ｊ、 ’）’ ｌ・８１１１データｔｈＩ及
び画室゛ノ゛レイによって（形成されるアクディプマト
リクス１（１１ンｆ（Ａｉ−表示眞９］１７である。９
二た、１１４↓Ｊ・シ′−１，ｆｌ！１１１１２（動回
路、１２１，１２２，１２３，１２４．１２５等（：［
アナログスイッチ、１２６番：［データｆ／ｉｆに印加
されるピデメ償ワの人力９１１５子、１６１番７１′ｒ
すｔ１ゲス・イソグー１２１乃至１２５等の開閉をＩＬ
ｌｌ ７．Ｉｌｌするシフトレジスタであり、前記アナ
ログス（〕’Ｊ’７ｉ１ｊ１２１乃至１２５等トシ７ト
レシスタ１３１とによってデータ側駆動回路が構成され
ている。ここで、アナログスイッチ１２１乃至１２５等
はビデオ信号をサンプルホールドする働きをしており、
一つのアナログスイッチが導通する時間は、雇人１（μ
扛）程度に制限される。
Ｉ Ｃ＋ ３ 、１０ ／１等はゲート線、１０５，１
０６、１ （１７等（」データ〃；１．１１１．ｆ１２
，１１３’Ｑ’ ｌ：Ｉ阿’、４ｑ −Ｌ’ ア’Ｊ、
１０１１Ｊ、 ’）’ ｌ・８１１１データｔｈＩ及
び画室゛ノ゛レイによって（形成されるアクディプマト
リクス１（１１ンｆ（Ａｉ−表示眞９］１７である。９
二た、１１４↓Ｊ・シ′−１，ｆｌ！１１１１２（動回
路、１２１，１２２，１２３，１２４．１２５等（：［
アナログスイッチ、１２６番：［データｆ／ｉｆに印加
されるピデメ償ワの人力９１１５子、１６１番７１′ｒ
すｔ１ゲス・イソグー１２１乃至１２５等の開閉をＩＬ
ｌｌ ７．Ｉｌｌするシフトレジスタであり、前記アナ
ログス（〕’Ｊ’７ｉ１ｊ１２１乃至１２５等トシ７ト
レシスタ１３１とによってデータ側駆動回路が構成され
ている。ここで、アナログスイッチ１２１乃至１２５等
はビデオ信号をサンプルホールドする働きをしており、
一つのアナログスイッチが導通する時間は、雇人１（μ
扛）程度に制限される。
第５図は、一画素を示し、３０１は液晶、３０２はＭＯ
Ｓ）ランジスタ、３０６はゲート線、６０４はデータ線
である。単結晶シリコン基板上に設けたアクティブマト
リクス型液晶表示装置において、データ線をＰ型あるい
はＮ型の拡散層で形成した場合、データ線の比抵抗が高
くなりデータ線に電荷を充放電するときの時ｓＢが大き
くなる。
Ｓ）ランジスタ、３０６はゲート線、６０４はデータ線
である。単結晶シリコン基板上に設けたアクティブマト
リクス型液晶表示装置において、データ線をＰ型あるい
はＮ型の拡散層で形成した場合、データ線の比抵抗が高
くなりデータ線に電荷を充放電するときの時ｓＢが大き
くなる。
このため、第１図のような駆動回路で比抵抗の大きいデ
ータ線を駆動しようとすると、アナログスイッチの導通
期間内でデータ線が完全に充放電されないため画像表示
がいちじるしく困難となる。
ータ線を駆動しようとすると、アナログスイッチの導通
期間内でデータ線が完全に充放電されないため画像表示
がいちじるしく困難となる。
従来、この欠点を補うために第２図に示すようにデータ
側駆動回路が構成されていた。即ち、各々のアナログス
イッチ１２１乃至１２５等の直後にバッファーアンプ（
例えばポルデージ７メロ７）２４１．２４２，２４３，
２４４，２４５等を接続し、このバッファーアンプを介
してデータ線の駆動を行っでいた。第２図のごとくデー
タ側駆動回路を４７，７成ジーると、データ〃；１の本
数と同数のノくツファーアンプが必要となるためデータ
側１１１（動回路の（ｉ’Ｉ成が複雑とｔ「り素子数が
増大する。また、〕（〕ソファーアンには常１＋７７１
？、流が流れるためデータ側駆動回路の消費丁げ、力が
増大する。液晶表示装置の主な用途は小型で低消費Ｔｎ
力の１１１−Ｔ−機器への適用であるため、前述の駆動
回路の素子数増大及び消費電力増大は致命的な欠点とな
る。
側駆動回路が構成されていた。即ち、各々のアナログス
イッチ１２１乃至１２５等の直後にバッファーアンプ（
例えばポルデージ７メロ７）２４１．２４２，２４３，
２４４，２４５等を接続し、このバッファーアンプを介
してデータ線の駆動を行っでいた。第２図のごとくデー
タ側駆動回路を４７，７成ジーると、データ〃；１の本
数と同数のノくツファーアンプが必要となるためデータ
側１１１（動回路の（ｉ’Ｉ成が複雑とｔ「り素子数が
増大する。また、〕（〕ソファーアンには常１＋７７１
？、流が流れるためデータ側駆動回路の消費丁げ、力が
増大する。液晶表示装置の主な用途は小型で低消費Ｔｎ
力の１１１−Ｔ−機器への適用であるため、前述の駆動
回路の素子数増大及び消費電力増大は致命的な欠点とな
る。
本発明の目的は、データ側駆動回路のバッファーアンプ
を効率的に利用することにより、少ない素子数並びに低
消費↑１ｆ、力の駆動回路で、比に抗の高いデータセ；
１の駆動を可能とし、性能の優れた、アク′ア・イブマ
１リクス型液晶表示装置Ｃ′（のＩ！ｔ（４７１１回路
を実Ｊｊ／、することにある。
を効率的に利用することにより、少ない素子数並びに低
消費↑１ｆ、力の駆動回路で、比に抗の高いデータセ；
１の駆動を可能とし、性能の優れた、アク′ア・イブマ
１リクス型液晶表示装置Ｃ′（のＩ！ｔ（４７１１回路
を実Ｊｊ／、することにある。
本発明の！！＋＋、（旨ｌ：１、比抵抗の高い４４料（
例えば、Ｐ型又はＮ型の拡１１（層、工Ｔｏ等の透明導
筒、１ヲ層、シリコン薄膜層等）で形成されたデータ線
を駆動するためのバッファーアンプの入出力端子を適切
なりロック信号で切換えることによりバッファーアンプ
を時分割多坦使用して、−個のバッファーアンプで複数
本のデータ線の駆動を行うようにした点にある。
例えば、Ｐ型又はＮ型の拡１１（層、工Ｔｏ等の透明導
筒、１ヲ層、シリコン薄膜層等）で形成されたデータ線
を駆動するためのバッファーアンプの入出力端子を適切
なりロック信号で切換えることによりバッファーアンプ
を時分割多坦使用して、−個のバッファーアンプで複数
本のデータ線の駆動を行うようにした点にある。
以下、実施例に基づいて本発明の詳細な説明する。
第４図に本発明の実施例を示し、第５図に第４図の駆動
回路の各部の印加波形の一例を示す。第４図において、
４０１乃至４０６はゲート線、４０７乃至４１８は比抵
抗がアルミニウムより高い４４料（例えば、拡散層、透
明導電膜、シリコン薄膜等）で形成されたデータ線、４
１９乃至４２３等は第３図に示した構造の画素、４００
は前記ゲート線、前記データ線及び前記画素アレイより
成るアクティブマトリクス型液晶表示装置、４３１はゲ
ート側駆動回路である。また、４４１乃至４５２はアナ
ログスイッチ、４３２はアナログスイッチ４４１乃至４
５２の開閉を制御するシフトレジスタ、４３４乃至４３
７はバッファーアンプ、４８１乃至４８４はアナログス
イッチ、４３３Ｇｉアナログスイツチ４８１乃至４８４
のＶＪＦＩ 閉ヲｆｌｉｌＪ 御するシフトレジスタで
あり、こオｔらでデータ有用駆動回路が構成されている
。第４図は、データ側駆動回路におい゛Ｃバッファーア
ンプ４個で１−ヘテのデータ線を駆動している例である
。第５図の５０１．５０２．５０３．５０４はそれぞｉ
１シフトレジスタ４３５の各出力端子４９１．４９２，
４９３、／＋９４の出力信号を示しており、また、５０
５．５０６，５０７，５０８，５０９，５１０゜５１１
．５１２はそれぞれシフトレジスタ４３２の各出力端子
４６１．４６２，４６５，４６４゜４６５．４６６．４
６７．４６８の出力信号を示しており、出力信号がノ飄
イとときアナログスイッチ（Ｊ導通出力信号がローのと
きアナログスイッチ−１ｔ非ｅｎ ３ｉｆＩとなる。入
力端子４３ ［３カラ人力すｆ’Ｌタピデメ信号は、第
５図のｔ、乃至ｔ２の期間番こアナログスイッチ４８１
によってサンプリングさｔｔ 。
回路の各部の印加波形の一例を示す。第４図において、
４０１乃至４０６はゲート線、４０７乃至４１８は比抵
抗がアルミニウムより高い４４料（例えば、拡散層、透
明導電膜、シリコン薄膜等）で形成されたデータ線、４
１９乃至４２３等は第３図に示した構造の画素、４００
は前記ゲート線、前記データ線及び前記画素アレイより
成るアクティブマトリクス型液晶表示装置、４３１はゲ
ート側駆動回路である。また、４４１乃至４５２はアナ
ログスイッチ、４３２はアナログスイッチ４４１乃至４
５２の開閉を制御するシフトレジスタ、４３４乃至４３
７はバッファーアンプ、４８１乃至４８４はアナログス
イッチ、４３３Ｇｉアナログスイツチ４８１乃至４８４
のＶＪＦＩ 閉ヲｆｌｉｌＪ 御するシフトレジスタで
あり、こオｔらでデータ有用駆動回路が構成されている
。第４図は、データ側駆動回路におい゛Ｃバッファーア
ンプ４個で１−ヘテのデータ線を駆動している例である
。第５図の５０１．５０２．５０３．５０４はそれぞｉ
１シフトレジスタ４３５の各出力端子４９１．４９２，
４９３、／＋９４の出力信号を示しており、また、５０
５．５０６，５０７，５０８，５０９，５１０゜５１１
．５１２はそれぞれシフトレジスタ４３２の各出力端子
４６１．４６２，４６５，４６４゜４６５．４６６．４
６７．４６８の出力信号を示しており、出力信号がノ飄
イとときアナログスイッチ（Ｊ導通出力信号がローのと
きアナログスイッチ−１ｔ非ｅｎ ３ｉｆＩとなる。入
力端子４３ ［３カラ人力すｆ’Ｌタピデメ信号は、第
５図のｔ、乃至ｔ２の期間番こアナログスイッチ４８１
によってサンプリングさｔｔ 。
ｔｌ乃至ｔ、の期間に）くソファ−アンプ４３４により
゛Ｃデータ線４０７を駆動する。ｔ３におり）て出力端
子４６１の出力信号５０５がローとなってアナログスイ
ッチ４４１は非導通となリノくソファ−アンプ４３４に
よるデータ線４０７の駆動は終了する。ｔ３乃至ｔ４の
期間に再びアナログスイッチ４８１が導通しビデオ信号
の・す゛ンプリングを行なう。し、乃至ｔ４の期間にサ
ンプリングされたビデオ信号は、アナログスイッチ４４
５力（導通ずるｔ３乃至ｔ！の期間にバッファーアンプ
゛４３４を通してデータ線４１１を駆動する。
゛Ｃデータ線４０７を駆動する。ｔ３におり）て出力端
子４６１の出力信号５０５がローとなってアナログスイ
ッチ４４１は非導通となリノくソファ−アンプ４３４に
よるデータ線４０７の駆動は終了する。ｔ３乃至ｔ４の
期間に再びアナログスイッチ４８１が導通しビデオ信号
の・す゛ンプリングを行なう。し、乃至ｔ４の期間にサ
ンプリングされたビデオ信号は、アナログスイッチ４４
５力（導通ずるｔ３乃至ｔ！の期間にバッファーアンプ
゛４３４を通してデータ線４１１を駆動する。
以上述べたごとき動作の繰り返しによって、）くッファ
ーアンプ４３４はデータ線４０７，４１１、・・―を、
バッファーアンプ４３５はデータ線４０８．４１２．・
・会を、ノくツ７アーアンプ４３６はデータ線４０９．
’４’１３．＠−拳を、ノくソファ−アンプ４３７はデ
ータ線４１０ 、、４１４ 。
ーアンプ４３４はデータ線４０７，４１１、・・―を、
バッファーアンプ４３５はデータ線４０８．４１２．・
・会を、ノくツ７アーアンプ４３６はデータ線４０９．
’４’１３．＠−拳を、ノくソファ−アンプ４３７はデ
ータ線４１０ 、、４１４ 。
・・・をそれぞれ駆動する。第５図より、／くソファ−
アンプ４個を用いることにより一本のデータ線を駆動し
ている時間はバッファーアンプ゛を全く用いない場合の
４倍となることがわかる。一般しこ用いるバッファーア
ンプの個数を増せば、一本のデータ名実をｐλ（動ジー
る１１９間が増加する反；ｔｒｉ 、）（ツフ’ｒ−ア
ンプでの消費７１“ｆ、力も増加１゛る。従って、）（
ソフｒ−アンプの個数を、−不σ〕テ４−夕ａｌ にＴ
ｌｒ、荷を充Ｊ７ｂ： ７１Ｙ、リ−るのに要する１１
．９間の人Ｊ一番こＩ！６じてｉ尚切に〉；１めるごと
に」二って、最も文１」σ）Ｊ：し為ノ（ソファー−’
Ｔアンプ利用が実現でき、低ンｒ’ｌ １Ｖ １Ｔ、）
Ｊで高刊：０シの駆Ｊｉ１７回路が？υられる。
アンプ４個を用いることにより一本のデータ線を駆動し
ている時間はバッファーアンプ゛を全く用いない場合の
４倍となることがわかる。一般しこ用いるバッファーア
ンプの個数を増せば、一本のデータ名実をｐλ（動ジー
る１１９間が増加する反；ｔｒｉ 、）（ツフ’ｒ−ア
ンプでの消費７１“ｆ、力も増加１゛る。従って、）（
ソフｒ−アンプの個数を、−不σ〕テ４−夕ａｌ にＴ
ｌｒ、荷を充Ｊ７ｂ： ７１Ｙ、リ−るのに要する１１
．９間の人Ｊ一番こＩ！６じてｉ尚切に〉；１めるごと
に」二って、最も文１」σ）Ｊ：し為ノ（ソファー−’
Ｔアンプ利用が実現でき、低ンｒ’ｌ １Ｖ １Ｔ、）
Ｊで高刊：０シの駆Ｊｉ１７回路が？υられる。
本発明のもう一つの実施例を第６図及び臼）７図に示４
．．第６図に示すアク−１イブマド１ノクス４（ｑ〜品
表示装置及びその駆動回路４；Ｌ 、第４図（こおｌ／
１てデータ側駆動回路のアナ１プグス・ｆブチ４８１〕
５至４８４の変わりにデータ線σ〕木数と“しｌ／１（
１，’Ｊ数σ〕アリ・ログス・ｒフチ６０１，６０２，
６０５，６０４、・・常を用い、シフトレジスタ４３−
３の変Ｊ】りに、データ線の本数と等しＩ／＼数σ）
Ｉｌｌ ＪＪ ＊ｉＪ子をイｆするンフトレジスク６（
ＪＯを川し＼たものであＺ）。
．．第６図に示すアク−１イブマド１ノクス４（ｑ〜品
表示装置及びその駆動回路４；Ｌ 、第４図（こおｌ／
１てデータ側駆動回路のアナ１プグス・ｆブチ４８１〕
５至４８４の変わりにデータ線σ〕木数と“しｌ／１（
１，’Ｊ数σ〕アリ・ログス・ｒフチ６０１，６０２，
６０５，６０４、・・常を用い、シフトレジスタ４３−
３の変Ｊ】りに、データ線の本数と等しＩ／＼数σ）
Ｉｌｌ ＪＪ ＊ｉＪ子をイｆするンフトレジスク６（
ＪＯを川し＼たものであＺ）。
ｉｊ′Ｊ５、第６図におい゛Ｃ１第４図と同一σ〕バ４
ｇ ＋１第４図と同一のものると表わす。こＱ〕とき
、シフ）レジスタ６００の各出力端子６２１，６２２．
６２３ 、 ６２’Ａ 、 ６２５
、 ６２６ 、 ・ ・ ・ σ）
１■） ツノ Ｃ１ｇ−はそれぞれ第７図の７０１．７
０２．７０３．７０．４．７（Ｊ５．７０６ 、中・・
のごとく設定し、シフトレジスタ４３２の各出力端子４
６１．４６２．４６５，４６４，４６５，４６６、−・
９の出力信号は７０７．７０８．７０９．７１１・０，
７１１．７１２．・・・のどとく設定する。
ｇ ＋１第４図と同一のものると表わす。こＱ〕とき
、シフ）レジスタ６００の各出力端子６２１，６２２．
６２３ 、 ６２’Ａ 、 ６２５
、 ６２６ 、 ・ ・ ・ σ）
１■） ツノ Ｃ１ｇ−はそれぞれ第７図の７０１．７
０２．７０３．７０．４．７（Ｊ５．７０６ 、中・・
のごとく設定し、シフトレジスタ４３２の各出力端子４
６１．４６２．４６５，４６４，４６５，４６６、−・
９の出力信号は７０７．７０８．７０９．７１１・０，
７１１．７１２．・・・のどとく設定する。
第８図及び第９図（α） ＋ （６）にバッファーアン
プのｔ／Ｍ成例を示す。第８図は、演算増幅器を用いて
構成したボルテージフォロワである。同図において８０
１は演算増幅器、８０２はポルデージフォロワの入力＆
Ｊ 子、８０３はボルテージ７オロワの出力端子、逆用
入力端子を示す。第８図のボルテージ７オロワは利得が
１のバッファーアンプとして利用できる。第９図（α）
はＮチャネルＭＯＳ）ランジスタ９０１と負荷抵抗９０
２を用いて構成したソースフォロワであり、利得がほぼ
１のバッファーアンプである。同図において、９０３は
入力端子、９０６は出力端子、９０４は正電源、９０５
は負電源である。第９図（ｂ＞はＰチャネルＭＯＳ ）
ランジスタ９１１と負荷抵抗９１２を用いて描成したン
ースフメロソであり、９１３は入力’ＡＮ子、９１６は
出力鼎）１子、９１４ζ、１１に７１了、源、９１５は
負７１７、源である。
プのｔ／Ｍ成例を示す。第８図は、演算増幅器を用いて
構成したボルテージフォロワである。同図において８０
１は演算増幅器、８０２はポルデージフォロワの入力＆
Ｊ 子、８０３はボルテージ７オロワの出力端子、逆用
入力端子を示す。第８図のボルテージ７オロワは利得が
１のバッファーアンプとして利用できる。第９図（α）
はＮチャネルＭＯＳ）ランジスタ９０１と負荷抵抗９０
２を用いて構成したソースフォロワであり、利得がほぼ
１のバッファーアンプである。同図において、９０３は
入力端子、９０６は出力端子、９０４は正電源、９０５
は負電源である。第９図（ｂ＞はＰチャネルＭＯＳ ）
ランジスタ９１１と負荷抵抗９１２を用いて描成したン
ースフメロソであり、９１３は入力’ＡＮ子、９１６は
出力鼎）１子、９１４ζ、１１に７１了、源、９１５は
負７１７、源である。
以−に述べたごとく、本発明を用いることにより少ない
素子数と低い消費？Ｉｌ、力で高１で１゛能のアクティ
ブマトリクス型液晶表示装置ｉ’ｌの駆動回路が実現さ
第１る。
素子数と低い消費？Ｉｌ、力で高１で１゛能のアクティ
ブマトリクス型液晶表示装置ｉ’ｌの駆動回路が実現さ
第１る。
第１図及び第２図（コ従来のアクア−イブマトリクス型
液晶表示ｉｌ＆ １ｒＩ及びその駆動回路をｎ（Ｎ明す
るだめの図。 ｒｎ ３ 図ζＪ、アクディプマトリクス型液晶表示装
置？゛（“の一画素のｆ７”Ｉ ｔｒす、を示した図。 第７１図及び第５図は本発明の詳細な説明するだめの図
。 自〜６図及びｒｌ’ｒ ７ ＩＮ＝、ｌ ｉ、を本発明
のもう一つの実施例を説明するだめの園。 第８１房、第９図Ｇコバソファーアンプのｔｌ＆成例を
ｎＩ）、明゛４るための園。 区 区 第３図 １＋ １． ちｔ＋ ｋ 第８図 ５７５−
液晶表示ｉｌ＆ １ｒＩ及びその駆動回路をｎ（Ｎ明す
るだめの図。 ｒｎ ３ 図ζＪ、アクディプマトリクス型液晶表示装
置？゛（“の一画素のｆ７”Ｉ ｔｒす、を示した図。 第７１図及び第５図は本発明の詳細な説明するだめの図
。 自〜６図及びｒｌ’ｒ ７ ＩＮ＝、ｌ ｉ、を本発明
のもう一つの実施例を説明するだめの園。 第８１房、第９図Ｇコバソファーアンプのｔｌ＆成例を
ｎＩ）、明゛４るための園。 区 区 第３図 １＋ １． ちｔ＋ ｋ 第８図 ５７５−
Claims (1)
- 複数本のゲート線、該ゲート線と直交する複数本の１−
夕押ｊ１及びゲート線とデータ綿との各交点（こ形１ｊ
１２．されたＭ ＯＳ ）ランジスタＪニリＪｌ’／Ｊ
るアクディブマ）・リクス基板と、該アクディプマトリ
クスｊｉｌ！板に対向する共ｊｍ ｍ、極との間に液晶
を介設しＣ成るアクディプマトリクス型液晶表示装置の
データｆｐｉ＋をｊｉＩｉｌ’ｉｌＪする駆動回路にお
いＣ、データ線を駆動ジーる駆動回路にデータ線の本数
より少ないｆｆ、’、Ｉ数のバッファーアンプヲ具（＋
１１１ シ、各バッファーアンプの入出力部分にそれぞ
れスイツチを股り、４にバッファーアンプの入力部分の
スイッチのＩｔｌＪ閉を第１のりｔ７ノク信号で制御し
、に９バッフｒ−アンプの出力ｒＩＩＩ分のスイッチの
開閉を第２のクロック信号で制御することにより、一つ
のバッファーアンプで複数のデータ緬１の駆動を行うよ
うにしたことを特？：（とするアクディブマｉ・リクス
型液晶表示装置？’？の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14007582A JPS5929295A (ja) | 1982-08-12 | 1982-08-12 | アクテイブマトリクス型液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14007582A JPS5929295A (ja) | 1982-08-12 | 1982-08-12 | アクテイブマトリクス型液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5929295A true JPS5929295A (ja) | 1984-02-16 |
| JPH0557597B2 JPH0557597B2 (ja) | 1993-08-24 |
Family
ID=15260379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14007582A Granted JPS5929295A (ja) | 1982-08-12 | 1982-08-12 | アクテイブマトリクス型液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929295A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6287392U (ja) * | 1985-11-21 | 1987-06-04 | ||
| JPS62226192A (ja) * | 1986-03-27 | 1987-10-05 | 株式会社東芝 | 液晶表示装置における駆動回路 |
| US5973661A (en) * | 1994-12-20 | 1999-10-26 | Seiko Epson Corporation | Image display device which staggers the serial input data onto multiple drive lines and extends the time per data point |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101465067B1 (ko) * | 2013-08-30 | 2014-11-26 | 린나이코리아 주식회사 | 콘트롤러용 피시비(pcb) 케이스 |
-
1982
- 1982-08-12 JP JP14007582A patent/JPS5929295A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6287392U (ja) * | 1985-11-21 | 1987-06-04 | ||
| JPS62226192A (ja) * | 1986-03-27 | 1987-10-05 | 株式会社東芝 | 液晶表示装置における駆動回路 |
| US5973661A (en) * | 1994-12-20 | 1999-10-26 | Seiko Epson Corporation | Image display device which staggers the serial input data onto multiple drive lines and extends the time per data point |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0557597B2 (ja) | 1993-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6778841B1 (ja) | 半導体装置 | |
| CN100397446C (zh) | 脉冲输出电路、移位寄存器和显示器件 | |
| US7733321B2 (en) | Shift register and display device using same | |
| US7535259B2 (en) | Clocked inverter, NAND, NOR and shift register | |
| US7705843B2 (en) | Electric circuit, latch circuit, display apparatus and electronic equipment | |
| JPH02170125A (ja) | マトリックス表示装置 | |
| JPS5929295A (ja) | アクテイブマトリクス型液晶表示装置の駆動回路 | |
| US6480179B1 (en) | Image display invention | |
| TW200828228A (en) | Shift register and liquid crystal display device | |
| US6815719B2 (en) | Field effect transistor and image display apparatus using the same | |
| JPH0671202B2 (ja) | 液晶駆動装置 | |
| JP4389284B2 (ja) | ラッチ回路およびこれを搭載した液晶表示装置 | |
| JPH043552B2 (ja) | ||
| JPH0552499B2 (ja) | ||
| JPH09153296A (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
| JP4890078B2 (ja) | シフトレジスタ、表示装置、電子機器 | |
| JP2002090708A (ja) | 回路基板および平面表示装置 | |
| JPS63218927A (ja) | 画像表示装置 | |
| JP4260589B2 (ja) | クロックドインバータ、ｎａｎｄ、ｎｏｒ、シフトレジスタ及び表示装置 | |
| Atherton | Integrating electronics into active matrix liquid crystal displays | |
| JP2702714B2 (ja) | デコーダ装置 | |
| JPH04194817A (ja) | 表示装置の駆動回路 | |
| JPS6310182A (ja) | アクテイブマトリクスアレイ | |
| JP2002171158A (ja) | ラッチ回路および液晶表示装置 | |
| JPH04213495A (ja) | 液晶パネル駆動回路 |