JP4890078B2 - シフトレジスタ、表示装置、電子機器 - Google Patents

Description

本発明は、クロックドインバータを単位回路として含むシフトレジスタに関する。

近年、液晶表示装置や発光装置などの表示装置は、携帯機器向けの需要の増加から、活発に開発が進められている。特に絶縁体上に多結晶半導体により形成されたトランジスタを用いて、画素及び駆動回路（以下内部回路と表記）を一体形成する技術は、小型化及び低消費電力化に大きく貢献するため、活発に開発が進められている。絶縁体上に形成された内部回路は、ＦＰＣ等を介してコントローラＩＣ等（以下外部回路と表記）と接続され、その動作が制御される。

内部回路の電源電位は通常１０Ｖ程度であり、一方、外部回路を構成するＩＣは、内部回路よりも低い電源電位で動作するため、通常３Ｖ程度の振幅の信号を作成する。この３Ｖ程度の振幅の信号を用いて内部回路を正確に動作させるために、各段にレベルシフト部を配置した構成のシフトレジスタがある（例えば、特許文献１参考）。

図９のような従来のシフトレジスタにおけるクロックドインバータでは、高電位電源（ＶＤＤ）と低電位電源（ＶＳＳ）の電位差よりも小さい振幅の信号を、ＶＳＳにソースがつながるＮ型トランジスタのゲート及びＶＤＤにソースがつながるＰ型トランジスタのゲートに入力した場合において、Ｎ型トランジスタがオンしているとき、トランジスタのしきい値によってオフさせたいＰ型トランジスタを完全にオフさせることができず、ＶＤＤからＶＳＳへ貫通電流が流れてしまい誤動作の原因となっていた。
特開２０００−３３９９８５号公報（第３−６頁参照）

内部回路でレベルシフトしようとすると、駆動回路の占有面積の増大、波形の遅延や鈍りから周波数特性の低下等の問題を生じる。さらに、特許文献１のように、電流駆動型のレベルシフタを使用すると、トランジスタ特性の隣接間バラツキを抑制する必要がある。また、外部回路にレベルシフタを配置すると、ＩＣ等の部品数の増加から筐体の大型化、作製費用の増加、レベルシフトによる消費電力の増加等の問題が発生する。従って、小さい振幅の信号をレベルシフトせずに用いることが好ましい。

よって、本発明は、上述の実情を鑑み、外部回路にレベルシフタを配置しなくても良好に動作させることができるシフトレジスタを提供することで、筐体の小型化、作製費用の削減、消費電力の削減を実現することを課題とする。さらに内部回路にレベルシフタを配置しなくても良好に動作させることができるシフトレジスタを提供することで、クロック信号の波形の遅延や鈍りの問題、内部回路に配置された電源線の電圧降下の問題を解決し、内部回路における駆動回路の占有面積の小型化、消費電力の削減、高周波数動作を実現することを課題とする。

また、トランジスタは、作製工程や使用する基板の相違によって生じるゲート長及びゲート幅並びにゲート絶縁膜の膜厚バラツキ等に起因して、そのしきい値電圧にバラツキが生じ、想定していた値と異なる場合がある。この場合、「１」と「０」の２つの論理レベルを扱うディジタル回路では、小さい振幅の信号を用いると、しきい値バラツキの影響を受けて、正確に動作しない場合が生じる。

よって、トランジスタの特性バラツキによる影響を緩和して、正確に動作を行うシフトレジスタを提供することを課題とする。本発明では、上述の課題を鑑み、低振幅信号を用い、レベルシフト部を設けなくても、良好に動作を行うシフトレジスタを提案する。

第１クロックドインバータと第２クロックドインバータとを含むレジスタをｍ段（ｍは任意の整数であり、ｍ≧２）有し、第（２ｎ−１）段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の第１クロックドインバータは、第（２ｎ−２）段目のレジスタからの第１出力と、第（２ｎ−１）段目の第２クロックドインバータからの出力と、第１クロック信号とに応じて動作し、第（２ｎ−１）段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の第２クロックドインバータは、第（２ｎ−２）段目のレジスタからの第２出力と、第（２ｎ−１）段目の第１クロックドインバータからの出力と、第１クロック信号とに応じて動作し、第１出力と第２出力とは、いずれか一方が高電位電源の電位と同等であり、他方が低電位電源の電位と同等であり、第２ｎ段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の第１クロックドインバータは、第（２ｎ−１）段目のレジスタからの第３出力と、第２ｎ段目の第２クロックドインバータからの出力と、第２クロック信号とに応じて動作し、第２ｎ段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の第２クロックドインバータは、第（２ｎ−１）段目のレジスタからの第４出力と、第２ｎ段目の第１クロックドインバータからの出力と、第２クロック信号とに応じて動作し、第３出力と第４出力とは、いずれか一方が高電位電源の電位と同等であり、他方が低電位電源の電位と同等であり、第２クロック信号は、第１クロック信号の反転信号であり、高電位電源と低電位電源と電位差よりも第１クロック信号及び第２クロック信号の振幅が小さいシフトレジスタであることを特徴とする。

第１クロックドインバータと第２クロックドインバータとを含むレジスタをｍ段（ｍは任意の整数であり、ｍ≧２）有し、第（２ｎ−１）段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の第１クロックドインバータ及び第（２ｎ−１）段目の第２クロックドインバータには第１クロック信号線から第１クロック信号が入力され、第（２ｎ−１）段目の第１クロックドインバータには、第１出力が入力され、第（２ｎ−１）段目の第２クロックドインバータには、第２出力が入力され、第１出力と第２出力とは、いずれか一方が第（２ｎ−２）段目の第１クロックドインバータからの出力であり、他方が第（２ｎ−２）段目の第２クロックドインバータからの出力であり、いずれか一方がＨｉｇｈ Ｌｅｖｅｌであり、他方がＬｏｗ Ｌｅｖｅｌであり、第（２ｎ−１）段目の第１クロックドインバータからは、第１出力と、第（２ｎ−１）段目の第２クロックドインバータからの出力と、第１クロック信号とに応じて高電位電源の電位または低電位電源の電位が出力され、第（２ｎ−１）段目の第２クロックドインバータからは、第２出力と、第（２ｎ−１）段目の第１クロックドインバータからの出力と、第１クロック信号に応じて高電位電源の電位または低電位電源の電位が出力され、第２ｎ段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の第１クロックドインバータ及び第２ｎ段目の第２クロックドインバータには第２クロック信号線から第２クロック信号が入力され、第２ｎ段目の第１クロックドインバータには、第３出力が入力され、第２ｎ段目の第２クロックドインバータには、第４出力が入力され、第３出力と第４出力とは、いずれか一方が第（２ｎ−１）段目の第１クロックドインバータからの出力であり、他方が第（２ｎ−１）段目の第２クロックドインバータからの出力であり、第２ｎ段目の第１クロックドインバータからは、第３出力と、第２ｎ段目の第２クロックドインバータからの出力と、第２クロック信号とに応じて高電位電源の電位または低電位電源の電位が出力され、第２ｎ段目の第２クロックドインバータからは、第４出力と、第２ｎ段目の第１クロックドインバータからの出力と、第２クロック信号に応じて高電位電源の電位または低電位電源の電位が出力され、第２クロック信号は、第１クロック信号の反転信号であるシフトレジスタであることを特徴とする。

第１クロックドインバータと第２クロックドインバータとを含むレジスタをｍ段（ｍは任意の整数であり、ｍ≧２）有し、第１クロックドインバータは、第１入力端子と、第２入力端子と、第３入力端子と、第１出力端子とを有し、第２クロックドインバータは、第４入力端子と、第５入力端子と、第６入力端子と、第２出力端子とを有し、第１クロックドインバータと第２クロックドインバータとは、いずれも、高電位電源と低電位電源とに接続し、第１出力端子は、第２入力端子における電位に応じて、高電位電源の電位または低電位電源の電位を出力し、第２出力端子は、第５入力端子における電位に応じて、高電位電源の電位または低電位電源の電位を出力し、第（２ｎ−１）段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）における第１クロックドインバータの第１出力端子は、第（２ｎ−１）段目における第２クロックドインバータの第５入力端子と、第２ｎ段目における第２クロックドインバータの第４入力端子と、に接続し、第（２ｎ−１）段目における第２クロックドインバータの第２出力端子は、第（２ｎ−１）段目における第１クロックドインバータの第２入力端子と、第２ｎ段目における第１クロックドインバータの第１入力端子と、に接続し、第（２ｎ−１）段目における第１クロックドインバータの第３入力端子と、（２ｎ−１）段目における第２クロックドインバータの第６入力端子とは、第１クロック信号線に接続し、第２ｎ段目における第１クロックドインバータの第３入力端子と、２ｎ段目における第２クロックドインバータの第６入力端子とは、第２クロック信号線に接続し、第１クロック信号線の電位と第２クロック信号線の電位は、周期的に変動し、いずれか一方のクロック信号線の電位がＨｉｇｈ Ｌｅｖｅｌのとき、他方のクロック信号線が電位Ｌｏｗ Ｌｅｖｅｌであり、第（２ｎ−１）段目において、第１入力端子の電位がＨｉｇｈ Ｌｅｖｅｌ、第４入力端子における電位がＬｏｗ Ｌｅｖｅｌであるときに、第１クロック信号線の電位がＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌに切り替わると、第１出力端子から低電位電源の電位が出力されると共に第２出力端子から高電位電源の電位が出力され、第１入力端子の電位がＬｏｗ Ｌｅｖｅｌ、第４入力端子における電位がＨｉｇｈ Ｌｅｖｅｌであるときに、第１クロック信号線の電位がＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌに切り替わると、第１出力端子から高電位電源の電位が出力されると共に、第２出力端子から低電位電源の電位と同じ大きさの電位が出力され、２ｎ段目において、第１入力端子の電位がＨｉｇｈ Ｌｅｖｅｌ、第４入力端子における電位がＬｏｗ Ｌｅｖｅｌであるときに、第２クロック信号線の電位がＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌに切り替わると、第１出力端子から低電位電源の電位が出力されると共に、第２出力端子から高電位電源の電位が出力され、第１入力端子の電位がＬｏｗ Ｌｅｖｅｌ、第４入力端子における電位がＨｉｇｈ Ｌｅｖｅｌであるときに、第２クロック信号線の電位がＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌに切り替わると、第１出力端子から高電位電源の電位が出力されると共に、第２出力端子から低電位電源の電位が出力されるシフトレジスタであることを特徴とする。

第１クロックドインバータと第２クロックドインバータとを含むレジスタをｍ段（ｍは任意の整数であり、ｍ≧２）有し、第１クロックドインバータは、第１入力端子と、第２入力端子と、第３入力端子と、第１出力端子とを有し、第２クロックドインバータは、第４入力端子と、第５入力端子と、第６入力端子と、第２出力端子とを有し、第１クロックドインバータと第２クロックドインバータとは、いずれも、高電位電源と低電位電源とに接続し、第１出力端子は、第２入力端子における電位に応じて、高電位電源の電位または低電位電源の電位を出力し、第２出力端子は、第５入力端子における電位に応じて、高電位電源の電位または低電位電源の電位を出力し、第（２ｎ−１）段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）における第１クロックドインバータの第１出力端子は、第（２ｎ−１）段目における第２クロックドインバータの第５入力端子と、第２ｎ段目における第１クロックドインバータの第１入力端子と、に接続し、第（２ｎ−１）段目における第２クロックドインバータの第２出力端子は、第（２ｎ−１）段目における第１クロックドインバータの第２入力端子と、第２ｎ段目における第２クロックドインバータの第４入力端子と、に接続し、第（２ｎ−１）段目における第１クロックドインバータの第３入力端子と、（２ｎ−１）段目における第２クロックドインバータの第６入力端子とは、第１クロック信号線に接続し、第２ｎ段目における第１クロックドインバータの第３入力端子と、２ｎ段目における第２クロックドインバータの第６入力端子とは、第２クロック信号線に接続し、第１クロック信号線の電位と第２クロック信号線の電位は、周期的に変動し、いずれか一方のクロック信号線の電位がＨｉｇｈ Ｌｅｖｅｌのとき、他方のクロック信号線が電位Ｌｏｗ Ｌｅｖｅｌであり、第（２ｎ−１）段目において、第１入力端子の電位がＨｉｇｈ Ｌｅｖｅｌ、第４入力端子における電位がＬｏｗ Ｌｅｖｅｌであるときに、第１クロック信号線の電位がＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌに切り替わると、第１出力端子から低電位電源の電位と同じ大きさの電位が出力されると共に第２出力端子から高電位電源の電位と同じ大きさの電位が出力され、第１入力端子の電位がＬｏｗ Ｌｅｖｅｌ、第４入力端子における電位がＨｉｇｈ Ｌｅｖｅｌであるときに、第１クロック信号線の電位がＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌに切り替わると、第１出力端子から高電位電源の電位が出力されると共に、第２出力端子から低電位電源の電位と同じ大きさの電位が出力され、２ｎ段目において、第１入力端子の電位がＨｉｇｈ Ｌｅｖｅｌ、第４入力端子における電位がＬｏｗ Ｌｅｖｅｌであるときに、第２クロック信号線の電位がＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌに切り替わると、第１出力端子から低電位電源の電位と同じ大きさの電位が出力されると共に、第２出力端子から高電位電源の電位が出力され、第１入力端子の電位がＬｏｗ Ｌｅｖｅｌ、第４入力端子における電位がＨｉｇｈ Ｌｅｖｅｌであるときに、第２クロック信号線の電位がＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌに切り替わると、第１出力端子から高電位電源の電位が出力されると共に、第２出力端子から低電位電源の電位が出力されるシフトレジスタであることを特徴とする。

なお、本発明において、ひとつのトランジスタに含まれソースまたはドレインとして機能する二つの電極は、これらの電極間に生じる電位差によっていずれがソースとして機能するか、ドレインとして機能するかが決まる。従って、駆動によって、これらの電極間に生じる電位関係（いずれの電極の電位が高いか若しくは低いか）が変動する場合、どちらの電極をソースまたはドレインとよんでも構わない。

本発明を実施することによって、レベルシフト部を特に設けなくても動作させることのできるシフトレジスタを得ることができ、基板上におけるシフトレジスタの専有面積を低減させることができる。本発明を実施することによって、レジスタに設けられた二つのクロックドインバータのうち、いずれか一方のクロックドインバータを介して出力された高電位電源の電位を利用して他方のクロックドインバータに含まれたＰチャネル型トランジスタをオフにさせることができるシフトレジスタを得ることができる。また、本発明のシフトレジスタは、クロック信号のＬｏｗ Ｌｅｖｅｌ側の電位と低電位電源の電位とが同等であるようにそれぞれの電位を設定して動作させることによって、高電位電源と低電位電源との間の電位差よりも小さい振幅のクロック信号を入力した場合においても、Ｎチャネル型トランジスタをオフにさせることできる。このようにトランジスタをオフにさせることで、意図に反してそれぞれのトランジスタ内を流れてしまう貫通電流を低減することができる。

本発明を実施することによって、レジスタに設けられた二つのクロックドインバータのうち、いずれか一方のクロックドインバータを介して出力された低電位電源の電位を利用して他方のクロックドインバータに含まれたＮチャネル型トランジスタをオフにさせることができる。また、本発明のシフトレジスタは、クロック信号のＨｉｇｈ Ｌｅｖｅｌ側の電位と高電位電源の電位とが同等であるようにそれぞれの電位を設定して動作させることによって、高電位電源と低電位電源との間の電位差よりも小さい振幅のクロック信号を入力した場合においても、Ｐチャネル型トランジスタをオフにさせることできる。このようにトランジスタをオフにさせることで、意図に反してそれぞれのトランジスタ内を流れてしまう貫通電流を低減することができる。

（実施の形態１）
図１は本発明のシフトレジスタの一態様について説明する為の回路図である。図１には、第（２ｎ−１）段目（ｎは任意の整数、ｍはシフトレジスタに設けられた総段数であり、ｍ≧２ｎ≧２）のレジスタ１０１と、第２ｎ段目のレジスタ１０２とが表されている。レジスタ１０１は第１クロックドインバータ１１１及び第２クロックドインバータ１１２を含み、レジスタ１０２は第１クロックドインバータ１１３及び第２クロックドインバータ１１４を含んでいる。これらのクロックドインバータは、いずれも、高電位電源ＶＤＤと、低電位電源ＶＳＳとに接続している。

第１クロックドインバータ１１１は入力端子Ａ１、出力端子Ｂ１、入力端子Ｃ１、入力端子Ｄ１を有し、第２クロックドインバータ１１２は入力端子Ａ２、出力端子Ｂ２、入力端子Ｃ２、入力端子Ｄ２を有し、第３クロックドインバータ１１３は入力端子Ａ３、出力端子Ｂ３、入力端子Ｃ３、入力端子Ｄ３を有し、第４クロックドインバータ１１４は入力端子Ａ４、出力端子Ｂ４、入力端子Ｃ４、入力端子Ｄ４を有する。レジスタ１０１では入力端子Ｄ１、Ｄ２が第１クロック信号線１２１と接続し、レジスタ１０２では入力端子Ｄ３、Ｄ４が第２クロック信号線１２２と接続している点で、レジスタ１０１とレジスタ１０２とは相違するが、その他の構成については同様である。レジスタ１０１の端子Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃ１、Ｃ２、Ｄ１、Ｄ２は、それぞれ、レジスタ１０２の端子Ａ３、Ａ４、Ｂ３、Ｂ４、Ｃ３、Ｃ４、Ｄ３、Ｄ４に相当する。

第１クロックドインバータ１１１において、入力端子Ａ１は、第（２ｎ−２）段目のレジスタに含まれる第２クロックドインバータの出力端子と電気的に接続し、また、出力端子Ｂ１は、第２ｎ段目のレジスタに含まれる第２クロックドインバータ１１４の入力端子Ａ４と電気的に接続している。また、第１クロックドインバータ１１３において、出力端子Ｂ３は、第（２ｎ＋１）段目のレジスタに含まれる第２クロックドインバータの入力端子と電気的に接続している。

また、第２クロックドインバータ１１２において、入力端子Ａ２は、第（２ｎ−２）段目のレジスタに含まれる第１クロックドインバータの出力端子と電気的に接続し、また、出力端子Ｂ２は、第２ｎ段目のレジスタに含まれる第１クロックドインバータ１１３の入力端子Ａ３と電気的に接続している。また、第２クロックドインバータ１１４において、出力端子Ｂ４は、第（２ｎ＋１）段目のレジスタに含まれる第１クロックドインバータの入力端子と電気的に接続している。

また、レジスタ１０１において、第１クロックドインバータ１１１の出力端子Ｂ１は第２クロックドインバータ１１２の入力端子Ｃ２と電気的に接続し、第２クロックドインバータ１１２の出力端子Ｂ２は第１クロックドインバータ１１１の入力端子Ｃ１と電気的に接続している。

また、レジスタ１０２において、第１クロックドインバータ１１３の出力端子Ｂ３は第２クロックドインバータ１１４の入力端子Ｃ４と電気的に接続し、第２クロックドインバータ１１４の出力端子Ｂ４は第１クロックドインバータ１１３の入力端子Ｃ３と電気的に接続している。

なお、第１クロック信号線１２１と第２クロック信号線１２２から入力されるクロック信号のＬｅｖｅｌは、各信号線において交互に切り替わり、また、いずれか一方のクロック信号線からはＨｉｇｈ Ｌｅｖｅｌの信号が入力され、他方のクロック信号線からはＬｏｗ Ｌｅｖｅｌの信号が入力される。

ここで、レジスタ１０１、１０２における駆動について説明する。
レジスタ１０１において、第１クロックドインバータ１１１の入力端子Ａ１における電位がＨｉｇｈ Ｌｅｖｅｌであり、第２クロックドインバータ１１２の入力端子Ａ２における電位がＬｏｗ Ｌｅｖｅｌであるときに、第１クロック信号線１２１から入力端子Ｄ１、Ｄ２のそれぞれを介して第１クロックドインバータ１１１及び第２クロックドインバータ１１２のそれぞれへ入力される第１クロック信号が、Ｌｏｗ ＬｅｖｅｌからＨｉｇｈ Ｌｅｖｅｌに切り替わると、低電位電源ＶＳＳの電位が出力端子Ｂ１を介して第１クロックドインバータ１１１から出力されると共に、高電位電源ＶＤＤの電位が出力端子Ｂ２を介して第２クロックドインバータ１１２から出力される。つまり、第２クロックドインバータ１１２の入力端子Ｃ２における電位及び第２クロックドインバータ１１４の入力端子Ａ４における電位はいずれもＬｏｗ Ｌｅｖｅｌとなり、第１クロックドインバータ１１１の入力端子Ｃ１における電位及び第１クロックドインバータ１１３の入力端子Ａ３における電位はいずれもＨｉｇｈ Ｌｅｖｅｌとなる。

このようにして第１クロックドインバータ１１１の出力端子Ｂ１における電位、及び第２クロックドインバータ１１２の出力端子Ｂ２における電位のレベルが変わった後、出力端子Ｂ１、入力端子Ａ４のそれぞれにおける電位はＬｏｗ Ｌｅｖｅｌに保たれ、出力端子Ｂ２と入力端子Ａ３のそれぞれにおける電位はＨｉｇｈ Ｌｅｖｅｌに保たれる。出力端子Ｂ１、入力端子Ａ４、出力端子Ｂ２、入力端子Ａ３における電位がこのように保たれた状態のときに、入力端子Ａ１における電位はＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌへ変わり、入力端子Ａ２における電位はＬｏｗ ＬｅｖｅｌからＨｉｇｈ Ｌｅｖｅｌへ変わり、第１クロック信号は、Ｈｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌへ変わる。

そして、入力端子Ａ１がＬｏｗ Ｌｅｖｅｌであり、入力端子Ａ２がＨｉｇｈ Ｌｅｖｅｌであるときに、第１クロック信号が、Ｌｏｗ ＬｅｖｅｌからＨｉｇｈ Ｌｅｖｅｌへ切り替わると、次は、高電位電源ＶＤＤの電位が出力端子Ｂ１を介して第１クロックドインバータ１１１から出力されると共に、低電位電源ＶＳＳの電位が出力端子Ｂ２を介して第２クロックドインバータ１１２から出力される。つまり、第２クロックドインバータ１１２の入力端子Ｃ２における電位及び第２クロックドインバータ１１４の入力端子Ａ４における電位はいずれもＨｉｇｈ Ｌｅｖｅｌとなり、第１クロックドインバータ１１１の入力端子Ｃ１における電位及び第１クロックドインバータ１１３の入力端子Ａ３における電位はいずれもＬｏｗ Ｌｅｖｅｌとなる。このようにして、第１クロックドインバータ１１１の出力端子Ｂ１における電位、及び第２クロックドインバータ１１２の出力端子Ｂ２における電位のレベルは再び変わる。

レジスタ１０２は、入力端子Ａ３、Ａ４における電位と、第２クロック信号線１２２から入力端子Ｄ３、Ｄ４のそれぞれを介して第１クロックドインバータ１１３及び第２クロック信号線１２２から第２クロックドインバータ１１４へ入力される第２クロック信号とを基に動作し、レジスタ１０２でも、レジスタ１０１と同様に、第２クロック信号（レジスタ１０２では第１クロック信号ではなく第２クロック信号が入力される。）がＬｏｗ ＬｅｖｅｌからＨｉｇｈ Ｌｅｖｅｌに切り替わると共に、出力端子Ｂ３、Ｂ４のそれぞれにおける電位のレベルが変わる。ここで、第２クロック信号は、第１クロック信号から半周期遅れている為、レジスタ１０２は、レジスタ１０１から半周期遅れてレジスタ１０１と同様の動作をする。

各レジスタが以上のように順次動作することによって、シフトレジスタは動作する。なお、レジスタ１０１、１０２、およびこれらのレジスタに含まれる第１クロックドインバータ１１１、１１３、第２クロックドインバータ１１２、１１４の回路について特に限定はなく、以上のような動作をするように構成されていればよい。

以上に説明したシフトレジスタは、レベルシフト部を設けなくても良好に動作する。従って、基板上における駆動回路の占有面積を低減することができ、基板面を有効に活用することができるものである。また、以上に説明したシフトレジスタは、クロック信号の振幅を電源電圧の電位より小さくしても閾値バラツキ等の影響を非常に受けにくく良好に動作させることができるものである。

（実施の形態２）
図２は本発明のシフトレジスタの一態様について説明する為の回路図である。図２に示す回路図は、入力端子Ａ１、Ａ２、Ａ３、Ａ４、出力端子Ｂ１、Ｂ２、Ｂ３、Ｂ４における接続関係が、図１の回路図と異なる。図２には、第（２ｎ−１）段目（ｎは任意の整数、ｍはシフトレジスタに設けられた総段数であり、ｍ≧２ｎ≧２）のレジスタ２０１と、第２ｎ段目のレジスタ２０２とが表されている。レジスタ２０１は第１クロックドインバータ２１１及び第２クロックドインバータ２１２を含み、レジスタ２０２は第１クロックドインバータ２１３及び第２クロックドインバータ２１４を含んでいる。これらのクロックドインバータは、いずれも、高電位電源ＶＤＤと、低電位電源ＶＳＳとに接続している。

第１クロックドインバータ２１１は入力端子Ａ１、出力端子Ｂ１、入力端子Ｃ１、入力端子Ｄ１を有し、第２クロックドインバータ２１２は入力端子Ａ２、出力端子Ｂ２、入力端子Ｃ２、入力端子Ｄ２を有し、第３クロックドインバータ２１３は入力端子Ａ３、出力端子Ｂ３、入力端子Ｃ３、入力端子Ｄ３を有し、第４クロックドインバータ２１４は入力端子Ａ４、出力端子Ｂ４、入力端子Ｃ４、入力端子Ｄ４を有する。レジスタ２０１では入力端子Ｄ１、Ｄ２が第１クロック信号線２２１と接続し、レジスタ２０２では入力端子Ｄ３、Ｄ４が第２クロック信号線２２２と接続している点で、レジスタ２０１とレジスタ２０２とは相違するが、その他の構成については同様である。レジスタ２０１の端子Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃ１、Ｃ２、Ｄ１、Ｄ２は、それぞれ、レジスタ２０２の端子Ａ３、Ａ４、Ｂ３、Ｂ４、Ｃ３、Ｃ４、Ｄ３、Ｄ４に相当する。

第１クロックドインバータ２１１において、入力端子Ａ１は、第（２ｎ−２）段目のレジスタに含まれる第１クロックドインバータの出力端子と電気的に接続し、また、出力端子Ｂ１は、第２ｎ段目のレジスタに含まれる第１クロックドインバータ２１３の入力端子Ａ３と電気的に接続している。また、第１クロックドインバータ２１３において、出力端子Ｂ３は、第（２ｎ＋１）段目のレジスタに含まれる第１クロックドインバータの入力端子と電気的に接続している。このように、各段に含まれる第１クロックインバータは、隣の段のレジスタに含まれる第１クロックインバータと互いに電気的に接続している。

また、第２クロックドインバータ２１２において、入力端子Ａ２は、第（２ｎ−２）段目のレジスタに含まれる第２クロックドインバータの出力端子と電気的に接続し、また、出力端子Ｂ２は、第２ｎ段目のレジスタに含まれる第２クロックドインバータ２１４の入力端子Ａ４と電気的に接続している。また、第２クロックドインバータ２１４において、出力端子Ｂ４は、第（２ｎ＋１）段目のレジスタに含まれる第２クロックドインバータの入力端子と電気的に接続している。このように、各段に含まれる第２クロックインバータは、隣の段のレジスタに含まれる第２クロックインバータと互いに電気的に接続している。

また、レジスタ２０１において、第１クロックドインバータ２１１の出力端子Ｂ１は第２クロックドインバータ２１２の入力端子Ｃ２と電気的に接続し、第２クロックドインバータ２１２の出力端子Ｂ２は第１クロックドインバータ２１１の入力端子Ｃ１と電気的に接続している。

また、レジスタ２０２において、第１クロックドインバータ２１３の出力端子Ｂ３は第２クロックドインバータ２１４の入力端子Ｃ４と電気的に接続し、第２クロックドインバータ２１４の出力端子Ｂ４は第１クロックドインバータ２１３の入力端子Ｃ３と電気的に接続している。

なお、第１クロック信号線２２１と第２クロック信号線２２２から入力されるクロック信号のＬｅｖｅｌは、各信号線において交互に切り替わり、また、いずれか一方のクロック信号線からはＨｉｇｈ Ｌｅｖｅｌの信号が入力され、他方のクロック信号線からはＬｏｗ Ｌｅｖｅｌの信号が入力される。

ここで、レジスタ２０１、２０２における駆動について説明する。
レジスタ２０１において、第１クロックドインバータ２１１の入力端子Ａ１における電位がＨｉｇｈ Ｌｅｖｅｌであり、第２クロックドインバータ２１２の入力端子Ａ２における電位がＬｏｗ Ｌｅｖｅｌであるときに、第１クロック信号線２２１から入力端子Ｄ１、Ｄ２のそれぞれを介して第１クロックドインバータ２１１及び第２クロックドインバータ２１２のそれぞれへ入力される第１クロック信号が、Ｌｏｗ ＬｅｖｅｌからＨｉｇｈ Ｌｅｖｅｌに切り替わると、低電位電源ＶＳＳの電位が出力端子Ｂ１を介して第１クロックドインバータ２１１から出力されると共に、高電位電源ＶＤＤの電位が出力端子Ｂ２を介して第２クロックドインバータ２１２から出力される。つまり、第２クロックドインバータ２１２の入力端子Ｃ２における電位及び第１クロックドインバータ２１３の入力端子Ａ３における電位はいずれもＬｏｗ Ｌｅｖｅｌとなり、第１クロックドインバータ２１１の入力端子Ｃ１における電位及び第２クロックドインバータ２１４の入力端子Ａ４における電位はいずれもＨｉｇｈ Ｌｅｖｅｌとなる。

このようにして第１クロックドインバータ２１１の出力端子Ｂ１における電位、及び第２クロックドインバータ２１２の出力端子Ｂ２における電位のレベルが変わった後、出力端子Ｂ１、入力端子Ａ３のそれぞれにおける電位はＬｏｗ Ｌｅｖｅｌに保たれ、出力端子Ｂ２と入力端子Ａ４のそれぞれにおける電位はＨｉｇｈ Ｌｅｖｅｌに保たれる。出力端子Ｂ１、入力端子Ａ３、出力端子Ｂ２、入力端子Ａ４における電位がこのように保たれた状態のときに、入力端子Ａ１における電位はＨｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌへ変わり、入力端子Ａ２における電位はＬｏｗ ＬｅｖｅｌからＨｉｇｈ Ｌｅｖｅｌへ変わり、第１クロック信号は、Ｈｉｇｈ ＬｅｖｅｌからＬｏｗ Ｌｅｖｅｌへ変わる。

そして、入力端子Ａ１がＬｏｗ Ｌｅｖｅｌであり、入力端子Ａ２がＨｉｇｈ Ｌｅｖｅｌであるときに、第１クロック信号が、Ｌｏｗ ＬｅｖｅｌからＨｉｇｈ Ｌｅｖｅｌへ切り替わると、次は、高電位電源ＶＤＤの電位が出力端子Ｂ１を介して第１クロックドインバータ２１１から出力されると共に、低電位電源ＶＳＳの電位が出力端子Ｂ２を介して第２クロックドインバータ２１２から出力される。つまり、第２クロックドインバータ２１２の入力端子Ｃ２における電位及び第１クロックドインバータ２１３の入力端子Ａ３における電位はいずれもＨｉｇｈ Ｌｅｖｅｌとなり、第１クロックドインバータ２１１の入力端子Ｃ１における電位及び第２クロックドインバータ２１４の入力端子Ａ４における電位はいずれもＬｏｗ Ｌｅｖｅｌとなる。このようにして、第１クロックドインバータ２１１の出力端子Ｂ１における電位、及び第２クロックドインバータ２１２の出力端子Ｂ２における電位のレベルは再び変わる。

レジスタ２０２は、入力端子Ａ３、Ａ４における電位と、第２クロック信号線２２２から入力端子Ｄ３、Ｄ４のそれぞれを介して第１クロックドインバータ２１３及び第２クロック信号線２２２から第２クロックドインバータ２１４へ入力される第２クロック信号を基に動作し、レジスタ２０２でも、レジスタ２０１と同様に、第２クロック信号（レジスタ２０２では第１クロック信号ではなく第２クロック信号が入力される。）がＬｏｗ ＬｅｖｅｌからＨｉｇｈ Ｌｅｖｅｌに切り替わると共に、出力端子Ｂ３、Ｂ４のそれぞれにおける電位のレベルが変わる。ここで、第２クロック信号は、第１クロック信号から半周期遅れている為、レジスタ２０２は、レジスタ２０１から半周期遅れてレジスタ２０１と同様の動作をする。

各レジスタが以上のように順次動作することによって、シフトレジスタは動作する。なお、レジスタ２０１、２０２、およびこれらのレジスタに含まれる第１クロックドインバータ２１１、２１３、第２クロックドインバータ２１２、２１４の回路について特に限定はなく、以上のような動作をするように構成されていればよい。

以上に説明したシフトレジスタは、レベルシフト部を設けなくても良好に動作する。従って、基板上における駆動回路の占有面積を低減することができ、基板面を有効に活用することができるものである。また、以上に説明したシフトレジスタは、クロック信号の振幅を電源電圧の電位より小さくしても閾値バラツキ等の影響を非常に受けにくく良好に動作させることができるものである。

（実施の形態３）
本形態では、実施の形態１で説明したシフトレジスタに含まれる各レジスタのより具体的な構成について、クロックドインバータの構成についても例示しながら、図５を用いて説明する。なお、第１クロック信号、高電位電源ＶＤＤ、低電位電源ＶＳＳのそれぞれについて特に限定はないが、説明がより明確になるようにする為、ここでは、第１クロック信号におけるＨｉｇｈ Ｌｅｖｅｌの信号は例えば３Ｖ、Ｌｏｗ Ｌｅｖｅｌの信号は例えば０Ｖとして説明する。また、高電位電源（ＶＤＤ）は例えば７Ｖ、低電位電源（ＶＳＳ）は例えば０Ｖとして説明する。図５において、点線で囲まれた第１クロックドインバータ５０は実施の形態１における第１クロックドインバータ１１１に相当し、点線で囲まれた第２クロックドインバータ６０は実施の形態１における第２クロックドインバータ１１２に相当する。

第１クロックドインバータ５０は、直列に接続されたトランジスタ５１〜５４を含んで構成され、第２クロックドインバータ６０は、直列に接続されたトランジスタ６１〜６４を含んで構成されている。なお、トランジスタ５１、５２、６１及び６２はＰチャネル型であり、トランジスタ５３、５４、６３及び６４はＮチャネル型である。このように、本形態における第１クロックドインバータ５０及び第２クロックドインバータ６０は、いずれも２つのＰチャネル型トランジスタと２つのＮチャネル型トランジスタとを組み合わせた４つのトランジスタによって構成されている。

トランジスタ５１のゲートは第２クロックドインバータ６０の出力端子Ｂ２と電気的に接続し、第１クロックドインバータ５０の出力端子Ｂ１はトランジスタ６１のゲートと電気的に接続し、トランジスタ５２のゲート及びトランジスタ５３のゲートはいずれも入力端子Ａ１と電気的に接続し、トランジスタ６２及びトランジスタ６３のゲートはいずれも入力端子Ａ２と電気的に接続している。さらに、トランジスタ５４のゲート及びトランジスタ６４のゲートにはクロック信号線が接続され第１クロック信号ＣＫが入力される（なお、第２ｎ段目のレジスタであるときは、第１クロック信号線ではなく、第１クロック信号線の電位レベルと異なる電位レベルとなっている第２クロック信号線に接続している。）。トランジスタ５１のソース及びトランジスタ６１のソースに高電位電源（以後、ＶＤＤと表記）が入力され、トランジスタ５４及びトランジスタ６４のソースに低電位電源（以後、ＶＳＳと表記）が入力される。

図５（Ａ）で表されるような構成のレジスタにおける動作を、図５（Ｂ）のタイミングチャートに従って説明する。図５（Ｂ）ではクロック信号の半周期をＴと表記し、期間Ｔ１〜Ｔ４における動作について説明する。図５（Ｂ）において、Ａ１は入力端子Ａ１における電位、Ａ２は入力端子Ａ２における電位を表す。また、ＣＫは第１クロック信号、ＣＫＢは第２クロック信号である。また、ＯＵＴは出力端子Ｂ２における電位、ＯＵＴＢは出力端子Ｂ１における電位を表す。なお、図５（Ａ）に表された回路図では、ＣＫＢは入力されないが、他段のレジスタに対し入力されるクロック信号との電位の関係が明確になるように表記している。

期間Ｔ１において、入力端子Ａ１における電位はＶＤＤの電位（例えば７Ｖ）と同等の電位であり、入力端子Ａ２における電位はＶＳＳにおける電位（例えば０Ｖ）と同等の電位である。また、第１クロック信号ＣＫはＬｏｗ Ｌｅｖｅｌ（例えば０Ｖ）であるので、トランジスタ５２はオフ、トランジスタ５４はオフで第１クロックドインバータ５０において、出力端子Ｂ１にはＶＤＤの電位もＶＳＳの電位も出力されない状態となり、出力端子Ｂ１では期間Ｔ１のひとつ前の期間における電位が保持されてトランジスタ６１のゲートにＶＤＤの電位と同等の電位が入力される。トランジスタ６２はオンしているが、トランジスタ６１はオフ、トランジスタ６３はオフ、トランジスタ６４はオフなので、第２クロックドインバータ６０の出力端子Ｂ２はＶＤＤの電位もＶＳＳの電位も出力されない状態となり出力端子Ｂ１では期間Ｔ１のひとつ前の期間における電位が保持される。

期間Ｔ１から期間Ｔ２に移り、入力端子Ａ１における電位はＶＤＤの電位と同等の電位であり、入力端子Ａ２における電位はＶＳＳにおける電位と同等の電位である状態で、第１クロック信号ＣＫがＨｉｇｈ Ｌｅｖｅｌ（３Ｖ）に変わる。すると、トランジスタ５４がオフからオンとなり出力端子Ｂ１における電位はＶＳＳにおける電位と同等の電位となる。さらに、トランジスタ６１のゲートにＶＳＳにおける電位と同等の電位が入力されてトランジスタ６１及びトランジスタ６２がオンとなるので、出力端子Ｂ２における電位はＶＤＤの電位と同等の電位となる。

期間Ｔ３において、入力端子Ａ１における電位はＶＳＳの電位と同等の電位であり、入力端子Ａ２における電位はＶＤＤにおける電位と同等の電位、ＣＫはＬｏｗ Ｌｅｖｅｌであり、期間Ｔ１と同様に第１クロックドインバータ５０の出力端子Ｂ１及び第２クロックドインバータ６０の出力端子Ｂ２のいずれにおいても、ＶＤＤの電位もＶＳＳの電位も出力されない状態となるので出力端子Ｂ２には期間Ｔ２における電位が保持されてＶＤＤの電位と同等の電位となる。

期間Ｔ３から期間Ｔ４に移り、第１クロック信号ＣＫがＨｉｇｈ Ｌｅｖｅｌに変わる。すると、トランジスタ６４がオフからオンとなり、出力端子Ｂ２における電位はＶＳＳにおける電位と同等の電位となる。

このように、第１クロック信号ＣＫがＨｉｇｈ Ｌｅｖｅｌの時、第１クロックドインバータ５０、第２クロックドインバータ６０のそれぞれからの出力が決定する。また、何れのクロックドインバータの出力端子に対してもＶＤＤの電位及びＶＳＳの電位が出力されないとき、それぞれのクロックドインバータの出力端子にはひとつ前の期間における電位が保持されている。このように、各出力端子における電位を保持することができるが、この他、保持用回路を設けて電位を保持してもよい。

以上のような構成を有するシフトレジスタは、クロック信号の振幅を、高電位電源と低電位電源との間の電位差（以後、電源電圧と記す。）よりも小さい振幅にしても良好に動作させることができる。

以上に説明したシフトレジスタでは、第１クロック信号のＬｏｗ Ｌｅｖｅｌにおける電位と低電位電源の電位とが同等である場合の動作について説明しているが、この他、第１クロック信号のＨｉｇｈ Ｌｅｖｅｌにおける電位と高電位電源の電位とを同等にしてレジスタを動作させてもよい。その場合、レジスタは、図６に表されるように、第１クロック信号がＰチャネル型トランジスタ５１、６１のゲートに入力され、Ｎチャネル型トランジスタ５４のゲートと出力端子Ｂ２とが接続し、Ｎチャネル型トランジスタ６４のゲートと出力端子Ｂ１とが接続するような回路構成とすればよい。

（実施の形態４）
実施の形態３で説明した構成とは異なる構成のクロックドインバータを含む本発明のシフトレジスタの態様について、図３（Ａ）、（Ｂ）を用いて説明する。なお、第２クロック信号、高電位電源ＶＤＤ、低電位電源ＶＳＳのそれぞれについて特に限定はないが、説明がより明確になるようにする為、ここでは、第２クロック信号におけるＨｉｇｈ Ｌｅｖｅｌの信号は３Ｖ、Ｌｏｗ Ｌｅｖｅｌの信号は０Ｖとして説明する。また、高電位電源（ＶＤＤ）は７Ｖ、低電位電源（ＶＳＳ）は０Ｖとして説明する。図３において、点線で囲まれた第１クロックドインバータ１０は実施の形態２における第１クロックドインバータ２１３に相当し、点線で囲まれた第２クロックドインバータ２０は実施の形態２における第２クロックドインバータ２１４に相当する。

本形態のシフトレジスタは、図３（Ａ）の回路図で表されるレジスタを複数含んで成る。第１クロックドインバータ１０は、トランジスタ１１、１２、１３ａ、１４ａ、１５ａ、１６ａとを含んで構成され、第２クロックドインバータ２０は、トランジスタ２１、２２、１３ｂ、１４ｂ、１５ｂ、１６ｂとを含んで構成されている。ここで、トランジスタ１１、１３ａ、１６ａ、２１、１３ｂ、１６ｂはＰチャネル型トランジスタであり、トランジスタ１２、１４ａ、１５ａ、２２、１４ｂ、１５ｂはＮチャネル型トランジスタである。トランジスタ１３ａとトランジスタ１４ａは直列に接続され、両トランジスタのゲートは入力端子Ａ３と接続している。また、トランジスタ１３ａのソースは高電位電源ＶＤＤと電気的に接続している。また、トランジスタ１３ａのドレインはトランジスタ１４ａの他、トランジスタ１１のゲートとも接続している。トランジスタ１５ａとトランジスタ１６ａは直列に接続され、両トランジスタのゲートは入力端子Ａ３と接続している。また、トランジスタ１５ａのソースは低電位電源ＶＳＳと電気的に接続している。また、トランジスタ１５ａのドレインはトランジスタ１６ａの他、トランジスタ１２のゲートとも接続している。トランジスタ１３ｂとトランジスタ１４ｂは直列に接続され、両トランジスタのゲートは入力端子Ａ４と接続している。また、トランジスタ１３ｂのソースは高電位電源ＶＤＤと電気的に接続している。また、トランジスタ１３ｂのドレインはトランジスタ１４ｂの他、トランジスタ２１のゲートとも接続している。トランジスタ１５ｂとトランジスタ１６ｂは直列に接続され、両トランジスタのゲートは入力端子Ａ４と接続している。また、トランジスタ１５ｂのソースは低電位電源ＶＳＳと電気的に接続している。また、トランジスタ１５ｂのドレインはトランジスタ１６ｂの他、トランジスタ２２のゲートとも接続している。

上記のような構成とすることで、第１クロックドインバータ１０において、高電位電源ＶＤＤと出力端子Ｂ３との間に直列に設けられるトランジスタの数、低電位電源ＶＳＳと出力端子Ｂ３との間に直列に設けられるトランジスタの数をそれぞれ一つにすることができる。また、第２クロックドインバータ２０においても、高電位電源ＶＤＤと出力端子Ｂ４との間に直列に設けられるトランジスタの数、低電位電源ＶＳＳと出力端子Ｂ４との間に直列に設けられるトランジスタの数をそれぞれ一つにすることができる。その結果、それぞれの電源と出力端子との間に直列に接続し導電型が同じである複数のトランジスタが設けられている場合よりも、それぞれの電源と出力端子との間に設けられたトランジスタのゲート幅を小さくすることができ、その結果、シフトレジスタ全体の負荷を低減し、高周波動作させることができる。

また、直列に接続された同じ導電型の２つのトランジスタは、その電流能力が弱かった。しかし本発明では、ダブルゲートのトランジスタをシングルゲートのトランジスタに変えることができるため、構成するトランジスタの電流能力を強くすることができる。例えば、図３（Ａ）の構成ではＰ型トランジスタ１１、Ｎ型トランジスタ１２の電流能力を強くすることができる。

なお、電流能力は、Ｋ＝μ×ＣｏＸ×Ｗ／２Ｌ（Ｋ：電流能力、μ：キャリアの移動度、ＣｏＸ：単位面積あたりのゲート酸化膜容量、Ｗ：チャネル幅、Ｌ：チャネル長）で定義される。

第ｎ段におけるシフトレジスタの１段の動作について、図３（Ｂ）のタイミングチャートに従って説明する。図３（Ｂ）ではクロック信号の半周期をＴと表記し、期間Ｔ１〜Ｔ４における動作について説明する。

期間Ｔ１において、信号ＳはＶＤＤ（７Ｖ）、信号ＳＢはＶＳＳ（０Ｖ）、ＣＫＢはＬレベル（０Ｖ）であるので、トランジスタ１４ａはオフ、トランジスタ１５ａはオフ、トランジスタ１１はオフ、トランジスタ１２はオフとなる。このとき、クロックドインバータ１０はハイインピーダンスとなりＯＵＴＢは前の電位が保持される。また、トランジスタ１４ｂのソースにＯＵＴＢが入力されてトランジスタ２１はオフ、トランジスタ１３ｂはオフ、トランジスタ１６ｂはオフ、トランジスタ２２はオフとなり、クロックドインバータ２０はハイインピーダンス（つまり、ＶＤＤからの出力もＶＳＳからの出力もない状態）となる。従って、期間Ｔ１ではクロックドインバータ１０及びクロックドインバータ２０はハイインピーダンスとなり、ＯＵＴＢ及びＯＵＴは前の電位が保持される。

そして、期間Ｔ１から期間Ｔ２に移り、ＣＫＢがＨレベル（３Ｖ）に変わる。信号ＳはＶＤＤ、信号ＳＢはＶＳＳである。すると、トランジスタ１６ａを介してＨレベルがトランジスタ１２のゲートに入力されてトランジスタ１２がオフからオンとなり、ＯＵＴＢはＶＳＳとなる。さらに、トランジスタ１４ｂのソースにＶＳＳが入力されてトランジスタ２１がオフからオンとなり、ＯＵＴはＶＤＤとなる。本発明では、信号がＶＳＳからＶＤＤに変化する動作を立ち上がりと呼ぶ。

期間Ｔ３において、信号ＳはＶＳＳ、信号ＳＢはＶＤＤ、ＣＫＢはＬレベルであり、期間Ｔ１と同様にクロックドインバータ１０及びクロックドインバータ２０はハイインピーダンスとなりＯＵＴは前の電位が保持されてＶＤＤとなる。

期間Ｔ３から期間Ｔ４に移り、ＣＫＢがＨレベルに変わる。このとき、トランジスタ１６ｂを介してＨレベルがトランジスタ２２のゲートに入力されてトランジスタ２２がオフからオンとなり、ＯＵＴはＶＳＳとなる。本発明では、信号がＶＤＤからＶＳＳに変化する動作を立ち下がりと呼ぶ。

このように、トランジスタ１６ａおよびトランジスタ１６ｂがオンしている場合において、ＣＫＢがＬレベルのときにクロックドインバータはハイインピーダンスとなりクロックドインバータの出力は前の電位が保持され、ＣＫＢがＨレベルのときにクロックドインバータの出力は決定する。

本発明の第１の構成において、ＣＫＢの立ち上がりに同期して、ＯＵＴの立ち上がりが決定される。つまり、Ｎ型トランジスタであるトランジスタ１２及びトランジスタ２２のオン、オフによりＯＵＴＢ及びＯＵＴは決定する。

なお、図４のように、クロックドインバータ１０のトランジスタ１６ａをクロックドインバータ２７ａのアナログスイッチ２３ａに、クロックドインバータ２０のトランジスタ１６ｂをクロックドインバータ２７ｂのアナログスイッチ２３ｂに置き換えた構成のレジスタを含むシフトレジスタであってもよい。この場合も、図３（Ａ）のような構成を有するシフトレジスタと同様の効果を得ることができ、また図３（Ｂ）と同様のタイミングチャートとなる。
（実施の形態５）

本発明の実施の形態について、図７を用いて説明する。

図７（Ａ）は表示装置の外観を示し、該表示装置は、基板１１０７上に（ｘ×ｙ）個の画素１１０１がマトリクス状に配置された画素部１１０２を有する。画素部１１０２の周辺には、信号線駆動回路１１０３、第１の走査線駆動回路１１０４及び第２の走査線駆動回路１１０５を有する。信号線駆動回路１１０３、第１及び第２の走査線駆動回路１１０４、１１０５には、ＦＰＣ１１０６を介して外部より信号が供給される。なお信号線駆動回路１１０３、第１及び第２の走査線駆動回路１１０４、１１０５は、画素部１１０２が形成された基板１１０７の外部に配置してもよい。また図７Ａでは、１つの信号線駆動回路と、２つの走査線駆動回路が設けられているが、これらの個数は特に限定されない。これらの個数は、画素１１０１の構成に応じて、任意に設定することが出来る。なお本発明の表示装置とは、画素部及び駆動回路を基板とカバー材との間に封入したパネル、前記パネルにＩＣ等を実装したモジュール、ディスプレイなどを範疇に含む。

図７（Ｂ）は信号線駆動回路１１０３の構成の一例を示し、該信号線駆動回路１１０３はシフトレジスタ１１１１、第１のラッチ回路１１１２、第２のラッチ回路１１１３を有する。図７（Ｃ）は、第１の走査線駆動回路１１０４の構成の一例を示し、該第１の走査線駆動回路１１０４はシフトレジスタ１１１４、バッファ１１１５を有する。シフトレジスタ１１１１、１１１４は、実施の形態１〜４で説明したような構成を有するシフトレジスタである。

（実施の形態６）
本発明が適用される電子機器として、ビデオカメラ、ディジタルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図８に示す。

図８（Ａ）はディスプレイ（発光装置）であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３の駆動回路に適用することができる。また本発明により、図８（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、本発明に置いて発光装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置がその範疇に含まれる。

図８（Ｂ）はディジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２の駆動回路に適用することができる。また本発明により、図８（Ｂ）に示すディジタルスチルカメラが完成される。

図８（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３の駆動回路に適用することができる。また本発明により、図８（Ｃ）に示すコンピュータが完成される。

図８（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２の駆動回路に適用することができる。また本発明により、図８（Ｄ）に示すモバイルコンピュータが完成される。

図８（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、ＤＶＤ等の記録媒体を読み込む記録媒体読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ２４０３、表示部Ｂ２４０４の駆動回路に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により図８（Ｅ）に示す画像再生装置が完成される。

図８（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２の駆動回路に適用することができる。また本発明により、図８（Ｆ）に示すゴーグル型ディスプレイが完成される。

図８（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明は、表示部２６０２の駆動回路に適用することができる。また本発明により、図８（Ｇ）に示すビデオカメラが完成される。

図８（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３の駆動回路に適用することができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図８（Ｈ）に示す携帯電話が完成される。

なお、筐体の小型化、内部回路における駆動回路の占有面積の小型化、作製費用の削減、消費電力の削減、高周波動作を実現する本発明は、上記電子機器の全てに優れた相乗効果をもたらすが、携帯端末には特に優れた効果をもたらす。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。

本発明のシフトレジスタについて説明する図。 本発明のシフトレジスタについて説明する図。 本発明のシフトレジスタについて説明する図。 本発明のシフトレジスタについて説明する図。 本発明のシフトレジスタについて説明する図。 本発明のシフトレジスタについて説明する図。 本発明のシフトレジスタを含む表示装置について説明する図。 本発明のシフトレジスタを含む回路によって動作する電子機器の図。 従来技術について説明する図。

符号の説明

１０ クロックドインバータ
１１ トランジスタ
１２ トランジスタ
２０ クロックドインバータ
２１ トランジスタ
２２ トランジスタ
５０ クロックドインバータ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
６０ クロックドインバータ
６１ トランジスタ
６２ トランジスタ
６３ トランジスタ
６４ トランジスタ
１０１ レジスタ
１０２ レジスタ
１１１ クロックドインバータ
１１２ クロックドインバータ
１１３ クロックドインバータ
１１４ クロックドインバータ
１２１ クロック信号線
１２２ クロック信号線
１３ａ トランジスタ
１３ｂ トランジスタ
１４ａ トランジスタ
１４ｂ トランジスタ
１５ａ トランジスタ
１５ｂ トランジスタ
１６ａ トランジスタ
１６ｂ トランジスタ
２７ａ クロックドインバータ
２７ｂ クロックドインバータ
２０１ レジスタ
２０２ レジスタ
２１１ クロックドインバータ
２１２ クロックドインバータ
２１３ クロックドインバータ
２１４ クロックドインバータ
２２１ クロック信号線
２２２ クロック信号線
２３ａ アナログスイッチ
２３ｂ アナログスイッチ
１１０１ 画素
１１０２ 画素部
１１０３ 信号線駆動回路
１１０４ 走査線駆動回路
１１０５ 走査線駆動回路
１１０６ ＦＰＣ
１１０７ 基板
１１１１ シフトレジスタ
１１１２ ラッチ回路
１１１３ ラッチ回路
１１１４ シフトレジスタ
１１１５ バッファ
２００１ 筐体
２００２ 支持台
２００３ 表示部
２００４ スピーカー部
２００５ ビデオ入力端子
２１０１ 本体
２１０２ 表示部
２１０３ 受像部
２１０４ 操作キー
２１０５ 外部接続ポート
２１０６ シャッター
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２０５ 外部接続ポート
２２０６ ポインティングマウス
２３０１ 本体
２３０２ 表示部
２３０３ スイッチ
２３０４ 操作キー
２３０５ 赤外線ポート
２４０１ 本体
２４０２ 筐体
２４０３ 表示部Ａ
２４０４ 表示部Ｂ
２４０５ 記録媒体読込部
２４０６ 操作キー
２４０７ スピーカー部
２５０１ 本体
２５０２ 表示部
２５０３ アーム部
２６０１ 本体
２６０２ 表示部
２６０３ 筐体
２６０４ 外部接続ポート
２６０５ リモコン受信部
２６０６ 受像部
２６０７ バッテリー
２６０８ 音声入力部
２６０９ 操作キー
２６１０ 接眼部
２７０１ 本体
２７０２ 筐体
２７０３ 表示部
２７０４ 音声入力部
２７０５ 音声出力部
２７０６ 操作キー
２７０７ 外部接続ポート
２７０８ アンテナ

Claims (4)

1. 高電位電源と低電位電源とが接続される、第１クロックドインバータと第２クロックドインバータとを含むレジスタをｍ段（ｍは任意の整数、２≦ｍ）有し、
   第（２ｎ＋１）段目（ｎは任意の整数、２≦２ｎ≦ｍ−１）の第１クロックドインバータは、第（２ｎ）段目のレジスタからの第１出力信号と、第（２ｎ＋１）段目の第２クロックドインバータからの出力信号と、第１クロック信号とに応じて動作し、
   前記第（２ｎ＋１）段目の第２クロックドインバータは、前記第（２ｎ）段目のレジスタからの第２出力信号と、前記第（２ｎ＋１）段目の第１クロックドインバータからの出力信号と、前記第１クロック信号とに応じて動作し、
   前記第１出力信号、及び前記第２出力信号は、前記高電位電源と前記低電位電源との電位差に応じた振幅を有し、一方が前記高電位電源の電位と同等のとき、他方が前記低電位電源の電位と同等であり、
   第（２ｎ）段目の第１クロックドインバータは、第（２ｎ−１）段目のレジスタからの第３出力信号と、第（２ｎ）段目の第２クロックドインバータからの出力信号と、第２クロック信号とに応じて動作し、
   前記第（２ｎ）段目の第２クロックドインバータは、前記第（２ｎ−１）段目のレジスタからの第４出力信号と、前記第（２ｎ）段目の第１クロックドインバータからの出力信号と、前記第２クロック信号とに応じて動作し、
   前記第３出力信号、及び前記第４出力信号は、前記高電位電源と前記低電位電源との電位差に応じた振幅を有し、一方が前記高電位電源の電位と同等のとき、他方が前記低電位電源の電位と同等であり、
   前記第２クロック信号は、前記第１クロック信号の反転信号であり、
   前記高電位電源と前記低電位電源との電位差よりも、前記第１クロック信号及び前記第２クロック信号の振幅が小さいことを特徴とするシフトレジスタ。
2. 請求項１において、
   前記第１のクロックドインバータ、及び前記第２のクロックドインバータは、複数の薄膜トランジスタを用いて形成されることを特徴とするシフトレジスタ。
3. 請求項１又は請求項２に記載のシフトレジスタを含む駆動回路を有することを特徴とする表示装置。
4. 請求項３に記載の表示装置と、操作キーとを具備していることを特徴とする電子機器。

Images