JP4741293B2 - シフトレジスタ及び半導体表示装置 - Google Patents
シフトレジスタ及び半導体表示装置 Download PDFInfo
- Publication number
- JP4741293B2 JP4741293B2 JP2005170531A JP2005170531A JP4741293B2 JP 4741293 B2 JP4741293 B2 JP 4741293B2 JP 2005170531 A JP2005170531 A JP 2005170531A JP 2005170531 A JP2005170531 A JP 2005170531A JP 4741293 B2 JP4741293 B2 JP 4741293B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- signal
- input
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
図1(A)に、本発明のシフトレジスタが有するフリップフロップ回路の一形態を示す。図1(A)に示すフリップフロップ回路は、クロックドインバータ112と、インバータ110と、クロックドインバータ111とを有している。そしてクロックドインバータ112は、トランジスタ101及びトランジスタ102を有するインバータ107と、トランジスタ103及びトランジスタ104を有する第1の補償回路108と、トランジスタ105及びトランスミッションゲート106を有する第2の補償回路109とを有している。
本実施の形態では、本発明のシフトレジスタの構成について説明する。
本実施の形態では、フリップフロップ回路にクロック信号CKを供給するための配線の負荷を、より低減するための構成について説明する。
本実施の形態では、フリップフロップ回路にクロック信号CKを供給するための配線の負荷を、より低減するための構成について説明する。
102 トランジスタ
103 トランジスタ
104 トランジスタ
105 トランジスタ
106 トランスミッションゲート
107 インバータ
108 第1の補償回路
109 第2の補償回路
110 インバータ
111 クロックドインバータ
112 クロックドインバータ
114 インバータ
120 インバータ
121 クロックドインバータ
122 第3の補償回路
123 インバータ
124 トランジスタ
125 トランスミッションゲート
126 トランジスタ
127 トランジスタ
130 トランジスタ
131 トランジスタ
132 トランジスタ
133 トランジスタ
201 トランジスタ
202 トランジスタ
203 トランジスタ
204 トランジスタ
205 トランジスタ
206 トランスミッションゲート
207 インバータ
208 第1の補償回路
209 第2の補償回路
210 インバータ
211 クロックドインバータ
212 クロックドインバータ
214 インバータ
221 クロックドインバータ
222 第3の補償回路
223 インバータ
224 トランジスタ
225 トランスミッションゲート
226 トランジスタ
227 トランジスタ
230 トランジスタ
231 トランジスタ
232 トランジスタ
233 トランジスタ
300 パネル
301 画素部
302 信号線駆動回路
303 走査線駆動回路
304 シフトレジスタ
305 ラッチA
306 ラッチB
307 シフトレジスタ
308 バッファ
401 フリップフロップ回路
801 配線
802 配線
803 配線
804 配線
805 配線
811 配線
812 配線
2001 本体
2002 表示部
2003 操作キー
2004 モデム
2101 筐体
2102 表示部
2103 スピーカー部
2201 本体
2202 表示部
2203 接続端子
2301 本体
2302 筐体
2303 表示部
2304 キーボード
2305 ポインティングマウス
2401 本体
2402 筐体
2403 表示部
2404 読み込み部
2405 操作キー
2406 スピーカー部
Claims (12)
- クロックドインバータを用いたフリップフロップ回路を複数段有し、
前記クロックドインバータは、インバータと、第1の補償回路と、第2の補償回路とを有し、
前記インバータは、一導電型の第1のトランジスタと、前記一導電型とは逆の導電型の第2のトランジスタとを有し、
前記第1のトランジスタのソースは第1の電源線に電気的に接続され、
前記第2のトランジスタのソースは第2の電源線に電気的に接続され、
前記第1のトランジスタのドレインと前記第2のトランジスタのドレインとは電気的に接続されて前記インバータの出力となり、
前記第1の補償回路は、前々段のフリップフロップ回路の出力と、前段のフリップフロップ回路の出力とを用いて、前記第1のトランジスタのゲートに入力される信号を生成し、
前記第2の補償回路は、後段のフリップフロップ回路の出力と、クロック信号とを用いて、前記第2のトランジスタのゲートに入力される信号を生成することを特徴とするシフトレジスタ。 - 請求項1において、
前記第1の補償回路及び前記第2の補償回路において生成される信号によって、前記インバータの出力パルスの立ち上がり又は立ち下がりのタイミングが制御され、且つ前記クロック信号を前記第2のトランジスタのゲートに入力するか否かが制御されることを特徴とするシフトレジスタ。 - クロックドインバータを用いたフリップフロップ回路を複数段有し、
前記クロックドインバータは、一導電型の第1のトランジスタ及び前記一導電型とは逆の導電型の第2のトランジスタとを有するインバータと、第3のトランジスタ及び第4のトランジスタを有する第1の補償回路と、第5のトランジスタ及びスイッチング素子を有する第2の補償回路とを有し、
前記第1のトランジスタのソースは第1の電源線に電気的に接続され、
前記第2のトランジスタのソースは第2の電源線に電気的に接続され、
前記第1のトランジスタのドレインと前記第2のトランジスタのドレインとは電気的に接続されて前記インバータの出力となり、
前記第4のトランジスタのソースは前記第1の電源線に電気的に接続され、
前記第5のトランジスタのソースは前記第2の電源線に電気的に接続され、
前記第3のトランジスタのゲート及び前記第4のトランジスタのゲートには、前段のフリップフロップ回路に用いられている前記クロックドインバータから出力される信号が入力されており、
前記第5のトランジスタのゲート及び前記スイッチング素子の制御端子には、後段のフリップフロップ回路から出力される信号が入力されており、
前記スイッチング素子の入力端子にはクロック信号が入力されており、
前記スイッチング素子の出力端子及び前記第5のトランジスタのドレインは、前記第2のトランジスタのゲートに電気的に接続されており、
前記第3のトランジスタのソースまたはドレインの一方には、前々段のフリップフロップ回路に用いられている前記クロックドインバータから出力される信号が入力されており、
前記第3のトランジスタのソースまたはドレインの他方及び前記第4のトランジスタのドレインは前記第1のトランジスタのゲートに電気的に接続されていることを特徴とするシフトレジスタ。 - クロックドインバータを用いたフリップフロップ回路を複数段有し、
前記クロックドインバータは、一導電型の第1のトランジスタ及び前記一導電型とは逆の導電型の第2のトランジスタとを有するインバータと、第3のトランジスタ及び第4のトランジスタを有する第1の補償回路と、第5のトランジスタ及びトランスミッションゲートを有する第2の補償回路とを有し、
前記第1のトランジスタのソースは第1の電源線に電気的に接続され、
前記第2のトランジスタのソースは第2の電源線に電気的に接続され、
前記第1のトランジスタのドレインと前記第2のトランジスタのドレインとは電気的に接続されて前記インバータの出力となり、
前記第4のトランジスタのソースは前記第1の電源線に電気的に接続され、
前記第5のトランジスタのソースは前記第2の電源線に電気的に接続され、
前記第3のトランジスタのゲート及び前記第4のトランジスタのゲートには、前段のフリップフロップ回路に用いられている前記クロックドインバータから出力される信号が入力されており、
前記第5のトランジスタのゲート及び前記トランスミッションゲートの第1の制御端子には、後段のフリップフロップ回路から出力される信号が入力されており、
前記トランスミッションゲートの第2の制御端子には、後段のフリップフロップ回路から出力される信号を反転させた信号が入力されており、
前記トランスミッションゲートの入力端子にはクロック信号が入力されており、
前記トランスミッションゲートの出力端子及び前記第5のトランジスタのドレインは、前記第2のトランジスタのゲートに電気的に接続されており、
前記第3のトランジスタのソースまたはドレインの一方には、前々段のフリップフロップ回路に用いられている前記クロックドインバータから出力される信号が入力されており、
前記第3のトランジスタのソースまたはドレインの他方及び前記第4のトランジスタのドレインは前記第1のトランジスタのゲートに電気的に接続されていることを特徴とするシフトレジスタ。 - 請求項3または請求項4において、
前記第1のトランジスタ及び前記第4のトランジスタはp型のトランジスタであり、前記第2のトランジスタ、前記第3のトランジスタ及び前記第5のトランジスタはn型のトランジスタであることを特徴とするシフトレジスタ。 - クロックドインバータを用いたフリップフロップ回路を複数段有し、
前記クロックドインバータは、一導電型の第1のトランジスタ及び前記一導電型とは逆の導電型の第2のトランジスタとを有するインバータと、第3のトランジスタ及び第4のトランジスタを有する第1の補償回路と、第5のトランジスタ及びスイッチング素子を有する第2の補償回路とを有し、
前記第1のトランジスタのソースは第1の電源線に電気的に接続され、
前記第2のトランジスタのソースは第2の電源線に電気的に接続され、
前記第1のトランジスタのドレインと前記第2のトランジスタのドレインとは電気的に接続されて前記インバータの出力となり、
前記第4のトランジスタのソースは前記第2の電源線に電気的に接続され、
前記第5のトランジスタのソースは前記第1の電源線に電気的に接続され、
前記第3のトランジスタのゲート及び前記第4のトランジスタのゲートには、前段のフリップフロップ回路に用いられている前記クロックドインバータから出力される信号が入力されており、
前記第5のトランジスタのゲート及び前記スイッチング素子の制御端子には、後段のフリップフロップ回路から出力される信号が入力されており、
前記スイッチング素子の入力端子にはクロック信号が入力されており、
前記スイッチング素子の出力端子及び前記第5のトランジスタのドレインは、前記第1のトランジスタのゲートに電気的に接続されており、
前記第3のトランジスタのソースまたはドレインの一方には、前々段のフリップフロップ回路に用いられている前記クロックドインバータから出力される信号が入力されており、
前記第3のトランジスタのソースまたはドレインの他方及び前記第4のトランジスタのドレインは前記第2のトランジスタのゲートに電気的に接続されていることを特徴とするシフトレジスタ。 - クロックドインバータを用いたフリップフロップ回路を複数段有し、
前記クロックドインバータは、一導電型の第1のトランジスタ及び前記一導電型とは逆の導電型の第2のトランジスタとを有するインバータと、第3のトランジスタ及び第4のトランジスタを有する第1の補償回路と、第5のトランジスタ及びトランスミッションゲートを有する第2の補償回路とを有し、
前記第1のトランジスタのソースは第1の電源線に電気的に接続され、
前記第2のトランジスタのソースは第2の電源線に電気的に接続され、
前記第1のトランジスタのドレインと前記第2のトランジスタのドレインとは電気的に接続されて前記インバータの出力となり、
前記第4のトランジスタのソースは前記第2の電源線に電気的に接続され、
前記第5のトランジスタのソースは前記第1の電源線に電気的に接続され、
前記第3のトランジスタのゲート及び前記第4のトランジスタのゲートには、前段のフリップフロップ回路に用いられている前記クロックドインバータから出力される信号が入力されており、
前記第5のトランジスタのゲート及び前記トランスミッションゲートの第1の制御端子には、後段のフリップフロップ回路から出力される信号が入力されており、
前記トランスミッションゲートの第2の制御端子には、後段のフリップフロップ回路から出力される信号を反転させた信号が入力されており、
前記トランスミッションゲートの入力端子にはクロック信号が入力されており、
前記トランスミッションゲートの出力端子及び前記第5のトランジスタのドレインは、前記第1のトランジスタのゲートに電気的に接続されており、
前記第3のトランジスタのソースまたはドレインの一方には、前々段のフリップフロップ回路に用いられている前記クロックドインバータから出力される信号が入力されており、
前記第3のトランジスタのソースまたはドレインの他方及び前記第4のトランジスタのドレインは前記第2のトランジスタのゲートに電気的に接続されていることを特徴とするシフトレジスタ。 - 請求項6または請求項7において、
前記第1のトランジスタ、前記第3のトランジスタ及び前記第5のトランジスタはp型のトランジスタであり、前記第2のトランジスタ及び前記第4のトランジスタはn型のトランジスタであることを特徴とするシフトレジスタ。 - 請求項1乃至請求項8のいずれか一において、
前記第1の電源線には、前記第2の電源線よりも高い電位が入力されることを特徴とするシフトレジスタ。 - 請求項1乃至請求項9のいずれか一において、
前記第1の電源線に入力される電位と前記第2の電源線に入力される電位の電位差は、前記クロック信号の振幅電圧よりも大きいことを特徴とするシフトレジスタ。 - 請求項1乃至請求項9のいずれか一において、
前記第1の電源線に入力される電位と前記第2の電源線に入力される電位のうち高い方の電位は、前記クロック信号の最高電位よりも高く、
前記第1の電源線に入力される電位と前記第2の電源線に入力される電位のうち低い方の電位は、前記クロック信号の最低電位よりも低いことを特徴とするシフトレジスタ。 - 請求項1乃至請求項11のいずれか一において、
複数の画素を有する画素部と、前記複数の画素の選択を行なう走査線駆動回路と、前記選択された画素へのビデオ信号の入力を制御する信号線駆動回路とを有し、
前記走査線駆動回路または前記信号線駆動回路には前記シフトレジスタが用いられていることを特徴とする半導体表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005170531A JP4741293B2 (ja) | 2004-06-14 | 2005-06-10 | シフトレジスタ及び半導体表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176199 | 2004-06-14 | ||
JP2004176199 | 2004-06-14 | ||
JP2005170531A JP4741293B2 (ja) | 2004-06-14 | 2005-06-10 | シフトレジスタ及び半導体表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006031912A JP2006031912A (ja) | 2006-02-02 |
JP2006031912A5 JP2006031912A5 (ja) | 2008-05-29 |
JP4741293B2 true JP4741293B2 (ja) | 2011-08-03 |
Family
ID=35898044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005170531A Active JP4741293B2 (ja) | 2004-06-14 | 2005-06-10 | シフトレジスタ及び半導体表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4741293B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101641312B1 (ko) | 2009-12-18 | 2016-07-21 | 삼성디스플레이 주식회사 | 표시 패널 |
CN104269145B (zh) * | 2014-09-05 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
WO2021056239A1 (zh) * | 2019-09-25 | 2021-04-01 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03147598A (ja) * | 1989-11-02 | 1991-06-24 | Sony Corp | シフトレジスタ |
GB2345207A (en) * | 1998-12-22 | 2000-06-28 | Sharp Kk | Static clock pulse generator for LCD |
JP4501048B2 (ja) * | 2000-12-28 | 2010-07-14 | カシオ計算機株式会社 | シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置 |
KR100752602B1 (ko) * | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 액정 표시 장치 |
TW564430B (en) * | 2001-07-16 | 2003-12-01 | Semiconductor Energy Lab | Shift register and method of driving the same |
-
2005
- 2005-06-10 JP JP2005170531A patent/JP4741293B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006031912A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101103373B1 (ko) | 시프트 레지스터 및 반도체 표시장치 | |
JP4439761B2 (ja) | 液晶表示装置、電子機器 | |
US7535259B2 (en) | Clocked inverter, NAND, NOR and shift register | |
JP2004296741A (ja) | ソースフォロワ回路又はブートストラップ回路、当該回路を有する駆動回路、及び当該駆動回路を有する液晶表示装置 | |
JP4741293B2 (ja) | シフトレジスタ及び半導体表示装置 | |
JP4890078B2 (ja) | シフトレジスタ、表示装置、電子機器 | |
JP5025714B2 (ja) | 表示装置、半導体装置、表示モジュール及び電子機器 | |
JP4260589B2 (ja) | クロックドインバータ、nand、nor、シフトレジスタ及び表示装置 | |
JP6584705B2 (ja) | 液晶表示装置 | |
JP6584701B2 (ja) | 半導体装置 | |
JP6434176B2 (ja) | 半導体装置 | |
JP6159043B1 (ja) | 半導体装置及び表示装置 | |
JP4974512B2 (ja) | 半導体装置、表示装置及び電子機器 | |
JP5393836B2 (ja) | 表示装置、半導体装置、表示モジュール及び電子機器 | |
JP4614708B2 (ja) | ソースフォロワを有する回路および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4741293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |