JP2007108457A

JP2007108457A - 表示装置、データドライバｉｃ、ゲートドライバｉｃ、及び走査線駆動回路

Info

Publication number: JP2007108457A
Application number: JP2005299650A
Authority: JP
Inventors: Yoshiharu Hashimoto; 義春橋本; Hiroshi Hayama; 浩葉山; Toru Kume; 徹久米
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2005-10-14
Filing date: 2005-10-14
Publication date: 2007-04-26
Also published as: US20070085798A1; US7777713B2; CN100580759C; CN1949352A

Abstract

【課題】大型、高精細な表示パネル上の場所による輝度の均一性を改善し、画質を向上することができる。
【解決手段】本発明による表示装置１０は、列方向に配列された複数のデータ線Ｘ_１〜Ｘ_ｐと、行方向に配列された複数の走査線Ｙ_１〜Ｙ_ｑと、複数のデータ線Ｘ_１〜Ｘ_ｐの各々と複数の走査線Ｙ_１〜Ｙ_ｑの各々とが交差する位置に形成された複数の画素Ｐ_１１〜Ｐ_ｐｑと、複数のデータ線Ｘ_１〜Ｘ_ｐに対して並列に配置されたダミー信号線７とを備える表示パネル１と、複数のデータ線Ｘ_１〜Ｘ_ｐを駆動するデータ線駆動回路２と、複数の走査線Ｙ_１〜Ｙ_ｑを駆動する走査線駆動回路３と、ダミー信号線７を駆動するダミー信号線駆動回路９とを具備し、ダミー信号線駆動回路９は、ダミー信号線７を介して走査線駆動回路にダミー信号ＨＯＥを出力し、走査線駆動回路３は、ダミー信号ＨＯＥに応答して複数の走査線Ｙ_１〜Ｙ_ｑを駆動する。
【選択図】図１

Description

本発明は、表示装置、データドライバＩＣ、ゲートドライバＩＣ、及び走査線駆動回路に関し、特に、大型、高精細な表示パネルを駆動する技術に関する。

近年、各種の電子装置の低電圧及び低電力化、小型及び軽量化にともない多種多様な薄型の表示装置が急速に普及しつつある。特に液晶表示装置は、他の表示装置に比べて低消費電力、軽量、薄型であるため、テレビやパソコンのモニタ等、様々な電子機器の表示装置として採用されている。液晶表示装置には、単純マトリクス型と、画素にＴＦＴ（Thin Film Transistor）などのアクティブ素子を用いたアクティブマトリクス型(AMLCD：Active Matrix Liquid Crystal Display)などがある。

従来のアクティブマトリクス型の液晶表示装置に使用される液晶パネルは、列方向に配列され、データ線駆動回路によって駆動される複数のデータ線と、行方向に配列され、走査線駆動回路によって駆動される複数の走査線と、データ線と走査線の交差する領域に形成されたＴＦＴを含む画素とを具備している。大画面化への要求が増大している。

一方、近年、各種薄型表示装置と同様に液晶表示装置も表示パネルの大型化、高精細化の要求が増大している。しかし、液晶パネルが大型化、高精細化すると、データ線及び走査線の容量性負荷及び抵抗性負荷によりデータ線駆動回路及び走査線駆動回路から遠距離に位置する画素への信号波形が鈍り、液晶パネル上の場所によって輝度が異なるという問題を生じていた。特に、データ線駆動回路及び走査線駆動回路に近い位置の画素と、遠く離れた位置の画素との輝度やコントラストの差は大きく、表示される画像が歪曲してしまうという問題があった。

そのため、特開２００５−００４２０５号公報に、データ線駆動回路から出力される表示データと走査線駆動回路から出力される走査線駆動信号が実質的に同一な時間に、該当する画素領域に印加されることができ、表示データまたは走査線駆動信号の遅延による映像の歪曲を防止することができる液晶表示装置が記載されている（特許文献１参照）。

図６は特許文献１に記載の発明による液晶表示装置１００のブロック図である。図６を参照して、従来技術による液晶表示装置１００は、液晶パネル１１、データ線駆動回路１２、走査線駆動回路１３を具備している。液晶パネル１１上には、列方向に配列された複数のデータ線Ｘ_１〜Ｘ_ｐ（ｐは２以上の自然数）、行方向に配列された複数の走査線Ｙ_１〜Ｙ_ｑ（ｑは２以上の自然数）、データ線Ｘ_１〜Ｘ_ｐと走査線Ｙ_１〜Ｙ_ｑとの交差する領域にＴＦＴ１１ｃを含む画素Ｐ_１１〜Ｐ_ｐｑと、走査線Ｙ_１〜Ｙ_ｐと並列に設けられた出力指示信号線１７とを備えている。ただし、図を見やすくするために、図６には４つの画素Ｐ_１１、Ｐ_１ｑ、Ｐ_ｐ１、Ｐ_ｐｑしか図示されていない。各画素Ｐ_１１〜Ｐ_ｐｑのＴＦＴのゲート電極は、それぞれノード１５_１１〜１５_ｐｑを介して走査線Ｙ_１〜Ｙ_ｑに接続され、ドレイン電極は、ノード１４_１１〜１４_ｐｑを介してデータ線Ｘ_１〜Ｘ_ｐに接続されている。

データ線駆動回路１２は、タイミングコントローラ１６と、タイミングコントローラから入力される出力指示信号ＴＰに応答して、表示データをデータ線Ｘ_１〜Ｘ_ｐのそれぞれに入力するデータドライバＩＣ１２_１〜１２_ｐとを備える。タイミングコントローラ１６は、１つのデータ側ＴＣＰ（Tape Carrier Package）を通じて出力指示信号ＴＰを出力指示信号に入力する。出力指示信号ＴＰは、出力指示信号線１７における容量性負荷及び抵抗性負荷によって所定時間だけ遅延されて各データ線駆動回路１２に入力される。これによって、データドライバＩＣ１２_１〜１２_ｐからそれぞれ入力される表示データを遅延させることができ、走査駆動回路１３から離れた位置において遅延が発生した走査線信号との信号のずれを解消することができる。

また、特開２００４−１２６５８１号公報には、走査信号のパルス幅をデータ線駆動回路から遠くなるほど大きい値にする信号制御部を備える表示装置が記載されている（特許文献２参照）。特許文献２に記載の表示装置では、走査信号のパルス幅をロジック演算により求めるか、制御回路に抵抗Ｒと容量Ｃを設け、抵抗値を可変してパルス幅を調節している。
特開２００５−００４２０５号公報特開２００４−１２６５８１号公報

しかしながら、これらの従来技術にはいくつかの問題点がある。図７（ａ）を参照して、特許文献１に記載の表示装置における出力指示信号ＴＰは、データ線駆動回路１２内部のバッファなどで波形成形され、ノード１７_１ではパルス幅がＴａ１のＴＰ１２_１となり、出力指示信号線１７の容量性負荷や抵抗性負荷によって走査線駆動回路から最も遠い位置のノード１７_ｐでは、パルス幅がＴａ１よりも広いＴｂ１のＴＰ１２_ｐとなる。このように波形成形されてタイミングが異なる出力指示信号ＴＰ１〜ＴＰｐが入力されたデータドライバＩＣ１２_１〜１２_ｐは、この出力指示信号ＴＰ_１〜ＴＰ_ｐに応じて図７（ｂ）に示されるようなパルス幅が異なる表示信号をデータ線に出力する。このため、走査線駆動回路１３から遠い位置の画素（例えば画素Ｐｐ１）に入力される表示信号は、走査線駆動回路１３に近い位置の画素（例えば画素Ｐ_１１）に入力される表示信号に対して遅延する。

しかし、走査線駆動回路１３から走査線Ｙ_１〜Ｙ_ｑに印加される走査信号は、バッファを介さないので波形成形されない。つまり、走査信号の波形が鈍ることはあっても、走査信号が遅延することはない。例えば、ＴＦＴのしきい電圧がＶ_ｔｈ１である場合、走査信号がしきいＶ_ｔｈ１以下の電圧では、ＴＦＴのオン抵抗が非常に高く、所定の時間内に液晶に電圧を書き込むことができない。そのため、しきい電圧Ｖ_ｔｈ１よりかなり高めの走査信号が走査線Ｙ_１〜Ｙ_ｑに印加されなければならない。図７（ｂ）に示すように、走査信号の信号波形の中心電圧より上側の電圧（Ｖ_ｔｈ２以上）であれば、走査信号がＶ_ｔｈ２以上の期間は、ＴＦＴがオンとなり、データの書き込みが可能となる。図７（ｂ）に示されるように走査線駆動回路１３から最も近いノード１５_１１における走査信号のパルス幅はＴｃ２、最も遠いノード１５_ｐ１でのパルス幅Ｔｄ２の関係は、期間Ｔｃ２＞期間Ｔｄ２となり、データの書き込み可能時間は走査線駆動回路１３から遠い位置ほど短くなる。このため、実際には走査線駆動回路１３から遠い位置の画素（例えばＰ_ｐ１）は近い位置の画素（例えばＰ_１１）よりコントランストが低下する。更に、図８に示されるように、データドライバＩＣ１２_１〜１２_ｐから出力され、データ線駆動回路１２から遠い位置の画素Ｐに入力される表示信号はパルス幅が広がり、遅延する。しかし、走査信号は、データ線駆動回路１２から画素Ｐまでの距離に依存して遅延せず、パルス幅も同じであるため、データ線駆動回路１２から遠い位置にある画素Ｐ（例えば画素Ｐ_１ｑ）では、走査信号Ｓ_ｑによるＴＦＴのオン状態と、表示信号がＴＦＴに入力されるタイミングとのずれが大きくなり、データ線駆動回路１２から遠い画素（例えば画素Ｐ_１ｑ）の輝度は近い画素（例えばＰ_１１）に比べ低下する。

又、特許文献２に記載の表示装置では、データ線及び走査線の容量性負荷及び抵抗性負荷は、パネルごとに異なるので、ロジック演算だけでパルス幅を調節するのは困難である。又、制御回路で抵抗値Ｒを可変するのも同様に、制御回路で使用する抵抗の特性と、パネル上のデータ線、走査線の抵抗性負荷の特性が同じではなく、温度特性や、劣化の速度が異なるので抵抗値Ｒで調節するのが困難である。このように、従来技術では、データ線及び走査線の容量性負荷及び抵抗性負荷に起因する液晶パネルの輝度（コントラストの均一性）の低下を改善することが困難となっている。

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。

本発明による表示装置（１０）は、列方向に配列された複数のデータ線（Ｘ_１〜Ｘ_ｐ）と、行方向に配列された複数の走査線（Ｙ_１〜Ｙ_ｑ）と、複数のデータ線（Ｘ_１〜Ｘ_ｐ）と複数の走査線（Ｙ_１〜Ｙ_ｑ）とが交差する位置に形成された複数の画素（Ｐ_１１〜Ｐ_ｐｑ）と、複数のデータ線（Ｘ_１〜Ｘ_ｐ）に対して並列に配置されたダミー信号線（７）とを備える表示パネル（１）と、複数のデータ線（Ｘ_１〜Ｘ_ｐ）を駆動するデータ線駆動回路（２）と、複数の走査線（Ｙ_１〜Ｙ_ｑ）を駆動する走査線駆動回路（３）と、ダミー信号線（７）を駆動するダミー信号線駆動回路（９）とを具備する。ダミー信号線駆動回路（９）は、ダミー信号線（７）を介して走査線駆動回路にダミー信号（ＨＯＥ）を出力する。走査線駆動回路（３）は、ダミー信号（ＨＯＥ）に応答して複数の走査線（Ｙ_１〜Ｙ_ｑ）を駆動する。同一表示パネル（１）上に、並列に設けられたデータ線（Ｘ_１〜Ｘ_ｐ）とダミー線（７）の容量性負荷や抵抗性負荷の値は近似する。このため、データ線（Ｘ_１〜Ｘ_ｐ）を介して画素（Ｐ_１１〜Ｐ_ｐｑ）に入力される表示信号（ＤＳ_１１〜ＤＳ_ｐｑ）の波形鈍りと同様に変化するダミー信号（ＨＯＥ）が走査線駆動回路（３）に入力される。走査線駆動回路（３）は、このようなダミー信号（ＨＯＥ）に応答して複数の走査線（Ｙ_１〜Ｙ_ｑ）を駆動するため、表示パネル（１）上の位置に起因して波形変形する表示信号（ＤＳ_１１〜ＤＳ_ｐｑ）に対応した走査信号（Ｓ_１〜Ｓ_ｑ）を出力して走査線（Ｙ_１〜Ｙ_ｑ）を駆動することができる。

データ線駆動回路（２）は、複数のデータ線（Ｘ_１〜Ｘ_ｐ）を駆動する複数のデータドライバＩＣ（２_１〜２_ｐ）を備える。ダミー信号線（７）は、走査線駆動回路（３）に最も近い位置に設けられた第１のデータ線（Ｘ_１）と走査線駆動回路（３）との間に設けられることが望ましい。又、ダミー信号線駆動回路（９）は、第１のデータ線（Ｘ_１）を駆動する第１のデータドライバＩＣ（２_１）内に設けられることが望ましい。このように、ダミー信号線（７）と走査線駆動回路（３）との距離を最短にすることで、走査線駆動回路（３）に入力されるダミー信号（ＨＯＥ）に対する波形形成の変化量と、各画素（Ｐ_１１〜Ｐ_ｐｑ）に入力される表示信号（ＤＳ_１１〜ＤＳ_ｐｑ）に対する波形形成の変化量との相違を最小にできる。

第１のデータドライバＩＣ（２_１）は第１のデータ線（Ｘ_１）を駆動するための表示信号（ＤＳ_１１〜ＤＳ_１ｑ）を出力するデータ線駆動部（２２_１）を含む。又、ダミー信号線駆動回路（９）は、ダミー信号（ＨＯＥ）をダミー信号線（７）に出力するダミー信号線駆動部（２６）を含む。ここで、データ線駆動部（２２_１）とダミー信号線駆動部（２６）は同じ回路構成であることが望ましい。このため、ダミー信号（ＨＯＥ）と表示信号（ＤＳ_１１〜ＤＳ_１ｑ）の各種パラメータについての相対値のばらつき量が小さくなる。

ダミー信号線駆動回路（９）は、複数の走査線（Ｙ_１〜Ｙ_ｑ）とダミー信号線（７）とが交差する位置に形成された複数の接続点（７_１〜７_ｑ）を介して走査線駆動回路（３）に対しダミー信号（ＨＯＥ_１〜ＨＯＥ_ｑ）を出力することが望ましい。

走査線駆動回路（３）は、複数の走査線（Ｙ_１〜Ｙ_ｑ）を駆動する複数のゲートドライバＩＣ（３_１〜３_ｑ）を備える。複数のゲートドライバＩＣ（３_１〜３_ｑ）の各々は、ダミー信号（ＨＯＥ_１〜ＨＯＥ_ｑ）が入力されるコンパレータ（３２_１〜３２_ｑ）と、出力回路部（３１_１〜３１_ｑ）とを備える。コンパレータ（３２_１〜３２_ｑ）は、入力されたダミー信号（ＨＯＥ_１〜ＨＯＥ_ｑ）と基準電圧（Ｖ_ｒｅｆ１〜Ｖ_ｒｅｆｑ）とから走査制御信号（ＶＯＥ_１〜ＶＯＥ_ｑ）を生成して出力回路部（３１_１〜３１_ｑ）に出力する。出力回路部（３１_１〜３１_ｑ）は、走査制御信号（ＶＯＥ_１〜ＶＯＥ_ｑ）に応答して複数の走査線（Ｙ_１〜Ｙ_ｑ）のいずれかに対し走査信号（Ｓ_１〜Ｓ_ｑ）を出力して走査線（Ｙ_１〜Ｙ_ｐ）を駆動する。

データ線駆動回路（２）から遠い位置に設けられた第１のゲートドライバＩＣ（例えばゲートドライバＩＣ３_ｑ）における第１のコンパレータ（例えばコンパレータ３２_ｑ）から出力された第１の走査制御信号（例えばＶＯＥ_ｑ）のパルス幅が、データ線駆動回路（２）から近い位置に設けられた第２のゲートドライバＩＣ（例えばゲートドライバＩＣ３_１）における第２のコンパレータ（例えばコンパレータ３２_１）から出力された第２の走査制御信号（例えばＶＯＥ_１）のパルス幅よりも大きくなるように、第１のコンパレータ（例えばコンパレータ３２_ｑ）に入力される第１の基準電圧（例えばＶ_ｒｅｆｑ））と、第２のコンパレータ（例えばコンパレータ３２_１）に入力される第２の基準電圧（例えばＶ_ｒｅｆ１）が設定される。

このような構成の表示装置によれば、表示パネル上のデータ線駆動回路（２）に近い位置の画素（例えば画素Ｐ_１１）と遠い位置の画素（例えば画素Ｐ_１ｑ）のそれぞれに入力される表示信号とＴＦＴのオンする期間のずれ量の差を均等にすることができる。このため、表示パネル上の場所による輝度の均一性を向上することができる。

本発明によれば、大型、高精細な表示パネル上における場所による輝度の均一性を向上することができる。

更に、表示パネルの画質を向上することができる。

以下、添付図面を参照しながら本発明の実施の形態が説明される。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。

（構成）
１．液晶表示装置の全体構成
図１は、本発明の実施形態に係る液晶表示装置１０の構成を示すブロック図である。図１を参照して、本発明による液晶表示装置１００は、液晶パネル１、データ線駆動回路２、走査線駆動回路３、基準階調電圧発生部６、ＬＣＤ（ｌｉｑｕｉｄｃｒｙｓｔａｌｄｉｓｐｌａｙ）コントローラ８、及び図示しない電源回路を具備している。液晶パネル１上には、列方向に配列された複数のデータ線Ｘ_１〜Ｘ_ｐ（ｐは２以上の自然数）、行方向に配列された複数の走査線Ｙ_１〜Ｙ_ｑ（ｑは２以上の自然数）、データ線Ｘ_１〜Ｘ_ｐと走査線Ｙ_１〜Ｙ_ｑとの交差する領域にＴＦＴ１ｃを含む画素Ｐ_１１〜Ｐ_ｐｑと、データ線Ｘ_１〜Ｘ_ｐと並列に設けられたダミー信号線７とを備えている。ただし、図を見やすくするために、図１には４つの画素Ｐ_１１、Ｐ_１ｑ、Ｐ_ｐ１、Ｐ_ｐｑしか図示されていない。各画素Ｐ_１１〜Ｐ_ｐｑのＴＦＴのゲート電極は、それぞれノード５_１１〜５_ｐｑを介して走査線Ｙ_１〜Ｙ_ｑに接続され、ドレイン電極は、ノード４_１１〜４_ｐｑを介してデータ線Ｘ_１〜Ｘ_ｐに接続されている。以下において、例えば、データ線Ｘ_ｐと走査線Ｙ_ｑとが交差する位置に設けられた画素は、画素Ｐ_ｐｑと記載される。各画素Ｐ_ｐｑは、コモン電極１ａに対向する画素電極１ｂとＴＦＴ１ｃとを備えている。画素Ｐ_ｐｑのＴＦＴ１ｃがターンオンされた状態でデータ線Ｘ_ｐに表示信号ＤＳが供給されると、画素Ｐ_ｐｑの液晶容量（即ち、コモン電極１ａと画素電極１ｂとで構成される容量）に表示信号ＤＳ_ｐｑが書き込まれる。

ＬＣＤコントローラ８は、データ線駆動回路２と走査線駆動回路３を制御し、これによって液晶パネル１に所望の画像を表示させる。ＬＣＤコントローラ８は、画像描画用ＬＳＩ９０（例えば、ＣＰＵ（Central Processor Unit）、及びＤＳＰ（Digital signal processor））から表示データ（ｄｉｓｐｌａｙｄａｔａ）を受け取り、受け取った表示データをデータ線駆動回路２に転送する。表示データは、液晶パネル１の各画素Ｐの階調を指示するデータである。以下において、例えば画素Ｐ_ｐｑに対応する表示データは、表示データＤ_ｐｑと記載される。更にＬＣＤコントローラ８は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ドットクロック信号ＤＣＬＫ、その他の制御信号を画像描画用ＬＳＩ９０から受け取り、これらの制御信号に基づいてデータ線駆動回路２にデータ線側制御信号１０１を、走査線駆動回路３に走査線側制御信号１０２を供給する。

大型の液晶表示装置１０におけるデータ線駆動回路２には半導体製造装置の都合上、チップサイズの上限が制限された半導体基板上に集積化された複数のデータドライバＩＣ２_１〜２_ｐが設けられる。各データドライバＩＣ２_１〜２_ｐは、ＬＣＤコントローラ８から入力されるデータ線側制御信号１０１及び表示データＤ_１１〜Ｄ_ｐｑに応答して、表示信号（ｄｉｓｐｌａｙｓｉｇｎａｌ）ＤＳ_１１〜ＤＳ_ｐｑを各データ線Ｘ_１〜Ｘ_ｐに入力する。データ線Ｘ_１は入力される表示信号ＤＳ_１１〜ＤＳ_１ｑによって駆動される。以下において、例えば、画素Ｐ_ｐｑに入力される表示信号は、表示信号ＤＳ_ｐｑと記載される。尚、データ線Ｘ_１〜Ｘ_ｐの駆動には、基準階調電圧発生部６から供給される階調電圧Ｖ_ｇが使用される。又、走査線駆動回路３に最も近い位置に設けられたデータ線Ｘ_１を駆動するデータドライバＩＣ２_１は、ダミー信号線７に接続するダミー信号線駆動回路９を備える。ダミー信号線駆動回路９は、基準階調電圧発生部６から供給される階調電圧Ｖ_ｇに応答してダミー信号ＨＯＥをダミー信号線７に出力する。

液晶パネル１に設けられるダミー信号線７は、走査線駆動回路３に最も近いデータ線Ｘ_１と走査線駆動回路３との間に、データ線Ｘ_１と並列に形成されることが望ましい。ダミー信号線７が走査線駆動回路３に近接して設けられることで、ダミー信号線７の容量性負荷等によるダミー信号ＨＯＥの鈍りを抑制することができる。ダミー信号線７には、光が漏れないように遮光された複数のダミー画素に接続するデータ線が利用される。ここで、ダミー画素において、画素Ｐ_１１〜Ｐ_ｐｑとデータ線Ｘ_１〜Ｘ_ｐとの接続点であるノード４１１〜４ｐｑに対応する位置をノード７_１〜ノード７_ｑとする。ダミー信号線７は各ノード７_１〜７_ｑを介して各走査線駆動回路３に接続され、ダミー信号線駆動回路９から入力されたダミー信号ＨＯＥは、各ノード７_１〜ノード７_ｑを介して各ゲートドライバＩＣ３_１〜３_ｑに入力される。

走査線駆動回路３にはデータ線駆動回路２と同様に、チップサイズの上限が制限された半導体基板上に集積化された複数のゲートドライバＩＣ３_１〜３_ｐが設けられる。各ゲートドライバＩＣ３_１〜３_ｐは、ＬＣＤコントローラ８から入力される走査線側制御信号１０２、及びダミー信号線駆動回路９から入力されるダミー信号ＨＯＥに応答して、走査信号Ｓ_１〜Ｓ_ｑを走査線Ｙ_１〜Ｙ_ｑに出力する。詳細には、各ゲートドライバＩＣ３_１〜３_ｑは、ダミー信号線７上の各ノード７_１〜７_ｑを介して入力される各ダミー信号ＨＯＥ_１〜ＨＯＥ_ｑに応答して、各走査信号Ｓ_１〜Ｓ_ｑを各走査線Ｙ_１〜Ｙ_ｑに入力する。

以上のような構成により、本発明による液晶表示装置１０では、ＬＣＤコントローラ８からの制御信号（データ線側制御信号１０１及び走査線側制御信号１０２）と、基準階調電圧発生部６からの階調電圧Ｖ_ｇとに応じて、走査線駆動回路３が走査線Ｙ_１〜Ｙ_ｑを逐次に走査し、データ線駆動回路２が表示データＤ_１１〜Ｄ_ｐｑに応じた表示信号ＤＳ_１１〜ＤＳ_ｐｑを出力することによって、各画素Ｐ_１１〜Ｐ_ｐｑを駆動して、１つの映像が液晶パネル１に表示される。この際、走査線駆動回路３は、データドライバＩＣ２_１内のダミー信号線駆動回路９から出力されるダミー信号ＨＯＥに応じて走査線Ｙ_１〜Ｙ_ｑを駆動する。

２．データドライバＩＣの構成
図２（ａ）は、データドライバＩＣ２_１の構成の一部を示すブロック図である。図２（ｂ）はデータドライバＩＣ２_ｊ（ｊ＝２〜ｐ）の構成の一部を示すブロック図である。図２（ａ）を参照して、本発明に係るデータドライバＩＣ２_１は、複数の階調電圧Ｖｇの中から表示データＤ_１１〜Ｄ_１ｑとに応答して選択した階調電圧で、データ線Ｘ_１を駆動する表示信号出力回路２０１と、複数の階調電圧Ｖ_ｇの中の所定の２つの階調電圧（Ｖｔｏｐ、Ｖｂｔｍ）で応答して、ダミー信号線７を駆動するダミー信号線駆動回路９とを具備する。表示信号出力回路２０１は、表示データＤ_１１〜Ｄ_１ｑに応じて階調電圧を選択するＤ／Ａ変換回路（セレクタ）２１_１と、Ｄ／Ａ変換回路２１_１で選択された階調電圧を表示信号ＤＳ_１１〜ＤＳ_１ｑのいずれかとしてデータ線Ｘ_１に出力するデータ線駆動部（ボルテージフォロア）２２_１とを備える。ダミー信号線駆動回路９は、入力される複数の階調電圧Ｖ_ｇからレベルの異なる２種類の階調電圧Ｖ_ｔｏｐ、Ｖ_ｂｔｍを出力するバッファ２５と、バッファ２５から出力された２種類の階調電圧Ｖ_ｔｏｐ、Ｖ_ｂｔｍに応じたダミー信号ＨＯＥを出力するダミー信号線駆動部２６とを備える。ここで、ダミー信号線駆動部２６は、データ線駆動部２２_１と同じ回路で構成される。しかし、駆動能力は異なっても良い。

図２（ｂ）を参照して、データドライバＩＣ２_１以外のデータドライバＩＣ_ｊ（ｊ＝２〜ｐ）は、上記の表示信号出力回路２０と同じ構成の表示信号出力回路２０_ｊを備え、入力される複数の階調電圧Ｖ_ｇ及び表示データＤ_１１〜Ｄ_１ｑに基づき表示信号ＤＳ_ｊ１〜ＤＳ_ｊｑを出力してデータ線Ｘ_ｊを駆動する。

３．ゲートドライバＩＣの構成
図３は、ゲートドライバＩＣ３_１〜３_ｑの構成を示すブロック図である。図３を参照して、各ゲートドライバＩＣ３_１〜３_ｑは、ＬＣＤコントローラ８から入力される走査線側制御信号１０２とダミー信号駆動回路９から入力されるダミー信号ＨＯＥ_１〜ＨＯＥ_ｑとに応答して各走査線信号Ｓ_１〜Ｓ_ｑを各走査線Ｙ_１〜Ｙ_ｑに出力する。各ゲートドライバＩＣ３_１〜３_ｑの構成は同じであるので、ここではゲートドライバＩＣ３_ｑについてその構成が説明される。ゲートドライバＩＣ３_ｑは、走査線側制御信号１０２及びダミー信号ＨＯＥ_ｑに応答して走査制御信号ＶＯＥを出力回路部３１_ｑに出力する入力回路部３０_ｑと、走査線側制御信号１０２と入力回路部３０_ｑから出力された走査制御信号ＶＯＥとに応答して走査線Ｙ_ｑを駆動する走査信号Ｓ_ｑを出力する出力回路部３１_ｑとを具備する。入力回路部３０_ｑは、基準電圧Ｖ_ｒｅｆｑが印加されたコンパレータ３２_ｑを備え、入力されるダミー信号ＨＯＥ_ｑと基準電圧Ｖ_ｒｅｆｑに基づいて走査制御信号ＶＯＥを出力する。ここで、各ゲートドライバＩＣ３_１〜３_ｑにおけるコンパレータ３２_１〜３２_ｑに供給される基準電圧Ｖ_ｒｅｆ１〜_ｑの値は、階調電圧Ｖ_ｔｏｐとＶ_ｂｔｍとの間の任意の電圧レベルで設定され得る。しかし、データ線駆動回路２に近い位置の走査線Ｙを駆動するゲートドライバＩＣ３（例えばゲートドライバＩＣ３_１）におけるＶ_ｒｅｆは階調電圧Ｖ_ｔｏｐとＶ_ｂｔｍの中間電位よりも高く、中間電位に近い電位で設定され、データ線駆動回路２から遠い位置の走査線Ｙを駆動するゲートドライバＩＣ３（例えばゲートドライバＩＣ３_ｑ）におけるＶｒｅｆは階調電圧Ｖ_ｔｏｐとＶ_ｂｔｍの中間電位よりも高く、階調電圧Ｖ_ｔｏｐ側に近い電位に設定されることが好ましい。このような設定により、後述する動作によってデータ線駆動回路２に近い位置のゲート線Ｙにはパルス幅の狭い走査信号Ｓが入力され、遠い位置のゲート線Ｙにはパルス幅の長い走査信号Ｓが入力される。

（動作）
図４は、本発明による液晶表示装置１０において、第１水平期間（走査線Ｙ_１上の画素が駆動される期間）から第ｑ水平期間（走査線Ｙ_ｑ上の画素が駆動される期間）における走査線駆動回路３の動作を示すタイミングチャートである。図４を参照して、ゲートドライバＩＣ３１及びゲートドライバＩＣ３_ｑによる走査信号を一例に走査線駆動回路３の動作が説明される。

図４（ａ）に示されるＨＳＴＢ信号は、ＬＣＤコントローラ８からデータ線駆動回路２に入力されるデータ線側制御信号１０１に含まれる信号で、表示データＤ_１１〜Ｄ_ｐｑのラッチや、データ線駆動部２２の出力タイミングを制御する。このＨＳＴＢ信号の立ち上がりから次の信号の立ち上がりまでを一水平期間とする。図４（ｂ）に示されるＶＣＬＫ信号は、走査線駆動回路３に入力される走査線側制御信号１０２に含まれるクロック信号である。走査線駆動回路３は、走査線側制御信号１０２として垂直スタート信号が入力されると、ＶＣＬＫ信号に同期して各走査線Ｙ_１〜Ｙ_ｑに対して順に走査信号を出力する。

ダミー信号回路９は、入力されるデータ線側制御信号１０１に基づき一水平期間に一回、ダミー信号ＨＯＥとしてＶ_ｔｏｐとＶ_ｂｔｍの電圧幅のパルスを出力する（図４（ｃ）参照）。ダミー信号回路９から出力されたダミー信号ＨＯＥはダミー線７上の各ノード７_１〜７_ｑを介して各ゲートドライバＩＣ３_１〜３_ｑに入力される。

図４（ｄ）は、データドライバＩＣ２_１に最も近い位置のゲートドライバＩＣ３_１に入力されるダミー信号ＨＯＥ_１の波形を示すタイミングチャートである。図４（ｄ）を参照して、ゲートドライバＩＣ３_１のコンパレータ３２_１に供給する基準電圧Ｖ_ｒｅｆ１の値を階調電圧Ｖ_ｔｏｐとＶ_ｂｔｍの中間電位より高く、中間電位に近い電圧に設定すると、コンパレータ３２_１は、期間Ｔａだけローレベルの走査制御信号ＶＯＥ_１を生成し（図４（ｅ））、出力回路部３１_１は、走査制御信号ＶＯＥ_１に基づいた走査信号Ｓ_１を走査線Ｙ_１に出力する（図４（e））。

図４（ｇ）は、データドライバＩＣ２_１に最も遠い位置のゲートドライバＩＣ３_ｑに入力されるダミー信号ＨＯＥ_ｑの波形を示すタイミングチャートである。図４（ｇ）を参照して、ゲートドライバＩＣ３_ｑのコンパレータ３２_ｑに供給する基準電圧Ｖ_ｒｅｆｑの値を階調電圧Ｖ_ｔｏｐに近い電圧に設定すると、コンパレータ３２_ｑは、期間Ｔｂだけローレベルの走査制御信号ＶＯＥ_ｑを生成し（図４（ｈ））、出力回路部３１_ｑは、走査制御信号ＶＯＥ_ｑに基づいた走査信号Ｓ_ｑを走査線Ｙ_ｑに出力する（図４（ｉ））。

このように、各ゲートドライバＩＣ３_１〜３_ｑは、走査制御信号ＶＯＥ_１〜ＶＯＥ_ｑのローレベルの期間だけ順次に走査信号Ｓ_１〜Ｓ_ｑを出力する。

ここで、データドライバＩＣ２_１に近い側に位置するゲートドライバＩＣのコンパレータ３_２に供給される基準電圧Ｖ_ｒｅｆは、Ｖ_ｔｏｐとＶ_ｂｔｍの中間電位よりも高く、中間電位に近い電圧が設定され、データドライバＩＣ２_１から遠い側に位置するゲートドライバＩＣのコンパレータ３２に供給される基準電圧Ｖ_ｒｅｆは、Ｖ_ｔｏｐとＶ_ｂｔｍの中間電位よりも高く、階調電圧Ｖ_ｔｏｐに近い電圧が設定される。又、ダミー線７における容量性負荷や抵抗性負荷により、ゲートドライバＩＣ３_ｑに入力されるダミー信号ＨＯＥ_ｑは、ゲートドライバＩＣ３_１に入力されるダミー信号ＨＯＥ_１に比べ、波形の鈍りが大きくなる。このため、走査制御信号ＶＯＥの生成期間は期間Ｔａ＜期間Ｔｂとなる。すなわち、データ線駆動回路２から最も遠いゲートドライバＩＣ３_ｑの走査信号Ｓｑのパルス幅は、データ線駆動回路２から最も近い走査ドライバＩＣ３_１の走査信号Ｓ_１のパルス幅より長くなるように設定される。

図５は、データ線Ｘ_１上に設けられた各画素Ｐ_１１〜Ｐ_１ｑに印加される表示信号ＤＳ_１１〜ＤＳ_１ｑ、及び走査信号Ｓ_１１〜Ｓ_１ｑのタイミングチャートである。データ線駆動回路３から遠い位置の画素Ｐに入力される表示信号Ｓはパルス幅が広がり、遅延する（図５（ａ）、（ｃ）、（ｅ））。一方、データ線駆動回路２から遠い位置のゲートドライバＩＣから出力される走査信号Ｓのパルス幅は、データ線駆動回路２から近い位置の走査ドライバＩＣから出力された走査信号Ｓのパルス幅より長い。このため、データ線駆動回路２から画素Ｐ_１１〜Ｐ_１ｑまでの距離によって生じていた、ＴＦＴ１ｃのオン状態と、表示信号ＤＳがＴＦＴ１ｃに入力されるタイミングとのずれの大きさが抑制される。すなわち、データ線駆動回路２から遠い画素（例えば画素Ｐ_１ｑ）の輝度と近い画素（例えばＰ_１１）の輝度の差が解消され（又は、小さくなり）、液晶パネル１における場所によるコントラストの不均一性を解消することができる。

本発明による液晶表示装置１０では、同一パネル上にダミー線７とデータ線Ｘ_１〜Ｘ_ｐが並列に設けられているため、両者の容量性負荷及び抵抗性負荷の相対値のばらつき量は非常に小さい。又、ダミー信号ＨＯＥを出力するダミー線駆動部２６と各表示信号ＤＳ_１１〜ＤＳ_ｐｑを出力するデータ線駆動部２２_１〜２２_ｐとの各種パラメータについての相対値のばらつき量も小さい。従って、データ線Ｘ_１からＸ_ｑの負荷の変化や、温度によるデータドライバＩＣ２_１におけるデータ線駆動部２２_１の特性変化に対応して、各データ線Ｘ_１〜Ｘｑに入力される各表示信号ＤＳ_１１〜ＤＳ_１ｑと、各ゲートドライバＩＣ３_１〜３_ｑに入力される各ダミー信号ＨＯＥ_１〜ＨＯＥ_ｑの波形鈍りも同様に変化する。各ダミー信号ＨＯＥ_１〜ＨＯＥ_ｑの波形鈍りが大きくなれば各走査信号Ｓ_１〜Ｓ_ｑのパルス幅も長くなるので、これらの特性変動要因に対しては自動的に調節することができる。

以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。本実施の形態では、データ線駆動回路２から遠い走査線に対して入力される走査信号のパルス幅を長くするように設定したが、コンパレータ３２_１〜３２_ｑに供給するＶ_ｒｅｆ１〜Ｖ_ｒｅｆｑを適切に設定することで、データ線駆動回路２に近い走査線に対して入力される走査信号のパルス幅を短くするように設定しても構わない。これにより、場所による輝度の差が低減されるため、画面全体における画像の歪曲や色むら等が解消され、画質が向上される。又、本実施の形態では、表示装置として液晶表示装置１０を一例に説明されたが、有機ＥＬ表示装置等の他のマトリクスス型表示装置であっても良い。

図１は、本発明による液晶表示装置の実施の形態における構成を示すブロック図である。図２（ａ）は、本発明に係るダミー信号線駆動回路を含むデータドライバＩＣの構成の一部を示すブロック図である。図２（ｂ）は、その他のデータドライバＩＣの構成の一部を示すブロック図である。図３は、本発明に係るゲートドライバＩＣの構成を示すブロック図である。図４は、本発明による液晶表示装置において、第１水平期間から第ｑ水平期間における走査線駆動回路の動作を示すタイミングチャートである。図５は、本発明による液晶表示装置において、データ線上に設けられた画素に印加される表示信号、及び走査信号のタイミングチャートである。図６は、従来技術による液晶表示装置の構成を示すブロック図である。図７は、従来技術による液晶表示装置における出力支持信号と走査線駆動回路に近い位置の画素と、遠い位置の画素に印加される走査信号の波形を示すタイムチャートである。図８は、従来技術による液晶表示装置において、データ線上に設けられた画素に印加される表示信号、及び走査信号のタイミングチャートである。

符号の説明

１：液晶パネル
１ａ：コモン電極
１ｂ：画素電極
１ｃ：ＴＦＴ
２：データ線駆動回路
２_１〜２_ｐ：データドライバＩＣ
２０_１〜２０ｑ：表示信号出力回路
２１_１〜２１ｑ：Ｄ／Ａ変換回路（セレクタ）
２２_１〜２２ｑ：データ線駆動部
２５：バッファ
２６：ダミー線駆動部
３：走査線駆動回路
３０_１〜３０_ｑ：入力回路部
３１_１〜３１_ｑ：出力回路部
３２_１〜３２_ｑ：コンパレータ
３３_１〜３３_ｑ：入力回路部
３_１〜３_ｑ：ゲートドライバＩＣ
４_１１〜４_ｐｑ、５_１１〜５_ｐｑ、７_１〜７_ｑ：ノード
６：基準階調電圧発生部
７：ダミー線
８：ＬＣＤコントローラ
９：ダミー信号線駆動回路
１０：液晶表示装置
９０：画素描画用ＬＳＩ
１０１：データ線側制御信号
１０２：走査線側制御信号
Ｘ_１〜Ｘ_ｐ：データ線
Ｙ_１〜Ｙ_ｑ：走査線
Ｐ_１１〜Ｐ_ｐｑ：画素
ＨＯＥ、ＨＯＥ_１〜ＨＯＥ_ｑ：ダミー信号
ＶＯＥ_１〜ＶＯＥ_ｑ：走査制御信号
Ｖ_ｔｏＰ、Ｖ_ｂｔｍ：階調電圧
Ｖ_ｇ、Ｖ_ｒｅｆ１〜Ｖ_ｒｅｆｑ：基準電圧
Ｄ_１１〜Ｄ_ｐｑ：表示データ
ＤＳ_１１〜ＤＳ_ｐｑ：表示信号
Ｓ_１〜Ｓ_ｑ：走査信号

Claims

列方向に配列された複数のデータ線と、行方向に配列された複数の走査線と、前記複数のデータ線と前記複数の走査線とが交差する位置に形成された複数の画素と、前記複数のデータ線に対して並列に配置されたダミー信号線とを備える表示パネルと、
前記複数のデータ線を駆動するデータ線駆動回路と、
前記複数の走査線を駆動する走査線駆動回路と、
前記ダミー信号線を駆動するダミー信号線駆動回路とを具備し、
前記ダミー信号線駆動回路は、前記ダミー信号線を介して前記走査線駆動回路にダミー信号を出力し、
前記走査線駆動回路は、前記ダミー信号に応答して前記複数の走査線を駆動する
表示装置。
請求項１に記載の表示装置において、
前記データ線駆動回路は、前記複数のデータ線を駆動する複数のデータドライバＩＣを備え、
前記ダミー信号線は、前記走査線駆動回路に最も近い位置に設けられた第１のデータ線と前記走査線駆動回路との間に設けられ、
前記ダミー信号線駆動回路は、前記第１のデータ線を駆動する第１のデータドライバＩＣ内に設けられる
表示装置。
請求項２に記載の表示装置において、
前記第１のデータドライバＩＣは前記第１のデータ線を駆動するための表示信号を出力するデータ線駆動部を含み、
前記ダミー信号線駆動回路は、前記ダミー信号を前記ダミー信号線に出力するダミー信号線駆動部を含み、
前記データ線駆動部と前記ダミー信号線駆動部は同じ回路構成である
表示装置。
請求項１から３に記載の表示装置において、
前記ダミー信号線駆動回路は、前記複数の走査線と前記ダミー信号線とが交差する位置に形成された複数の接続点を介して前記走査線駆動回路に対し前記ダミー信号を出力する
表示装置。
請求項４に記載の表示装置において、
前記走査線駆動回路は、前記複数の走査線を駆動する複数のゲートドライバＩＣを備え、
前記複数のゲートドライバＩＣの各々は、前記ダミー信号が入力されるコンパレータと、出力回路部とを備え、
前記コンパレータは、入力されたダミー信号と基準電圧とから走査制御信号を生成して前記出力回路部に出力し、
前記出力回路部は、前記走査制御信号に応答して前記複数の走査線のいずれかに対し走査信号を出力して前記走査線を駆動する
表示装置。
請求項５に記載の表示装置において、
前記データ線駆動回路から遠い位置に設けられた第１のゲートドライバＩＣにおける第１のコンパレータから出力された第１の走査制御信号のパルス幅が、前記データ線駆動回路から近い位置に設けられた第２のゲートドライバＩＣにおける第２のコンパレータから出力された第２の走査制御信号のパルス幅よりも大きくなるように、前記第１のコンパレータに入力される第１の基準電圧と、前記第２のコンパレータに入力される第２の基準電圧が設定される
表示装置。
列方向に配列された複数のデータ線と、行方向に配列された複数の走査線と、前記複数のデータ線と前記複数の走査線とが交差する位置に形成された複数の画素とを備える表示パネルと、
前記複数のデータ線を駆動するデータ線駆動回路と、
前記複数の走査線を駆動する走査線駆動回路とを具備し、
前記走査線駆動回路は、前記データ線駆動回路の動作に応答して決定されたパルス幅で前記複数の走査線を駆動する
表示装置。
データ線を駆動するデータ線駆動部と、
前記データ線に並列に設けられたダミー信号線を駆動するダミー信号回路とを具備し、
前記ダミー信号線駆動回路は、前記ダミー信号線を介して、複数の走査線を駆動する走査線駆動回路に対しダミー信号を出力して、前記走査線駆動回路を制御する
データドライバＩＣ。
請求項８に記載のデータドライバＩＣにおいて、
前記データ線駆動部は、前記走査線駆動回路に最も近い位置に設けられた第１のデータ線を駆動し、
前記ダミー信号線駆動回路は、前記第１のデータ線と前記走査線駆動回路との間に設けられたダミー信号線を介して、前記走査線駆動回路に対しダミー信号を出力して、前記走査線駆動回路を制御する
データドライバＩＣ。
請求項８又は９に記載のデータドライバＩＣにおいて、
前記ダミー信号線駆動回路は、前記ダミー信号を前記ダミー信号線に出力するダミー信号線駆動部を含み、
前記データ線駆動部と前記ダミー信号線駆動部は同じ回路構成である
データドライバＩＣ。
ダミー信号が入力されるコンパレータと、出力回路部とを備え、
前記コンパレータは、入力されたダミー信号と基準電圧とから走査制御信号を生成して前記出力回路部に出力し、
前記出力回路部は、前記走査制御信号に応答して前記複数の走査線のいずれかに対し走査信号を出力して走査線を駆動する
ゲートドライバＩＣ。
請求項１０に記載のゲートドライバＩＣを複数備え、
複数のデータ線を駆動するデータ線駆動回路から遠い位置に設けられた第１のゲートドライバＩＣにおける第１のコンパレータから出力された第１の走査制御信号のパルス幅が、前記データ線駆動回路に近い位置に設けられた第２のゲートドライバＩＣにおける第２のコンパレータから出力された第２の走査制御信号のパルス幅よりも大きくなるように、前記第１のコンパレータに入力される第１の基準電圧と、前記第２のコンパレータに入力される第２の基準電圧が設定される
走査線駆動回路。