KR20230082162A - 표시장치 및 데이터 구동 회로 - Google Patents

표시장치 및 데이터 구동 회로 Download PDF

Info

Publication number
KR20230082162A
KR20230082162A KR1020210169824A KR20210169824A KR20230082162A KR 20230082162 A KR20230082162 A KR 20230082162A KR 1020210169824 A KR1020210169824 A KR 1020210169824A KR 20210169824 A KR20210169824 A KR 20210169824A KR 20230082162 A KR20230082162 A KR 20230082162A
Authority
KR
South Korea
Prior art keywords
data
image
driving frequency
outputting
driving
Prior art date
Application number
KR1020210169824A
Other languages
English (en)
Inventor
임병재
강병욱
은주희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210169824A priority Critical patent/KR20230082162A/ko
Priority to CN202211179132.6A priority patent/CN116206544A/zh
Priority to US17/958,472 priority patent/US20230169928A1/en
Publication of KR20230082162A publication Critical patent/KR20230082162A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 명세서의 실시예들은, 표시장치 및 데이터 구동 회로에 관한 것으로서, 더욱 상세하게는, 복수의 서브픽셀들 및 복수의 서브픽셀들과 전기적으로 연결되는 복수의 데이터 라인들을 포함하는 표시패널, 및 리프레시 프레임 기간에, 이미지의 출력을 위한 데이터 전압을 복수의 데이터 라인들로 인가하는 데이터 구동 회로를 포함하고, 데이터 구동 회로는, 제1 구동 주파수로 제1 이미지의 출력을 위한 데이터 전압을 복수의 데이터 라인들로 인가하고, 제1 구동 주파수보다 큰 제2 구동 주파수로, 제1 이미지와 다른 제2 이미지의 출력을 위한 데이터 전압을 복수의 데이터 라인들로 출력하는 표시장치 및 데이터 구동 회로를 제공함으로써, 저전력 모드에서 잔상이 시인되지 않는 표시장치 및 데이터 구동 회로를 제공할 수 있다.

Description

표시장치 및 데이터 구동 회로{DISPLAY DEVICE AND DATA DRIVING CIRCUIT}
본 명세서의 실시예들은 표시장치 및 데이터 구동 회로에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 다양한 요구가 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시장치 등과 같은 다양한 유형의 표시장치가 활용되고 있다.
이러한 표시장치는 다양한 유형의 영상을 표시하면서 전력 효율을 높이기 위한 방안이 요구된다.
표시장치가 전력 효율을 높이기 위한 하나의 방법으로, 표시장치는 저전력 모드로 구동될 수 있다.
표시장치가 저전력 모드로 구동하는 기간 동안, 표시장치는 영상 표시를 위한 데이터 전압을 간헐적으로 표시패널에 공급할 수 있다. 그러나, 영상 표시를 위한 데이터 전압이 인가되는 기간 사이의 간격이 길어, 프레임이 완전히 전환되기까지 응답 시간의 지연이 발생할 수 있다. 이에 따라, 표시장치의 사용자에게는 이전 프레임의 잔상이 시인될 수 있다.
본 명세서의 실시예들은 저전력 모드에서 잔상이 시인되지 않는 표시장치 및 데이터 구동 회로를 제공할 수 있다.
본 명세서의 실시예들은 저전력 모드에서 1Hz 구동이 가능한 표시장치 및 데이터 구동 회로를 제공할 수 있다.
본 명세서의 실시예들은 복수의 서브픽셀들 및 복수의 서브픽셀들과 전기적으로 연결되는 복수의 데이터 라인들을 포함하는 표시패널, 및 리프레시 프레임 기간에, 이미지의 출력을 위한 데이터 전압을 복수의 데이터 라인들로 인가하는 데이터 구동 회로를 포함하고, 데이터 구동 회로는, 제1 구동 주파수로 제1 이미지의 출력을 위한 데이터 전압을 복수의 데이터 라인들로 인가하고, 제1 구동 주파수보다 큰 제2 구동 주파수로, 제1 이미지와 다른 제2 이미지의 출력을 위한 데이터 전압을 복수의 데이터 라인들로 출력하는 표시장치를 제공할 수 있다.
본 명세서의 실시예들은 영상 데이터를 입력 받는 영상 데이터 입력 핀, 영상 데이터 입력 핀에서 입력된 영상 데이터에 기초하여 이미지의 출력을 위한 데이터 전압을 생성하고 출력하는 제1 출력 회로 및 영상 데이터 입력 핀에 입력된 영상 데이터에 기초하여, 제1 출력 회로의 동작 주기를 감소시키는 서브 컨트롤러를 포함하는 데이터 구동 회로를 제공할 수 있다.
본 명세서의 실시예들에 의하면, 저전력 모드에서 잔상이 시인되지 않는 표시장치 및 데이터 구동 회로를 제공할 수 있다.
본 명세서의 실시예들에 의하면, 저전력 모드에서 1Hz 구동이 가능한 표시장치 및 데이터 구동 회로를 제공할 수 있다.
도 1은 본 명세서의 실시예들에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2는 본 명세서의 실시예들에 따른 표시장치의 서브픽셀의 일 예시를 나타낸 도면이다.
도 3은 본 명세서의 실시예들에 따른 표시장치에서 샘플링 기간을 설명하기 위한 도면이다.
도 4는 본 명세서의 실시예들에 따른 표시장치에서 애노드 리셋 프레임을 설명하기 위한 도면이다.
도 5는 본 명세서의 실시예들에 따른 표시장치에서 고속 구동과 저속 구동을 예시적으로 설명하는 도면이다.
도 6은 본 명세서의 실시예들에 따른 표시장치가 낮은 구동 주파수로 구동 시, 프레임 전환 시에 응답 속도의 지연이 발생하는 모습을 설명하기 위한 도면이다.
도 7a와 도 7b는 본 명세서의 실시예들에 따른 표시장치가 저속 구동하는 경우 발생할 수 있는 응답 시간의 지연을 나타낸 도면이다.
도 8은 본 명세서의 실시예들에 따른 표시장치가 제1 이미지를 제1 구동 주파수로 출력하다가, 제1 구동 주파수보다 큰 제2 구동 주파수로 제2 이미지를 표시하는 것을 설명하기 위한 도면이다.
도 9는 본 명세서의 실시예들에 따른 표시장치가 동작할 수 있는 저전력 모드의 일 예시를 나타낸 도면이다.
도 10a 내지 도 10c는 본 명세서의 실시예들에 따른 표시장치에서, 제1 구동 주파수에 따라, 제2 구동 주파수가 달라지거나, 제2 구동 주파수로 동작하는 기간이 달라지는 것을 나타낸 도면이다.
도 11은 본 명세서의 실시예들에 따른 표시장치가 중간 리프레시 프레임 레이트 기간의 길이를 설정하는 방법의 일 예시를 나타낸 도면이다.
도 12는 본 명세서의 실시예들에 따른 데이터 구동 회로를 예시적으로 설명하기 위한 도면이다.
도 13은 본 명세서의 실시예들에 따른 표시장치가 낮은 리프레시 레이트 프레임(LRR)으로 영상을 표시하는 경우를 설명하기 위한 도면이다.
도 14는 본 명세서의 실시예들에 따른 표시장치가 저전력 모드에서 블랙 계조의 제1 이미지를 표시하다가 화이트 계조의 제2 이미지를 표시하는 경우의 시간-휘도 그래프이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 실시예들에 따른 표시장치(100)를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 본 명세서에 따른 표시장치(100)는 표시패널(110)과, 표시패널(110)을 구동하기 위한 데이터 구동 회로(120) 및 게이트 구동 회로(130)와, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하기 위해 구성되는 컨트롤러(140)를 더 포함할 수 있다.
표시패널(110)에는 기판 상에 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 등의 신호 배선들이 배치될 수 있다. 표시패널(110)에는 다수의 데이터 라인(DL) 및 게이트 라인(GL)과 전기적으로 연결된 다수의 서브픽셀(SP)이 배치될 수 있다.
표시패널(110)은 영상이 표시되는 표시 영역(AA)과 영상이 표시되지 않는 비표시 영역(NA)을 포함할 수 있다. 표시패널(110)에서, 표시 영역(AA)에는 영상을 표시하기 위한 다수의 서브픽셀(SP)이 배치되고 비표시 영역(NA)에는 데이터 구동 회로(120), 게이트 구동 회로(130)가 실장되거나, 데이터 구동 회로(120) 또는 게이트 구동 회로(130)와 연결되는 패드부가 배치될 수도 있다.
데이터 구동 회로(120)는 다수의 데이터 라인(DL)을 구동하기 위해 구성되는 회로로서, 다수의 데이터 라인(DL)으로 데이터 전압을 공급할 수 있다. 게이트 구동 회로(130)는 다수의 게이트 라인(GL)을 구동하기 위해 구성되는 회로로서, 다수의 게이트 라인(GL)으로 게이트 신호들을 공급할 수 있다. 컨트롤러(140)는 데이터 구동 회로(120)의 동작 타이밍을 제어하기 위해 데이터 구동 타이밍 제어신호(DCS)를 데이터 구동 회로(120)에 공급할 수 있다. 컨트롤러(140)는 게이트 구동 회로(130)의 동작 타이밍을 제어하기 위한 게이트 구동 타이밍 제어신호(GCS)를 게이트 구동 회로(130)에 공급할 수 있다.
컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여, 전환된 영상 데이터(DATA)를 데이터 구동 회로(120)에 공급하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다.
컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력 받아, 각종 제어 신호들(DCS, GCS)을 생성하여 데이터 구동 회로(120) 및 게이트 구동 회로(130)로 출력한다.
컨트롤러(140)는, 게이트 구동 회로(130)를 제어하기 위하여 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 구동 타이밍 제어 신호(GCS: Gate Driving Timing Control Signal)를 출력한다.
컨트롤러(140)는, 데이터 구동 회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock) 등을 포함하는 각종 데이터 구동 타이밍 제어 신호(DCS: Data Driving Timing Control Signal)를 출력한다.
데이터 구동 회로(120)는 컨트롤러(140)로부터 영상 데이터(DATA)를 입력 받아 다수의 데이터 라인(DL)을 구동한다.
데이터 구동 회로(120)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시패널(110)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 표시패널(110)과 연결될 수 있다.
게이트 구동 회로(130)는 컨트롤러(140)의 제어에 따라, 턴-온 레벨 전압의 게이트 신호를 출력하거나 턴-오프 레벨 전압의 게이트 신호를 출력할 수 있다. 게이트 구동 회로(130)는 다수의 게이트 라인(GL)으로 턴-온 레벨 전압의 게이트 신호를 공급함으로써, 다수의 게이트 라인(GL)을 구동할 수 있다.
게이트 구동 회로(130)는 테이프 오토메티드 본딩(TAB) 방식으로 표시패널(110)과 연결되거나, 칩 온 글래스(COG) 방식 또는 칩 온 패널(COP) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 표시패널(110)과 연결될 수 있다.
게이트 구동 회로(130)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시패널(110)의 비표시 영역(NA)에 형성될 수 있다. 게이트 구동 회로(130)는 표시패널(110)의 기판 상에 배치되거나 기판에 연결될 수 있다. 게이트 구동 회로(130)는 게이트 인 패널(GIP) 타입인 경우 기판의 비표시 영역(NA)에 배치될 수 있다. 게이트 구동 회로(130)는 칩 온 글래스(COG) 방식 또는 칩 온 필름(COF) 방식인 경우, 표시패널(110)의 기판에 연결될 수 있다.
데이터 구동 회로(120)는, 게이트 구동 회로(130)에 의해 특정 게이트 라인(GL)이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급할 수 있다.
데이터 구동 회로(120)는 표시패널(110)의 일 측(예: 상측 또는 하측)에 연결될 수 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(120)는 표시패널(110)의 양측(예: 상측과 하측)에 모두 연결되거나, 표시패널(110)의 4 측면 중 2 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(130)는 표시패널(110)의 일측(예: 좌측 또는 우측)에 연결될 수 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(130)는 표시패널(110)의 양측(예: 좌측과 우측)에 모두 연결되거나, 표시패널(110)의 4 측면 중 2 이상의 측면에 연결될 수도 있다.
컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있으며, 타이밍 컨트롤러와 다른 제어장치일 수 있고, 제어장치 내 회로일 수도 있다. 컨트롤러(140)는 IC(Integrated Circuit), FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
컨트롤러(140)는 인쇄회로기판, 가요성 인쇄회로 등에 실장되고, 인쇄회로기판, 가요성 인쇄회로 등을 통해 데이터 구동 회로(120) 및 게이트 구동 회로(130)와 전기적으로 연결될 수 있다.
컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(120)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage Differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다.
컨트롤러(140)는 하나 이상의 레지스터 등의 기억매체를 포함할 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는, 액정표시장치 등의 백 라이트 유닛을 포함하는 디스플레이일 수도 있고, OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED (Micro Light Emitting Diode) 디스플레이 등의 자발광 디스플레이일 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)가 OLED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 유기발광 소자(OLED)를 발광 소자로서 포함할 수 있다. 본 실시예들에 따른 표시장치(100)가 퀀텀닷 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 만들어진 발광 소자를 포함할 수 있다. 본 명세서의 실시예들에 따른 표시장치(100)가 마이크로 LED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED (Micro Light Emitting Diode)를 발광 소자로서 포함할 수 있다. 아래에서는 설명의 편의를 위해 본 명세서의 실시예들에 따른 표시장치(100)는 OLED 디스플레이인 경우를 예로 들어 설명하며, 본 발명이 OLED 디스플레이인 경우에 한정되는 것은 아니다.
도 2는 본 명세서의 실시예들에 따른 표시장치(100)의 서브픽셀(SP)의 일 예시를 나타낸 도면이다.
도 2를 참조하면, 서브픽셀(SP)은 유기발광 소자(OLED)와, 유기발광 소자(OLED)를 구동하기 위해 구성되는 구동 트랜지스터(D-TFT)를 포함할 수 있다.
서브픽셀(SP)은 구동 트랜지스터(D-TFT) 이외에 하나 이상의 트랜지스터를 더 포함할 수 있다. 각 서브픽셀(SP)은 하나 이상의 산화물 반도체 트랜지스터(Oxide TFT)를 포함할 수 있다.
서브픽셀(SP)은 구동 트랜지스터(D-TFT)와 제1 내지 제6 트랜지스터(T1~T6)를 포함할 수 있다. 각각의 트랜지스터들은 P형 트랜지스터 또는 N형 트랜지스터일 수 있다.
N형 트랜지스터는 반도체성 산화물을 이용하여 형성되는 산화물 트랜지스터(예를 들어, 인듐, 갈륨, 아연 산화물 또는 IGZO와 같은 반도체성 산화물로부터 형성된 채널을 갖는 트랜지스터)로 이루어질 수 있다. P형 트랜지스터는 실리콘과 같은 반도체로부터 형성된 실리콘 트랜지스터(예를 들어, LTPS 또는 저온 폴리 실리콘으로 지칭되는 저온 프로세스를 이용하여 형성된 폴리 실리콘 채널을 갖는 트랜지스터)일 수 있다.
산화물 트랜지스터는 실리콘 트랜지스터보다 상대적으로 누설 전류가 낮은 특징을 갖는다.
서브픽셀(SP)은, 데이터 전압(Vdata)에 대응하는 전압을 구동 트랜지스터(D-TFT)의 게이트 노드에 하나의 프레임 기간 동안 인가하기 위해 구성되는 스토리지 커패시터(Cstg)를 더 포함할 수 있다.
7개의 트랜지스터와 1개의 커패시터를 포함하는 상기와 같은 서브픽셀(SP)의 구조는 7T1C 구조라고도 한다.
아래에서는 설명의 편의를 위해 본 명세서의 실시예들에 따른 표시장치(100)에서 서브픽셀(SP)이 7T1C 구조를 갖는 것을 예로 들어 설명한다. 다만, 본 명세서의 실시예들에 따른 표시장치(100)에서 서브픽셀(SP)의 구조가 7T1C 구조로 한정되는 것은 아니며, 서브픽셀(SP)은 하나 이상의 회로 소자를 더 포함할 수 있다. 서브픽셀(SP)은 두 개의 트랜지스터와, 하나의 캐패시터를 포함하는 2T1C 구조일 수 있으며, 서브픽셀(SP)은 하나 이상의 트랜지스터를 더 포함하거나, 또는 하나 이상의 캐패시터를 더 포함하는 것일 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터(D-TFT)의 제1 노드(N1)와 데이터 라인(DL) 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 구동 트랜지스터(D-TFT)의 제1 노드(N1)는 구동 트랜지스터(D-TFT)의 소스 노드 또는 드레인 노드일 수 있다. 제1 트랜지스터(T1)는 제2 스캔 신호(Scan2[n])에 의해 동작 타이밍이 제어될 수 있다. 제1 트랜지스터(T1)에 턴-온 레벨 전압의 제2 스캔 신호(Scan2[n])가 인가되면, 구동 트랜지스터(D-TFT)의 제1 노드(N1)에는 데이터 전압(Vdata)이 인가된다.
제2 트랜지스터(T2)는 구동 트랜지스터(D-TFT)의 제1 노드(N1)와 고전위 구동 전압(VDDEL) 라인 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 제2 트랜지스터(T2)는 발광 신호(EM)에 의해 동작 타이밍이 제어될 수 있다. 제2 트랜지스터(T2)에 턴-온 전압 레벨의 발광 신호(EM[n])가 인가되면, 구동 트랜지스터(D-TFT)의 제1 노드(N1)에는 고전위 구동 전압(VDDEL)이 인가된다.
스토리지 커패시터(Cstg)는 구동 트랜지스터(D-TFT)의 제2 노드(N2)에 전기적으로 연결되는 일단과, 고전위 구동 전압(VDDEL) 라인에 전기적으로 연결되는 타단을 포함할 수 있다. 구동 트랜지스터(D-TFT)의 제2 노드(N2)는 구동 트랜지스터(D-TFT)의 게이트 노드일 수 있다.
제3 트랜지스터(T3)는 구동 트랜지스터(D-TFT)의 제2 노드(N2)와 제3 노드(N3) 사이에 전기적으로 연결된다. 제3 트랜지스터(T3)는 제1 스캔 신호(Scan1)에 의해 동작 타이밍이 제어될 수 있다. 구동 트랜지스터(D-TFT)의 제3 노드(N3)는, 구동 트랜지스터(D-TFT)의 소스 노드 또는 드레인 노드 중 다른 하나의 노드일 수 있다.
제3 트랜지스터(T3)는 산화물 트랜지스터일 수 있다. 산화물 트랜지스터는 누설 전류가 낮은 특징으로 인해, 구동 트랜지스터(D-TFT)의 제2 노드(N2)의 전압 레벨은 일정하게 유지될 수 있다. 이에 따라, 매 프레임마다 영상 표시를 위한 데이터 전압(Vdata)이 인가되지 않더라도 서브픽셀(SP)은 이전 프레임에 입력된 영상 표시를 위한 데이터 전압(Vdata)에 기초하여 화면에 영상을 표시할 수 있다.
제4 트랜지스터(T4)는 구동 트랜지스터(D-TFT)의 제3 노드(N3)와 초기화 전압(Vini) 라인 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 제4 트랜지스터(T4)는 제3 스캔 신호(Scan3[n])에 의해 제어될 수 있다. 턴-온 레벨 전압의 제3 스캔 신호(Scan3[n])가 인가되면 구동 트랜지스터(D-TFT)의 제3 노드(N3)에는 초기화 전압(Vini)이 인가된다.
제5 트랜지스터(T5)는 구동 트랜지스터(D-TFT)의 제3 노드(N3)와 발광 소자(ED)의 제1 전극 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 제5 트랜지스터(T5)는 제4 노드(N4)를 포함하며, 제5 트랜지스터(T5)의 제4 노드(N4)에서 발광 소자(ED)의 제1 전극과 전기적으로 연결된다. 제5 트랜지스터(T5)의 제4 노드(N4)는 제5 트랜지스터(T5)의 소스 노드 또는 드레인 노드일 수 있다. 발광 소자(ED)의 제1 전극은 애노드 전극 또는 캐소드 전극일 수 있다. 아래에서는, 발광 소자(ED)의 제1 전극은 애노드 전극인 것으로 가정하고 설명한다.
제5 트랜지스터(T5)는 발광 신호(EM[n])에 의해 동작 타이밍이 제어된다. 제5 트랜지스터(T5)의 동작 타이밍을 제어하는 발광 신호(EM[n])는, 제2 트랜지스터(T2)의 동작 타이밍을 제어하는 발광 신호(EM[n])와 동일할 수 있다. 제5 트랜지스터(T5)의 게이트 노드와 제2 트랜지스터(T2)의 게이트 노드는 하나의 발광 신호(EM[n]) 라인에 전기적으로 연결될 수 있다.
제6 트랜지스터(T6)는 발광 소자(ED)의 제1 전극과 리셋 전압(VAR) 라인 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 발광 소자(ED)의 제1 전극이 애노드 전극인 경우, 리셋 전압(VAR)은 애노드 리셋 전압(VAR: Anode Reset Voltage)일 수 있다.
제6 트랜지스터(T6)는 제3 스캔 신호(Scan3[n+1])에 의해 동작 타이밍이 제어될 수 있다. 제6 트랜지스터(T6)의 동작 타이밍을 제어하는 제3 스캔 신호(Scan3[n+1])는, 다른 서브픽셀(SP)의 제4 트랜지스터(T4)의 동작 타이밍을 제어하는 제3 스캔 신호(Scan3)와 동일한 신호 일 수 있다.
예를 들어, n(n은 1 이상의 정수)번째 게이트 라인과 전기적으로 연결된 서브픽셀(SP)에 포함된 제6 트랜지스터(T6)에는 제3 스캔 신호(Scan3[n+1])가 인가될 수 있다. 상기 서브픽셀(SP)에 인가되는 제3 스캔 신호(Scan3[n+1])는, n+1번째 게이트 라인에 위치하는 서브픽셀(SP)에 포함된 제4 트랜지스터(T4)에 인가되는 제3 스캔 신호(Scan3[n+1])와 동일한 신호일 수 있다.
유기발광 소자(OLED)의 제1 전극은 제5 트랜지스터(T5)의 제4 노드(N4)와 전기적으로 연결된다. 유기발광 소자(OLED)의 제2 전극은 저전위 구동 전압(VSSEL) 라인에 전기적으로 연결된다. 유기발광 소자(OLED)의 제1 전극은 애노드 전극 또는 캐소드 전극일 수 있다. 유기발광 소자(OELD)의 제2 전극은 캐소드 전극 또는 애노드 전극일 수 있다.
고전위 구동 전압(VDDEL) 라인과 저전위 구동 전압(VSSEL) 라인은 표시패널(110)에 배치된 다수의 서브픽셀(SP)들과 공통으로 연결되는 공통 전압 라인일 수 있다.
도 2를 참조하면, 제3 트랜지스터(T3)는 N형 트랜지스터일 수 있다. 나머지 트랜지스터들은 P형 트랜지스터일 수 있다. 구동 트랜지스터(D-TFT), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6)는 P형 트랜지스터일 수 있으나, 전술한 트랜지스터들 중 하나 이상의 트랜지스터는 N형 트랜지스터로 형성될 수도 있다.
도 3은 본 명세서의 실시예들에 따른 표시장치에서 샘플링 기간(Sampling)을 설명하기 위한 도면이다.
도 3에는 7T1C 구조의 서브픽셀(SP)과, 영상 표시를 위한 데이터 전압(Vdata)이 서브픽셀(SP)에 입력되는 리프레시 프레임 기간에 대한 타이밍도가 도시되어 있다.
리프레시 프레임은 구동 트랜지스터(DRT)의 제3 노드(N3)에 하이 레벨 전압의 초기화 전압(Vini_H)을 인가하기 위해 구성되는 제1 온-바이어스 기간(OBS1) 및 제2 온-바이어스 기간(OBS2)과, 구동 트랜지스터(D-TFT)의 제2 노드(N2)에 데이터 전압(Vdata)에 대응하는 전압을 인가하기 위해 구성되는 샘플링 기간(Sampling)을 가질 수 있다.
온-바이어스 기간(OBS1, OBS2)은 구동 트랜지스터(D-TFT)에서 발생할 수 있는 히스테리시스 효과를 완화시키고 응답 특성을 개선하기 위한 기간일 수 있다.
샘플링 기간(Sampling) 동안, 제2 트랜지스터(T2)와 제5 트랜지스터(T5)에는 턴-오프 레벨 전압의 발광 신호(EM[n])가 인가된다. 제3 트랜지스터(T3)에는 턴-온 레벨 전압의 제1 스캔 신호(Scan1[n])가 인가된다. 제1 트랜지스터(T2)에는 턴-온 레벨 전압의 제2 스캔 신호(Scan2[n])가 인가된다. 제4 트랜지스터(T4)와 제6 트랜지스터(T6)에는 턴-오프 레벨 전압의 제3 스캔 신호 Scan3[n], 및 Scan3[n+1]가 각각 인가된다.
샘플링 기간(Sampling)에 진입할 때, 구동 트랜지스터(D-TFT)의 제3 노드(N3)에는 로우 레벨 전압의 초기화 전압(Vini_L)이 인가된다. 제3 트랜지스터(T3)가 턴-온 되면 구동 트랜지스터(D-TFT)의 제3 노드(N3)와 제2 노드(N2)는 전기적으로 연결되고, 구동 트랜지스터(D-TFT)의 제2 노드(N2)에는 턴-온 레벨 전압이 인가된다.
샘플링 기간(Sampling)에 구동 트랜지스터(D-TFT)와 제1 트랜지스터(T1), 제3 트랜지스터(T3)가 턴-온 되면, 구동 트랜지스터(D-TFT)의 제2 노드(N2)에는 데이터 전압(Vdata)에 대응하는 전압이 인가된다. 이에 따라, 스토리지 커패시터(Cstg)의 일단에는 데이터 전압(Vdata)에 대응하는 전압이 인가된다.
도 4는 본 명세서의 실시예들에 따른 표시장치에서 애노드 리셋 프레임(Anode Reset Frame)을 설명하기 위한 도면이다.
도 4를 참조하면, 제2 트랜지스터(T2)와 제5 트랜지스터(T5)에는 턴-오프 레벨 전압의 발광 신호(EM[n])가 인가된다. 제3 트랜지스터(T3)에는 턴-오프 레벨 전압의 제1 스캔 신호(Scan1[n])가 인가된다. 제1 트랜지스터(T1)에는 턴-오프 레벨 전압의 제2 스캔 신호(Scan2[n])가 인가된다. 제4 트랜지스터(T4)와 제6 트랜지스터(T6)에는 제3 스캔 신호 Scan3[n], Scan3[n+1]가 각각 인가된다. 제3 스캔 신호(Scan3[n], Scan3[n+1])는 애노드 리셋 프레임(Anode Reset Frame) 기간 동안, 턴-온 레벨 전압과 턴-오프 레벨 전압이 교번할 수 있다.
제3 스캔 신호(Scan3[n])가 턴-온 레벨 전압의 신호일 때, 제4 트랜지스터(T4)는 턴-온 된다. 구동 트랜지스터(D-TFT)의 제3 노드(N3)에는 하이 레벨 전압의 초기화 전압(Vini_H)이 인가된다.
애노드 리셋 프레임(Anode Reset Frame) 기간 동안, 구동 트랜지스터(D-TFT)의 제3 노드(N3)에 하이 레벨 전압의 초기화 전압(Vini_H)이 인가될 수 있으며, 해당 기간은 제3 온-바이어스 기간(OBS3), 제4 온-바이어스 기간(OBS4)일 수 있다.
제3 스캔 신호(Scan3)가 턴-온 레벨 전압의 신호일 때, 제6 트랜지스터(T6)는 턴-온 된다. 유기발광 소자(OLED)의 제1 전극에는 애노드 리셋 전압(VAR)이 인가된다.
애노드 리셋 프레임(Anode Reset Frame) 기간 동안 유기발광 소자(OLED)의 제1 전극에 인가되는 애노드 리셋 전압(VAR)의 전압 레벨은, 리프레시 프레임 기간 동안 유기발광 소자(OLED)의 제1 전극에 인가되는 애노드 리셋 전압(VAR)의 전압 레벨과 다를 수 있다. 상기 두 기간 동안 유기발광 소자(OLED)의 제1 전극에 인가되는 전압의 전압 레벨이 다를 경우, 두 전압을 구분하기 위하여, 리프레시 프레임 기간 동안의 애노드 리셋 전압(VAR)을 VAR_A 전압이라고 하고, 애노드 리셋 프레임 기간 동안의 애노드 리셋 전압(VAR)을 VAR_B 전압이라고도 한다. 이러한 애노드 리셋 프레임은 “스킵 프레임”이라고도 한다.
한편, 도 4를 참조하면, 애노드 리셋 프레임(Anode Reset Frame) 기간 동안 데이터 라인(DL)에는 미리 설정된 전압 레벨을 갖는 데이터 전압(Vdata)이 인가된다.
구동 트랜지스터(D-TFT)의 제2 노드(N2)와, 해당 구동 트랜지스터(D-TFT)에 데이터 전압(Vdata)을 인가하는 데이터 라인(DL) 사이에는 기생 커패시턴스(Cpara)가 형성될 수 있다. 경우에 따라, 해당 데이터 라인(DL)에 전기적으로 연결되는 일단과 구동 트랜지스터(D-TFT)의 제2 노드(N2)에 전기적으로 연결되는 타단을 갖는 물리적인 커패시터 소자가 배치될 수도 있다. 아래에서는 구동 트랜지스터(D-TFT)의 제2 노드(N2)와 데이터 라인(DL) 사이에 기생 커패시턴스(Cpara)가 형성된 경우를 예로 들어 설명한다.
애노드 리셋 프레임(Anode Reset Frame) 기간 동안, 구동 트랜지스터(D-TFT)의 제2 노드(N2)와 데이터 라인(DL) 사이에 기생 커패시턴스(Cpara)가 형성됨에 따라, 데이터 라인(DL)에 미리 설정된 레벨의 전압을 인가함으로써 구동 트랜지스터(D-TFT)의 제2 노드(N2)의 전압 레벨이 변동하는 것을 방지할 수 있다.
애노드 리셋 프레임(Anode Reset Frame) 기간 동안 구동 트랜지스터(D-TFT)의 제2 노드(N2)의 전압 레벨이 변동하는 것을 방지하기 위해 데이터 라인(DL)에 인가하는 데이터 신호를 “파크 전압(Vpark)”이라고 한다. 파크 전압(Vpark)의 전압 레벨은, 블랙 계조의 영상, 또는 저계조의 영상을 표시하기 위한 데이터 신호(Vdata)의 전압 레벨과 같거나 유사할 수 있다.
애노드 리셋 프레임(Anode Reset Frame) 기간 동안 구동 트랜지스터(D-TFT)의 제2 노드(N2)의 전압 변동이 최소화된다. 즉, 애노드 리셋 프레임(Anode Reset Frame) 기간 동안 구동 트랜지스터(D-TFT)의 제2 노드(N2)에 인가되는 전압의 레벨은, 직전 샘플링 기간(Sampling)에서의 전압 레벨과 실질적으로 동일하거나, 유사한 수준일 수 있다.
도 5는 본 명세서의 실시예들에 따른 표시장치(100)에서 구동 주파수를 설명하기 위한 도면이다.
도 5를 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는, 모든 프레임이 리프레시 프레임(Refresh Frame)인 고속 구동을 수행할 수 있다. 그리고, 본 명세서의 실시예들에 따른 표시장치는, 서로 다른 리프레시 프레임(Refresh Frame) 사이에 적어도 하나의 애노드 리셋 프레임(Anode Reset Frame)이 존재하는 “중간 속도 구동”, 또는 “저속 구동”을 수행할 수 있다.
한편, 본 명세서에서는 “구동 주파수(driving frequency)”가 정의된다. 구동 주파수는 1초 동안 표시장치(100)가 출력하는 리프레시 프레임(Refresh Frame)의 개수로 정의된다.
도 5를 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 1초 동안 120 개의 리프레시 프레임(Refresh Frame)을 출력할 수 있다. 이 경우, 해당 표시장치(100)의 구동 주파수는 120Hz로 정의된다.
도 5를 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 1초 동안 24 개의 리프레시 프레임(Refresh Frame)을 출력할 수 있다. 이 경우, 해당 표시장치(100)의 구동 주파수는 24Hz로 정의된다.
본 명세서의 실시예들에 따른 표시장치(100)가 고속 구동 시에 120Hz의 구동 주파수로 구동되는 경우, 1초 동안 표시 영역에 표시되는 120 개의 프레임은 모두 리프레시 프레임(Refresh Frame)이다.
상기 표시장치가 24Hz의 구동 주파수로 구동되는 경우, 1초 동안 표시되는 120개의 프레임 중 24개의 프레임은 리프레시 프레임(Refresh Frame)이고, 나머지 96 개의 프레임은 애노드 리셋 프레임(Anode Reset Frame)이다. 즉, 하나의 리프레시 프레임(Refresh Frame)이 출력된 이후, 네 개의 애노드 리셋 프레임(Anode Reset Frame)이 연속적으로 출력될 수 있다.
이를 통해, 본 명세서의 실시예들에 따른 표시장치(100)는 고속 구동부터 저속 구동까지 다양한 구동 주파수로 구동하는 것이 가능하다.
도 6은 본 명세서의 실시예들에 따른 표시장치(100)가 낮은 구동 주파수로 구동 시, 프레임 전환 시에 응답 속도의 지연(Response time delay)이 발생하는 모습을 설명하기 위한 도면이다.
도 6을 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 저속 구동을 수행할 수 있다.
이러한 저속 구동은, 일례로, 표시장치(100)가 저전력 모드로 구동하는 경우일 수 있다. 이러한 저전력 모드는, 일례로, 올웨이즈-온-디스플레이(AoD: Always on Display) 모드 등일 수 있다.
앞서 도 4에서 전술한 바와 같이, 애노드 리셋 프레임(Anode Reset Frame) 기간 동안, 데이터 구동 회로(120)는 데이터 라인(DL)들에 미리 설정된 레벨의 “파크 전압(Vpark)”을 인가한다. 따라서, 애노드 리셋 프레임 기간 동안 데이터 구동 회로(120)는 영상 데이터(DATA)의 계조에 따라 다른 레벨 전압의 데이터 전압(Vdata)을 인가하지 않을 수 있다.
이에 따르면, 데이터 구동 회로(120)는 애노드 리셋 프레임 기간 동안 미리 설정된 레벨의 파크 전압(Vpark)을 출력하기 위한 회로만을 구동할 수 있다. 이에 따라, 데이터 구동 회로(120)에서 소비되는 소비 전력을 큰 폭으로 낮출 수 있다. 이와 같은 원리로, 구동 주파수를 낮추어 표시장치(100)의 소비 전력을 낮출 수 있는 효과가 있다.
도 6을 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 올웨이즈-온-디스플레이(AoD) 모드와 같은 저전력 모드에서, 약 1Hz의 구동 주파수로 이미지를 표시할 수 있다. 예를 들어, 표시장치(100)는 1개의 리프레시 프레임(Refresh Frame)을 출력한 이후, 119개의 애노드 리셋 프레임(Anode Reset Frame)을 연속적으로 출력하는 것일 수 있다.
표시장치(100)를 저속으로 구동하는 동안, 표시 영역에서 표시되는 영상의 이미지가 전환될 수 있다.
예를 들어, 표시장치(100)가 저속으로 구동하는 동안, 표시장치(100)는 블랙 계조(0 Gray)인 제1 이미지를 표시하다가, 화이트 계조(255 Gray)인 제2 이미지를 표시할 수 있다.
도 6을 참조하면, 표시장치(100)가 블랙 계조(0 Gray)에서 화이트 계조(255 Gray)까지 전환되기 위해서는 약 2~3 프레임의 리프레시 프레임(Refresh Frame)이 필요할 수 있다.
표시장치(100)가 낮은 구동 주파수, 예를 들면, 1Hz의 구동 주파수로 구동하는 동안, 리프레시 프레임 사이의 시간 간격은 1초에 이른다.
표시장치(100)를 사용하는 사용자에게는 약 2~3초 간의 시간 동안, 블랙 계조(0 Gray)인 제1 이미지의 잔상이 남는다.
표시장치(100)가 표시하는 이미지가 제1 이미지에서 제2 이미지로 전환되었음에도 제1 이미지의 잔상이 시인되는 현상을, “응답 시간의 지연(Response time delay)”이라고 한다. 이는 간단히 “응답의 지연(Response delay)”이라고 표현하기도 한다.
응답 시간의 지연은, 이미지가 전환되기 전인 제1 이미지와 이미지가 전환된 이후의 제2 이미지 사이에서 계조의 차이가 클수록 크다. 응답 시간의 지연은, 구동 주파수가 작을수록 크다.
도 7a와 도 7b는 본 명세서의 실시예들에 따른 표시장치(100)가 저속 구동하는 경우 발생할 수 있는 응답 시간의 지연을 나타낸 도면이다.
도 7a를 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 10Hz의 구동 주파수로 저속 구동 하는 경우, 0.2~0.3초 간의 응답 지연이 발생할 수 있다.
이에 따르면, 블랙 계조의 제1 이미지와 화이트 계조의 제2 이미지 사이에서 깜빡임(Flickering) 현상이 시인될 수 있다.
한편, 도 7b를 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 1Hz의 구동 주파수로 저속 구동 하는 경우, 2~3초 간의 응답 지연이 발생할 수 있다.
이에 따르면, 제2 이미지의 영상이 정상적인 타이밍에 표시되지 않고, 제1 이미지가 잔상으로 표시될 수 있다.
응답 시간 지연으로 발생할 수 있는 깜빡임 현상, 잔상 등은 표시 품질이 낮아지는 하나의 원인이 된다.
따라서, 저속 구동이 가능한 표시장치(100)를 제공하면서 동시에 응답 시간 지연의 문제를 해결한 표시장치(100)를 제공하는 것이 요구되는 실정이다.
도 8은 본 명세서의 실시예들에 따른 표시장치(100)가 제1 이미지를 제1 구동 주파수로 출력하다가, 제1 구동 주파수보다 큰 제2 구동 주파수로 제2 이미지를 표시하는 것을 설명하기 위한 도면이다.
도 8을 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는, 제1 이미지(Image A)를 제1 구동 주파수로 출력한다. 그리고, 표시장치(100)가 표시하는 이미지가 제1 이미지(Image A)에서 제2 이미지(Image B)로 전환되는 타이밍에, 표시장치(100)는 제2 이미지(Image B)를 제2 구동 주파수로 출력한다.
도 8을 참조하면, 제2 구동 주파수는 제1 구동 주파수보다 큰 값을 가진다. 예를 들어, 제1 구동 주파수가 1Hz라면, 제2 구동 주파수는 약 30Hz 이상일 수 있다.
도 8을 참조하면, 제1 구동 주파수는 낮은 리프레시 프레임 레이트(LRR: Low Refresh frame Rate)에 대응한다. 그리고, 제2 구동 주파수는 중간 리프레시 프레임 레이트(MRR: Middle Refresh frame Rate)와 대응한다. 즉, 본 명세서에서 리프레시 프레임 레이트(Refresh frame Rate)는 구동 주파수와 같은 의미로 사용된다.
한편, 제2 구동 주파수의 값은, 본 명세서의 실시예들에 따른 표시장치(100)의 최대 구동 주파수 값의 약수(divisor) 값을 가질 수 있다.
예를 들어, 본 명세서의 실시예들에 따른 표시장치(100)의 최대 구동 주파수의 값이 120Hz인 경우, 제2 구동 주파수의 값은 1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 20, 24, 30, 40, 60, 120 Hz 중 어느 하나의 값을 가질 수 있다.
제2 구동 주파수의 값은, 전술한 응답 시간 지연이 사용자에게 시인되지 않도록 하는 주파수에서 선택되는 것이 바람직할 수 있다.
전술한 바에 따르면, 제2 구동 주파수의 값은, 제1 이미지와 제2 이미지 사이의 계조의 차이에 따라, 다르게 설정되는 것일 수도 있다.
경우에 따라, 제2 구동 주파수의 값은, 제1 이미지와 제2 이미지 사이의 계조 차이가 가장 커 응답 시간의 지연이 시인되기 용이한 블랙-투-화이트(black-to-white) 상황을 전제로, 선택되는 것일 수도 있다.
본 명세서에서는, 설명의 편의를 위해 제2 구동 주파수의 값이, 제1 이미지와 제2 이미지 사이의 계조 차이와 무관하게 설정되는 것으로 전제하고 설명하지만, 본 발명이 이에 제한되는 것은 아니다.
한편, 제2 구동 주파수의 값은, 제1 구동 주파수의 값에 따라 다르게 선택되는 것일 수 있다. 경우에 따라, 제2 구동 주파수의 값은 제1 구동 주파수의 값과 무관하게 고정적으로 선택된 것일 수도 있다.
제2 구동 주파수의 값은, 사람의 인지 특성을 고려하여 선택된 것일 수 있다. 예를 들어, 사람의 눈에 비친 이미지는 뇌에서 약 1/16초 동안 잔상으로 남는다는 사실이 알려져 있다.
이에 따르면, 제1 이미지(Image A)에서 제2 이미지(Image B)로 전환되는 시간이 1/16초 이하일 경우에, 사람은 이미지가 연속적으로 변화하였다고 인식할 수 있다. 이에 따라, 제2 구동 주파수의 값은, 일례로, 20 Hz 이상의 값을 갖는 것이 바람직할 수 있다.
또한, 앞서 도 7a 및 도 7b에서 전술한 바를 참조하면, 제1 이미지(Image A)가 블랙 계조의 이미지이고, 제2 이미지(Image B)가 화이트 계조의 이미지인 경우, 제1 이미지(Image A)에서 제2 이미지(Image B)까지 완전히 전환되기까지는 리프레시 프레임을 두 번, 또는 세 번 출력해야 하는 것일 수 있다.
이에 따르면, 2 프레임 기간이 약 1/16초 이하가 되도록, 제2 구동 주파수의 값을 30Hz 이상으로 설정하는 것이 더욱 바람직할 수 있다.
도 8을 참조하면, 제2 구동 주파수의 값에 따라, 중간 리프레시 프레임 레이트(MRR) 기간의 길이(t sec)는 달라질 수 있다.
예를 들어, 제2 구동 주파수의 값이 크면, 제1 이미지(Image A)에서 제2 이미지(Image B)로 전환되는데 걸리는 시간의 길이가 상대적으로 짧을 수 있다. 그리고, 제2 구동 주파수의 값이 작으면, 제1 이미지(Image A)에서 제2 이미지(Image B)로 전환되는데 걸리는 시간의 길이가 상대적으로 길 수 있다.
한편, 본 명세서의 실시예들에 따른 표시장치(100)는, 제2 구동 주파수로 제2 이미지(Image B)를 출력한 이후의 기간에, 제1 구동 주파수로 제2 이미지(Image B)를 출력한다.
즉, 본 명세서의 실시예들에 따른 표시장치(100)는, 제1 구동 주파수로 제1 이미지(Image A)를 출력하며, 제1 이미지(Image A)에서 전환된 제2 이미지(Image B)를 제2 구동 주파수로 출력하고, 이후에 제2 이미지(Image B)를 제1 구동 주파수로 출력한다.
이에 따르면, 표시장치(100)가 출력하는 이미지의 변동이 없을 때는 해당 이미지를 매우 낮은 구동 주파수(예: 1Hz 등)의 제1 구동 주파수로 출력하다가, 이미지가 전환되면, 전환된 이미지를 제2 주파수(예: 30Hz 등)로 출력한다. 그리고, 표시장치는 전환된 이미지를 다시 제1 구동 주파수로 출력할 수 있다.
이에 따르면, 본 명세서의 실시예들에 따른 표시장치(100)는 응답 시간의 지연 문제를 해결하고, 소비 전력을 크게 낮춘 표시장치(100)를 제공할 수 있다.
도 9는 본 명세서의 실시예들에 따른 표시장치(100)가 동작할 수 있는 저전력 모드의 일 예시를 나타낸 도면이다.
도 9를 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 저전력 모드로 동작할 수 있다. 이러한 저전력 모드는, 일례로, 올웨이즈-온-디스플레이(AoD) 모드일 수 있다.
표시장치(100)가 올웨이즈-온-디스플레이(AoD) 모드로 동작하는 동안, 표시 영역(AA)에는 시간 정보 등이 표시될 수 있다. 표시 영역(AA)에 표시되는 시간 정보는, 시간의 흐름에 따라 지속적으로 업데이트 된다. (예: 11:11 A.M.에서 11:12 A.M.으로 업데이트 등)
예를 들어, 도 9를 참조하면, 표시장치(100)가 표시 영역(AA)에서 표시하는 이미지는, 제1 이미지(910)에서 제2 이미지(920)로 전환된다.
본 명세서의 실시예들에 따른 표시장치(100)는, 제1 이미지(910)를 제1 구동 주파수로 출력한다.
본 명세서의 실시예들에 따른 표시장치(100)는, 표시 영역(AA)에서 표시하는 이미지가 제1 이미지(910)에서 제2 이미지(920)로 전환될 때, 제2 이미지(920)를 제1 구동 주파수보다 높은 제2 구동 주파수로 출력한다.
본 명세서의 실시예들에 따른 표시장치(100)는, 제2 이미지(920)를 제2 구동 주파수로 미리 설정된 기간 동안 출력한 이후, 제2 이미지(920)를 제1 구동 주파수로 출력한다.
도 10a 내지 도 10c는 본 명세서의 실시예들에 따른 표시장치(100)에서, 제1 구동 주파수에 따라, 제2 구동 주파수가 달라지거나, 제2 구동 주파수로 동작하는 기간이 달라지는 것을 나타낸 도면이다.
도 10a를 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는, 낮은 리프레시 프레임 레이트(LRR) 기간 동안 제1 구동 주파수로 이미지를 표시한다. 그리고, 중간 리프레시 프레임 레이트(MRR) 기간 동안 제2 구동 주파수로 이미지를 표시한다.
도 10a를 참조하면, 표시장치(100)가, 낮은 리프레시 프레임 레이트(LRR) 기간에, 하나의 리프레시 프레임(Refresh Frame)을 표시한 이후, 다섯 개의 애노드 리셋 프레임(Anode Reset Frame)을 연속하여 표시하는 실시예가 도시된다.
도 10a를 참조하면, 표시장치(100)가, 중간 리프레시 프레임 레이트(MRR) 기간에, 리프레시 프레임(Refresh Frame)만을 표시하는 실시예가 도시된다.
이에 따르면, 낮은 리프레시 프레임 레이트(LRR) 기간의 제1 구동 주파수가 10Hz라면, 중간 리프레시 프레임 레이트(MRR) 기간의 제2 구동 주파수는 60Hz일 수 있다.
도 10b를 참조하면, 표시장치(100)가, 낮은 리프레시 프레임 레이트(LRR) 기간에, 하나의 리프레시 프레임(Refresh Frame)을 표시한 이후, 두 개의 애노드 리셋 프레임(Anode Reset Frame)을 연속하여 표시하는 실시예가 도시된다.
도 10b를 참조하면, 표시장치(100)가, 중간 리프레시 프레임 레이트(MRR) 기간에, 리프레시 프레임(Refresh Frame)만을 표시하는 실시예가 도시된다.
이에 따르면, 낮은 리프레시 프레임 레이트(LRR) 기간의 제1 구동 주파수는 20Hz라면, 중간 리프레시 프레임 레이트(MRR) 기간의 제2 구동 주파수는 60Hz일 수 있다.
도 10a와 도 10b를 참조하면, 제1 구동 주파수가 커지고 제2 구동 주파수가 일정하면, 제1 구동 주파수의 값과 제2 구동 주파수의 값 사이의 차이가 작아진다. 이에 따르면, 낮은 리프레시 프레임 레이트(LRR) 기간에 표시된 이미지의 잔상이 시인되는 정도가, 상대적으로 작아질 수 있다.
도 10a와 도 10b를 참조하면, 제1 구동 주파수가 커지면, 중간 리프레시 프레임 레이트(MRR) 기간의 길이는 작아질 수 있다. 예를 들어, 도 10a와 도 10b를 참조하면, 중간 리프레시 프레임 레이트(MRR) 기간의 길이는 t1에서 t2로 작아질 수 있다.
도 10b를 참조하면, 중간 리프레시 프레임 레이트(MRR) 기간의 길이가 작아짐에 따라, 중간 리프레시 프레임 레이트(MRR) 기간의 길이가 일정한 경우에 비해, 낮은 리프레시 프레임 레이트(LRR) 기간의 길이가 상대적으로 길어질 수 있다. 이에 따르면, 소비 전력을 낮추는 측면에서 이점이 있을 수 있다.
도 10c를 참조하면, 표시장치(100)가, 낮은 리프레시 프레임 레이트(LRR) 기간에, 하나의 리프레시 프레임(Refresh Frame)을 표시한 이후, 두 개의 애노드 리셋 프레임(Anode Reset Frame)을 연속하여 표시하는 실시예가 도시된다.
도 10c를 참조하면, 표시장치(100)가, 중간 리프레시 프레임 레이트(MRR) 기간에, 하나의 리프레시 프레임(Refresh Frame)을 표시한 이후 하나의 애노드 리셋 프레임(Anode Reset Frame)을 표시하는 실시예가 도시된다.
이에 따르면, 낮은 리프레시 프레임 레이트(LRR) 기간의 제1 구동 주파수가 20Hz라면, 중간 리프레시 프레임 레이트(MRR) 기간의 제2 구동 주파수는 30Hz일 수 있다.
도 10a와 도 10c를 참조하면, 제1 구동 주파수의 크기가 커지면, 제2 구동 주파수의 크기는 작아질 수 있다. 제1 구동 주파수의 크기가 커짐에 따라, 잔상이 시인되는 정도가 작아질 수 있으므로, 제2 구동 주파수의 크기를 낮춘 것일 수 있다. 다만, 이 경우에도, 제2 구동 주파수의 크기는 제1 구동 주파수의 크기보다 클 수 있다.
도 11은 본 명세서의 실시예들에 따른 표시장치(100)가 중간 리프레시 프레임 레이트(MRR) 기간의 길이를 설정하는 방법의 일 예시를 나타낸 도면이다.
도 11을 참조하면, 중간 리프레시 프레임 레이트(MRR) 기간의 길이를 설정하기 위한 파라미터(Parameter)로서, 낮은 리프레시 프레임 레이트(LRR) 기간의 제1 구동 주파수를 사용할 수 있다.
여기서 낮은 리프레시 프레임 레이트(LRR) 기간은, 중간 리프레시 프레임 레이트(MRR) 기간의 이전(또는 직전), 이후(또는 직후)의 낮은 리프레시 프레임 레이트(LRR) 기간을 말한다.
낮은 리프레시 프레임 레이트(LRR) 기간의 제1 구동 주파수는 A(Hz)일 수 있다.
제1 구동 주파수는, 표시장치(100)가 저전력 모드로 동작하는 기간 동안의 구동 주파수일 수 있다. 제1 구동 주파수는, 사람의 인지 특성 상 잔상이 시인될 수 있는 구동 주파수(예: 16Hz 이하)일 수 있다.
중간 리프레시 프레임 레이트(MRR) 기간의 길이(LENGTH)는 다음 수학식 1에 따라 설정될 수 있다.
Figure pat00001
수학식 1은, 낮은 리프레시 프레임 레이트(LRR) 기간에서 제1 구동 주파수의 값이 작을수록, 중간 리프레시 프레임 레이트(MRR) 기간의 길이(LENGTH)는 클 수 있다는 점을 반영한다.
예를 들어, 제1 구동 주파수는 1 Hz일 때, A의 값은 1이다. 이 때, 중간 리프레시 프레임 레이트(MRR) 기간의 길이(LENGTH)는 3초일 수 있다.
수학식 1에서, 우항의 계수 값으로 3을 설정한 것은 하나의 예시일 뿐, 이에 제한되는 것은 아니다.
한편, 중간 리프레시 프레임 레이트(MRR) 기간의 제2 구동 주파수는 B(Hz)일 수 있다.
중간 리프레시 프레임 레이트(MRR) 기간의 제2 구동 주파수는, 제1 구동 주파수보다 높은 값일 수 있다. 제2 구동 주파수는, 해당 표시장치(100)가 구현할 수 있는 가장 높은 구동 주파수의 값(예: 120Hz)과 같거나, 이보다 작은 값으로 설정될 수 있다.
중간 리프레시 프레임 레이트(MRR) 기간에, 제2 구동 주파수의 주기(SPACE)는, 제2 구동 주파수 값의 역수이다. 수학식 2에 따르면, 아래와 같다.
Figure pat00002
예를 들어, 중간 리프레시 프레임 레이트(MRR) 기간에 제2 구동 주파수가 30Hz라면, 제2 구동 주파수의 주기(SPACE)는 0.033초이다.
전술한 바와 같이, 제2 구동 주파수의 주기(SPACE)는, 사람의 인지 특성을 고려하여 선택되는 것이 바람직하다.
예를 들어, 잔상이 시인되지 않도록 하기 위해, 제2 구동 주파수의 주기(SPACE)는 1/16초보다 짧은 값을 갖도록 선택될 수 있다.
도 11을 참조하면, 중간 리프레시 프레임 레이트(MRR) 기간에 출력되는 리프레시 프레임(Refresh Frame)의 개수(COUNT)는, 아래 수학식 3을 통해 도출할 수 있다.
Figure pat00003
중간 리프레시 프레임 레이트(MRR) 기간에 출력되는 리프레시 프레임(Refresh Frame)의 개수(COUNT)는 2 이상으로 선택되는 것이 바람직할 수 있다.
낮은 리프레시 프레임 레이트(LRR) 기간의 길이가 3초이고, 제2 구동 주파수의 값(B)이 30일 때, 중간 리프레시 프레임 레이트(MRR) 기간에 출력되는 리프레시 프레임(Refresh Frame)의 개수(COUNT)는 90 회(each)일 수 있다.
아래에서는, 전술한 도 9와 도 11을 함께 참조하여 본 명세서의 실시예들에 따른 표시장치(100)의 일 예시를 설명한다.
도 9를 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 저전력 모드에서 시간 정보를 표시할 수 있다. 이러한 시간 정보는, 1분 단위까지 표현되는 시간 정보일 수 있다.
예를 들어, 본 명세서의 실시예들에 따른 표시장치(100)는 제1 이미지(910)를 1Hz의 제1 구동 주파수로 표시할 수 있다.
표시장치(100)가 표시하는 이미지가 제1 이미지(910)에서 제2 이미지(920)로 전환되는 시점에, 표시장치(100)는 제2 이미지(920)를 30Hz의 제2 구동 주파수로 표시할 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는, 상기 제2 이미지(920)를, 상기 수학식 1에서 산출된 값의 기간 동안 출력할 수 있다. 본 명세서의 실시예들에 따른 표시장치(100)는, 상기 제2 이미지(920)를, 상기 수학식 3에서 산출된 횟수만큼 출력할 수 있다.
이에 따르면, 표시장치(100)는 제2 이미지(920)를 3초 동안, 90회 출력할 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는, 상기 제2 이미지(920)를 상기 수학식 1에서 산출된 기간 동안, 상기 수학식 3에서 산출된 횟수만큼 출력한 이후, 상기 제2 이미지(920)를 제1 구동 주파수로 출력한다.
이에 따르면, 표시장치(100)는 나머지 57초의 기간 동안, 상기 제2 이미지(920)를 출력하는 것일 수 있다.
그리고, 상기 제2 이미지(920)에서 상기 제2 이미지(920)와 다른 새로운 이미지로 전환되면, 표시장치(100)는 새로운 이미지를 전술한 과정을 통해 출력할 수 있다.
이에 따라, 본 명세서의 실시예들에 따른 표시장치(100)는, 아주 낮은 구동 주파수(예: 1Hz, 10Hz 등)으로 이미지를 표시할 수 있다. 본 명세서의 실시예들에 따른 표시장치(100)는, 낮은 리프레시 프레임 레이트(LRR) 기간 동안 사람의 눈에 잔상이 남을 수 있는 구동 주파수로 구동할 수 있는 표시장치(100)를 제공할 수 있다.
도 12는 본 명세서의 실시예들에 따른 데이터 구동 회로를 예시적으로 설명하기 위한 도면이다.
도 12를 참조하면, 본 명세서의 실시예들에 따른 데이터 구동 회로(120)는 출력 회로(1220)를 포함할 수 있다.
본 명세서의 실시예들에 따른 데이터 구동 회로(120)는, 영상 데이터(DATA)를 수신하기 위한 영상 데이터 입력 핀과, 데이터 구동 타이밍 제어 신호(DCS)가 입력되는 핀을 포함할 수 있다. 컨트롤러(140)는 외부에서 영상 데이터를 수신하여, 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여, 전환된 영상 데이터(DATA)를 데이터 구동 회로(120)에 공급할 수 있다.
한편, 컨트롤러(140)는, 데이터 구동 회로(120)를 노말 모드 또는 저전력 모드로 구동하기 위한 모드 제어 신호(MODE)를 출력할 수 있다. 데이터 구동 회로(120)는, 모드 제어 신호(MODE)에 따라, 미리 설정된 리프레시 프레임 레이트(Refresh Frame Rate)로 동작할 수 있다. 즉, 컨트롤러(140)는, 데이터 구동 회로(120)가 이미지의 출력을 위한 데이터 전압(Vdata)을 다수의 데이터 라인(DL)들에 인가하는 주기를 조절하기 위한 모드 제어 신호(MODE)를 출력할 수 있다.
데이터 구동 회로(120)가 저전력 모드로 동작하는 기간 동안, 출력 회로(1220)의 동작 주기는 달라질 수 있다.
출력 회로(1220)는, 영상 데이터(DATA)의 계조 값 등에 기초한 데이터 전압(Vdata)을 생성하는 제1 출력 회로(1222)를 포함한다. 데이터 구동 회로(120)가 저전력 모드로 동작하는 동안, 제1 출력 회로(1222)의 동작 주기는, 데이터 구동 회로(120)가 노말 모드로 동작하는 기간에 비해 길어질 수 있다.
제1 출력 회로(1222)는 영상 데이터(DATA)와 데이터 구동 타이밍 제어 신호(DCS)에 기초하여 데이터 전압(Vdata)을 생성하는 회로일 수 있다. 이러한 제1 출력 회로(1222)는, 하나 이상의 시프트 레지스터, 하나 이상의 래치 회로, 하나 이상의 디지털-아날로그 변환기(DAC: Digital-to-Analog Converter)를 포함할 수 있다.
제1 출력 회로(1222)에서 생성된 전압은, 리프레시 프레임 기간에 다수의 데이터 라인(DL)들에 인가될 수 있다.
한편, 출력 회로(1220)는, 리프레시 프레임 기간과 다른 스킵 프레임 기간에, 다수의 데이터 라인(DL)들에 인가되는 전압을 생성하는 제2 출력 회로(1224)를 더 포함할 수 있다.
이러한 제2 출력 회로(1224)는, 상기 전압을 블랭크 기간에 출력할 수 있다.
전술한 도 4를 참조하면, 제2 출력 회로(1224)는 미리 설정된 레벨의 파크 전압(Vpark)을 생성하는 회로일 수 있다. 제2 출력 회로(1224)는, 일정한 전압 레벨을 안정적으로 출력하기 위해 구성되는 전압 안정화 회로를 포함할 수 있다.
제2 출력 회로(1224)는 영상 데이터(DATA)의 계조 정보에 따라 서로 다른 레벨의 데이터 전압(Vdata)을 생성하지 않는다. 이와 같은 이유로, 제2 출력 회로(1224)를 구동하는 기간 동안 데이터 구동 회로(120)에서 소모되는 전력량은, 제1 출력 회로(1222)를 구동하는 기간 동안 데이터 구동 회로(120)에서 소모되는 전력량에 비해 낮은 수준이다.
따라서, 제1 출력 회로(1222)의 구동 주기가 짧아질수록, 데이터 구동 회로(120)에서 소모되는 전력량은 커질 수 있다. 반대로, 제1 출력 회로(1222)의 구동 주기가 길어질수록, 데이터 구동 회로(120)에서 소모되는 전력량은 작아질 수 있다.
전술한 바에 따라, 컨트롤러(140)는 데이터 구동 회로(120)가 낮은 리프레시 프레임 레이트(LRR)로 동작하도록 제어하기 위한 모드 제어 신호(MODE)를 출력할 수 있다.
한편, 데이터 구동 회로(120)는 서브 컨트롤러(1210)를 더 포함할 수 있다.
서브 컨트롤러(1210)는, 영상 데이터 입력 핀에 입력된 영상 데이터(DATA)를 입력 받아, 영상 데이터(DATA)가 제1 이미지에서 제2 이미지로 전환되었는지 여부를 판단한다.
서브 컨트롤러(1210)는, 출력 회로(1220)를 제어할 수 있다. 구체적으로, 서브 컨트롤러(1210)는, 낮은 리프레시 프레임 레이트(LRR)로 동작하고 있는 데이터 구동 회로(120)가 중간 리프레시 프레임 레이트(MRR)로 동작하도록 출력 회로(1220)를 제어할 수 있다.
서브 컨트롤러(1220)는, 데이터 구동 회로(120)가 낮은 리프레시 프레임 레이트(LRR)로 동작하도록 제어하기 위한 모드 제어 신호(MODE)가 데이터 구동 회로(120)에 입력되는 기간에, 출력 회로(1220)가 중간 리프레시 프레임 레이트(MRR)로 동작하도록 제어할 수 있다.
즉, 데이터 구동 회로는, 제1 구동 주파수로 제1 이미지의 출력을 위한 데이터 전압(Vdata)을 다수의 데이터 라인(DL)들로 출력하는 기간 동안, 제2 이미지의 출력을 위한 영상 데이터(DATA)를 컨트롤러(140)로부터 입력 받는다.
또한, 데이터 구동 회로(120)는, 제2 이미지의 출력을 위한 데이터 전압(Vdata)을 제2 구동 주파수로 출력하는 첫 번째 리프레시 프레임(Refresh Frame)에, 다수의 데이터 라인(DL)들로 제2 이미지의 출력을 위한 데이터 전압(Vdata)을 출력할 수 있다.
도 12를 참조하여 설명하면 다음과 같다.
출력 회로(1220)가 낮은 리프레시 프레임 레이트(LRR)로 동작하는 기간에, 제1 주파수는 10Hz일 수 있다.
서브 컨트롤러(1210)는, 영상 데이터 입력 핀에 입력된 영상 데이터(DATA)가 제1 이미지에서 제2 이미지로 전환되면, 출력 회로(1220)가 중간 리프레시 프레임 레이트(MRR)로 동작하도록 제어할 수 있다.
출력 회로(1220)가 중간 리프레시 프레임 레이트(MRR)로 동작하는 기간에, 제2 주파수는 60Hz일 수 있다.
한편, 출력 회로(1220)가 낮은 리프레시 프레임 레이트(LRR)로 동작하는 기간에, 제1 주파수는 1Hz일 수 있다.
서브 컨트롤러(1210)는, 영상 데이터 입력 핀에 입력된 영상 데이터(DATA)가 제1 이미지에서 제2 이미지로 전환되면, 출력 회로(1220)가 중간 리프레시 프레임 레이트(MRR)로 동작하도록 제어할 수 있다.
출력 회로(1220)가 중간 리프레시 프레임 레이트(MRR)로 동작하는 기간에, 제2 주파수는 120Hz일 수 있다.
서브 컨트롤러(1210)는, 출력 회로(1220)가 미리 설정된 구동 주파수로 동작하도록 출력 회로(1220)를 제어하기 위한 하나 이상의 세트(SET)를 포함할 수 있다.
하나 이상의 세트(SET)들 각각은, 미리 설정된 구동 주파수로 출력 회로(1220)를 동작시키기 위한(또는 구동하기 위한) 신호를 출력할 수 있다.
서브 컨트롤러(1210)는, 컨트롤러(140)에서 입력된 모드 제어 신호(MODE)에 기초하여, 하나 이상의 세트들(SET) 중 어느 하나의 세트를 선택할 수 있다.
예를 들어, 도 12를 참조하면, 서브 컨트롤러(1210)는 모드 제어 신호(MODE)에 기초하여 제3 세트(Set 3)를 선택할 수 있다. 이 경우, 서브 컨트롤러(1210)는 출력 회로(1210)가 10Hz의 구동 주파수로 구동하도록 제어할 수 있다.
한편 서브 컨트롤러(1210)는, 룩업 테이블(LUT)이 저장된 메모리(1215)를 포함할 수 있다.
이러한 룩업 테이블(LUT)에는, 세트들(SET) 각각에 대응하는 리프레시 프레임 레이트(Refresh Frame Rate; Refresh Rate라고도 함) 정보가 저장되어 있다.
한편, 해당 룩업 테이블(LUT)에는, 데이터 구동 회로(120)에 입력되는 제1 이미지에서 제2 이미지로 전환되면 데이터 구동 회로(120)를 어떠한 구동 주파수로 동작하도록 할 것인지에 대한 정보가 포함된다.
예를 들어, 도 12를 참조하면, 출력 회로(1220)가 10Hz의 낮은 리프레시 프레임 레이트(LRR)으로 동작하는 기간에, 데이터 구동 회로(120)에 입력되는 이미지가 제1 이미지에서 제2 이미지로 전환되면, 출력 회로(1220)는 60Hz의 구동 주파수로 제2 이미지를 출력한다는 정보가 룩업 테이블(LUT)에 포함될 수 있다.
룩업 테이블(LUT)에는, 도 11에 대한 설명에서 전술한 수학식 1 내지 수학식 3에 기초하여 산출된 정보가 포함될 수 있다.
이에 따르면, 서브 컨트롤러(1210)는, 모드 제어 신호(MODE)와 메모리(1215)에 저장된 룩업 테이블(LUT)을 참조하여 출력 회로(1220)를 미리 설정된 구동 주파수로 구동할 수 있다. 서브 컨트롤러(1210)는, 영상 데이터(DATA)가 제1 이미지에서 제2 이미지로 전환되면, 룩업 테이블(LUT)을 참조하여, 세트들(SET) 중 하나의 세트를 선택하여 출력 회로(1220)의 구동 주파수를 바꾸어줄 수 있다.
이에 따르면, 컨트롤러(140)가 출력되는 이미지가 제1 이미지에서 제2 이미지로 전환되더라도, 컨트롤러(140)는 데이터 구동 회로(120)가 낮은 리프레시 프레임 레이트(LRR)로 동작하도록 제어하기 위한 모드 제어 신호(MODE)를 계속해서 출력할 수 있다.
이에 따라, 컨트롤러(140)는 표시장치(100)를 계속해서 저전력 모드로 구동할 수 있다.
한편, 본 명세서의 실시예들에 따른 표시장치(100)는 터치 센싱 기능을 제공하는 터치 표시 장치일 수 있다. 이에 따르면, 표시장치(100)는 터치 여부 및/또는 터치 좌표를 센싱하기 위한 터치 센싱 회로를 더 포함할 수 있다. 이러한 터치 센싱 회로는, 터치를 감지하면, 터치 이벤트 정보를 컨트롤러(140)에 출력할 수 있다.
컨트롤러(140)가 표시장치(100)를 저전력 모드로 동작하던 기간에 상기와 같은 터치 이벤트 정보를 입력받으면, 컨트롤러(140)는 표시장치(100)의 동작 상태를 저전력 모드에서 노말 모드로 전환한다.
데이터 구동 회로(120)가 중간 리프레시 프레임 레이트(MRR)로 동작하고 있는 기간에, 상기와 같은 터치 이벤트 정보가 컨트롤러(140)에 입력되면, 데이터 구동 회로(120)에는 노말 모드로 동작하기 위한 모드 제어 신호(MODE)가 입력된다.
이 경우, 서브 컨트롤러(1215)는 중간 리프레시 프레임 레이트(MRR)로 동작하도록 출력 회로(1220)를 제어하는 것을 멈춘다. 그리고 서브 컨트롤러(1215)는, 모드 제어 신호(MODE)에 기초하여 출력 회로(1220)가 미리 설정된 주파수(예: 120Hz)로 동작하도록 제어할 수 있다.
도 13은 본 명세서의 실시예들에 따른 표시장치(100)가 낮은 리프레시 레이트 프레임(LRR)으로 영상을 표시하는 경우를 설명하기 위한 도면이다.
도 13을 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는, 낮은 리프레시 프레임 레이트(LRR) 기간 동안, 제1 구동 주파수로 이미지를 출력할 수 있다.
도 13을 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는, 제1 이미지를 제1 구동 주파수로 출력하고, 제2 이미지를 제1 구동 주파수로 출력할 수 있다. 여기서 제1 구동 주파수는 1Hz일 수 있다.
한편, 제1 이미지와 제2 이미지의 계조 차이가 클 경우, 제1 이미지가 제2 이미지로 전환되는 기간에, 표시장치(100)의 사용자에게는 잔상이 시인될 수 있다.
제1 구동 주파수가 1Hz일 경우, 잔상은 약 2초 가량 시인될 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는, 제1 이미지를 제1 구동 주파수로 출력하고, 제1 이미지가 제2 이미지로 전환되는 타이밍에, 제2 이미지를 중간 리프레시 프레임 레이트(MRR) 기간 동안 제2 구동 주파수로 출력할 수 있다.
이러한 제2 구동 주파수는, 사람의 인지 특성을 고려하여 선택된 것일 수 있다. 이러한 제2 구동 주파수는, 일례로, 30Hz일 수 있다.
도 13을 참조하면, 제2 구동 주파수가 30Hz일 때, 응답 시간이 지연된 정도는 약 1/30초(약 0.033초)에 불과할 수 있다.
응답 시간이 지연된 정도가, 사람이 잔상을 시인할 수 있는 시간(약 1/16초)보다 짧기 때문에, 표시장치(100)의 사용자는 제1 이미지가 제2 이미지가 연속적으로 전환된 것으로 인식한다. 따라서, 표시장치(100)의 사용자에게는 잔상이 시인되지 않는다.
본 명세서의 실시예들에 따른 표시장치(100)는, 제2 이미지를 미리 설정된 중간 리프레시 프레임 레이트(MRR) 기간 동안 제2 구동 주파수로 출력한다. 중간 리프레시 프레임 레이트(MRR) 기간은, 앞서 도 11에 대한 설명에서 전술한 바와 같이 미리 설정된 것일 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는, 제2 이미지를 중간 리프레시 프레임 레이트(MRR) 기간 동안 제2 구동 주파수로 출력한 이후, 제2 이미지를 낮은 리프레시 프레임 레이트(LRR) 기간 동안 제1 구동 주파수로 출력한다.
이에 따르면, 본 명세서의 실시예들에 따른 표시장치(100)는 낮은 리프레시 프레임 레이트(LRR)로 이미지를 출력하면서, 잔상이 시인되는 현상을 최소화할 수 있다. 이에 따라, 표시 품질이 개선되고, 표시장치(100)의 전력 효율이 크게 높아질 수 있다.
도 14는 본 명세서의 실시예들에 따른 표시장치(100)가 저전력 모드에서 블랙 계조의 제1 이미지를 표시하다가 화이트 계조의 제2 이미지를 표시하는 경우의 시간-휘도 그래프이다.
도 14를 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는, 저전력 모드에서 블랙 계조의 제1 이미지를 표시하다가 화이트 계조의 제2 이미지를 표시할 때, 제1 이미지의 잔상이 시인되지 않는 표시장치(100)를 제공할 수 있다. 즉, 본 명세서의 실시예들에 따른 표시장치(100)는 제1 이미지와 제2 이미지 사이의 계조 차이가 가장 큰 경우에도 제1 이미지의 잔상이 시인되지 않는 표시장치(100)를 제공할 수 있다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 명세서의 실시예들은, 복수의 서브픽셀(SP)들 및 복수의 서브픽셀(SP)들과 전기적으로 연결되는 복수의 데이터 라인(DL)들을 포함하는 표시패널(110), 및 리프레시 프레임 기간에, 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 인가하는 데이터 구동 회로(120)를 포함하고, 데이터 구동 회로(120)는, 제1 구동 주파수로, 제1 이미지(예: 910)의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 인가하고, 제1 구동 주파수보다 큰 제2 구동 주파수로, 제1 이미지와 다른 제2 이미지(예: 920)의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 출력하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 제2 구동 주파수로 제2 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 출력한 이후, 제1 구동 주파수로 제2 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 출력하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 데이터 구동 회로(120)는, 리프레시 프레임(Refresh Frame) 기간과 다른 스킵 프레임(Skp Frame) 기간에, 미리 설정된 레벨의 데이터 전압(Vdata)을 복수의 데이터 라인들로 인가하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 데이터 구동 회로(120)는, 제1 기간(예: LRR 기간) 동안, 제1 구동 주파수로, 제1 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 출력하고, 제1 기간 이후의 제2 기간(예: MRR 기간) 동안, 제1 구동 주파수보다 큰 제2 구동 주파수로, 제1 이미지와 다른 제2 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 출력하며, 제2 기간 이후의 제3 기간(예: LRR 기간) 동안, 제1 구동 주파수로, 제2 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 출력하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 데이터 구동 회로(120)는, 제2 이미지의 출력을 위한 데이터 전압(Vdata)을 제2 구동 주파수로 출력하는 첫 번째 리프레시 프레임(Refresh Frame)에, 복수의 데이터 라인(DL)들로 제2 이미지의 출력을 위한 데이터 전압(Vdata)을 출력하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 제1 이미지의 출력을 위한 영상 데이터(DATA) 및 제2 이미지의 출력을 위한 영상 데이터(DATA)를 데이터 구동 회로(120)에 출력하는 컨트롤러(140)를 더 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 데이터 구동 회로(120)는, 제1 구동 주파수와 제1 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 출력하는 기간 동안, 제2 이미지의 출력을 위한 영상 데이터(DATA)를 입력 받는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 컨트롤러(140)는, 데이터 구동 회로(120)가 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들에 인가하는 주기를 조절하기 위한 모드 제어 신호(MODE)를 출력하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 데이터 구동 회로(120)는, 데이터 전압(Vdata)을 생성하고 출력하는 출력 회로(1220), 및 출력 회로(1220)를 제어하여 출력 회로(1220)의 구동 주파수를 제1 구동 주파수에서 제2 구동 주파수로 전환하는 서브 컨트롤러(1210)를 더 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 서브 컨트롤러(140)는, 데이터 구동 회로(120)에 입력되는 영상 데이터(DATA)가 제1 이미지의 출력을 위한 영상 데이터(DATA)에서 제2 이미지의 출력을 위한 영상 데이터(DATA)로 전환되는지 여부를 판단하고, 판단 결과에 기초하여 제1 구동 주파수를 제2 구동 주파수로 전환하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 출력 회로(1220)는, 이미지의 출력을 위한 데이터 전압(Vdata)을 생성하고 출력하는 제1 출력 회로(1222), 및 미리 설정된 레벨의 데이터 전압을 생성하고 출력하는 제2 출력 회로(1224)를 포함하고, 미리 설정된 레벨의 데이터 전압(Vdata)은, 리프레시 프레임(Refresh Frame) 기간이 아닌 스킵 프레임 기간(Skip Frame) 기간에 복수의 데이터 라인(DL)들에 인가되는 전압인 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 서브 컨트롤러(1210)는 룩업 테이블(LUT)이 저장된 메모리(1215)를 더 포함하고, 룩업 테이블(LUT)은, 제1 구동 주파수의 값(A)과, 제1 구동 주파수의 값에 대한 제2 구동 주파수의 값(B)의 정보를 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 서브 컨트롤러(1210)는 출력 회로(1220)를 미리 설정된 구동 주파수로 구동하기 위한 신호를 출력하는 하나 이상의 세트(SET)를 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 제1 구동 주파수의 값에 따라 제2 구동 주파수가 다르게 설정되는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 제1 구동 주파수의 값에 따라 제2 구동 주파수로 구동하는 기간의 길이가 상이하게 설정되는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 제1 구동 주파수의 값에 따라, 제2 구동 주파수의 값 및 제2 구동 주파수로 구동하는 기간의 길이 중 적어도 어느 하나가 상이하게 설정되는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 제1 구동 주파수는 제1 기간에 연속하는 두 개의 리프레시 프레임(Refresh Frame) 기간 사이의 시간 간격 값의 역수이고, 제2 구동 주파수는 제2 기간에 연속하는 두 개의 리프레시 프레임(Refresh Frame) 기간 사이의 시간 간격 값의 역수인 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 제2 구동 주파수는 30Hz 이상인 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 표시장치(100)가 저전력 모드로 구동하는 기간에 데이터 구동 회로(120)는, 제1 구동 주파수로 제1 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 인가하고, 제2 구동 주파수로 제2 이미지의 출력을 위한 데이터 전압(Vdata)을 복수의 데이터 라인(DL)들로 인가하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 영상 데이터(DATA)를 입력 받는 영상 데이터 입력 핀, 영상 데이터 입력 핀에서 입력된 영상 데이터(DATA)에 기초하여 이미지의 출력을 위한 데이터 전압(Vdata)을 생성하고 출력하는 제1 출력 회로(1222), 및 영상 데이터 입력 핀에 입력된 영상 데이터(DATA)에 기초하여, 제1 출력 회로(1222)의 동작 주기를 감소시키는 서브 컨트롤러(1210)를 포함하는 데이터 구동 회로(120)를 제공할 수 있다.
본 명세서의 실시예들은, 제1 출력 회로(1222)의 동작 주기를 변환하는 모드 제어 신호(MODE)가 입력되는 모드 제어 신호 입력 핀을 더 포함하고, 모드 제어 신호(MODE)에 따라, 제1 출력 회로(1222)는, 동작 주기가 긴 저전력 모드로 동작하거나, 동작 주기가 짧은 노말 모드로 구동하는 데이터 구동 회로(120)를 제공할 수 있다.
본 명세서의 실시예들은, 서브 컨트롤러(1210)는, 제1 출력 회로(1222)가 저전력 모드로 동작하도록 제어하는 모드 제어 신호(MODE)가 입력되는 기간 동안, 영상 데이터 입력 핀에 입력된 영상 데이터(DATA)가 달라지면 제1 출력 회로(1222)의 동작 주기를 감소시키는 데이터 구동 회로(120)를 제공할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
120: 데이터 구동 회로 130: 게이트 구동 회로
140: 컨트롤러 910: 제1 이미지
920: 제2 이미지 1210: 서브 컨트롤러
1215: 메모리 1220: 출력 회로
1222: 제1 출력 회로 1224: 제2 출력 회로

Claims (20)

  1. 복수의 서브픽셀들 및 상기 복수의 서브픽셀들과 전기적으로 연결되는 복수의 데이터 라인들을 포함하는 표시패널; 및
    리프레시 프레임 기간에, 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 인가하는 데이터 구동 회로를 포함하고,
    상기 데이터 구동 회로는,
    제1 구동 주파수로 제1 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 인가하고,
    상기 제1 구동 주파수보다 큰 제2 구동 주파수로, 상기 제1 이미지와 다른 제2 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 출력하는 표시장치.
  2. 제1항에 있어서,
    상기 제2 구동 주파수로 상기 제2 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 출력한 이후,
    상기 제1 구동 주파수로 상기 제2 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 출력하는 표시장치.
  3. 제1항에 있어서,
    상기 데이터 구동 회로는,
    상기 리프레시 프레임 기간과 다른 스킵 프레임 기간에, 미리 설정된 레벨의 데이터 전압을 상기 복수의 데이터 라인들로 인가하는 표시장치.
  4. 제1항에 있어서,
    상기 데이터 구동 회로는,
    제1 기간 동안, 제1 구동 주파수로, 상기 제1 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 출력하고,
    상기 제1 기간 이후의 제2 기간 동안, 상기 제1 구동 주파수보다 큰 제2 구동 주파수로, 상기 제1 이미지와 다른 제2 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 출력하며,
    상기 제2 기간 이후의 제3 기간 동안, 상기 제1 구동 주파수로, 상기 제2 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 출력하는 표시장치.
  5. 제1항에 있어서,
    상기 데이터 구동 회로는,
    상기 제2 이미지의 출력을 위한 데이터 전압을 상기 제2 구동 주파수로 출력하는 첫 번째 리프레시 프레임에, 상기 복수의 데이터 라인들로 상기 제2 이미지의 출력을 위한 데이터 전압을 출력하는 표시장치.
  6. 제1항에 있어서,
    상기 제1 이미지의 출력을 위한 영상 데이터 및 상기 제2 이미지의 출력을 위한 영상 데이터를 상기 데이터 구동 회로에 출력하는 컨트롤러를 더 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 데이터 구동 회로는,
    상기 제1 구동 주파수로 상기 제1 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 출력하는 기간 동안, 상기 제2 이미지의 출력을 위한 영상 데이터를 입력 받는 표시장치.
  8. 제6항에 있어서,
    상기 컨트롤러는,
    상기 데이터 구동 회로가 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들에 인가하는 주기를 조절하기 위한 모드 제어 신호를 출력하는 표시장치.
  9. 제8항에 있어서,
    상기 데이터 구동 회로는,
    상기 데이터 전압을 생성하고 출력하는 출력 회로; 및
    상기 출력 회로를 제어하여 상기 출력 회로의 구동 주파수를 상기 제1 구동 주파수에서 상기 제2 구동 주파수로 전환하는 서브 컨트롤러를 더 포함하는 표시장치.
  10. 제9항에 있어서,
    상기 서브 컨트롤러는,
    상기 데이터 구동 회로에 입력되는 영상 데이터가 상기 제1 이미지의 출력을 위한 영상 데이터에서 상기 제2 이미지의 출력을 위한 영상 데이터로 전환되는지 여부를 판단하고,
    판단 결과에 기초하여 상기 제1 구동 주파수를 상기 제2 구동 주파수로 전환하는 표시장치.
  11. 제9항에 있어서,
    상기 출력 회로는,
    상기 이미지의 출력을 위한 데이터 전압을 생성하고 출력하는 제1 출력 회로; 및
    미리 설정된 레벨의 데이터 전압을 생성하고 출력하는 제2 출력 회로를 포함하고,
    상기 미리 설정된 레벨의 데이터 전압은, 상기 리프레시 프레임 기간이 아닌 스킵 프레임 기간에 상기 복수의 데이터 라인들에 인가되는 전압인 표시장치.
  12. 제9항에 있어서,
    상기 서브 컨트롤러는 룩업 테이블이 저장된 메모리를 더 포함하고,
    상기 룩업 테이블은,
    상기 제1 구동 주파수의 값과, 상기 제1 구동 주파수의 값에 대한 제2 구동 주파수의 값의 정보를 포함하는 표시장치.
  13. 제9항에 있어서,
    상기 서브 컨트롤러는 상기 출력 회로를 미리 설정된 구동 주파수로 구동하기 위한 신호를 출력하는 하나 이상의 세트를 포함하는 표시장치.
  14. 제1항에 있어서,
    상기 제1 구동 주파수의 값에 따라, 상기 제2 구동 주파수의 값 및 상기 제2 구동 주파수로 구동하는 기간의 길이 중 적어도 어느 하나가 상이하게 설정되는 표시장치.
  15. 제1항에 있어서,
    상기 제1 구동 주파수는 상기 제1 기간에 연속하는 두 개의 리프레시 프레임 기간 사이의 시간 간격 값의 역수이고,
    상기 제2 구동 주파수는 상기 제2 기간에 연속하는 두 개의 리프레시 프레임 기간 사이의 시간 간격 값의 역수인 표시장치.
  16. 제1항에 있어서,
    상기 제2 구동 주파수는 30Hz 이상인 표시장치.
  17. 제1항에 있어서,
    상기 표시장치가 저전력 모드로 구동하는 기간에 상기 데이터 구동 회로는,
    상기 제1 구동 주파수로 상기 제1 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 인가하고,
    상기 제2 구동 주파수로 상기 제2 이미지의 출력을 위한 데이터 전압을 상기 복수의 데이터 라인들로 인가하는 표시장치.
  18. 영상 데이터를 입력 받는 영상 데이터 입력 핀;
    상기 영상 데이터 입력 핀에서 입력된 영상 데이터에 기초하여 이미지의 출력을 위한 데이터 전압을 생성하고 출력하는 제1 출력 회로;
    상기 제1 출력 회로의 동작 주기를 변환하는 모드 제어 신호가 입력되는 모드 제어 신호 입력 핀; 및
    상기 영상 데이터 입력 핀에 입력된 영상 데이터에 기초하여, 상기 제1 출력 회로의 동작 주기를 감소시키는 서브 컨트롤러를 포함하는 데이터 구동 회로.
  19. 제18항에 있어서,
    상기 모드 제어 신호에 따라, 상기 제1 출력 회로는, 동작 주기가 긴 저전력 모드로 동작하거나, 동작 주기가 짧은 노말 모드로 동작하는 데이터 구동 회로.
  20. 제19항에 있어서,
    상기 서브 컨트롤러는,
    상기 제1 출력 회로가 저전력 모드로 동작하도록 제어하는 모드 제어 신호가 입력되는 기간 동안,
    상기 영상 데이터 입력 핀에 입력된 영상 데이터가 달라지면 상기 제1 출력 회로의 동작 주기를 감소시키는 데이터 구동 회로.
KR1020210169824A 2021-12-01 2021-12-01 표시장치 및 데이터 구동 회로 KR20230082162A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210169824A KR20230082162A (ko) 2021-12-01 2021-12-01 표시장치 및 데이터 구동 회로
CN202211179132.6A CN116206544A (zh) 2021-12-01 2022-09-27 显示面板、显示装置和数据驱动器电路
US17/958,472 US20230169928A1 (en) 2021-12-01 2022-10-03 Display panel, display device and data driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210169824A KR20230082162A (ko) 2021-12-01 2021-12-01 표시장치 및 데이터 구동 회로

Publications (1)

Publication Number Publication Date
KR20230082162A true KR20230082162A (ko) 2023-06-08

Family

ID=86500421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210169824A KR20230082162A (ko) 2021-12-01 2021-12-01 표시장치 및 데이터 구동 회로

Country Status (3)

Country Link
US (1) US20230169928A1 (ko)
KR (1) KR20230082162A (ko)
CN (1) CN116206544A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188325A (zh) * 2022-08-08 2022-10-14 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304378B2 (en) * 2017-08-17 2019-05-28 Apple Inc. Electronic devices with low refresh rate display pixels
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
US10902777B1 (en) * 2019-07-08 2021-01-26 Apple Inc. Adaptive parking voltage tuning to optimize display front-of-screen with dynamic supply voltage

Also Published As

Publication number Publication date
CN116206544A (zh) 2023-06-02
US20230169928A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
KR102472193B1 (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
KR101935955B1 (ko) 유기발광다이오드 표시장치
KR102527847B1 (ko) 표시 장치
KR102627276B1 (ko) 구동회로, 표시장치 및 이의 구동방법
EP3734584A1 (en) Display apparatus and method of driving the same
KR20200010689A (ko) 표시 장치
KR101469027B1 (ko) 표시 장치 및 그 구동 방법
US11830443B2 (en) Display device, display panel, and display driving method having operation at a low driving frequency
CN102376244A (zh) 显示设备以及显示设备的像素驱动方法
EP3734581A1 (en) Display apparatus and method of driving the same
KR20230082162A (ko) 표시장치 및 데이터 구동 회로
CN116110334A (zh) 显示装置以及数据驱动电路
KR20230033832A (ko) 표시장치 및 타이밍 컨트롤러
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
KR20230071223A (ko) 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법
KR102392710B1 (ko) 유기발광 표시장치
US11699402B2 (en) Display device and data driving circuit
KR20230099113A (ko) 표시장치 및 표시장치의 구동 방법
CN114519983B (zh) 数据驱动电路、控制器和显示装置
US20230136391A1 (en) Display device
KR20230040070A (ko) 표시장치 및 표시장치의 구동방법
KR20230088232A (ko) 표시 장치
KR20230143650A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20240014208A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20230089247A (ko) 픽셀 회로 및 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination