JP2009014897A - 表示装置 - Google Patents

Abstract

【課題】表示部の大型化を実現する場合でも表示不具合を防止すること。
【解決手段】表示装置１は、複数の画素１１がマトリクス状に配置された表示部１０と、表示部１０の複数の行の各々に接続された走査線Ｇ１１〜Ｇ１ｋと、表示部１０の複数の列の各々に接続されたデータ線Ｄ１１〜Ｄ１ｊと、複数の走査線Ｇ１１〜Ｇ１ｋに平行に設けられたダミー走査線Ｇ１０と、選択クロック信号ＧＣＬＫに従って、複数の走査線Ｇ１１〜Ｇ１ｋのうちの選択走査線Ｇ１１とダミー走査線Ｇ１０とに選択信号を出力する走査ドライバ２０−１と、タイミング決定信号に従って、表示データＤＡＴＡを複数のデータ線Ｄ１１〜Ｄ１ｊに出力するデータドライバ３０−１と、ダミー走査線Ｇ１０上に予め設けられたノードＮ１に接続され、ノードＮ１に伝達された選択信号をタイミング決定信号としてデータドライバ３０−１に伝達するタイミング決定信号線ＳＴＢ１とを具備している。
【選択図】図２

Description

本発明は、表示データを表示する表示装置に関する。

ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置、単純マトリクス型液晶表示装置、エレクトロルミネセンス（ＥＬ）表示装置、プラズマ表示装置などの表示装置が普及されている。表示装置の表示部（画面）には、表示データが表示される。近年では、その表示データを従来の画面よりも大画面で表示するために、表示装置の大型化が進んでいる。

しかし、表示装置の大型化が進むにつれて、その表示装置の走査線の抵抗や容量による信号の遅延が大きくなってきている。この遅延により、表示データを表示部に出力する出力タイミングにズレが生じ、表示不具合が発生する可能性がある。これによる表示不具合を防止する表示装置が望まれている。

表示不具合を防止する従来の表示装置として、特開２０００−２５００６８号公報（特許文献１）にＴＦＴ型液晶表示装置１００が記載されている。図１に示されるように、このＴＦＴ型液晶表示装置１００は、ガラス基板１０１と、走査ドライバ（ゲートドライバ）１０８と、ドレインドライバ１０７と、表示部（液晶パネル）とを具備している。
液晶パネルは、ガラス基板１０１上にマトリクス状に配置された複数の画素を具備している。
複数の画素の各々は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）１０２と、画素容量１０５とを具備している。画素容量１０５は、画素電極と、画素電極に対向する対向電極とを具備している。対向電極は、接地されている。ＴＦＴ１０２は、ドレイン電極１０３と、画素電極に接続されたソース電極１０４と、ゲート電極１０６とを具備している。

ＴＦＴ型液晶表示装置１００は、更に、ｋ個の走査線（ゲート線）１０８Ｇ１〜１０８Ｇｋを具備している（ｋは２以上の整数）。
複数行の画素のＴＦＴ１０２のゲート電極１０６には、それぞれ、ｋ個のゲート線１０８Ｇ１〜１０８Ｇｋが接続されている。
ゲートドライバ１０８には、上記のｋ個のゲート線１０８Ｇ１〜１０８Ｇｋが接続されている。

ＴＦＴ型液晶表示装置１００は、更に、ｊ個のデータ線１０７Ｄ１〜１０７Ｄｊを具備している（ｊは２以上の整数）。
複数列の画素のＴＦＴ１０２のドレイン電極１０３には、それぞれ、ｊ個のデータ線１０７Ｄ１〜１０７Ｄｊが接続されている。
ドレインドライバ１０７には、上記のｊ個のデータ線１０７Ｄ１〜１０７Ｄｊが接続されている。

ＴＦＴ型液晶表示装置１００は、更に、ダミーゲート線１０９を具備している。
ドレインドライバ１０７は、ラッチ端子１１２を具備している。
ダミーゲート線１０９は、ガラス基板１０１上にｋ個のゲート線１０８Ｇ１〜１０８Ｇｋに平行に設けられている。ゲートドライバ１０８には、更に、０番目のゲート線としてダミーゲート線１０９の一端（入力端）１０９ａが接続されている。ダミーゲート線１０９の他端（終端）１０９ｂは、ラッチ端子１１２に接続されている。

ゲートドライバ１０８には、選択クロック信号（ＶＣＫ、ＶＳＰ）が供給される。その選択クロック信号（ＶＣＫ、ＶＳＰ）は、１水平期間においてゲート線１０８Ｇ１を選択するためのクロック信号であるものとする。
ゲートドライバ１０８は、選択クロック信号（ＶＣＫ、ＶＳＰ）により、選択信号をゲート線１０８Ｇ１に出力する。このとき、ゲート線１０８Ｇ１には、その一端から他端までこの順に選択信号が伝達され、ゲート線１０８Ｇ１に対応するｊ個の画素のＴＦＴ１０２は、ゲート電極１０６に供給される選択信号により、オンする。

また、ダミーゲート線１０９には、クロック信号ＶＣＫが供給される。このとき、ダミーゲート線１０９には、その入力端１０９ａから終端１０９ｂまでこの順にクロック信号ＶＣＫが伝達される。その結果、ダミーゲート線１０９の終端１０９ｂに伝達されたクロック信号ＶＣＫは、ラッチ信号ＬＰとしてドレインドライバ１０７のラッチ端子１１２に伝達される。

ドレインドライバ１０７には、クロック信号ＨＣＫと、ｊ個の１ライン用表示データＤＡＴが供給される。
ドレインドライバ１０７は、クロック信号ＨＣＫと、ラッチ信号ＬＰとに従って、ｊ個の１ライン用表示データＤＡＴを、ｊ個のデータ線１０７Ｄ１〜１０７Ｄｊに出力する。このとき、ゲート線１０８Ｇ１とｊ個のデータ線１０７Ｄ１〜１０７Ｄｊとに対応するｊ個の画素のＴＦＴ１０２はオンしている。このため、ｊ個のデータ線１０７Ｄ１〜１０７Ｄｊに対応する画素の画素容量１０５には、それぞれ、ｊ個の１ライン用表示データＤＡＴが書き込まれ、次の書き込みまで保持される。これにより、ｊ個の１ライン用表示データＤＡＴが表示される。

従来のＴＦＴ型液晶表示装置１００によれば、ゲートドライバ１０８がゲート線１０８Ｇ１に選択信号を出力したとき、ゲート線１０８Ｇ１の抵抗・容量により、その選択信号は遅延する。この場合、ゲートドライバ１０８がダミーゲート線１０９に選択信号を出力したとき、ダミーゲート線１０９の抵抗・容量により、その選択信号は遅延する。したがって、ゲートドライバ１０８がダミーゲート線１０９に選択信号を出力してから、ダミーゲート線１０９の終端に選択信号が伝達されるまでの遅延時間は、Δｔである。
遅延時間Δｔは、ダミーゲート線１０９の入力端から終端まで選択信号が伝達するタイミング（伝達タイミング）を表している。
ダミーゲート線１０９の終端１０９ｂに伝達されたクロック信号ＶＣＫは、遅延時間Δｔだけ遅延して、ラッチ信号ＬＰとしてドレインドライバ１０７のラッチ端子１１２に伝達される。ドレインドライバ１０７は、クロック信号ＨＣＫと、ラッチ信号ＬＰとに従って、ｊ個の１ライン用表示データＤＡＴを、ｊ個のデータ線１０７Ｄ１〜１０７Ｄｊに出力する。したがって、遅延時間Δｔによって、ドレインドライバ１０７の出力のタイミング（出力タイミング）が決定される。
これにより、従来のＴＦＴ型液晶表示装置１では、ドレインドライバ１０７の出力タイミングを、ゲート線１０８Ｇ１の抵抗・容量による遅延に合わせることができる。その結果、従来のＴＦＴ型液晶表示装置１では、表示不具合を防止することができる。

特開２０００−２５００６８号公報

しかし、従来のＴＦＴ型液晶表示装置１００では、上記の伝達タイミングがダミーゲート線１０９の終端１０９ｂと定められているため、上記の伝達タイミングと上記の出力タイミングとを調整するために最適な位置をフレキシブルに選択することができない。

通常、表示データを従来の画面よりも大画面で表示する場合、液晶パネルを大型にするために複数のゲートドライバ１０８、複数のドレインドライバ１０７が使用される。この場合、従来のＴＦＴ型液晶表示装置１００では、伝達タイミングと出力タイミングとを調整するために最適な位置をフレキシブルに選択することができないため、現状の液晶パネルに対して大型化を実現する場合、表示不具合を防止することが困難である。

以下に、［発明を実施するための最良の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の表示装置（１）は、複数の画素（１１）がマトリクス状に配置された表示部（１０）と、前記表示部（１０）の複数の行の各々に接続された走査線（Ｇ１１〜Ｇ１ｋ）と、前記表示部（１０）の複数の列の各々に接続されたデータ線（Ｄ１１〜Ｄ１ｊ）と、複数の前記走査線（Ｇ１１〜Ｇ１ｋ）に平行に設けられたダミー走査線（Ｇ１０）と、走査ドライバ（２０−１）と、データドライバ（３０−１）と、タイミング決定信号線（ＳＴＢ１）とを具備している。
前記走査ドライバ（２０−１）は、選択クロック信号（ＧＣＬＫ）に従って、前記複数の走査線（Ｇ１１〜Ｇ１ｋ）のうちの選択走査線（Ｇ１１）と、前記ダミー走査線（Ｇ１０）とに選択信号を出力する。
前記データドライバ（３０−１）は、タイミング決定信号に従って、１表示ライン分の表示データ（ＤＡＴＡ）を複数の前記データ線（Ｄ１１〜Ｄ１ｊ）に出力する。
前記タイミング決定信号線（ＳＴＢ１）は、前記ダミー走査線（Ｇ１０）上に予め設けられたノード（Ｎ１）に接続され、前記ノード（Ｎ１）に伝達された前記選択信号を前記タイミング決定信号として前記データドライバ（３０−１）に伝達する。

本発明の表示装置（１）によれば、走査ドライバ（２０−１）が選択走査線（Ｇ１１）に選択信号を出力したとき、選択走査線（Ｇ１１）の抵抗・容量により、その選択信号は遅延する。この場合、走査ドライバ（２０−１）がダミー走査線（Ｇ１０）に選択信号を出力したとき、ダミー走査線（Ｇ１０）の抵抗・容量により、その選択信号は遅延する。したがって、走査ドライバ（２０−１）がダミー走査線（Ｇ１０）に選択信号を出力してから、ダミー走査線（Ｇ１０）のノード（Ｎ１）に選択信号が伝達されるまでの遅延時間は、Δｔ１である。
遅延時間Δｔ１は、ダミー走査線（Ｇ１０）の複数のデータ線（Ｄ１１〜Ｄ１ｊ）に対応する複数の位置に選択信号が伝達するタイミングを表している。
ダミー走査線（Ｇ１０）からノード（Ｎ１）を介してタイミング決定信号線（ＳＴＢ１）に伝達された選択信号は、遅延時間Δｔ１だけ遅延して、タイミング決定信号としてデータドライバ（３０−１）に伝達される。データドライバ（３０−１）は、クロック信号（ＣＬＫ）と、タイミング決定信号とに従って、１ライン分の表示データ（ＤＡＴＡ）を複数のデータ線（Ｄ１１〜Ｄ１ｊ）に出力する。したがって、遅延時間Δｔ１によって、データドライバ（３０−１）の出力のタイミング（出力タイミング）が決定される。
これにより、本発明の表示装置（１）では、複数のデータドライバ（３０−１〜３０−ｎ）の各々に対して上記の伝達タイミングと上記の出力タイミングとを調整するために最適な位置であるノード（Ｎ１〜Ｎｎ）｛タイミング決定信号線（ＳＴＢ１〜ＳＴＢｎ）｝をダミーゲート線（Ｇ１０）に予め設けることにより、上記の出力タイミングを、ノード（Ｎ１〜Ｎｎ）のそれぞれに対して複数のデータドライバ（３０−１〜３０−ｎ）に最適な遅延に合わせることができる。その結果、本発明の表示装置（１）では、表示不具合を防止することができる。

また、本発明の表示装置（１）によれば、表示データを従来の画面よりも大画面で表示する場合、表示部（１０）を大型にするために複数の走査ドライバ（２０−１〜２０−ｍ）、複数のデータドライバ（３０−１〜３０−ｎ）が使用される。そこで、複数のノード（Ｎ１、…、Ｎｎ）は、それぞれ、ダミー走査線（Ｇ１０）の複数のデータ線（Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊ）に対応する複数の位置に選択信号が伝達するタイミングと、ｎ個のデータドライバ（３０−１、…、３０−ｎ）の出力のタイミングとを合わせるために、ダミー走査線（Ｇ１０）上の複数の位置のうちの予め決められた位置に設けられている。
これにより、本発明の表示装置（１）では、上記の伝達タイミングがダミー走査線（Ｇ１０）の終端と定められていないため、上記の伝達タイミングと上記の出力タイミングとを調整するために最適な位置をフレキシブルに選択することができる。例えば、複数のノード（Ｎ１、…、Ｎｎ）は、それぞれ、ダミー走査線（Ｇ１０）の第ｉデータ線（Ｄ１ｉ、…、Ｄｎｉ）（ｉは、１≦ｉ≦ｊを満たす整数）に対応する位置に設けられる。このため、表示部（１０）の大型化を実現する場合でも表示不具合を防止することができる。

また、本発明の表示装置（１）によれば、複数のデータドライバ（３０−１〜３０−ｎ）の各々に対して最適な伝達タイミングと出力タイミングとを自動的に選択することができるため、現状の表示部（１０）に対して更に大型化を実現することができる。

本発明の表示装置によれば、表示部の大型化を実現する場合でも表示不具合を防止することができる。

本発明の表示装置は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置、単純マトリクス型液晶表示装置、エレクトロルミネセンス（ＥＬ）表示装置、プラズマ表示装置などに適用される。例えば、本発明の表示装置をＴＦＴ型液晶表示装置として、以下に添付図面を参照して詳細に説明する。

図２は、本発明のＴＦＴ型液晶表示装置１の構成を示している。

ＴＦＴ型液晶表示装置１は、ガラス基板３と、ｍ個の走査ドライバ（ゲートドライバ）２０−１〜２０−ｍと、ｎ個のデータドライバ３０−１〜３０−ｎとを具備している（ｍ、ｎは１以上の整数）。
ｍ個のゲートドライバ２０−１〜２０−ｍは、ガラス基板３上に１行目からｍ行目までこの順に配置されている。
ｎ個のデータドライバ３０−１〜３０−ｎは、ガラス基板３上に１列目からｎ列目までこの順に配置されている。

ＴＦＴ型液晶表示装置１は、更に、表示部（液晶パネル）１０を具備している。
液晶パネル１０は、ガラス基板３上にマトリクス状に配置された複数の画素１１を具備している。例えば、複数の画素１１として｛（ｍ×ｋ）×（ｎ×ｊ）｝個の画素１１がガラス基板３上に配置されている（ｋ、ｊは２以上の整数）。
｛（ｍ×ｋ）×（ｎ×ｊ）｝個の画素１１の各々は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）１２と、画素容量１５とを具備している。画素容量１５は、画素電極と、画素電極に対向する対向電極とを具備している。対向電極は、接地されている。ＴＦＴ１２は、ドレイン電極１３と、画素電極に接続されたソース電極１４と、ゲート電極１６とを具備している。

ＴＦＴ型液晶表示装置１は、更に、（ｍ×ｋ）個の走査線（ゲート線）Ｇ１１〜Ｇ１ｋ、…、Ｇｍ１〜Ｇｍｋを具備している。
（ｍ×ｋ）行の画素１１のＴＦＴ１２のゲート電極１６には、それぞれ、（ｍ×ｋ）個のゲート線Ｇ１１〜Ｇ１ｋ、…、Ｇｍ１〜Ｇｍｋが接続されている。
ｍ個のゲートドライバ２０−１〜２０−ｍの各々には、１番目からｋ番目までのｋ個のゲート線が接続されている。即ち、ｍ個のゲートドライバ２０−１、…、２０−ｍには、それぞれ、上記の（ｍ×ｋ）個のゲート線Ｇ１１〜Ｇ１ｋ、…、Ｇｍ１〜Ｇｍｋの一端が接続されている。

ＴＦＴ型液晶表示装置１は、更に、（ｎ×ｊ）個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊを具備している。
（ｎ×ｊ）列の画素１１のＴＦＴ１２のドレイン電極１３には、それぞれ、（ｎ×ｊ）個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊが接続されている。
ｎ個のデータドライバ３０−１〜３０−ｎの各々には、１番目からｊ番目までのｊ個のデータ線が接続されている。即ち、ｎ個のデータドライバ３０−１、…、３０−ｎには、それぞれ、上記の（ｎ×ｊ）個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊの一端が接続されている。

液晶パネル１０は、更に、ガラス基板３上に１表示ライン分配置されたダミー画素１７を具備している。例えば、１表示ライン分のダミー画素１７として｛１×（ｎ×ｊ）｝個のダミー画素１７がガラス基板３上に配置されている。
｛１×（ｎ×ｊ）｝個のダミー画素１７の各々の構成は、上記の画素１１と同じである。

ＴＦＴ型液晶表示装置１は、更に、ダミー走査線（ダミーゲート線）Ｇ１０を具備している。
１行のダミー画素１７のＴＦＴ１２のゲート電極１６には、ダミーゲート線Ｇ１０が接続されている。即ち、ダミーゲート線Ｇ１０は、ガラス基板３上に（ｍ×ｋ）個のゲート線Ｇ１１〜Ｇ１ｋ、…、Ｇｍ１〜Ｇｍｋに平行に設けられている。
（ｎ×ｊ）列のダミー画素１７のＴＦＴ１２のドレイン電極１３には、それぞれ、（ｎ×ｊ）個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊが接続されている。
ｍ個のゲートドライバ２０−１〜２０−ｍのうちの１つのゲートドライバとして、例えばゲートドライバ２０−１には、更に、０番目のゲート線としてダミーゲート線Ｇ１０の一端が接続されている。即ち、ゲートドライバ２０−１には、（ｋ＋１）個のゲート線が接続されている。

ＴＦＴ型液晶表示装置１は、更に、ｎ個のタイミング決定信号線ＳＴＢ１〜ＳＴＢｎを具備している。
ｎ個のデータドライバ３０−１〜３０−ｎは、それぞれ、ｎ個の端子Ｔ１〜Ｔｎを具備している。ｎ個のタイミング決定信号線ＳＴＢ１〜ＳＴＢｎの一端は、それぞれ、ｎ個の端子Ｔ１〜Ｔｎに接続されている。
ｎ個のタイミング決定信号線ＳＴＢ１〜ＳＴＢｎの他端は、それぞれ、ｎ個のノードＮ１〜Ｎｎに接続されている。
ｎ個のノードＮ１、…、Ｎｎは、それぞれ、ダミーゲート線Ｇ１０の（ｎ×ｊ）個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊに対応する（ｎ×ｊ）個の位置に後述の選択信号が伝達するタイミング（伝達タイミング）と、ｎ個のデータドライバ３０−１、…、３０−ｎの出力のタイミング（出力タイミング）とを合わせるために、ダミーゲート線Ｇ１０上の（ｎ×ｊ）個の位置のうちの予め決められた位置に設けられている。例えば、ｎ個のノードＮ１、…、Ｎｎは、それぞれ、ダミーゲート線Ｇ１０の第ｉデータ線Ｄ１ｉ、…、Ｄｎｉ（ｉは、１≦ｉ≦ｊを満たす整数）に対応する位置に設けられている。

ＴＦＴ型液晶表示装置１は、更に、タイミングコントローラ２を具備している。

タイミングコントローラ２は、ゲートクロック信号ＧＣＬＫを１番目から（ｍ×ｋ）番目までこの順に、ｍ個のゲートドライバ２０−１〜２０−ｍに供給する。例えば、タイミングコントローラ２は、選択ゲートクロック信号ＧＣＬＫをｍ個のゲートドライバ２０−１〜２０−ｍに供給したものとする。選択ゲートクロック信号ＧＣＬＫは、１水平期間においてゲート線Ｇ１１を選択するためのゲートクロック信号ＧＣＬＫである。
ｍ個のゲートドライバ２０−１〜２０−ｍのうちのゲートドライバ２０−１は、選択ゲートクロック信号ＧＣＬＫにより、選択信号をゲート線Ｇ１１に出力する。このとき、ゲート線Ｇ１１には、その一端から他端までこの順に選択信号が伝達され、ゲート線Ｇ１１に対応する｛１×（ｎ×ｊ）｝個の画素１１のＴＦＴ１２は、ゲート電極１６に供給される選択信号により、オンする。

また、ゲートドライバ２０−１は、選択ゲートクロック信号ＧＣＬＫにより、選択信号をゲート線Ｇ１１に出力すると共に、ダミーゲート線Ｇ１０にも出力する。このとき、ダミーゲート線Ｇ１０には、その一端から他端までこの順に選択信号が伝達される。その結果、ダミーゲート線Ｇ１０からｎ個のノードＮ１〜Ｎｎを介してｎ個のタイミング決定信号線ＳＴＢ１〜ＳＴＢｎに伝達された選択信号は、それぞれ、ｎ個のタイミング決定信号としてｎ個のデータドライバ３０−１〜３０−ｎのｎ個の端子Ｔ１〜Ｔｎに伝達される。
ただし、ゲートドライバ２０−１は、ダミーゲート線Ｇ１０に対して、選択ゲートクロック信号ＧＣＬＫの一周期ごとに選択信号を出力する。

タイミングコントローラ２は、それぞれ、ｎ個のクロック信号ＣＬＫと、１ライン分のｎ個の表示データＤＡＴＡとをｎ個のデータドライバ３０−１〜３０−ｎに供給する。ｎ個の表示データＤＡＴＡは、それぞれ、データ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊに対応するｊ個の１ライン用表示データを含んでいる。
ｎ個のデータドライバ３０−１〜３０−ｎは、それぞれ、ｎ個のクロック信号ＣＬＫと、ｎ個のタイミング決定信号とに従って、１ライン分のｎ個の表示データＤＡＴＡを、ｎ個のデータドライバ３０−１〜３０−ｎに接続されたｊ個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊに出力する。即ち、（ｎ×ｊ）個の１ライン用表示データが、それぞれ、（ｎ×ｊ）個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊに出力される。このとき、ゲート線Ｇ１１と（ｎ×ｊ）個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊとに対応する｛１×（ｎ×ｊ）｝個の画素１１のＴＦＴ１２はオンしている。このため、（ｎ×ｊ）個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊに対応する画素１１の画素容量１５には、それぞれ、（ｎ×ｊ）個の１ライン用表示データが書き込まれ、次の書き込みまで保持される。これにより、（ｎ×ｊ）個の１ライン用表示データが表示される。

本発明のＴＦＴ型液晶表示装置１によれば、ゲートドライバ２０−１がゲート線Ｇ１１に選択信号を出力したとき、ゲート線Ｇ１１の抵抗・容量により、その選択信号は遅延する。この場合、ゲートドライバ２０−１がダミーゲート線Ｇ１０に選択信号を出力したとき、ダミーゲート線Ｇ１０の抵抗・容量により、その選択信号は遅延する。したがって、ゲートドライバ２０−１がダミーゲート線Ｇ１０に選択信号を出力してから、ダミーゲート線Ｇ１０のノードＮ１〜Ｎｎに選択信号が伝達されるまでの遅延時間は、それぞれ、Δｔ１〜Δｔｎである。遅延時間Δｔ１〜Δｔｎは、この順で長くなる。
遅延時間Δｔ１は、ダミーゲート線Ｇ１０のｊ個のデータ線Ｄ１１〜Ｄ１ｊに対応するｊ個の位置に選択信号が伝達するタイミング（伝達タイミング）を表している。遅延時間Δｔｎは、ダミーゲート線Ｇ１０のｊ個のデータ線Ｄｎ１〜Ｄｎｊに対応するｊ個の位置に選択信号が伝達するタイミング（伝達タイミング）を表している。
ダミーゲート線Ｇ１０からノードＮ１〜Ｎｎを介してタイミング決定信号線ＳＴＢ１〜ＳＴＢｎに伝達された選択信号は、それぞれ、遅延時間Δｔ１〜Δｔｎだけ遅延して、第１〜第ｎタイミング決定信号としてｎ個のデータドライバ３０−１〜３０−ｎの端子Ｔ１〜Ｔｎに伝達される。ｎ個のデータドライバ３０−１〜３０−ｎは、それぞれ、第１〜第ｎクロック信号ＣＬＫと、第１〜第ｎタイミング決定信号とに従って、第１ライン分の第１〜第ｎ表示データＤＡＴＡ（ｊ個の１ライン用表示データ）をデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊに出力する。したがって、遅延時間Δｔ１〜Δｔｎによって、ｎ個のデータドライバ３０−１、…、３０−ｎの出力のタイミング（出力タイミング）が決定される。
このように、本発明のＴＦＴ型液晶表示装置１では、ｎ個のデータドライバ３０−１〜３０−ｎの各々に対して上記の伝達タイミングと上記の出力タイミングとを調整するために最適な位置であるノードＮ１〜Ｎｎ（タイミング決定信号線ＳＴＢ１〜ＳＴＢｎ）をダミーゲート線Ｇ１０に予め設けることにより、上記の出力タイミングを、ノードＮ１〜Ｎｎのそれぞれに対してデータドライバ３０−１〜３０−ｎに最適な遅延に合わせることができる。その結果、本発明のＴＦＴ型液晶表示装置１では、表示不具合を防止することができる。

また、本発明のＴＦＴ型液晶表示装置１によれば、表示データを従来の画面よりも大画面で表示する場合、液晶パネル１０を大型にするために複数のゲートドライバ２０−１〜２０−ｍ、複数のデータドライバ３０−１〜３０−ｎが使用される。そこで、上述のｎ個のノードＮ１、…、Ｎｎは、それぞれ、ダミーゲート線Ｇ１０の（ｎ×ｊ）個のデータ線Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊに対応する（ｎ×ｊ）個の位置に選択信号が伝達するタイミングと、ｎ個のデータドライバ３０−１、…、３０−ｎの出力のタイミングとを合わせるために、ダミーゲート線Ｇ１０上の（ｎ×ｊ）個の位置のうちの予め決められた位置に設けられている。例えば、ｎ個のノードＮ１、…、Ｎｎは、それぞれ、ダミーゲート線Ｇ１０の第ｉデータ線Ｄ１ｉ、…、Ｄｎｉ（ｉは、１≦ｉ≦ｊを満たす整数）に対応する位置に設けられる。
これにより、本発明のＴＦＴ型液晶表示装置１では、上記の伝達タイミングがダミーゲート線Ｇ１０の終端と定められていないため、上記の伝達タイミングと上記の出力タイミングとを調整するために最適な位置をフレキシブルに選択することができる。このため、液晶パネル１０の大型化を実現する場合でも表示不具合を防止することができる。

また、本発明のＴＦＴ型液晶表示装置１によれば、ｎ個のデータドライバ３０−１〜３０−ｎの各々に対して最適な伝達タイミングと出力タイミングとを自動的に選択することができるため、現状の液晶パネル１０に対して更に大型化を実現することができる。

図３は、ｍ個のゲートドライバ２０−１〜２０−ｍ（例示；ゲートドライバ２０−１）の構成を示している。

ｍ個のゲートドライバ２０−１〜２０−ｍの各々は、シフトレジスタ２１と、レベルシフタ２２と、ゲート出力回路とを具備している。ゲート出力回路は、ｋ個の出力バッファ２３−１〜２３−ｋを具備している。
シフトレジスタ２１は、レベルシフタ２２に接続され、レベルシフタ２２はゲート出力回路に接続されている。ゲートドライバ２０−１のゲート出力回路のｋ個の出力バッファ２３−１〜２３−ｋは、ゲート線Ｇ１１〜Ｇ１ｋの一端と接続され、ゲートドライバ２０−ｍのゲート出力回路のｋ個の出力バッファ２３−１〜２３−ｋは、ゲート線Ｇｍ１〜Ｇｍｋの一端と接続されている。

例えば、タイミングコントローラ２は、選択ゲートクロック信号ＧＣＬＫと、ゲート用シフトパルス信号（図示しない）とをｍ個のゲートドライバ２０−１〜２０−ｍのうちのゲートドライバ２０−１に供給し、ゲートドライバ２０−１は、選択ゲートクロック信号ＧＣＬＫとゲート用シフトパルス信号によりゲート線Ｇ１１を選択する。
この場合、ゲートドライバ２０−１のシフトレジスタ２１は、ゲート用シフトパルス信号をゲートクロック信号ＧＣＬＫに同期させて順にシフトさせ、そのレベルシフタ２２に出力する。ゲートドライバ２０−１のレベルシフタ２２は、ゲート用シフトパルス信号に対するレベル変換を行ない、ゲート出力回路に出力する。ここで、そのゲート出力回路の出力バッファ２３−１に出力されるゲート用シフトパルス信号は、上記の選択ゲートクロック信号ＧＣＬＫに対応し、出力バッファ２３−１は、ゲート用シフトパルス信号を選択信号としてゲート線Ｇ１１に出力する。この場合、ゲートドライバ２０−１の出力バッファ２３−１から出力される選択信号の信号レベルは、アクティブ状態であり、それ以外の選択信号の信号レベルは、インアクティブ状態である。このとき、ゲート線Ｇ１１には、その一端から他端までこの順に選択信号が伝達される。

ゲートドライバ２０−１は、更に、ダミーゲート線用出力バッファ２３−０を具備している。ダミーゲート線用出力バッファ２３−０は、上記のダミーゲート線Ｇ１０が接続され、タイミングコントローラ２からのゲートクロック信号ＧＣＬＫが供給される。

ｍ個のゲートドライバ２０−１〜２０−ｍのうちのゲートドライバ２０−１は、選択ゲートクロック信号ＧＣＬＫによりゲート線Ｇ１１を選択すると共に、ダミーゲート線Ｇ１０を選択する。
この場合、ゲートドライバ２０−１のダミーゲート線用出力バッファ２３−０は、ゲートクロック信号ＧＣＬＫを選択信号としてダミーゲート線Ｇ１０に出力する。ここで、ダミーゲート線用出力バッファ２３−０から出力される選択信号の信号レベルは、アクティブ状態である。このとき、ダミーゲート線Ｇ１０には、その一端から他端までこの順に選択信号が伝達される。

図４は、ｎ個のデータドライバ３０−１〜３０−ｎ（例示；データドライバ３０−ｎ）の構成を示している。

ｎ個のデータドライバ３０−１〜３０−ｎの各々は、シフトレジスタ３１と、データレジスタ３２と、ラッチ回路３３と、レベルシフタ３４と、デジタル／アナログ（Ｄ／Ａ）コンバータ３５と、データ出力回路とを具備している。データ出力回路は、ｊ個の出力バッファ３６−１〜３６−ｊを具備している。
シフトレジスタ３１は、データレジスタ３２に接続され、データレジスタ３２は、ラッチ回路３３に接続されている。ラッチ回路２３は、レベルシフタ３４に接続され、レベルシフタ３４は、Ｄ／Ａコンバータ３５に接続されている。Ｄ／Ａコンバータ３５は、データ出力回路に接続されている。データドライバ３０−１のデータ出力回路のｊ個の出力バッファ３６−１〜３６−ｊは、データ線Ｄ１１〜Ｄ１ｊの一端と接続され、データドライバ３０−ｎのデータ出力回路のｊ個の出力バッファ３６−１〜３６−ｊは、データ線Ｄｎ１〜Ｄｎｊの一端と接続されている。

例えば、タイミングコントローラ２は、クロック信号ＣＬＫと、データ用シフトパルス信号（図示しない）と、第ｎ表示データＤＡＴＡとをｎ個のデータドライバ３０−１〜３０−ｎのうちの、例えばデータドライバ３０−ｎに供給し、データドライバ３０−ｎは、クロック信号ＣＬＫとデータ用シフトパルス信号により第ｎ表示データＤＡＴＡに含まれるｊ個の１ライン用表示データをそれぞれデータ線Ｄｎ１〜Ｄｎｊに出力する。
この場合、データドライバ３０−ｎのシフトレジスタ３１は、データ用シフトパルス信号をクロック信号ＣＬＫに同期させて順にシフトさせ、そのデータレジスタ３２に出力する。データドライバ３０−ｎのデータレジスタ３２は、タイミングコントローラ２からのｊ個の１ライン用表示データを、データ用シフトパルス信号に同期して取り込み、そのラッチ回路３３に出力する。データドライバ３０−ｎのラッチ回路３３は、そのデータレジスタ３２からのｊ個の１ライン用表示データを同タイミングでラッチし、端子Ｔｎに供給されるタイミング決定信号に従って、上記のｊ個の１ライン用表示データを、そのレベルシフタ３４に出力する。ここで、図４に示されるように、端子Ｔｎとラッチ回路３３との間には、必要に応じてレベルシフタ３４と同じ機能を有するレベルシフタ３７を設けてもよい。データドライバ３０−ｎのレベルシフタ３４は、ｊ個の１ライン用表示データに対するレベル変換を行ない、そのＤ／Ａコンバータ３５に出力する。データドライバ３０−ｎのＤ／Ａコンバータ３５は、そのレベルシフタ３４からのｊ個の１ライン用表示データに対するデジタル／アナログ変換を行ない、それぞれ、そのｊ個の出力バッファ３６−１〜３６−ｊに出力する。データドライバ３０−ｎのｊ個の出力バッファ３６−１〜３６−ｊは、それぞれ、そのＤ／Ａコンバータ３５からのｊ個の１ライン用表示データをデータ線Ｄｎ１〜Ｄｎｊに出力する。

本発明のＴＦＴ型液晶表示装置１の動作について説明する。

ここで、上述と同様に、タイミングコントローラ２は、１水平期間においてゲート線Ｇ１１を選択するための選択ゲートクロック信号ＧＣＬＫをｍ個のゲートドライバ２０−１〜２０−ｍに供給する。
この場合、ゲートドライバ２０−１は、選択ゲートクロック信号ＧＣＬＫに従って、ダミーゲート線Ｇ１０、ゲート線Ｇ１１に選択信号を出力する。このとき、ダミーゲート線Ｇ１０、ゲート線Ｇ１１には選択信号が伝達される。

図５Ａに示されるように、ゲートドライバ２０−１がゲート線Ｇ１１に選択信号を出力したとき、ゲート線Ｇ１１の抵抗・容量により、その選択信号は遅延する。この場合、ゲートドライバ２０−１がダミーゲート線Ｇ１０に選択信号を出力したとき、ダミーゲート線Ｇ１０の抵抗・容量により、その選択信号は遅延時間Δｔ１だけ遅延する。この遅延時間Δｔ１（伝達タイミング）により、ダミーゲート線Ｇ１０のｊ個のデータ線Ｄ１１〜Ｄ１ｊに対応するｊ個の位置に選択信号が伝達される。ダミーゲート線Ｇ１０からノードＮ１を介してタイミング決定信号線ＳＴＢ１に伝達された選択信号は、遅延時間Δｔ１だけ遅延して、第１タイミング決定信号としてデータドライバ３０−１の端子Ｔ１に伝達される。データドライバ３０−１は、第１クロック信号ＣＬＫと、第１タイミング決定信号とに従って、第１ライン分の第１表示データＤＡＴＡ（ｊ個の１ライン用表示データ）をデータ線Ｄ１１〜Ｄ１ｊに出力する。

また、図５Ｂに示されるように、ゲートドライバ２０−１がダミーゲート線Ｇ１０に選択信号を出力したとき、ダミーゲート線Ｇ１０の抵抗・容量により、その選択信号は遅延時間Δｔｎだけ遅延する。この遅延時間Δｔｎ（伝達タイミング）により、ダミーゲート線Ｇ１０のｊ個のデータ線Ｄｎ１〜Ｄｎｊに対応するｊ個の位置に選択信号が伝達される。遅延時間Δｔｎは、遅延時間Δｔ１よりも長い。ダミーゲート線Ｇ１０からノードＮｎを介してタイミング決定信号線ＳＴＢｎに伝達された選択信号は、遅延時間Δｔｎだけ遅延して、第ｎタイミング決定信号としてデータドライバ３０−ｎの端子Ｔｎに伝達される。データドライバ３０−ｎは、第ｎクロック信号ＣＬＫと、第ｎタイミング決定信号とに従って、第１ライン分の第ｎ表示データＤＡＴＡ（ｊ個の１ライン用表示データ）をデータ線Ｄｎ１１〜Ｄｎｊに出力する。

以上により、本発明のＴＦＴ型液晶表示装置１では、上記の伝達タイミングと上記の出力タイミングとを調整するために最適な位置であるノードＮ１〜Ｎｎ（タイミング決定信号線ＳＴＢ１〜ＳＴＢｎ）をダミーゲート線Ｇ１０に予め設けることにより、上記の出力タイミングを、ゲート線Ｇ１１の抵抗・容量による遅延に合わせることができる。その結果、本発明のＴＦＴ型液晶表示装置１では、表示不具合を防止することができる。

また、本発明のＴＦＴ型液晶表示装置１では、上記の伝達タイミングがダミーゲート線Ｇ１０の終端と定められていないため、上記の伝達タイミングと上記の出力タイミングとを調整するために最適な位置をフレキシブルに選択することができる。このため、液晶パネル１０の大型化を実現する場合でも表示不具合を防止することができる。

また、本発明のＴＦＴ型液晶表示装置１によれば、最適な伝達タイミングと出力タイミングとを自動的に選択することができるため、現状の液晶パネル１０に対して更に大型化を実現することができる。

なお、本発明のＴＦＴ型液晶表示装置１では、その一部または全部をＳＯＧ（Ｓｙｓｔｅｍ ｏｎ Ｇｌａｓｓ）により構成可能である。

また、本発明のＴＦＴ型液晶表示装置１を第１実施形態によるＴＦＴ型液晶表示装置１としたとき、第２実施形態によるＴＦＴ型液晶表示装置１として、図６に示されるように、液晶パネル１０からダミー画素１７を除いてもよい。この場合、第２実施形態によるＴＦＴ型液晶表示装置１では、第１実施形態によるＴＦＴ型液晶表示装置１の面積に比べて小さくできる。

図１は、従来の表示装置としてＴＦＴ型液晶表示装置１００の構成を示している。 図２は、本発明の表示装置としてＴＦＴ型液晶表示装置１の構成を示している。（第１実施形態） 図３は、本発明のＴＦＴ型液晶表示装置１のｍ個のゲートドライバ２０−１〜２０−ｍ（例示；ゲートドライバ２０−ｍ）の構成を示している。（第１、第２実施形態） 図４は、本発明のＴＦＴ型液晶表示装置１のｎ個のデータドライバ３０−１〜３０−ｎ（例示；データドライバ３０−ｎ）の構成を示している。（第１、第２実施形態） 図５Ａは、本発明のＴＦＴ型液晶表示装置１のノードＮ１付近のダミーゲート線Ｇ１０、ゲート線Ｇ１１〜Ｇ１ｋ、タイミング決定信号線ＳＴＢ１に供給される信号を表すタイミングチャートである。（第１、第２実施形態） 図５Ｂは、本発明のＴＦＴ型液晶表示装置１のノードＮｎ付近のダミーゲート線Ｇ１０、ゲート線Ｇ１１〜Ｇ１ｋ、タイミング決定信号線ＳＴＢｎに供給される信号を表すタイミングチャートである。（第１、第２実施形態） 図６は、本発明の表示装置としてＴＦＴ型液晶表示装置１の構成を示している。（第２実施形態）

符号の説明

１ ＴＦＴ型液晶表示装置（表示装置）、
２ タイミングコントローラ、
３ ガラス基板、
１０ 液晶パネル（表示部）、
１１ 画素、
１２ ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、
１３ ドレイン電極、
１４ ソース電極、
１５ 画素容量、
１６ ゲート電極、
１７ ダミー画素、
２０−１〜２０−ｍ（ｍは１以上の整数） ゲートドライバ（走査ドライバ）、
２１ シフトレジスタ、
２２ レベルシフタ、
２３−０ ダミーゲート線用出力バッファ、
２３−１〜２３−ｋ（ｋは２以上の整数） 出力バッファ、
３０−１〜３０−ｎ（ｎは１以上の整数） データドライバ、
３１ シフトレジスタ、
３２ データレジスタ、
３３ ラッチ回路、
３４ レベルシフタ、
３５ デジタル／アナログ（Ｄ／Ａ）コンバータ、
３６−１〜３６−ｊ（ｊは２以上の整数） 出力バッファ、
３７ レベルシフタ、
ＣＬＫ クロック信号、
Ｄ１１〜Ｄ１ｊ、…、Ｄｎ１〜Ｄｎｊ データ線、
ＤＡＴＡ 表示データ、
ＧＣＬＫ ゲートクロック信号、
Ｇ１０ ダミーゲート線（ダミー走査線）、
Ｇ１１〜Ｇ１ｋ、…、Ｇｍ１〜Ｇｍｋ ゲート線（走査線）、
Ｎ１〜Ｎｎ ノード、
ＳＴＢ１〜ＳＴＢｎ タイミング決定信号線、
Ｔ１〜Ｔｎ 端子、

Claims (6)

1. 複数の画素がマトリクス状に配置された表示部と、
   前記表示部の複数の行の各々に接続された走査線と、
   前記表示部の複数の列の各々に接続されたデータ線と、
   複数の前記走査線に平行に設けられたダミー走査線と、
   選択クロック信号に従って、前記複数の走査線のうちの選択走査線と、前記ダミー走査線とに選択信号を出力する走査ドライバと、
   タイミング決定信号に従って、１表示ライン分の表示データを複数の前記データ線に出力するデータドライバと、
   前記ダミー走査線上に予め設けられたノードに接続され、前記ノードに伝達された前記選択信号を前記タイミング決定信号として前記データドライバに伝達するタイミング決定信号線と
   を具備する表示装置。
2. 前記ノードは、前記ダミー走査線の前記複数のデータ線に対応する複数の位置に前記選択信号が伝達するタイミングと、前記データドライバの出力のタイミングとを合わせるために、前記複数の位置のうちの予め決められた位置に設けられている
   請求項１に記載の表示装置。
3. 前記走査ドライバには、前記複数の走査線として１番目からｋ番目までのｋ個の走査線（ｋは２以上の整数）と、前記ダミー走査線とが接続され、
   前記データドライバには、前記複数のデータ線として１番目からｊ番目までのｊ個のデータ線（ｊは２以上の整数）と、前記タイミング決定信号線とが接続され、
   前記ノードは、第ｉデータ線（ｉは、１≦ｉ≦ｊを満たす整数）に対応する位置に設けられ、
   前記選択クロック信号に従って、前記走査ドライバは、前記ダミー走査線に前記選択信号を出力し、前記ｋ個の走査線のうちの前記選択走査線に前記選択信号を出力し、
   前記ダミー走査線から前記ノードを介して前記タイミング決定信号線に伝達された前記選択信号は、前記タイミング決定信号として前記データドライバに伝達され、
   前記データドライバは、前記タイミング決定信号に従って、１表示ライン分の前記表示データを前記ｊ個のデータ線に出力する
   請求項２に記載の表示装置。
4. 前記走査ドライバを含むｍ個の走査ドライバ（ｍは１以上の整数）と、
   前記データドライバを含むｎ個のデータドライバ（ｎは１以上の整数）と
   を更に具備し、
   前記ｍ個の走査ドライバの各々には、前記ｋ個の走査線が接続され、
   前記ｍ個の走査ドライバのうちの１つの走査ドライバには、更に、前記ダミー走査線が接続され、
   前記ｎ個のデータドライバの各々には、前記ｊ個のデータ線が接続され、
   前記ｎ個のデータドライバには、それぞれ、ｎ個の前記ノードに接続されたｎ個の前記タイミング決定信号線が接続され、
   前記選択クロック信号に従って、前記１つの走査ドライバは、前記ダミー走査線に前記選択信号を出力し、前記ｍ個の走査ドライバのうちの選択走査ドライバは、前記選択走査ドライバに接続された前記ｋ個の走査線のうちの前記選択走査線に前記選択信号を出力し、
   前記ダミー走査線から前記ｎ個のノードを介して前記ｎ個のタイミング決定信号線に伝達された前記選択信号は、それぞれ、ｎ個の前記タイミング決定信号として前記ｎ個のデータドライバに伝達され、
   前記ｎ個のデータドライバは、それぞれ、前記ｎ個のタイミング決定信号に従って、１表示ライン分のｎ個の前記表示データを前記ｎ個のデータドライバに接続された前記ｊ個のデータ線に出力する
   請求項３に記載の表示装置。
5. 前記走査ドライバに前記選択クロック信号を供給し、前記データドライバに前記表示データを供給するタイミングコントローラ
   を更に具備する請求項１〜４のいずれかに記載の表示装置。
6. 前記表示部は、液晶パネルであり、
   前記複数の画素の各々は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を具備し、
   前記走査線は、前記ＴＦＴのゲートに接続されたゲート線である
   請求項１〜５のいずれかに記載の表示装置。

Images