KR20080091963A - 액정표시장치와 그 구동방법 - Google Patents
액정표시장치와 그 구동방법 Download PDFInfo
- Publication number
- KR20080091963A KR20080091963A KR1020070035126A KR20070035126A KR20080091963A KR 20080091963 A KR20080091963 A KR 20080091963A KR 1020070035126 A KR1020070035126 A KR 1020070035126A KR 20070035126 A KR20070035126 A KR 20070035126A KR 20080091963 A KR20080091963 A KR 20080091963A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- polarity
- data
- frame period
- liquid crystal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
Claims (26)
- 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널;극성제어신호를 발생하는 제1 로직회로; 및게이트 타이밍 제어신호들을 발생하는 제2 로직회로;상기 극성제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 및상기 게이트 타이밍 제어신호들에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 구비하고;상기 극성제어신호는 N(N은 양의 정수)의 배수 번째 프레임기간에서 그 이전의 프레임기간과 동일한 극성패턴을 가지며, 상기 N의 배수 번째 프레임기간과 그 이전의 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴을 가지며;상기 제2 로직회로는 상기 N의 배수 번째 프레임기간에서 상기 게이트 타이밍 제어신호를 변조하여 상기 N의 배수 번째 프레임기간에서 상기 액정셀의 충전양 저하를 유발시키는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 N은 8 이상의 정수인 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 게이트 타이밍 제어신호는,상기 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 첫 번째 발생되는 제1 스캔펄스의 시작시점을 지시하는 게이트 스타트 펄스;상기 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 상기 게이트 스타트 펄스를 순차적으로 쉬프트시키기 위한 게이트 쉬프트 클럭신호; 및상기 게이트 구동회로의 출력을 지시하는 게이트 출력 인에이블신호를 포함하는 것을 특징으로 하는 액정표시장치.
- 제 3 항에 있어서,상기 제1 로직회로는,상기 게이트 스타트 펄스를 카운트하여 상기 프레임기간의 수를 지시하는 프레임 카운트 정보를 발생하는 프레임 카운터;상기 프레임 카운트 정보를 이용하여 상기 N의 배수 번째 프레임기간에서 논리가 반전되는 반전신호를 발생하는 POL 반전부; 및상기 데이터전압의 극성을 지시하는 제1 극성제어신호와 상기 반전신호를 배타적 논리합 연산하여 상기 극성제어신호를 발생하는 배타적 논리합 회로를 구비하는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 제1 로직회로는,상기 극성제어신호와 상기 제1 극성제어신호를 선택적으로 상기 데이터 구동회로에 공급하는 멀티플렉서를 더 구비하는 것을 특징으로 하는 액정표시장치.
- 제 3 항에 있어서,상기 제2 로직회로는,상기 N의 배수 번째 프레임기간 동안,상기 게이트 스타트 펄스 내에 두 개의 상기 게이트 쉬프트 클럭들이 중첩되도록 상기 게이트 스타트 펄스와 중첩되는 프리 게이트 쉬프트 클럭과 제1 게이트 쉬프트 클럭을 발생하고;상기 프리 게이트 쉬프트 클럭의 라이징 에지에 중첩되는 프리 게이트 출력 인에이블 신호와 상기 프리 게이트 쉬프트 클럭의 폴링 에지에 중첩되는 제1 게이트 출력 인에이블 신호를 발생하는 것을 특징으로 하는 액정표시장치.
- 제 6 항에 있어서,상기 데이터 구동회로는상기 제1 게이트 출력 인에이블 신호 이후에 상기 데이터전압을 출력하는 것을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 게이트 구동회로는,상기 N의 배수 번째 프레임기간 동안,상기 게이트 스타트 펄스, 상기 프리 게이트 쉬프트 클럭과 상기 제1 게이트 쉬프트 클럭을 포함한 변조된 게이트 쉬프트 클럭, 상기 프리 게이트 출력 인에이블신호와 상기 제1 게이트 출력 인에이블 신호를 포함한 변조된 게이트 출력 인에이블 신호에 응답하여 상기 게이트라인라인들에 제1 스캔펄스와 제2 스캔펄스를 포함한 한 쌍의 스캔펄스를 순차적으로 공급하고;제i-1(i는 양의 정수) 게이트라인에 공급된 상기 제2 스캔펄스와 제i 게이트라인에 공급된 상기 제1 스캔펄스는 중첩되는 것을 특징으로 하는 액정표시장치.
- 제 8 항에 있어서,상기 데이터 구동회로는,상기 극성제어신호에 응답하여 상기 제1 스캔펄스에 동기되어 출력되는 상기 데이터전압의 극성과 상기 제2 스캔펄스에 동기되어 출력되는 상기 데이터전압의 극성을 다르게 하는 것을 특징으로 하는 액정표시장치.
- 제 3 항에 있어서,상기 제2 로직회로는,상기 N의 배수 번째 프레임기간 동안,상기 게이트 스타트 펄스 내에 두 개의 상기 게이트 쉬프트 클럭들이 중첩되도록 상기 게이트 스타트 펄스의 펄스폭을 확장시키는 것을 특징으로 하는 액정표시장치.
- 제 10 항에 있어서,상기 데이터 구동회로는상기 N의 배수 번째 프레임기간 동안,두 번째로 발생되는 제2 게이트 출력 인에이블신호 이후에 상기 데이터전압을 출력하는 것을 특징으로 하는 액정표시장치.
- 제 11 항에 있어서,상기 게이트 구동회로는,상기 N의 배수 번째 프레임기간 동안,상기 변조된 게이트 스타트 펄스, 상기 게이트 쉬프트 클럭, 상기 게이트 출력 인에이블 신호에 응답하여 상기 게이트라인라인들에 제1 스캔펄스와 제2 스캔펄스를 포함한 한 쌍의 스캔펄스를 순차적으로 공급하고;제i-1(i는 양의 정수) 게이트라인에 공급된 상기 제2 스캔펄스와 제i 게이트라인에 공급된 상기 제1 스캔펄스는 중첩되는 것을 특징으로 하는 액정표시장치.
- 제 12 항에 있어서,상기 데이터 구동회로는,상기 극성제어신호에 응답하여 상기 제1 스캔펄스에 동기되어 출력되는 상기 데이터전압의 극성과 상기 제2 스캔펄스에 동기되어 출력되는 상기 데이터전압의 극성을 다르게 하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,입력 영상을 분석하여 그 분석 결과에 따라 상기 제1 및 제2 로직회로의 출력을 제어하는 영상분석회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
- 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널을 포함한 액정표시장치의 구동방법에 있어서,극성제어신호를 발생하는 단계;게이트 타이밍 제어신호들을 발생하는 단계;상기 극성제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 단계;상기 게이트 타이밍 제어신호들에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 단계; 및N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 게이트 타이밍 제어신호를 변조하여 상기 N의 배수 번째 프레임기간에서 상기 액정셀의 충전양 저하를 유발시키는 단계를 포함하고;상기 극성제어신호는 상기 N의 배수 번째 프레임기간에서 그 이전의 프레임기간과 동일한 극성패턴을 가지며, 상기 N의 배수 번째 프레임기간과 그 이전의 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴을 가지는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 15 항에 있어서,상기 N은 8 이상의 정수인 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 15 항에 있어서,상기 게이트 타이밍 제어신호는,상기 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 첫 번째 발생되는 제1 스캔펄스의 시작시점을 지시하는 게이트 스타트 펄스;상기 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 상기 게이트 스타트 펄스를 순차적으로 쉬프트시키기 위한 게이트 쉬프트 클럭신호; 및상기 게이트 구동회로의 출력을 지시하는 게이트 출력 인에이블신호를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 17 항에 있어서,상기 게이트 타이밍 제어신호를 변조하여 상기 N의 배수 번째 프레임기간에서 상기 액정셀의 충전양 저하를 유발시키는 단계는,상기 N의 배수 번째 프레임기간 동안,상기 게이트 스타트 펄스 내에 두 개의 상기 게이트 쉬프트 클럭들이 중첩되도록 상기 게이트 스타트 펄스와 중첩되는 프리 게이트 쉬프트 클럭과 제1 게이트 쉬프트 클럭을 발생하는 단계; 및상기 프리 게이트 쉬프트 클럭의 라이징 에지에 중첩되는 프리 게이트 출력 인에이블 신호와 상기 프리 게이트 쉬프트 클럭의 폴링 에지에 중첩되는 제1 게이트 출력 인에이블 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 18 항에 있어서,상기 데이터전압을 상기 데이터라인들에 공급하는 단계는,상기 제1 게이트 출력 인에이블 신호 이후에 상기 데이터전압을 출력하는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 19 항에 있어서,상기 스캔펄스를 상기 게이트라인들에 공급하는 단계는,상기 N의 배수 번째 프레임기간 동안, 상기 게이트 스타트 펄스, 상기 프리 게이트 쉬프트 클럭과 상기 제1 게이트 쉬프트 클럭을 포함한 변조된 게이트 쉬프트 클럭, 상기 프리 게이트 출력 인에이블신호와 상기 제1 게이트 출력 인에이블 신호를 포함한 변조된 게이트 출력 인에이블 신호에 응답하여 상기 게이트라인라인 들에 제1 스캔펄스와 제2 스캔펄스를 포함한 한 쌍의 스캔펄스를 순차적으로 공급하고;제i-1(i는 양의 정수) 게이트라인에 공급된 상기 제2 스캔펄스와 제i 게이트라인에 공급된 상기 제1 스캔펄스는 중첩되는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 20 항에 있어서,상기 데이터전압을 상기 데이터라인들에 공급하는 단계는,상기 극성제어신호에 응답하여 상기 제1 스캔펄스에 동기되어 출력되는 상기 데이터전압의 극성과 상기 제2 스캔펄스에 동기되어 출력되는 상기 데이터전압의 극성을 다르게 하는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 17 항에 있어서,상기 게이트 타이밍 제어신호를 변조하여 상기 N의 배수 번째 프레임기간에서 상기 액정셀의 충전양 저하를 유발시키는 단계는,상기 N의 배수 번째 프레임기간 동안,상기 게이트 스타트 펄스 내에 두 개의 상기 게이트 쉬프트 클럭들이 중첩되도록 상기 게이트 스타트 펄스의 펄스폭을 확장시키는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 22 항에 있어서,상기 데이터전압을 상기 데이터라인들에 공급하는 단계는,상기 N의 배수 번째 프레임기간 동안,두 번째로 발생되는 제2 게이트 출력 인에이블신호 이후에 상기 데이터전압을 출력하는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 23 항에 있어서,상기 스캔펄스를 상기 게이트라인들에 공급하는 단계는,상기 N의 배수 번째 프레임기간 동안,상기 변조된 게이트 스타트 펄스, 상기 게이트 쉬프트 클럭, 상기 게이트 출력 인에이블 신호에 응답하여 상기 게이트라인라인들에 제1 스캔펄스와 제2 스캔펄스를 포함한 한 쌍의 스캔펄스를 순차적으로 공급하고;제i-1(i는 양의 정수) 게이트라인에 공급된 상기 제2 스캔펄스와 제i 게이트라인에 공급된 상기 제1 스캔펄스는 중첩되는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 24 항에 있어서,상기 데이터전압을 상기 데이터라인들에 공급하는 단계는,상기 극성제어신호에 응답하여 상기 제1 스캔펄스에 동기되어 출력되는 상기 데이터전압의 극성과 상기 제2 스캔펄스에 동기되어 출력되는 상기 데이터전압의 극성을 다르게 하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 15 항에 있어서,입력 영상을 분석하여 그 분석 결과에 따라 상기 게이트 타이밍 제어신호와 상기 극성제어신호의 변조여부를 결정하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070035126A KR100870510B1 (ko) | 2007-04-10 | 2007-04-10 | 액정표시장치와 그 구동방법 |
CN2007103063214A CN101226724B (zh) | 2007-01-15 | 2007-12-28 | 液晶显示器及其驱动方法 |
US12/003,585 US7932884B2 (en) | 2007-01-15 | 2007-12-28 | Liquid crystal display and driving method thereof |
JP2007339925A JP5348884B2 (ja) | 2007-01-15 | 2007-12-28 | 液晶表示装置 |
US13/051,406 US8446395B2 (en) | 2007-01-15 | 2011-03-18 | Liquid crystal display and driving method thereof |
JP2011154749A JP5357932B2 (ja) | 2007-01-15 | 2011-07-13 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070035126A KR100870510B1 (ko) | 2007-04-10 | 2007-04-10 | 액정표시장치와 그 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080091963A true KR20080091963A (ko) | 2008-10-15 |
KR100870510B1 KR100870510B1 (ko) | 2008-11-26 |
Family
ID=40152295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070035126A KR100870510B1 (ko) | 2007-01-15 | 2007-04-10 | 액정표시장치와 그 구동방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100870510B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100137836A (ko) * | 2009-06-23 | 2010-12-31 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101290838B1 (ko) * | 2010-10-29 | 2013-08-07 | 파나소닉 액정 디스플레이 주식회사 | 표시 장치 |
KR20140085877A (ko) * | 2012-12-28 | 2014-07-08 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR20150000730A (ko) * | 2013-06-25 | 2015-01-05 | 엘지디스플레이 주식회사 | 타이밍 제어부를 포함하는 디스플레이 장치 |
KR20150062807A (ko) * | 2013-11-29 | 2015-06-08 | 주식회사 실리콘웍스 | 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버 |
KR20160068100A (ko) * | 2014-12-04 | 2016-06-15 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100806907B1 (ko) * | 2001-09-26 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치 및 이의 구동 방법 |
JP2005128153A (ja) | 2003-10-22 | 2005-05-19 | Sharp Corp | 液晶表示装置ならびにその駆動回路および駆動方法 |
KR101156464B1 (ko) * | 2005-06-28 | 2012-06-18 | 엘지디스플레이 주식회사 | 액정표시장치의 게이트 구동방법 |
-
2007
- 2007-04-10 KR KR1020070035126A patent/KR100870510B1/ko active IP Right Grant
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100137836A (ko) * | 2009-06-23 | 2010-12-31 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101290838B1 (ko) * | 2010-10-29 | 2013-08-07 | 파나소닉 액정 디스플레이 주식회사 | 표시 장치 |
US9001090B2 (en) | 2010-10-29 | 2015-04-07 | Japan Display Inc. | Display device |
US9378710B2 (en) | 2010-10-29 | 2016-06-28 | Japan Display Inc. | Display device |
KR20140085877A (ko) * | 2012-12-28 | 2014-07-08 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR20150000730A (ko) * | 2013-06-25 | 2015-01-05 | 엘지디스플레이 주식회사 | 타이밍 제어부를 포함하는 디스플레이 장치 |
KR20150062807A (ko) * | 2013-11-29 | 2015-06-08 | 주식회사 실리콘웍스 | 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버 |
KR20160068100A (ko) * | 2014-12-04 | 2016-06-15 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100870510B1 (ko) | 2008-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101222987B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100870500B1 (ko) | 액정표시장치와 그 구동 방법 | |
US8026887B2 (en) | Liquid crystal display and driving method thereof | |
US7932884B2 (en) | Liquid crystal display and driving method thereof | |
KR101303424B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100899157B1 (ko) | 액정표시장치와 그 구동 방법 | |
KR101274702B1 (ko) | 액정표시장치와 그 구동방법 | |
KR101301769B1 (ko) | 액정표시장치와 그 구동방법 | |
KR101222988B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100894642B1 (ko) | 액정표시장치와 그 구동 방법 | |
KR100870510B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100870513B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100874641B1 (ko) | 액정표시장치와 그 구동 방법 | |
KR101604481B1 (ko) | 액정표시장치 | |
KR101341784B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100870491B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100891496B1 (ko) | 액정표시장치와 그 구동 방법 | |
KR100874640B1 (ko) | 액정표시장치와 그 구동 방법 | |
KR100870511B1 (ko) | 액정표시장치와 그 구동방법 | |
KR20080105288A (ko) | 액정표시장치와 그 구동 방법 | |
KR101264694B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
KR20080092709A (ko) | 액정표시장치 및 그의 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 12 |