KR20150062807A - 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버 - Google Patents

전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버 Download PDF

Info

Publication number
KR20150062807A
KR20150062807A KR1020130147822A KR20130147822A KR20150062807A KR 20150062807 A KR20150062807 A KR 20150062807A KR 1020130147822 A KR1020130147822 A KR 1020130147822A KR 20130147822 A KR20130147822 A KR 20130147822A KR 20150062807 A KR20150062807 A KR 20150062807A
Authority
KR
South Korea
Prior art keywords
gate pulse
level
timing signals
timing
driver
Prior art date
Application number
KR1020130147822A
Other languages
English (en)
Other versions
KR102142299B1 (ko
Inventor
신윤수
이정광
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020130147822A priority Critical patent/KR102142299B1/ko
Priority to US14/555,037 priority patent/US9337839B2/en
Publication of KR20150062807A publication Critical patent/KR20150062807A/ko
Application granted granted Critical
Publication of KR102142299B1 publication Critical patent/KR102142299B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Abstract

본 발명에 의한 전원 드라이버는 제1 및 제2 레벨을 가지는 구형파로서 서로 다른 위상을 가지는 복수의 타이밍 신호들을 출력하는 레벨 쉬프터부 및 제3 레벨을 가지는 기준 전압을 출력하는 게이트 펄스 변조 단자, 상기 기준 전압을 공통으로 스위치하는 공통 스위치 및 상기 공통 스위치와 각각 연결된 복수의 개별 스위치들을 포함하고, 상기 기준 전압을 경유하여 상기 출력된 복수의 타이밍 신호들을 천이시키는 게이트 펄스 변조부를 포함한다.

Description

전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버{POWER DRIVER AND DISPLAY PANEL DRIVER HAVING THE SAME}
본 발명은 전원 드라이버 기술에 관한 것으로, 보다 상세하게는, 디스플레이 패널의 효율적 구동을 위해 게이트 펄스 변조를 수행하는 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버에 관한 것이다.
액정 표시장치(LCD, Liquid Crystal Display)는 디스플레이 패널의 일종으로, 두 개의 유리판 사이에 고체와 액체의 중간성질을 지닌 액정을 포함하고, 액정을 통해 빛을 투과를 제어하여 문자 또는 이미지를 표시할 수 있다.
TFT-LCD(Thin Film Transister-LCD)는 LCD의 일종으로 능동 소자인 박막트랜지스터(TFT)를 이용하여 화소를 구현할 수 있다. 박막트랜지스터는 턴온 시간 동안에 전압을 해당 화소에 제공하고, 턴오프 시간 동안에 해당 화소의 전압 제공을 차단하여 해당 화소가 다음의 턴온 시간까지 전압을 유지하도록 한다.
TFT-LCD는 고화질ㆍ고휘도ㆍ대용량 디스플레이를 구현할 수 있고, 기존 LCD에 비해 선명도와 용량을 향상시킬 수 있다. 특히, TFT-LCD는 노트북에 널리 사용되고 있다.
한국공개특허 제10-2011-0074352호는 표시장치와 그 게이트펄스 변조 제어방법에 관한 것으로, 데이터라인들과 게이트라인들이 교차되는 표시패널, 단일 FLK 신호와 순차적으로 지연되는 I(I는 2 이상의 정수) 상 게이트 쉬프트 클럭들을 출력하는 타이밍 콘트롤러; 상기 단일 FLK 신호를 분주하여 J(J는 2 이상 I 보다 작은 정수) 개의 FLK 신호를 출력하는 FLK 분주회로, 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및 게이트 쉬프트 클럭을 레벨 쉬프팅 하여 게이트 펄스를 발생하고, 상기 분주된 FLK 신호에 동기하여 상기 게이트 펄스의 폴링 에지 전압을 변조한 후에 상기 게이트 펄스를 상기 게이트 라인들에 순차적으로 공급하는 게이트 구동회로를 구비한다
한국공개특허 제10-2011-0074352호
본 발명은 게이트 펄스 변조에 사용되는 스위치의 개수를 감소시켜 회로 면적을 줄일 수 있는 전원 드라이버를 제공하고자 한다.
본 발명은 특정 타이밍 신호와 일정 위상만큼 떨어진 다른 특정 타이밍 신호를 공통으로 스위칭하여 회로 면적을 줄일 수 있는 전원 드라이버를 제공하고자 한다.
본 발명은 공통으로 스위칭된 복수의 타이밍 신호들을 해당 타이밍 신호의 원래 위상에 따라 개별적으로 스위칭하여 회로 면적을 줄일 수 있는 전원 드라이버를 제공하고자 한다.
실시예들 중에서, 전원 드라이버는 제1 레벨 및 제2 레벨을 가지는 구형파로서 서로 다른 위상을 가지는 복수의 타이밍 신호들을 출력하는 레벨 쉬프터부, 제3 레벨을 가지는 기준 전압을 출력하는 게이트 펄스 변조 단자 및 상기 기준 전압을 공통으로 스위치하는 공통 스위치 및 상기 공통 스위치와 각각 연결된 복수의 개별 스위치들을 포함하고, 상기 복수의 타이밍 신호들이 상기 기준 전압을 경유하도록 변조시키는 게이트 펄스 변조부를 포함한다.
상기 레벨 쉬프터부는 상기 복수의 타이밍 신호들을 순차적으로 위상 지연시키는 것을 특징으로 할 수 있고, 상기 복수의 타이밍 신호들을 4상, 6상 또는 8상 신호들로 위상 지연시킬 수 있다.
상기 게이트 펄스 변조부는 상기 복수의 타이밍 신호들 각각에 대해 상기 제1 레벨에서 상기 제2 레벨로 천이하는 과정과 상기 제2 레벨에서 상기 제1 레벨로 천이하는 과정에서 상기 제3 레벨을 경유하고, 상기 제3 레벨은 상기 제1 및 제2 레벨들 사이에 있는 것을 특징으로 할 수 있다.
상기 게이트 펄스 변조부는 4 개의 타이밍 신호들 중 1번째 및 3번째 타이밍 신호들을 공통으로 변조하고, 2번째 및 4번째 타이밍 신호들을 공통으로 변조하는 것을 특징으로 할 수 있다.
상기 게이트 펄스 변조부는 N 개의 타이밍 신호들 중 제1 및 제2 타이밍 신호들을 공통으로 변조하고, 상기 제1 타이밍 신호는 n 번째 타이밍 신호에 해당하며 상기 제2 타이밍 신호는 (n + N/2) 번째 타이밍 신호에 해당하는 것을 특징으로 할 수 있다.
상기 게이트 펄스 변조부는 상기 제1 타이밍 신호의 변조 완료 이후 상기 제2 타이밍 신호의 변조를 시작하는 것을 특징으로 할 수 있다.
상기 공통 스위치는 일단을 상기 게이트 펄스 변조 단자의 출력단과 전기적으로 연결하고 타단을 상기 복수의 개별 스위치들 각각의 입력단과 전기적으로 연결하는 것을 특징으로 할 수 있다.
상기 복수의 개별 스위치들은 n 번째 타이밍 신호와 (n + N/2) 번째 타이밍 신호를 각각 스위칭하는 것을 특징으로 할 수 있다.
상기 공통 스위치는 일단으로부터 타단까지 전류를 제공할 수 있는 내부 다이오드를 포함할 수 있고, 상기 복수의 개별 스위치들 각각은 상기 공통 스위치와 연결된 입력단으로부터 상기 레벨 시프터부와 연결된 출력단까지 전류를 제공할 수 있는 내부 다이오드를 포함하는 것을 특징으로 할 수 있다.
실시예들 중에서, 디스플레이 패널 드라이버는 타이밍 콘트롤러, 상기 타이밍 콘트롤러와 연결된 전원 드라이버, 상기 전원 드라이버와 연결된 게이트 드라이버를 포함하고, 상기 전원 드라이버는 제1 및 제2 레벨을 가지는 구형파로서 서로 다른 위상을 가지는 복수의 타이밍 신호들을 출력하는 레벨 쉬프터부, 제3 레벨을 가지는 기준 전압을 출력하는 게이트 펄스 변조 단자 및 상기 기준 전압을 공통으로 스위치하는 공통 스위치 및 상기 공통 스위치와 각각 연결된 복수의 개별 스위치들을 포함하고, 상기 출력된 복수의 타이밍 신호들이 상기 기준 전압을 경유하도록 변조시키는 게이트 펄스 변조부를 포함한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버는 공통 스위치를 통해 게이트 펄스 변조에 사용되는 스위치의 개수를 감소시킬 수 있고, 생산 원가를 낮출 수 있다.
본 발명의 일 실시예에 따른 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버는 스위치의 개수를 줄이더라도 게이트 펄스 변조를 수행할 수 있다.
본 발명의 일 실시예에 따른 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버는 스위치의 개수를 감소시켜 회로 내부의 공간을 확보할 수 있고, 이러한 공간은 그 내부에서 발생되는 신호들 간의 간섭을 줄여서 해당 신호들의 특성을 향상시킬 수 있다.
도 1는 본 발명의 일 실시예에 따른 디스플레이 패널 드라이버를 나타내는 블럭도이다.
도 2는 도 1에 있는 전원 드라이버의 블록도 및 출력 파형도이다.
도 3은 도 2에 있는 게이트 펄스 변조부의 블럭도이다.
도 4는 도 3에 있는 게이트 펄스 변조부의 일 실시예에 해당하는 회로도이다.
도 5는 도 3에 있는 게이트 펄스 변조부의 다른 일 실시예에 해당하는 회로도이다.
본 발명의 실시예에 관한 설명은 본 발명의 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다.
본 발명의 실시예에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것이다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1는 본 발명의 일 실시예에 따른 디스플레이 패널 드라이버를 나타내는 블럭도이다.
도 1을 참조하면, 액정 표시장치(100)는 타이밍 콘트롤러(110), 전원 드라이버(120), 소스 드라이버(130), 게이트 드라이버(140) 및 디스플레이 패널(150)을 포함한다.
타이밍 콘트롤러(110)는 전원 드라이버(120)와 소스 드라이버(140)에 복수의 타이밍 신호들을 제공한다. 복수의 타이밍 신호들은 전원 드라이버(120), 소스 드라이버(130) 및 게이트 드라이버(140)의 동작을 제어하는데 사용될 수 있고, 결과적으로, 액정표시장치(150)가 이미지를 표시할 수 있도록 한다.
전원 드라이버(120)는 타이밍 콘트롤러(110)로부터 복수의 타이밍 신호들을 수신하고, 복수의 타이밍 신호들에 대해 게이트 펄스 변조를 수행할 수 있다. 여기에서, 게이트 펄스 변조는 구형파 전압의 천이 과정에서 중간 전압을 경유하도록 하는 것을 의미할 수 있다. 전원 드라이버(120)는 도 2를 참조하여 설명한다.
소스 드라이버(130)는 타이밍 콘트롤러(110)로부터 구동 타이밍 신호를 수신하고, 액정표시장치(150)에 표시되는 이미지에 대한 데이터 신호를 디스플레이 패널(150)에 제공한다.
게이트 드라이버(140)는 전원 드라이버(120)를 통해 게이트 라인을 구동하는 복수의 타이밍 신호들을 수신하고, 복수의 타이밍 신호들 각각을 기초로 이미지에 대한 데이터 신호를 디스플레이 패널(150)에 디스플레이한다. 게이트 드라이버(140)는 디스플레이 패널(150) 외부에 별도로 구현되거나 GIP(Gate In Pannel) 방식을 통해 디스플레이 패널(150) 내부의 모듈 형태로 구현될 수 있다. GIP 방식은 게이트 드라이버(140)에 의한 디스플레이 패널(150) 구동 성능을 낮출 수 있지만 제조원가 절감의 효과를 얻을 수 있다.
디스플레이 패널(150)는 소스 드라이버(130) 및 게이트 드라이버(140)의 제어에 따라 이미지를 표시한다.
도 2는 도 1에 있는 전원 드라이버의 블록도 및 출력 파형도이다.
도 2를 참조하면, 전원 드라이버(130)는 레벨 쉬프터부(210) 및 게이트 펄스 변조부(220)를 포함한다.
레벨 쉬프터부(210)는 제1 및 제2 레벨을 가지는 구형파로서 서로 다른 위상을 가지는 복수의 타이밍 신호들(251 내지 254)을 출력한다. 여기에서, 제1 레벨은 제1 전원전압(VGL)에 의해 결정되고 제2 레벨은 제1 전원전압(VGL)보다 높은 전압을 가지는 제2 전원전압(VGH)에 해당할 수 있다. 제1 전원전압(VGL)은 디스플레이 패널(150) 내부의 RGB 셀의 Gate-Off 전압 레벨을 결정하고, 제2 전원전압(VGH)은 디스플레이 패널(150) 내부의 각 화소를 제어하는 TFT의 Gate-On 전압 레벨을 결정할 수 있다.
레벨 쉬프터부(210)는 순차적으로 위상 지연된 형태의 복수의 타이밍 신호들(251 내지 254)을 출력할 수 있다. 일 실시예에서, 레벨 쉬프터부(210)는 4상, 6상 또는 8상으로 위상 지연된 복수의 타이밍 신호들(251 내지 254)을 출력할 수 있다. 예를 들어, 레벨 쉬프터부(210)는 4개의 타이밍 신호들을 4상으로 위상 지연시킬 수 있다(N=4)(즉, OUT1 내지 OUT4). 여기에서, N은 위상 지연된 복수의 타이밍 신호들(251 내지 254)의 개수를 의미한다.
게이트 펄스 변조부(220)는 기준 전압(VGPM)을 출력하는 게이트 펄스 변조 단자(221)와 레벨 쉬프터부(210)의 출력단 사이에 연결된다. 여기에서, 기준 전압(VGPM)은 레벨 시프터부(210)의 제1 전원전압(VGL)과 제2 전원전압(VGH) 사이의 전압 레벨을 갖는다.
게이트 펄스 변조부(220)는 복수의 타이밍 신호들(251 내지 254)이 제1 전원전압(VGL)에서 제2 전원전압(VGH)으로 천이하는 과정과 제2 전원전압(VGH)에서 제1 전원전압(VGL)로 천이하는 과정에서 기준 전압(VGPM)에 해당하는 제3 레벨을 경유하도록 변조한다
게이트 펄스 변조 단자(221)의 기준 전압(VGPM)은 구동되는 디스플레이 패널(150)의 특성에 따라 조절될 수 있다. 기준 전압(VGPM)은 외부 전원과 게이트 펄스 변조 단자(221) 사이에 저항 또는 다이오드를 연결하여 조절될 수 있다.
게이트 펄스 변조부(220)는 도 3 내지 도 5를 통해 상세하게 설명한다.
도 3은 도 2에 있는 게이트 펄스 변조부의 블럭도이다.
도 3에서, 게이트 펄스 변조부(220)는 박막트랜지스터(TFT)의 동작 효율을 높이기 위해 사용될 수 있고, 기준 전압(VGPM)을 출력하는 게이트 펄스 변조 단자(221)와 레벨 쉬프터부(210)의 출력단 사이에 연결될 수 있다. TFT-LCD는 이동도가 낮은 박막트랜지스터의 특성 때문에 높은 전압으로 구동될 필요가 있고, 이러한 경우는 전력 소비를 증가시키고, TFT 내부 커플링에 의한 비정상적인 효과들(플리커, 크로스토크 등)을 발생시킬 수 있다. 게이트 펄스 변조부(220)는 복수의 타이밍 신호들(251 내지 254)을 기준 전압(VGPM)을 경유하는 계단 형태로 변조하여 플리커, 크로스토크 등의 발생을 방지할 수 있다.
게이트 펄스 변조부(220)의 출력단 (310)은 레벨 시프터부(210)의 출력단에 각각 연결된다. 즉, 레벨 시프터부(210)의 출력단의 개수가 N개이면, 게이트 펄스 변조부(220)도 N개의 출력단을 갖는다.
도 4는 도 3에 있는 게이트 펄스 변조부의 일 실시예에 해당하는 회로도이다.
도 4를 참조하면, 게이트 펄스 변조부(220)는 공통 스위치(410), 공통 노드(420) 및 복수의 개별 스위치들(430)을 포함한다.
공통 스위치(410)는 게이트 펄스 변조 단자(221)와 공통 노드(420) 사이에 연결된다. 공통 스위치(410)는 게이트 펄스 변조 단자(221)의 기준 전압을 스위칭하여 복수의 개별 스위치들(430)에 전달한다.
공통 노드(420)는 공통 스위치(410)의 게이트 펄스 변조 단자(221)가 연결된 노드의 반대편 노드를 의미한다. 공통 노드(420a)는 공통 스위치(410a)와 개별 스위치 쌍(430a1 및 430a2)를 연결한다.
복수의 개별 스위치들(430)은 공통 노드(420)와 게이트 펄스 변조부(220)의 출력단(310) 사이에 연결된다. 복수의 개별 스위치들(430)은 게이트 펄스 변조부(220)의 출력단 (310)의 개수가 N개이면 N개의 개별 스위치를 포함한다.
복수의 개별 스위치들(430)은 쌍을 이루어 공통 노드(420)에 연결된다. 개별 스위치 쌍(430a1 및 430a2)은 하나의 공통 노드(420a)에 연결될 수 있고, 해당 공통 노드(420a)의 맞은 편은 2개의 게이트 펄스 변조부(220)의 출력단 (310a1 및 310a2) 각각에 연결된다.
도 4a는 레벨 시프터부(210)의 출력단의 개수가 4인 경우로서, 제1 개별 스위치 쌍(430a1 및 430a2)은 OUT 1과 OUT 3에 각각 순차적으로 연결될 수 있고, 제2 개별 스위치 쌍(430b1 및 430b2)은 OUT 2와 OUT 4에 각각 순차적으로 연결될 수 있다.
레벨 시프터부(210)의 출력단의 개수가 6인 경우, 제1 개별 스위치 쌍(430a1 및 430a2)은 OUT 1과 OUT 4에 각각 순차적으로 연결될 수 있고, 제2 개별 스위치 쌍(430b1 및 430b2)은 OUT 2와 OUT 5에 각각 순차적으로 연결될 수 있다. 제3 개별 스위치 쌍은 OUT 3과 OUT 6에 각각 순차적으로 연결될 수 있다.
레벨 시프터부(210)의 출력단의 개수가 8인 경우, 제1 개별 스위치 쌍(430a1 및 430a2)은 OUT 1과 OUT 5에 각각 순차적으로 연결될 수 있고, 제2 개별 스위치 쌍(430b1 및 430b2)은 OUT 2와 OUT 6에 각각 순차적으로 연결될 수 있다. 제3 개별 스위치 쌍은 OUT 3과 OUT 7에 각각 순차적으로 연결될 수 있고, 제4 개별 스위치 쌍은 OUT 4과 OUT 8에 각각 순차적으로 연결될 수 있다.
도 4b는 레벨 시프터부(210)의 출력단의 개수가 N인 경우로서, 게이트 펄스 변조부(220)는 N 개의 타이밍 신호들 중 제1 및 제2 타이밍 신호들을 공통으로 변조하고, 제1 타이밍 신호는 n (n은 자연수)번째 타이밍 신호에 해당하며 제2 타이밍 신호는 (n + N/2) 번째 타이밍 신호에 해당한다.
일 실시예에서, 게이트 펄스 변조부(220)는 제1 타이밍 신호의 변조 완료 이후 제2 타이밍 신호의 변조를 시작할 수 있다. 이는 제1 타이밍 신호와 제2 타이밍 신호의 변조 시점이 일치하지 않도록 하여 공통 스위치(410)의 동시 사용을 방지하기 위함이다.
게이트 펄스 변조부(220)는 공통 스위치를 사용하여 공통 스위치(410)를 사용하지 않는 경우와 비교될 때 스위치의 개수를 3/4으로 줄일 수 있다. 게이트 펄스 변조부(220)는 스위치 개수의 감소를 통해 확보된 면적을 제어회로 특성을 높일 수 있도록 이용할 수 있어 전원 드라이버(120)의 전체적인 성능을 향상 시킬 수 있다.
도 5는 도 3에 있는 게이트 펄스 변조부의 다른 일 실시예에 해당하는 회로도이다.
도 5에서, 게이트 펄스 변조 단자(221)는 공통 스위치(410a), 공통 노드(420a), 개별 스위치 쌍(430a1 및 430a2)을 통해 게이트 펄스 변조부(220)의 출력단(310a1 및 310a2)에 연결된다.
도 4와 달리, 공통 스위치(410a)와 개별 스위치 쌍(430a1 및 430a2)은 각각 제1 내부 다이오드(440a) 및 제2 내부 다이오드(450a1 및 450a2)를 포함할 수 있다.
게이트 펄스 변조부(220)는 복수의 타이밍 신호들(251 내지 254)을 제1 전원전압(VGL)에서 제2 전원전압(VGH)으로 천이하는 과정과 제2 전원전압(VGH)과 제1 전원전압(VGL)로 천이하는 과정에서 제1 전원전압(VGL)과 제2 전원전압(VGH) 사이의 전압(즉, 기준전압)을 경유하도록 변조할 수 있다. 여기에서, 기준 전압은 게이트 펄스 변조 단자(221)에 인가된 전압으로 제1 전원전압(VGL)과 제2 전원전압(VGH) 사이의 레벨을 갖는다.
도 5a에서, 게이트 펄스 변조부(220)는 복수의 타이밍 신호들(251 내지 254)을 제1 전원전압(VGL)에서 제2 전원전압(VGH)으로 천이하는 과정에서, 공통 스위치(410a), 공통 노드(420a) 및 제2 내부 다이오드(450a1)를 지나가는 제1 경로를 활성화한다. 복수의 타이밍 신호들(251 내지 254)은 제1 경로가 활성화 되는 동안 기준 전압의 제3 레벨(251a)을 지나가는 파형을 형성한다.
반대로, 게이트 펄스 변조부(220)는 복수의 타이밍 신호들(251 내지 254)을 제2 전원전압(VGH)에서 제1 전원전압(VGL)로 천이하는 과정에서, 개별 스위치(430a1), 공통 노드(420a) 및 제1 내부 다이오드(440a)를 지나가는 제2 경로를 활성화 한다. 복수의 타이밍 신호들(251 내지 254)은 제2 경로가 활성화 되는 동안 기준 전압(251b)의 제3 레벨을 지나가는 파형을 형성한다.
도 5b는 제1 내부 다이오드(440a) 및 제2 내부 다이오드(450a1 및 450a2)의 방향이 도 5a와 반대로 배치되는 경우의 회로도이다.
도 5b에서, 게이트 펄스 변조부(220)는 복수의 타이밍 신호들(251 내지 254)을 제1 전원전압(VGL)에서 제2 전원전압(VGH)으로 천이하는 과정에서, 제1 내부 다이오드(440a), 공통 노드(420a) 및 개별 스위치(430a1)를 지나가는 제1 경로를 활성화한다. 복수의 타이밍 신호들(251 내지 254)은 제1 경로가 활성화 되는 동안 기준 전압의 제3 레벨(251a)을 지나가는 파형을 형성한다.
반대로, 게이트 펄스 변조부(220)는 복수의 타이밍 신호들(251 내지 254)을 제2 전원전압(VGH)에서 제1 전원전압(VGL)로 천이하는 과정에서, 제2 내부 다이오드(450a1), 공통 노드(420a) 및 공통 스위치(410a)를 지나가는 제2 경로를 활성화 한다. 복수의 타이밍 신호들(251 내지 254)은 제2 경로가 활성화 되는 동안 기준 전압(251b)의 제3 레벨을 지나가는 파형을 형성한다.
상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 디스플레이 장치 110: 타이밍 콘트롤러
120: 전원 드라이버 130: 소스 드라이버
140: 게이트 드라이버 150: 디스플레이 패널
210: 레벨 시프터부 220: 게이트 펄스 변조부
221: 게이트 펄스 단자
251 내지 254: 복수의 타이밍 신호들
251a 및 251b: 기준 전압
310: 게이트 펄스 변조부의 출력단
410: 공통 스위치 420: 공통 노드
430: 복수의 개별 스위치들
440 및 450: 내부 다이오드

Claims (12)

  1. 제1 레벨 및 제2 레벨을 가지는 구형파로서 서로 다른 위상을 가지는 복수의 타이밍 신호들을 출력하는 레벨 쉬프터부;
    제3 레벨을 가지는 기준 전압을 출력하는 게이트 펄스 변조 단자; 및
    상기 기준 전압을 공통으로 스위치하는 공통 스위치 및 상기 공통 스위치와 각각 연결된 복수의 개별 스위치들을 포함하고, 상기 복수의 타이밍 신호들이 상기 기준 전압을 경유하도록 변조시키는 게이트 펄스 변조부를 포함하는 전원 드라이버.
  2. 제1항에 있어서, 상기 레벨 쉬프터부는
    상기 복수의 타이밍 신호들을 순차적으로 위상 지연시키는 것을 특징으로 하는 전원 드라이버.
  3. 제2항에 있어서, 상기 상기 레벨 쉬프터부는
    상기 복수의 타이밍 신호들을 4상, 6상 또는 8상 신호들로 위상 지연시키는 것을 특징으로 하는 전원 드라이버.
  4. 제1항에 있어서, 상기 게이트 펄스 변조부는
    상기 복수의 타이밍 신호들 각각에 대해 상기 제1 레벨에서 상기 제2 레벨로 천이하는 과정과 상기 제2 레벨에서 상기 제1 레벨로 천이하는 과정에서 상기 제3 레벨을 경유하고, 상기 제3 레벨은 상기 제1 및 제2 레벨들 사이에 있는 것을 특징으로 하는 전원 드라이버.
  5. 제1항에 있어서, 상기 게이트 펄스 변조부는
    4 개의 타이밍 신호들 중 1번째 및 3번째 타이밍 신호들을 공통으로 변조하고, 2번째 및 4번째 타이밍 신호들을 공통으로 변조하는 것을 특징으로 하는 전원 드라이버.
  6. 제1항에 있어서, 상기 게이트 펄스 변조부는
    N 개의 타이밍 신호들 중 제1 및 제2 타이밍 신호들을 공통으로 변조하고, 상기 제1 타이밍 신호는 n 번째 타이밍 신호에 해당하며 상기 제2 타이밍 신호는 (n + N/2) 번째 타이밍 신호에 해당하는 것을 특징으로 하는 전원 드라이버.
  7. 제6항에 있어서, 상기 게이트 펄스 변조부는
    상기 제1 타이밍 신호의 변조 완료 이후 상기 제2 타이밍 신호의 변조를 시작하는 것을 특징으로 하는 전원 드라이버.
  8. 제1항에 있어서, 상기 공통 스위치는
    일단을 상기 게이트 펄스 변조 단자의 출력단과 전기적으로 연결하고 타단을 상기 복수의 개별 스위치들 각각의 입력단과 전기적으로 연결하는 것을 특징으로 하는 전원 드라이버.
  9. 제8항에 있어서, 상기 복수의 개별 스위치들은
    n 번째 타이밍 신호와 (n + N/2) 번째 타이밍 신호를 각각 스위칭하는 것을 특징으로 하는 전원 드라이버.
  10. 제1항에 있어서, 상기 공통 스위치는
    일단으로부터 타단까지 전류를 제공할 수 있는 내부 다이오드를 포함하는 것을 특징으로 하는 전원 드라이버.
  11. 제9항에 있어서, 상기 복수의 개별 스위치들 각각은
    상기 공통 스위치와 연결된 입력단으로부터 상기 레벨 시프터부와 연결된 출력단까지 전류를 제공할 수 있는 내부 다이오드를 포함하는 것을 특징으로 하는 전원 드라이버.
  12. 타이밍 콘트롤러;
    상기 타이밍 콘트롤러와 연결된 전원 드라이버;
    상기 전원 드라이버와 연결된 게이트 드라이버를 포함하고,
    상기 전원 드라이버는
    제1 및 제2 레벨을 가지는 구형파로서 서로 다른 위상을 가지는 복수의 타이밍 신호들을 출력하는 레벨 쉬프터부;
    제3 레벨을 가지는 기준 전압을 출력하는 게이트 펄스 변조 단자; 및
    상기 기준 전압을 공통으로 스위치하는 공통 스위치 및 상기 공통 스위치와 각각 연결된 복수의 개별 스위치들을 포함하고, 상기 출력된 복수의 타이밍 신호들이 상기 기준 전압을 경유하도록 변조시키는 게이트 펄스 변조부를 포함하는 디스플레이 패널 드라이버.
KR1020130147822A 2013-11-29 2013-11-29 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버 KR102142299B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130147822A KR102142299B1 (ko) 2013-11-29 2013-11-29 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버
US14/555,037 US9337839B2 (en) 2013-11-29 2014-11-26 Pre-driver and power circuit including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130147822A KR102142299B1 (ko) 2013-11-29 2013-11-29 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버

Publications (2)

Publication Number Publication Date
KR20150062807A true KR20150062807A (ko) 2015-06-08
KR102142299B1 KR102142299B1 (ko) 2020-08-07

Family

ID=53266173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130147822A KR102142299B1 (ko) 2013-11-29 2013-11-29 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버

Country Status (2)

Country Link
US (1) US9337839B2 (ko)
KR (1) KR102142299B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034204A (ko) * 2015-09-18 2017-03-28 엘지디스플레이 주식회사 표시 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295108B2 (en) 2015-08-19 2022-04-05 NOVATEK Microeletronics Corp. Control method for optical fingerprint sensor and related control circuit and optical fingerprint sensor
US11656716B2 (en) 2015-08-19 2023-05-23 Novatek Microelectronics Corp. Control method for optical fingerprint sensor and touch controller
US11308306B2 (en) 2015-08-19 2022-04-19 Novatek Microelectronics Corp. Control method for optical fingerprint sensor and related control circuit
US10809855B2 (en) * 2015-08-19 2020-10-20 Novatek Microelectronics Corp. Driving circuit and a method for driving a display panel having a touch panel
CN108121471B (zh) * 2016-11-28 2021-10-26 乐金显示有限公司 具有触摸传感器的显示设备及其驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080091963A (ko) * 2007-04-10 2008-10-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20110055069A (ko) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 게이트 펄스 변조 회로
KR20110074352A (ko) 2009-12-24 2011-06-30 엘지디스플레이 주식회사 표시장치와 그 게이트펄스 변조 제어방법
KR20110077211A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 표시장치와 그 게이트펄스 제어방법
KR20120031651A (ko) * 2010-09-27 2012-04-04 엘지디스플레이 주식회사 표시장치와 그 클럭신호 제어방법
KR20120073824A (ko) * 2010-12-27 2012-07-05 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100214001A1 (en) * 2009-02-26 2010-08-26 Himax Analogic, Inc. Level Shift Circuit
US8368683B2 (en) * 2010-01-22 2013-02-05 Himax Analogic, Inc. Power-off control circuit and liquid crystal display panel comprising the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080091963A (ko) * 2007-04-10 2008-10-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20110055069A (ko) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 게이트 펄스 변조 회로
KR20110074352A (ko) 2009-12-24 2011-06-30 엘지디스플레이 주식회사 표시장치와 그 게이트펄스 변조 제어방법
KR20110077211A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 표시장치와 그 게이트펄스 제어방법
KR20120031651A (ko) * 2010-09-27 2012-04-04 엘지디스플레이 주식회사 표시장치와 그 클럭신호 제어방법
KR20120073824A (ko) * 2010-12-27 2012-07-05 엘지디스플레이 주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034204A (ko) * 2015-09-18 2017-03-28 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR102142299B1 (ko) 2020-08-07
US9337839B2 (en) 2016-05-10
US20150155871A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
CN110164352B (zh) 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
EP3621062B1 (en) Shift register unit and drive method therefor, gate drive circuit and display apparatus
US10068658B2 (en) Shift register unit, driving circuit and method, array substrate and display apparatus
US9293223B2 (en) Shift register unit, gate driving circuit and display device
US9129576B2 (en) Gate driving waveform control
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
KR100674976B1 (ko) 공유 회로를 이용하는 평판 표시 장치의 게이트 라인 구동장치 및 방법
US9928797B2 (en) Shift register unit and driving method thereof, gate driving apparatus and display apparatus
KR102142299B1 (ko) 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버
US9035930B2 (en) Display device and driving method thereof
US11875748B2 (en) Gate driving circuit, display substrate, display device and gate driving method for realizing frequency doubling output
US10657864B2 (en) Drive circuit of display device and driving method for display device having single-ended to differential modules
KR102199930B1 (ko) 게이트 드라이버와 그의 제어 방법
JP2011253169A (ja) ディスプレイ装置の駆動回路
US20210358367A1 (en) Shift register and driving method thereof, gate drive circuit, and display device
TW201525963A (zh) 顯示裝置及其閘極移位暫存器的初始化方法
US20170345516A1 (en) Shift register unit, gate drive device, display device, and control method
US9208740B2 (en) Gate driver and display device using the same
WO2018196084A1 (zh) 扫描驱动电路、阵列基板与显示面板
US20120169581A1 (en) Shift register and driving method thereof
US11081033B2 (en) Shift register unit and driving method thereof, gate driver, display panel and display device
US10078987B2 (en) Display apparatus
CN107505792B (zh) 阵列基板、显示面板以及显示装置
KR101112063B1 (ko) 게이트드라이버 및 이를 구비한 액정표시장치
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant