KR100870511B1

KR100870511B1 - 액정표시장치와 그 구동방법

Info

Publication number: KR100870511B1
Application number: KR1020070019587A
Authority: KR
Inventors: 장수혁; 송홍성; 민웅기
Original assignee: 엘지디스플레이 주식회사
Priority date: 2007-02-27
Filing date: 2007-02-27
Publication date: 2008-11-26
Also published as: KR20080079441A

Abstract

본 발명은 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 극성제어신호를 발생하는 제1 로직회로; 게이트 타이밍 제어신호들을 발생하는 제2 로직회로; 상기 극성제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 및 상기 게이트 타이밍 제어신호들에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 구비한다.

Description

액정표시장치와 그 구동방법{Liquid Crystal Display and Driving Method thereof}

도 1은 액정표시장치의 액정셀을 보여 주는 등가 회로도.

도 2는 인터레이스 데이터의 일예를 보여 주는 파형도.

도 3은 인터레이스 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.

도 4는 스크롤 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.

도 5는 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 프레임 구성도.

도 6은 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법을 단계적으로 설명하기 위한 흐름도.

도 7은 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 데이터전압과 스캔펄스의 파형을 보여 주는 파형도.

도 8은 N의 배수 번째 프레임기간에서 데이터전압과 스캔펄스의 파형을 보여 주는 파형도.

도 9는 스크롤 데이터에서 직류화잔상이 나타나지 않는 원리를 설명하기 위한 도면.

도 10은 N의 배수 번째 프레임기간에서 광이 증가되는 실험결과를 나타내는 파형도.

도 11은 제2 소스 인에이블신호에 의해 제N 프레임기간에서 광이 낮아지는 실험결과를 나타내는 파형도.

도 12는 인터레이스 데이터에서 직류화잔상이 나타나지 않는 원리를 설명하기 위한 도면.

도 13은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도.

도 14는 도 13에 도시된 데이터 구동회로를 상세히 나타내는 블록도.

도 15는 도 14에 도시된 디지털/아날로그 변환기를 상세히 나타내는 회로도.

도 16은 도 13에 도시된 제1 로직회로를 상세히 나타내는 블록도.

도 17은 도 16에 도시된 POL 반전신호, 제1 및 제2 극성제어신호를 나타내는 파형도.

도 18은 도 13에 도시된 제2 로직회로를 상세히 나타내는 블록도.

도 19는 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 데이터전압을 제어하기 위한 게이트 타이밍 제어신호들과 스캔펄스를 제어하기 위한 게이트 타이밍 제어신호들의 보여 주는 파형도.

도 20은 N의 배수 번째 프레임기간에서 데이터전압을 제어하기 위한 데이터 타이밍 제어신호들과 스캔펄스를 제어하기 위한 게이트 타이밍 제어신호들의 보여 주는 파형도.

도 21은 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도.

도 22는 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도.

< 도면의 주요 부분에 대한 부호의 설명 >

100 : 액정표시패널 101 : 타이밍 콘트롤러

102, 162 : 제1 로직회로 103 : 데이터 구동회로

104 : 게이트 구동회로 105 : 시스템

106 : 라인 메모리 107, 163 : 제2 로직회로

111 : 쉬프트 레지스터 112 : 데이터 레지스터

113, 114 : 래치 115 : 디지털/아날로그 변환기

116 : 차지쉐어회로 117 : 출력회로

121 : P-디코더 122 : N-디코더

123, 144, 184, 185 : 멀티플렉서 141, 181 : 프레임 카운터

142 : POL 반전부 143 : 배타적 논리합 게이트

161 : 영상 분석회로 182 : 제1 위상조정부

183 : 제2 위상조정부

본 발명은 액정표시장치에 관한 것으로, 특히 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 도 1과 같이 액정셀(Clc)마다 형성된 박막트랜지스터(Thin Film Transistor, TFT)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동화상의 표시품질을 높일 수 있다. 도 1에 있어서, 도면부호 "Cst"는 액정셀(Clc)에 충전된 데이터전압을 유지하기 위한 스토리지 커패시터(Storage Capacitor, Cst), 'DL'은 데이터전압이 공급되는 데이터라인, 그리고 'GL'은 스캔전압이 공급되는 게이트라인을 각각 의미한다.

이와 같은 액정표시장치는 직류 옵셋 성분을 감소시키고 액정의 열화를 줄이기 위하여, 이웃한 액정셀들 사이에서 극성이 반전되고 프레임기간 단위로 극성이 반전되는 인버젼 방식(Inversion)으로 구동되고 있다. 그런데 데이터전압의 두 극성 중에서 어느 한 극성이 장시간 우세적(dominant)으로 공급되면 잔상이 발생한다. 이러한 잔상을 액정셀에 동일 극성의 전압이 반복적으로 충전되므로 "직류화 잔상(DC Image sticking)"이라 한다. 이러한 예 중 하나는 액정표시장치에 인터레이스(Interlace) 방식의 데이터전압들이 공급되는 경우이다. 인터레이스 방식은 기수 프레임기간 동안 기수 수평라인의 액정셀들에 표시될 기수라인 데이터전압만을 포함하고, 우수 프레임기간 동안 우수 수평라인의 액정셀들에 표시될 데이터전압만을 포함한다.

도 2는 액정셀(Clc)에 공급되는 인터레이스방식의 데이터전압의 일예를 보여주는 파형도이다. 도 2와 같은 데이터전압이 공급되는 액정셀(Clc)은 기수 수평라인에 배치된 액정셀들 중 어느 하나이다.

도 2를 참조하면, 액정셀(Clc)에는 기수 프레임기간 동안 정극성 전압이 공급되고 우수 프레임기간 동안 부극성 전압이 공급된다. 인터레이스 방식에서, 기수 수평라인에 배치된 액정셀(Clc)에는 기수 프레임기간 동안에만 높은 정극성 데이터전압이 공급되기 때문에, 4 개의 프레임기간 동안 박스 내의 파형과 같이 정극성 데이터전압이 부극성 데이터전압에 비하여 우세적으로 되어 직류화 잔상이 나타나게 된다. 도 3은 인터레이스 데이터로 인하여 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다. 도 3의 좌측 이미지와 같은 원 화상을 인터레이스방식으로 액정표시패널에 일정시간 동안 공급하면 극성이 프레임기간 단위로 변하는 데이터전압이 기수 프레임과 우수 프레임에서 진폭이 달라지고, 그 결과 좌측 이미지와 같은 원 화상 후에 액정표시패널의 모든 액정셀들(Clc)에 중간계조 예를 들면 127 계조의 데이터전압을 공급하면 우측 이미지와 같이 원 화상의 패턴이 희미하게 보이는 직류화 잔상이 나타난다.

직류화 잔상의 다른 예로써, 동일한 화상을 일정한 속도로 이동 또는 스크롤(scroll)시키면 스크롤되는 그림의 크기와 스크롤 속도(이동속도)의 상관 관계에 따라 액정셀(Clc)에 동일 극성의 전압이 반복적으로 축적되어 직류화 잔상이 나타날 수 있다. 이러한 실예는 도 4와 같다. 도 4는 사선 패턴과 문자 패턴을 일정한 속도로 이동시킬 때 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다.

액정표시장치에서는 직류화 잔상에 의해 동화상 표시품질이 떨어질뿐 아니라 육안으로 휘도차이를 주기적으로 느끼는 플리커(Flicker) 현상에 의해서도 표시품질이 떨어진다. 따라서, 액정표시장치의 표시품질을 높이기 위해서는 직류화 잔상을 해결함과 동시에 플리커 현상을 방지하여야 한다.

따라서, 본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 극성제어신호를 발생하는 제1 로직회로; 및 게이트 타이밍 제어신호들을 발생하는 제2 로직회로; 상기 극성제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 및 상기 게이트 타이밍 제어신호들에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 구비하고; 상기 극성제어신호는 N(N은 8 이상의 정수)의 배수 번째 프레임기간과 N-1의 배수 번째 프레임기간 동안 동일한 극성패턴을 가지며, 상기 N의 배수 번째 프레임기간과 상기 N-1의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴을 가지며; 상기 게이트 타이밍 제어신호들은 상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에 비하여 상기 N의 배수 번째 프레임기간에서 다른 위상으로 발생된다.

상기 N의 배수 번째 프레임기간에서, 상기 액정셀은 이전 라인의 데이터전압을 충전하는 제1 기간, 정극성 데이터전압과 부극성 데이터전압 사이의 차지쉐어전압과 공통전압 중 어느 하나를 충전하는 제2 기간, 및 상기 이전 라인의 데이터전압과 극성이 다른 표시될 데이터전압을 충전하는 제3 기간을 포함하는 1 수평기간 동안 상기 데이터전압들을 순차적으로 충전한다.

삭제

상기 1 수평기간을 100%라 할 때, 상기 제1 기간은 30%~40%이고, 상기 제2 기간(t2)은 0%~20%이며, 상기 제3 기간은 40~60%이다.

상기 게이트 타이밍 제어신호는 상기 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스를 순차적으로 쉬프트시키기 위한 게이트 쉬프트 클럭신호; 및 상기 게이트 구동회로의 출력을 지시하는 게이트 출력 인에이블신호를 포함한다.

상기 제1 로직회로는 상기 게이트 스타트 펄스를 카운트하여 상기 프레임기간의 수를 지시하는 프레임 카운트 정보를 발생하는 프레임 카운터; 상기 프레임 카운트 정보를 이용하여 상기 N의 배수 번째 프레임기간에서 논리가 반전되는 반전신호를 발생하는 POL 반전부; 및 상기 데이터전압의 극성을 지시하는 제1 극성제어신호와 상기 반전신호를 배타적 논리합 연산하여 상기 극성제어신호를 발생하는 배 타적 논리합 회로를 구비한다.

상기 제1 로직회로는 상기 극성제어신호와 상기 제1 극성제어신호를 선택적으로 상기 데이터 구동회로에 공급하는 멀티플렉서를 더 구비한다.

상기 제2 로직회로는 상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 제1 게이트 쉬프트 클럭신호와 제1 게이트 출력 인에이블신호를 출력하고; 상기 N의 배수 번째 프레임기간에서 제1 게이트 쉬프트 클럭신호에 비하여 위상이 빠른 제2 게이트 쉬프트 클럭신호와, 제1 게이트 출력 인에이블신호에 비하여 위상이 빠른 제2 게이트 출력 인에이블신호를 출력한다.

상기 제2 로직회로는 상기 게이트 스타트 펄스를 카운트하여 상기 N의 배수 번째 프레임기간을 지시하는 N 프레임 정보를 출력하는 프레임 카운터; 상기 제1 게이트 쉬프트 클럭신호의 위상을 빠르게 조정하여 상기 제2 게이트 쉬프트 클럭신호를 발생하는 제1 위상조정부; 상기 제1 게이트 출력 인에이블신호의 위상을 빠르게 조정하여 상기 제2 게이트 출력 인에이블신호를 발생하는 제2 위상조정부; 상기 N 프레임 정보에 응답하여 상기 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 상기 제1 게이트 쉬프트 클럭신호를 상기 게이트 구동회로에 공급하고, 상기 N의 배수 번째 프레임기간 동안 상기 제2 게이트 쉬프트 클럭신호를 상기 게이트 구동회로에 공급하는 제1 멀티플렉서; 및 상기 N 프레임 정보에 응답하여 상기 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 상기 제1 게이트 출력 인에이블신호를 상기 게이트 구동회로에 공급하고, 상기 N의 배수 번째 프레임기간 동안 상기 제2 게이트 출력 인에이블신호를 상기 게이트 구동회로에 공급하 는 제2 멀티플렉서를 구비한다.

상기 액정표시장치는 입력 영상을 분석하여 그 분석 결과에 따라 상기 제1 및 제2 로직회로의 출력을 제어하는 영상분석회로를 더 구비한다.

본 발명의 실시예에 따른 액정표시장치의 구동방법은 데이터전압이 공급되는 다수의 데이터라인과 스캔펄스가 공급되는 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 표시패널, 극성제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로, 및 게이트 타이밍 제어신호들에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 구비하는 액정표시장치의 구동방법에 있어서, 상기 극성제어신호를 N(N은 8 이상의 정수)의 배수 번째 프레임기간과 N-1의 배수 번째 프레임기간 동안 동일한 극성패턴으로 발생하는 단계; 상기 극성제어신호를 상기 N의 배수 번째 프레임기간과 상기 N-1의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴으로 발생하는 단계; 상기 게이트 타이밍 제어신호들을 발생하는 단계; 및 상기 N의 배수 번째 프레임기간에서 상기 게이트 타이밍 제어신호들의 위상을 상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에 비하여 다르게 제어하는 단계를 포함한다.

이하, 도 5 내지 도 22를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5 및 도 6을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 디지털 비디오 데이터와 함께 입력되는 타이밍 신호를 카운트하여 프레임기간을 카운트한다.(S61) 그리고 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 프레임 극성을 1 프레임기간 단위로 반전시켜 1 프레임기간 단위로 액정셀(Clc)에 충전되는 데이터전압의 극성을 반전시키되(S62, S63), N의 배수 번째 프레임기간의 프레임극성을 그 이전 프레임기간의 프레임극성과 동일하게 제어한다.(S62 및 S64) 'N'은 바람직하게는 8 이상의 정수이다. 이는 'N'을 조절하면서 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상을 확인한 실험 결과에서, N 번째 프레임이 8 프레임기간 주기로 나타날 때 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상이 나타나지 않은 것을 확인하였기 때문이다.

프레임극성이란 1 프레임기간 내에서 극성제어신호(Polarity, POL)에 의해 결정되는 한 화면의 액정셀들의 극성 즉, 한 화면의 데이터전압 극성이다. 극성제어신호(POL)는 데이터 구동회로와 게이트 구동회로의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러에서 발생되며, 1 수평기간 또는 2 수평기간 단위로 논리가 반전된다. 따라서, 제N 프레임기간 이전의 N-1 개의 프레임기간 동안 액정셀에 충전되는 데이터전압은 1 프레임기간 단위로 극성이 반전되고(S62, S63), 제N-1 프레임기간과 제N 프레임기간 동안 그 액정셀에 충전되는 데이터전압은 어느 한 극성으로 고정된다.(S62, S64) 마찬가지로, 제2N 프레임기간 이전의 N-1 개의 프레임기간 동안 액정셀에 충전되는 데이터전압은 1 프레임기간 단위로 극성이 반전되고(S62, S63), 제2N-1 프레임기간과 제2N 프레임기간 동안 그 액정셀에 충전되는 데이터전압은 어느 한 극성으로 공급된다.(S62, S64)

또한, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 N의 배수 번 째 프레임 기간 이전의 N-1 개의 프레임기간 동안 매 프레임기간마다 데이터전압과 스캔펄스의 위상을 동기시켜 1 수평기간 동안 액정셀에 충전되는 데이터전압의 극성을 어느 하나로 고정시킨다.(S65) 이에 비하여, N의 배수 번째 프레임기간에서 데이터전압과 스캔펄스의 위상을 어긋나게 제어하여 1 수평기간 동안 액정셀에 충전되는 데이터전압의 극성을 정극성(+)으로부터 부극성(-)으로 또는, 부극성(-)으로부터 정극성(+)으로 제어한다.(S66) 결국, 제N 프레임기간 이전의 N-1 개의 프레임기간 동안 각 프레임기간에서 1 수평기간 동안 액정셀에 충전되는 데이터전압의 충전양에 비하여, 제N 프레임기간에서 액정셀에 충전되는 데이터전압의 충전양이 낮아진다. 마찬가지로, 제2N 프레임기간 이전의 N-1 개의 프레임기간의 각 프레임기간에서 1 수평기간 동안 액정셀에 충전되는 데이터전압의 충전양에 비하여, 제2N 프레임기간에서 1 수평기간 동안 액정셀에 충전되는 데이터전압의 충전양이 낮아진다. 도 6에서 'Vlc'는 데이터전압에 의해 충전되는 액정셀의 전압을 의미한다.

도 7은 제N 프레임기간 이전의 N-1 개의 프레임기간 동안 발생되는 데이터전압과 스캔펄스의 파형을 나타낸다. 도 7에서, "SOURCE OUTPUT"은 데이터 구동회로로부터 출력되는 데이터전압(Vdata)의 파형이며, 1 프레임기간 단위로 극성이 반전된다. "GATE OUTPUT"은 게이트 구동회로로부터 출력되는 스캔펄스(SP)의 파형이며, 1 스캔펄스의 펄스폭은 대략 1 수평기간에 해당한다. 도 7과 같이 제N 프레임기간 이전의 N-1 개의 프레임기간 동안 각 프레임기간에서 데이터전압(Vdata)의 파형과 스캔펄스(SP)의 파형은 위상이 동일하다. 따라서, 제N 프레임기간 이전의 각 프레임기간에서 1 수평기간 동안 액정셀의 전압(Vlc)은 정극성 또는 부극성으로 그 극성이 고정된다.

도 8은 제N 프레임기간, 제2N 프레임기간, 제3N 프레임기간 등 N의 배수 번째 프레임기간에 발생되는 데이터전압과 스캔펄스의 파형을 나타낸다. 도 8에서, "SOURCE OUTPUT"은 데이터 구동회로로부터 출력되는 데이터전압(Vdata)의 파형이며, 그 데이터전압(Vdata)은 N의 배수 번째 프레임기간 이전의 프레임기간과 동일한 극성으로 발생된다. "GATE OUTPUT"은 게이트 구동회로로부터 출력되는 스캔펄스(SP)의 파형이며, 1 스캔펄스의 펄스폭은 대략 1 수평기간에 해당한다. 도 8과 같이 N의 배수 번째 프레임기간 동안 데이터전압(Vdata)과 스캔펄스(SP)의 위상이 어긋나게 제어된다. 따라서, N의 배수 번째 프레임기간에서 1 수평기간 동안 액정셀의 전압(Vlc)은 정극성(+)으로부터 부극성(-)으로 변하거나, 부극성(-)으로부터 정극성(+)으로 변한다. 도 8에서 "tlc"는 액정셀에 데이터전압(Vdata)이 충전되는 1 수평기간이며, 이전 라인의 데이터전압을 충전하는 제1 기간(t1), 정극성 데이터전압과 부극성 데이터전압 사이의 차지쉐어전압 또는 공통전압(Vcom)이 충전되는 제2 기간(t2), 및 이전 라인의 데이터전압과 극성이 다른 표시될 데이터전압이 충전되는 제3 기간(t3)을 포함한다. 차지쉐어전압(Charge share voltage)은 소스 출력 인에이블신호(SOE)의 하이논리구간에서 정극성 데이터전압이 공급되는 데이터라인과 그에 인접하게 배치되고 부극성 데이터전압이 공급되는 데이터라인의 단락에 의해 정극성 데이터전압과 부극성 데이터전압의 평균값으로 발생되는 전압이다.

"tlc"를 100%라 할 때, 제1 기간(t1)은 30%~40%로 되어야 하고, 제2 기 간(t2)은 0%~20%로 되어야 한다. 그리고 제3 기간(t3)은 40~60%로 되어야 한다. 이러한 t1, t2 및 t3는 직류화잔상 실험을 한 결과, 직류화 잔상이 나타나지 않으면서도 N의 배수 번째 프레임기간에서 액정셀 전압의 충전양 저하를 줄여 N의 배수 번째 프레임기간에서 화질 저하를 줄일 수 있는 최적 시간이다.

본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 도 5와 같이 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간에서 데이터전압과 스캔펄스의 위상을 동기시키기 위하여 위상이 동기되는 제1 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC1)과 제1 게이트 출력 인에이블신호(Gate Output Enable : GOE1)로 게이트 구동회로의 출력을 제어한다. 이에 비하여, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 도 5와 같이 N의 배수 번째 프레임기간에서 데이터전압과 스캔펄스의 위상을 어긋나게 하기 위하여, N의 배수 번째 프레임기간에서 제2 게이트 쉬프트 클럭신호(GSC2)과 제2 게이트 출력 인에이블신호(GOE2)로 게이트 구동회로의 출력을 제어한다. 게이트 쉬프트 클럭신호(GSC1, GSC2)은 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(Gate Start Pulse : GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호이다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인 즉, 제1 수평라인을 지시하는 타이밍 제어신호이다. 게이트 출력 인에이블신호(GOE1, GOE2)는 게이트 구동회로의 출력 타이밍을 지시하는 제어신호이다. 제2 게이트 쉬프트 클럭신호(GSC2)는 제1 게이트 쉬프트 클럭신호(GSC1)에 비하여 빠른 타이밍에 발생되고, 제2 게이트 출력 인에이블신호(GOE2)는 제1 게이트 출력 인에 이블신호(GOE1)에 비하여 빠른 타이밍에 발생된다.

도 9 내지 도 11은 스크롤 데이터가 임의의 액정셀(Clc)에 공급될 때 직류화 잔상과 플리커 예방 효과를 설명하기 위한 도면이다.

기호나 문자를 프레임당 8 픽셀(pixel)의 속도로 이동시키는 스크롤 데이터에서 본 발명은 극성제어신호(POL)를 이용하여 1 프레임기간 단위로 데이터전압(Vdata)의 극성을 반전시키고, 8 프레임기간 중 제7 및 제8 프레임기간에서 데이터전압의 극성을 동일하게 제어한다. 그러면, 임의의 액정셀(Clc)은 도 9와 같이 빗금친 프레임기간들에서 기호나 문자의 데이터전압을 충전하고 그 전압들이 "++" -> "--" -> "++" -> "--"로 변한다. 따라서, 본 발명은 일정한 속도로 기호나 문자가 이동하는 스크롤 데이터에서 액정셀(Clc)에 충전되는 전압의 극성이 주기적으로 반전됨으로써 동일 극성의 전압이 누적되어 나타나는 직류화 잔상을 예방할 수 있다.

액정표시패널 위에 배치된 포토 다이오드(Photo diode)의 출력 파형인 도 10의 광파형에서 볼 수 있는 바와 같이 제7 및 제8 프레임기간 동안 동일한 극성의 데이터전압이 반복되므로 그 중 두 번째 프레임기간인 제8 프레임기간에서 액정셀에 동일 극성의 데이터전압이 누적되어 그 전압이 커지고 그 액정셀을 투과하는 광양이 많아진다. 이러한 동일 극성의 누적 전압으로 인하여, 제8 프레임기간 동안 액정셀(Clc)의 휘도가 급격히 증가하여 플리커로 보일 수 있다. 이러한 플리커 현상을 예방하기 위하여, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 N의 배수 번째 프레임기간에서 스캔펄스의 파형을 빠르게 하여 액정셀(Clc)의 충전양을 저하시켜 도 11과 같이 휘도의 급격한 변화를 방지한다.

도 12는 인터레이스 데이터가 임의의 액정셀(Clc)에 공급될 때 직류화 잔상과 플리커 예방 효과를 설명하기 위한 도면이다.

도 12를 참조하면, 임의의 액정셀(Clc)에 인터레이스 데이터가 공급되면 그 액정셀(Clc)에는 제N-1 프레임기간과 제N+1 프레임기간에만 높은 데이터전압이 공급되고, 제N 프레임기간과 제N+2 프레임기간에 상대적으로 낮은 블랙전압 혹은 평균전압이 공급된다. 그 결과, 제N-1 프레임기간에 공급되는 정극성 데이터전압과 제N+1 프레임기간에 공급되는 부극성 데이터전압이 중화되어 액정셀(Clc)에 편향된 극성의 전압이 축적되지 않는다. 따라서, 본 발명의 실시예에 따른 액정표시장치는 인터레이스 데이터가 공급될 때에도 직류화 잔상과 플리커가 나타나지 않는다.

도 13은 본 발명의 제1 실시예에 따른 액정표시장치를 나타낸다.

도 13을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), 제1 로직회로(102), 데이터 구동회로(103), 게이트 구동회로(104), 및 제2 로직회로(107)를 구비한다.

액정표시패널(100)은 두 장의 유리기판 사이에 액정분자들이 주입된다. 이 액정표시패널(100)은 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.

액정표시패널(100)의 하부 유리기판에는 데이터라인들(D1 내지 Dm), 게이트라인들(G1 내지 Gn), TFT들, TFT에 접속된 액정셀(Clc)의 화소전극들(1), 및 스토 리지 커패시터(Cst) 등이 형성된다. 액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(101)는 수직/수평 동기신호(Vsync, Hsync), 데이터인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(104), 게이트 구동회로(104), 제1 및 제2 로직회로(102, 107)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 이러한 제어신호들은 게이트 스타트 펄스(GSP), 제1 게이트 쉬프트 클럭신호(GSC1), 제1 게이트 출력 인에이블신호(GOE1), 소스 스타트 펄스(Source Start Pulse : SSP), 소스 샘플링 클럭(Source Sampling Clock : SSC), 소스 출력 인에이블신호(SOE), 제1 극성제어신호(POL1)를 포함한다. 소스 스타트 펄스(SSP)는 데이터 제어신호(DDC)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(103) 내에서 데이터의 래치동작을 지시한다. 소스 출력 인에이블신호(Source Output Enable : SOE)는 데이터 구동회로(103)의 출력을 지시한다. 제1 극성제어신호(Polarity : POL1)는 액정표 시패널(100)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 제1 극성제어신호(POL1)는 1 수평기간 주기로 논리가 반전되는 1 도트 인버젼의 극성제어신호나 2 수평기간 주기로 논리가 반전되는 2 도트 인버젼의 극성제어신호 중 어느 한 형태로 발생된다. 이러한 타이밍 콘트롤러(101)는 120Hz 또는 60Hz 프레임 주파수로 타이밍 제어신호들을 발생하여 120Hz 또는 60Hz 기준으로 제1 로직회로(102), 데이터 구동회로(103), 게이트 구동회로(104)의 동작 타이밍을 제어한다. 프레임 주파수는 수직 동기신호(Vsync)에 대응하는 주파수로써 초당 화면 수를 지시한다. 120Hz 프레임 주파수는 1초당 120 개의 화면이 액정표시패널(100)에 표시되도록 하며, 60Hz 프레임 주파수는 1초당 60 개의 화면이 액정표시패널(100)에 표시되도록 한다. 액정표시장치가 120Hz 프레임 주파수로 구동될 때 60Hz 프레임 주파수에 비하여 플리커가 거의 느껴지지 않는다. 따라서, 타이밍 콘트롤(101)는 플리커효과를 높이기 위하여 120Hz의 프레임 주파수를 기준으로 제어신호들을 발생하는 것이 바람직하다.

제1 로직회로(102)는 게이트 스타트 펄스(GSP)와 제1 극성제어신호(POL1)를 입력받아 잔상과 플리커를 예방하기 위하여 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간들에서 1 프레임기간마다 극성이 반전되고 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간에서 극성이 동일한 제2 극성제어신호(POL2)를 발생한다. 또한, 제1 로직회로(102)는 제1 극성제어신호(POL1)와 제2 극성제어신호(POL) 중 어느 하나를 선택적으로 데이터 구동회로(103)에 공급한다. 제1 극성제어신호(POL1)는 도 17과 같이 1 수평기간 또는 2 수평기간 단위로 논리가 반전되 고 또한, 프레임기간마다 데이터전압(Vdata)의 극성을 반전시키기 위하여 1 프레임기간 단위로 논리가 반전된다. 제2 극성제어신호(POL2)는 도 17과 같이 N의 배수 번째 프레임기간에서 이전 프레임기간과 동일한 극성패턴으로 데이터전압의 극성을 제어하기 위하여 N의 배수 번째 프레임기간 이전의 프레임기간 동안 제1 극성제어신호(POL1)와 동일한 위상으로 발생되고 N의 배수 번째 프레임기간 동안 제1 극성제어신호(POL1)의 역위상으로 발생된다. 이 제1 로직회로(102)는 선택적으로 제1 극성제어신호(POL1)를 출력할 수도 있다.

제2 로직회로(107)는 게이트 스타트 펄스(GSP), 제1 게이트 쉬프트 클럭신호(GSC1) 및 제1 게이트 출력 인에이블신호(GOE1)를 이용하여 N의 배수 번째 프레임기간에서 액정셀의 데이터전압 충전양을 낮추기 위하여 제1 게이트 쉬프트 클럭신호(GSC1) 및 제1 게이트 출력 인에이블신호(GOE1)보다 위상이 빠른 제2 게이트 쉬프트 클럭신호(GSC2) 및 제2 게이트 출력 인에이블신호(GOE2)을 발생한다.

타이밍 콘트롤러(101)와 제1 및 제2 로직회로(102, 107)는 원칩(One Chip)으로 집적될 수 있다.

데이터 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 그리고 데이터 구동회로(103)는 디지털 비디오 데이터를 제2 극성제어신호(POL2)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.

게이트 구동회로(104)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액 정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 이 게이트 구동회로(104)는 게이트 스타트 펄스(GSP)에 응답하여 스캔펄스를 제1 게이트라인(G1)에 공급하기 시작하고, 이어서 게이트 쉬프트 클럭신호(GSC1, GSC2)에 따라 스캔펄스를 쉬프트시켜 제2 내지 제n 게이트라인들(G2 내지 Gn)에 순차적으로 스캔펄스들을 공급한다. 이러한 게이트 구동회로(104)는 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 제1 게이트 쉬프트 클럭신호(GSC1) 및 제1 게이트 출력 인에이블신호(GOE1)에 응답하여 스캔펄스들을 출력하며, N의 배수 번째 프레임기간에 제2 게이트 쉬프트 클럭신호(GSC2) 및 제2 게이트 출력 인에이블신호(GOE2)에 응답하여 스캔펄스들을 출력한다.

본 발명의 제1 실시예에 따른 액정표시장치는 타이밍 콘트롤러(101)에 디지털 비디오 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 공급하는 시스템(105)을 더 구비한다.

시스템(105)은 방송신호, 외부기기 인터페이스회로, 그래픽처리회로, 라인 메모리(106) 등을 포함하여 방송신호나 외부기기로부터 입력되는 영상소스로부터 비디오 데이터를 추출하고 그 비디오 데이터를 디지털로 변환하여 타이밍 콘트롤러(101)에 공급한다. 시스템(106)에서 수신되는 인터레이스 방송신호는 라인메모리에 저장된 후 출력된다. 인터레이스 방송신호의 비디오 데이터는 기수 프레임기간에 기수라인에만 존재하고 우수 프레임기간에 우수라인에만 존재한다. 따라서, 시스템(105)은 인터레이스 방송신호를 수신하면 라인 메모리(106)에 저장된 유효 데이터들의 평균값 또는 블랙 데이터값으로 기수 프레임기간의 우수라인 데이터, 그리고 우수 프레임의 기수라인 데이터를 발생한다. 이러한 시스템(105)은 디지털 비디오 데이터와 함께 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)에 공급한다. 또한, 시스템(105)은 타이밍 콘트롤러(101), 제1 및 제2 로직회로(102, 107), 데이터 구동회로(103), 게이트 구동회로(104), 액정표시패널(100)의 구동전압을 발생하는 직류-직류 변환기(DC-DC convertor), 백라이트 유닛의 광원 점등을 위한 인버터 등의 회로에 전원을 공급한다.

도 14 및 도 15는 데이터 구동회로(103)를 상세히 나타내는 회로도이다.

도 14 및 도 15를 참조하면, 데이터 구동회로(103)는 각각 k(k는 m보다 작은 정수) 개의 데이터라인들(D1 내지 Dk)을 구동하는 다수의 소스 집적회로(Integrated Circuit, IC)를 포함한다. 소스 집적회로 각각은 쉬프트 레지스터(111), 데이터 레지스터(112), 제1 래치(113), 제2 래치(114), 디지털/아날로그 변환기(이하, "DAC"라 한다)(115), 차지쉐어회로(Charge Share Circuit)(116) 및 출력회로(117)를 포함한다.

쉬프트레지스터(111)는 타이밍 콘트롤러(101)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생하게 된다. 또한, 쉬프트 레지스터(111)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단 집적회로의 쉬프트 레지스터(111)에 캐리신호(CAR)를 전달하게 된다.

데이터 레지스터(112)는 타이밍 콘트롤러(101)에 의해 분리된 기수 디지털 비디오 데이터(RGBodd)와 우수 디지털 비디오 데이터(RGBeven)를 일시 저장하고 저장된 데이터들(RGBodd,RGBeven)을 제1 래치(113)에 공급한다.

제1 래치(113)는 쉬프트 레지스터(111)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(112)로부터의 디지털 비디오 데이터들(RGBeven, RGBodd)을 샘프링하고, 그 데이터들(RGBeven, RGBodd)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다.

제2 래치(114)는 제1 래치(113)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 집적회로들의 제2 래치(114)와 동시에 래치된 디지털 비디오 데이터들을 출력한다.

DAC(115)는 도 15와 같이 정극성 감마기준전압(GH)이 공급되는 P-디코더(PDEC)(121), 부극성 감마기준전압(GL)이 공급되는 N-디코더(NDEC)(122), 극성제어신호들(POL1, POL2)에 응답하여 P-디코더(121)의 출력과 N-디코더(122)의 출력을 선택하는 멀티플렉서(123)를 포함한다. P-디코더(121)는 제2 래치(114)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력하고, N-디코더(122)는 제2 래치(114)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다. 멀티플렉서(123)는 극성제어신호(POL1, POL2)에 응답하여 정극성의 감마보상전압과 부극성의 감마보상전압을 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다.

차지쉐어회로(116)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 이 웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 차지쉐어전압으로 출력하거나, 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 데이터 출력채널들에 공통전압(Vcom)을 공급하여 정극성 데이터전압과 부극성 데이터전압의 급격한 변화를 줄인다.

출력회로(117)는 버퍼를 포함하여 데이터라인(D1 내지 Dk)으로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.

도 16은 제1 로직회로(102)를 상세히 나타내는 회로도이다.

도 16을 참조하면, 제1 로직회로(102)는 프레임 카운터(141), POL 반전부(142), 배타적 논리합 게이트(이하, "XOR"라 함)(143), 및 멀티플렉서(144)를 구비한다.

프레임 카운터(141)는 1 프레임기간 동안 1회 발생되고 1 프레임기간의 시작과 동시에 발생되는 게이트 스타트 펄스(GSP)를 카운트하여 프레임 수를 지시하는 프레임 카운트 정보(Fcnt)를 발생한다.

POL 반전부(142)는 프레임 카운터(141)로부터의 프레임 카운트 정보(Fcnt)를 입력받아 그 프레임 카운트 정보(Fcnt)를 N으로 나머지 연산하여 그 연산결과가 '0'이 되는 시점에 논리를 반전시켜 출력신호를 발생한다. 이 출력신호는 POL 반전신호로써(POLinv)로써 도 17과 같이 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 로우논리(또는 하이 논리)를 유지하고 N의 배수 번째 프레임기간의 시작시점에 하이논리(또는 로우논리)로 반전된다. 따라서, POL 반전부(142)로부터 출력되는 POL 반전신호(POLinv)는 N의 배수 번째 프레임기간마다 그 시작시점 을 지시한다.

XOR(143)는 제1 극성제어신호(POL1)와 POL 반전신호(POLinv)를 배타적 논리합 연산하여 도 17과 같이 N-1의 배수 번째 프레임기간과 N의 배수 번째 프레임기간에 동일하고, 그 이외의 나머지 프레임기간에서 1 프레임기간 단위로 반전되는 제2 극성제어신호(POL2)를 발생한다.

멀티플렉서(144)는 제1 선택신호(SEL1)의 제어 하에 제1 극성제어신호(POL1)와 제2 극성제어신호(POL2) 중 어느 하나를 선택한다. 제1 선택신호(SEL1)는 멀티플렉서(144)의 제어단자에 접속된 옵션핀에 의해 결정된다. 옵션핀은 제조업체에 의해 기저전압원(GND) 또는 전원전압(Vcc)에 선택적으로 접속될 수 있다. 예컨대, 옵션핀이 기저전압원(GND)에 접속되면 멀티플렉서(144)는 자신의 제어단자에 "0"의 제1 선택신호(SEL1)가 공급되어 제2 극성제어신호(POL2)를 출력하고, 옵센핀이 전원전압(Vcc)에 접속되면 멀티플렉서(144)는 자신의 제어단자에 "1"의 제1 선택신호(SEL1)가 공급되어 제1 극성제어신호(POL1)를 출력한다. 이 멀티플렉서(144)는 후술하는 본 발명의 제2 실시예에서 입력 영상의 판단결과로 발생하는 제2 선택신호(SEL2)에 따라 제1 및 제2 극성제어신호(POL1, POL2) 중 어느 하나를 선택할 수도 있다.

도 18은 제2 로직회로(107)를 상세히 나타내는 회로도이다.

도 18을 참조하면, 제2 로직회로(107)는 프레임 카운터(181), 제1 위상조정부(182), 제2 위상조정부(183), 제1 및 제2 멀티플렉서(184, 185)를 구비한다.

프레임 카운터(181)는 게이트 스타트 펄스(GSP)를 카운트하여 N의 배수 번째 프레임기간을 지시하는 N 프레임 정보(Ncnt)를 발생한다.

제1 위상조정부(182)는 제1 게이트 쉬프트 클럭신호(GSC1)의 위상을 빠르게 조정하여 제2 게이트 쉬프트 클럭신호(GSC2)을 발생한다. 제2 위상조정부(182)는 제1 게이트 출력 인에이블신호(GOE1)의 위상을 빠르게 조정하여 제2 게이트 출력 인에이블신호(GOE2)를 발생한다.

제1 멀티플렉서(184)는 N 프레임 정보(Ncnt)에 응답하여 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 제1 게이트 쉬프트 클럭신호(GSC1)을 출력하고, N의 배수 번째 프레임기간 동안 제2 게이트 쉬프트 클럭신호(GSC2)을 출력한다. 제2 멀티플렉서(185)는 N 프레임 정보(Ncnt)에 응답하여 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 제1 게이트 출력 인에이블신호(GOE1)를 출력하고, N의 배수 번째 프레임기간 동안 제2 게이트 출력 인에이블신호(GOE2)를 출력한다.

제1 및 제2 멀티플렉서(184, 185)는 후술하는 본 발명의 제2 실시예에서 입력 영상의 판단결과로 발생하는 제3 선택신호(SEL3)에 따라 게이트 쉬프트 클럭신호들(GSC1, GSC2) 중 어느 하나와, 게이트 출력 인에이블신호들(GOE1, GOE2) 중 어느 하나를 선택할 수도 있다.

도 19 및 도 20은 본 발명의 제1 실시예에 따른 액정표시장치의 구동신호를 나타낸다.

전술한 제2 로직회로(107)에 의해, N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 제1 게이트 쉬프트 클럭신호(GSC1)와 제1 게이트 출력 인에이 블신호(GOE1)가 발생된다. 따라서, N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안, 스캔펄스(SP)와 데이터전압(Vdata)의 위상이 실질적으로 동일하게 제어된다. 액정셀은 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안1 수평기간 동안 어느 한 극성의 데이터전압(Vdata)을 충전한다.

이에 비하여, N의 배수 번째 프레임기간 동안 제2 로직회로(107)는 제1 게이트 쉬프트 클럭신호(GSC2)에 비하여 위상이 빠른 제2 게이트 쉬프트 클럭신호(GSC2)와, 제1 게이트 출력 인에이블신호(GOE1)에 비하여 위상이 빠른 제2 게이트 출력 인에이블신호(GOE2)를 출력한다. 따라서, N의 배수 번째 프레임기간 동안 스캔펄스(SP)와 데이터전압(Vdata)의 위상이 달라지게 된다. 액정셀은 N의 배수 번째 프레임기간에서 1 수평기간 동안 이전 라인의 데이터전압을 충전한 후에 그와 반대극성을 가지는 표시하고자 하는 데이터전압(Vdata)을 충전한다. 그 결과, 액정셀은 N의 배수 번째 프레임기간 동안 충전양이 줄어든다.

도 21은 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도이다.

도 21을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법은 입력 데이터를 분석하여, 그 입력 데이터가 인터레이스 데이터 또는 스크롤 데이터와 같이 직류화 잔상이 나타날 수 있는 데이터인가를 판단하고, 프레임기간을 카운트한다.(S221, S222) 본 발명은 라인 메모리와 비교기를 이용하여 2 개의 라인 데이터를 반복적으로 비교하여 이웃하는 2 개의 라인 데이터들이 소정의 임계값 이상이면 그 데이터를 인터레이스 데이터로 판단할 수 있다. 또한, 본 발명은 프레임 메모리와 비교기를 이용하여 이전 프레임 이미지들과 현재 프레임 이미지를 비교하여 현재 프레임에서 일정한 속도로 움직이는 부분을 검출하여 스크롤 데이터를 판단할 수 있다.

현재 입력되는 데이터가 직류화 잔상이 나타나지 않고 현재 프레임기간이 N의 배수 번째 프레임기간이 아니면 본 발명은 1 프레임기간 단위로 프레임극성을 반전시키고 1 수평기간 내에 액정셀 전압(Vlc)의 극성을 어느 하나로 고정시킨다.(S223, S224, S226)

현재 입력되는 데이터가 직류화 잔상이 나타날 수 있는 데이터이고 현재 프레임기간이 N의 배수 번째 프레임기간으로 판단되면 본 발명은 N의 배수 번째 프레임기간의 프레임극성을 그 이전 프레임기간과 동일하게 제어하고, 1 수평기간 내에서 액정셀 전압(Vlc)의 극성을 반전시킨다.(S223, S225, S227)

도 22는 본 발명의 제2 실시예에 따른 액정표시장치를 나타낸다.

도 22를 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 시스템(105), 액정표시패널(100), 영상 분석회로(161), 타이밍 콘트롤러(101), 제1 로직회로(162), 제2 로직회로(163), 데이터 구동회로(103), 및 게이트 구동회로(104)를 구비한다. 이 실시예에서 시스템(105), 액정표시패널(100), 타이밍 콘트롤러(101), 데이터 구동회로(103) 및 게이트 구동회로(104)는 전술한 제1 실시예와 실질적으로 동일하므로 동일한 도면부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다.

영상 분석회로(161)는 현재 입력되는 영상의 디지털 비디오 데이터들(RGB)에 대하여 직류화 잔상이 발생 가능한 데이터인가를 판단한다. 영상 분석회로(161)는 1 프레임 영상에서 이웃하는 라인들 간의 데이터를 비교하여 그 라인들 간의 데이터가 소정의 임계치 이상으로 크면 현재 입력되는 데이터를 인터레이스 데이터로 판단한다. 또한, 영상 분석회로(161)는 프레임단위로 각 픽셀들의 데이터를 비교하여 표시영상에서 움직이는 화상과 그 화상의 이동속도를 검출하여, 미리 설정된 속도로 움직임 화상이 이동한다면 그 움직임 화상이 포함된 프레임 데이터를 스크롤 데이터로 판단한다. 이러한 영상 분석의 결과로, 영상 분석회로(161)는 인터레이스 데이터, 스크롤 데이터 등 직류화 잔상이 나타날 수 있는 데이터를 지시하는 제2 및 제3 선택신호(SEL2, SEL3)를 발생하고 그 선택신호들(SEL2, SEL3)을 이용하여 제1 및 제2 로직회로(162, 163)를 제어한다.

제1 로직회로(162)는 도 16 및 도 17과 같이 제2 선택신호(SEL2)에 응답하여 직류화 잔상이 발생되지 않는 데이터가 입력되는 기간 동안 제1 극성제어신호(POL1)를 데이터 구동회로(103)에 공급한다. 또한, 제1 로직회로(162)는 도 16 및 도 17과 같이 제2 선택신호(SEL2)에 응답하여 직류화 잔상이 발생 가능한 데이터가 입력되는 기간 동안 제2 극성제어신호(POL2)를 데이터 구동회로(103)에 공급한다.

제2 로직회로(163)는 도 18과 같이 제3 선택신호(SEL32)에 응답하여 직류화 잔상이 발생되지 않는 데이터가 입력되는 기간 동안 제1 게이트 쉬프트 클럭신호(GSC1)와 제1 게이트 출력 인에이블신호(GOE1)를 게이트 구동회로(104)에 공급한다. 또한, 제2 로직회로(163)는 도 18과 같이 제3 선택신호(SEL32)에 응답하여 직 류화 잔상이 발생 가능한 데이터가 입력되는 기간 동안 제2 게이트 쉬프트 클럭신호(GSC2)와 제2 게이트 출력 인에이블신호(GOE2)를 게이트 구동회로(104)에 공급한다.

타이밍 콘트롤러(101), 영상 분석회로(161), 제1 로직회로(162), 및 제2 로직회로(163)는 원칩으로 집적될 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 N의 배수 번째 프레임기간에 그 이전 프레임기간과 동일한 극성패턴으로 데이터전압의 극성을 제어하여 직류화잔상을 예방할 수 있고, N의 배수 번째 프레임기간 동안 스캔펄스의 위상을 조정하여 N의 배수 프레임기간에서 플리커를 낮출 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널;

극성제어신호를 발생하는 제1 로직회로; 및

게이트 타이밍 제어신호들을 발생하는 제2 로직회로;

상기 극성제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 및

상기 게이트 타이밍 제어신호들에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 구비하고;

상기 극성제어신호는 N(N은 8 이상의 정수)의 배수 번째 프레임기간과 N-1의 배수 번째 프레임기간 동안 동일한 극성패턴을 가지며, 상기 N의 배수 번째 프레임기간과 상기 N-1의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴을 가지며;

상기 게이트 타이밍 제어신호들은 상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에 비하여 상기 N의 배수 번째 프레임기간에서 다른 위상으로 발생되는 것을 특징으로 하는 액정표시장치.
삭제
제 1 항에 있어서,

상기 N의 배수 번째 프레임기간에서,

상기 액정셀은 이전 라인의 데이터전압을 충전하는 제1 기간, 정극성 데이터전압과 부극성 데이터전압 사이의 차지쉐어전압과 공통전압 중 어느 하나를 충전하는 제2 기간, 및 상기 이전 라인의 데이터전압과 극성이 다른 표시될 데이터전압을 충전하는 제3 기간을 포함하는 1 수평기간 동안 상기 데이터전압들을 순차적으로 충전하는 것을 특징으로 하는 액정표시장치.
제 3 항에 있어서,

상기 1 수평기간을 100%라 할 때, 상기 제1 기간은 30%~40%이고, 상기 제2 기간(t2)은 0%~20%이며, 상기 제3 기간은 40~60%인 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 게이트 타이밍 제어신호는,

상기 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스를 순차적으로 쉬프트시키기 위한 게이트 쉬프트 클럭신호; 및

상기 게이트 구동회로의 출력을 지시하는 게이트 출력 인에이블신호를 포함하는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 제1 로직회로는,

상기 게이트 스타트 펄스를 카운트하여 상기 프레임기간의 수를 지시하는 프레임 카운트 정보를 발생하는 프레임 카운터;

상기 프레임 카운트 정보를 이용하여 상기 N의 배수 번째 프레임기간에서 논리가 반전되는 반전신호를 발생하는 POL 반전부; 및

상기 데이터전압의 극성을 지시하는 제1 극성제어신호와 상기 반전신호를 배타적 논리합 연산하여 상기 극성제어신호를 발생하는 배타적 논리합 회로를 구비하는 것을 특징으로 하는 액정표시장치.
제 6 항에 있어서,

상기 제1 로직회로는,

상기 극성제어신호와 상기 제1 극성제어신호를 선택적으로 상기 데이터 구동회로에 공급하는 멀티플렉서를 더 구비하는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 제2 로직회로는,

상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 제1 게이트 쉬프트 클럭신호와 제1 게이트 출력 인에이블신호를 출력하고;

상기 N의 배수 번째 프레임기간에서 제1 게이트 쉬프트 클럭신호에 비하여 위상이 빠른 제2 게이트 쉬프트 클럭신호와, 제1 게이트 출력 인에이블신호에 비하여 위상이 빠른 제2 게이트 출력 인에이블신호를 출력하는 것을 특징으로 하는 액정표시장치.
제 8 항에 있어서,

상기 제2 로직회로는,

상기 게이트 스타트 펄스를 카운트하여 상기 N의 배수 번째 프레임기간을 지시하는 N 프레임 정보를 출력하는 프레임 카운터;

상기 제1 게이트 쉬프트 클럭신호의 위상을 빠르게 조정하여 상기 제2 게이트 쉬프트 클럭신호를 발생하는 제1 위상조정부;

상기 제1 게이트 출력 인에이블신호의 위상을 빠르게 조정하여 상기 제2 게이트 출력 인에이블신호를 발생하는 제2 위상조정부;

상기 N 프레임 정보에 응답하여 상기 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 상기 제1 게이트 쉬프트 클럭신호를 상기 게이트 구동회로에 공급하고, 상기 N의 배수 번째 프레임기간 동안 상기 제2 게이트 쉬프트 클럭신호를 상기 게이트 구동회로에 공급하는 제1 멀티플렉서; 및

상기 N 프레임 정보에 응답하여 상기 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 상기 제1 게이트 출력 인에이블신호를 상기 게이트 구동회로에 공급하고, 상기 N의 배수 번째 프레임기간 동안 상기 제2 게이트 출력 인에이블 신호를 상기 게이트 구동회로에 공급하는 제2 멀티플렉서를 구비하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

입력 영상을 분석하여 그 분석 결과에 따라 상기 제1 및 제2 로직회로의 출력을 제어하는 영상분석회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
데이터전압이 공급되는 다수의 데이터라인과 스캔펄스가 공급되는 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 표시패널, 극성제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로, 및 게이트 타이밍 제어신호들에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 구비하는 액정표시장치의 구동방법에 있어서,

상기 극성제어신호를 N(N은 8 이상의 정수)의 배수 번째 프레임기간과 N-1의 배수 번째 프레임기간 동안 동일한 극성패턴으로 발생하는 단계;

상기 극성제어신호를 상기 N의 배수 번째 프레임기간과 상기 N-1의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴으로 발생하는 단계;

상기 게이트 타이밍 제어신호들을 발생하는 단계; 및

상기 N의 배수 번째 프레임기간에서 상기 게이트 타이밍 제어신호들의 위상을 상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에 비하여 다르게 제어하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
삭제
제 11 항에 있어서,

상기 N의 배수 번째 프레임기간에서

상기 액정셀은 이전 라인의 데이터전압을 충전하는 제1 기간, 정극성 데이터전압과 부극성 데이터전압 사이의 차지쉐어전압과 공통전압 중 어느 하나를 충전하는 제2 기간, 및 상기 이전 라인의 데이터전압과 극성이 다른 표시될 데이터전압을 충전하는 제3 기간을 포함하는 1 수평기간 동안 상기 데이터전압들을 순차적으로 충전하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 13 항에 있어서,

상기 1 수평기간을 100%라 할 때, 상기 제1 기간은 30%~40%이고, 상기 제2 기간(t2)은 0%~20%이며, 상기 제3 기간은 40~60%인 것을 특징으로 하는 액정표시장치의 구동방법.
제 11 항에 있어서,

상기 게이트 타이밍 제어신호는,

상기 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스를 순차적으로 쉬프트시키기 위한 게이트 쉬프트 클럭신호; 및

상기 게이트 구동회로의 출력을 지시하는 게이트 출력 인에이블신호를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 15 항에 있어서,

상기 게이트 스타트 펄스를 카운트하여 상기 프레임기간의 수를 지시하는 프레임 카운트 정보를 발생하는 단계;

상기 프레임 카운트 정보를 이용하여 상기 N의 배수 번째 프레임기간에서 논리가 반전되는 반전신호를 발생하는 단계; 및

상기 데이터전압의 극성을 지시하는 제1 극성제어신호와 상기 반전신호를 배타적 논리합 연산하여 상기 극성제어신호를 발생하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 16 항에 있어서,

상기 극성제어신호와 상기 제1 극성제어신호를 선택적으로 상기 데이터 구동회로에 공급하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 15 항에 있어서,

상기 게이트 타이밍 제어신호들을 발생하는 단계는,

상기 N의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 제1 게이트 쉬프트 클럭신호와 제1 게이트 출력 인에이블신호를 출력하는 단계; 및

상기 N의 배수 번째 프레임기간에서 제1 게이트 쉬프트 클럭신호에 비하여 위상이 빠른 제2 게이트 쉬프트 클럭신호와, 제1 게이트 출력 인에이블신호에 비하여 위상이 빠른 제2 게이트 출력 인에이블신호를 출력하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 15 항에 있어서,

상기 게이트 스타트 펄스를 카운트하여 상기 N의 배수 번째 프레임기간을 지시하는 N 프레임 정보를 출력하는 단계;

제1 게이트 쉬프트 클럭신호의 위상을 빠르게 조정하여 제2 게이트 쉬프트 클럭신호를 발생하는 단계;

제1 게이트 출력 인에이블신호의 위상을 빠르게 조정하여 제2 게이트 출력 인에이블신호를 발생하는 단계;

상기 N 프레임 정보에 응답하여 상기 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 상기 제1 게이트 쉬프트 클럭신호를 상기 게이트 구동회로에 공급하고, 상기 N의 배수 번째 프레임기간 동안 상기 제2 게이트 쉬프트 클럭신호를 상기 게이트 구동회로에 공급하는 단계; 및

상기 N 프레임 정보에 응답하여 상기 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 상기 제1 게이트 출력 인에이블신호를 상기 게이트 구동회로에 공급하고, 상기 N의 배수 번째 프레임기간 동안 상기 제2 게이트 출력 인에이블신호를 상기 게이트 구동회로에 공급하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 11 항에 있어서,

입력 영상을 분석하여 그 분석 결과에 따라 상기 극성제어신호와 상기 게이트 타이밍 제어신호들을 제어하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.