JP5209839B2

JP5209839B2 - 表示装置

Info

Publication number: JP5209839B2
Application number: JP2004223121A
Authority: JP
Inventors: 健太遠藤; 由博今城; 純久大石; 育子盛; 至誠加藤
Original assignee: Panasonic Liquid Crystal Display Co Ltd
Current assignee: Panasonic Liquid Crystal Display Co Ltd
Priority date: 2004-07-30
Filing date: 2004-07-30
Publication date: 2013-06-12
Anticipated expiration: 2024-07-30
Also published as: CN101303827A; US20090091558A1; KR100778955B1; KR20060048861A; CN101950518A; TW200615882A; CN100439983C; US20060022933A1; TWI308734B; US7602365B2; CN1727944A; JP2006039459A; US20100020116A1; CN101303827B; US8378950B2

Description

本発明は表示装置に関する。

表示装置の画像の表示方式には、各画素領域で見た場合、ＣＲＴに代表される表示時間と非表示時間が繰り返されるインパルス型の表示方式と、液晶や有機ＥＬに代表される連続して表示が行われるホールド型の表示方式に分類できることが知られている。このうち、ホールド型の表示方式では、目視上の応答時間が画像がホールドされる時間にも影響されるため、インパルス型の表示装置より応答速度が遅く見えるという欠点が指摘されるに至っている。

これに対し、特許文献１には通常の表示画像をｎライン表示した後に、まとめてｍライン分（一例としてｎ＝ｍ＝４）黒画像を表示することにより擬似的にインパルス型の表示を実現し、目視上の応答速度を向上する技術が記載されている。

特願２００３―０００７５７

しかし、表示装置が大型化するに従い、あるいは黒の表れる間隔を増やして目視上の応答速度をさらに改善するために動作周波数を向上する場合（例えば８０Ｈｚ以上）、または画素容量が増大するに従い、特許文献１の技術を適用すると種々の特有の表示ムラが生じる場合があることが発明者により判明するに至った。それゆえ、この改善に際して更なる画質向上技術を適用することが望ましいことが発明者により明らかとなった。

特有の表示ムラには種々のものがあるため、詳細は実施例にて説明する。

特有の表示ムラを解決するための代表的な手段を例示すれば、例えば次のようになる。
（１）
本発明による表示装置は、例えば、複数の映像信号線及びゲート信号線を有し、前記ゲート信号線毎に走査ラインを制御し、周期的に黒画像を挿入表示する表示装置において、
該黒画像の表示後で、該黒画像と異なる映像信号を前記映像信号線に出力する最初の走査ラインの書き込み期間を、その次の走査ラインの書き込み期間と異なった長さとし、
前記最初の走査ラインの書き込み期間は、前記最初の走査ラインの書き込み期間と前記次の走査ラインの書き込み期間で映像信号の極性が異なる駆動で次の走査ラインの書き込み期間より短いことを特徴とする。
（２）
本発明による表示装置は、例えば、（１）を前提とし、前記最初の走査ラインの書き込み期間は、前記最初の走査ラインの書き込み期間と前記次の走査ラインの書き込み期間で映像信号の極性が異なる駆動で他の走査ラインの書き込み期間より短いことを特徴とする。
（３）
本発明による表示装置は、例えば、複数の映像信号線及びゲート信号線を有し、前記ゲート信号線毎に走査ラインを制御し、周期的に黒画像を挿入表示する表示装置において、
該黒画像の表示後で、該黒画像と異なる映像信号を前記映像信号線に出力する最初の走査ラインの書き込み期間を、その次の走査ラインの書き込み期間と異なった長さとし、
前記最初の走査ラインの書き込み期間と前記次の走査ラインの書き込み期間で映像信号の極性が異なる駆動で、ゲート信号のオン期間が、前記最初の走査ラインの書き込み期間で前記次の走査ラインの書き込み期間より短いことを特徴とする。
（４）
本発明による表示装置は、例えば、複数の映像信号線及びゲート信号線を有し、周期的に黒画像を挿入表示する表示装置において、
該黒画像の表示後に最初にオンとなる前記ゲート信号線のオン電圧を、その次にオンとなる前記ゲート信号線のオン電圧と異なった値とし、
前記黒画像の表示後に最初にオンとなる前記ゲート信号線のオン電圧は、前記黒画像の表示後の最初の映像信号と次の映像信号で極性が異なる駆動で、前記黒画像の表示後の２番目にオンとなる前記ゲート信号線のオン電圧より低いことを特徴とする。
（５）
本発明による表示装置は、例えば、複数の映像信号線及びゲート信号線を有し、周期的に黒画像を挿入表示する表示装置において、
該黒画像の表示後に最初にオンとなる前記ゲート信号線のオン電圧を、その次にオンとなる前記ゲート信号線のオン電圧と異なった値とし、
前記黒画像の表示後に最初にオンとなる前記ゲート信号線のオン電圧は、前記黒画像の表示後の最初の映像信号と次の映像信号で極性が同じ駆動で、前記黒画像の表示後の２番目にオンとなる前記ゲート信号線のオン電圧より高いことを特徴とする。
（６）
本発明による表示装置は、例えば、複数の映像信号線及びゲート信号線を有し、前記ゲート信号線毎に走査ラインを制御し、周期的に黒画像を挿入表示する表示装置において、
該表示装置に均一な輝度の表示画像を表示させる信号を外部から入力した場合、該黒画像の表示後の最初に位置する１番目の走査ラインの映像信号線の電圧と、前記１番目の走査ラインから数えて３番目に位置する３番目の走査ラインの映像信号線の電圧を異なった値とし、
該黒画像の表示後の前記１番目の走査ラインの映像信号と、前記１番目の走査ラインに隣接する２番目の走査ラインの映像信号の極性の異なる駆動で、前記１番目の走査ラインの映像信号線の電圧は前記３番目の走査ラインの映像信号線の電圧より低いことを特徴とする。
（７）
本発明による表示装置は、例えば、複数の映像信号線及びゲート信号線を有し、前記ゲート信号線毎に走査ラインを制御し、周期的に黒画像を挿入表示する表示装置において、
該表示装置に均一な輝度の表示画像を表示させる信号を外部から入力した場合、該黒画像の表示後の最初に位置する１番目の走査ラインの映像信号線の電圧と、前記１番目の走査ラインから数えて３番目に位置する３番目の走査ラインの映像信号線の電圧を異なった値とし、
該黒画像の表示後の１番目の走査ラインの映像信号と、前記１番目の走査ラインに隣接する２番目の走査ラインの映像信号の極性が同じ駆動で、前記１番目の走査ラインの映像信号線の電圧は前記２番目の走査ラインの映像信号線の電圧より高いことを特徴とする。
（８）
本発明による表示装置は、例えば、複数の映像信号線及びゲート信号線を有し、２以上の映像表示ラインのゲート信号線が順にオンすることで当該映像表示ラインに対応する画素に映像が書き込まれた後、２以上の黒挿入ライン分のゲート信号線が同時にオンし、前記複数ラインに対応する画素に黒が書き込まれることで周期的に黒画像を挿入表示する表示装置であり、
挿入表示する黒画像を表示する場合の前記ゲート信号線がオンとなる期間は、挿入表示する黒画像以外の画像を表示する場合の前記ゲート信号線がオンとなる期間より短くすることを特徴とする。
（９）
本発明による表示装置は、例えば、複数の映像信号線及びゲート信号線を有し、周期的に黒画像を挿入表示する表示装置であり、
挿入表示する黒画像を表示する場合の前記ゲート信号線のオン電圧だけは、他の画像を表示する場合の前記ゲート信号線のオン電圧より高くすることを特徴とする。

通常の画像表示と黒画像の表示を周期的に繰り返し目視上の応答速度を向上する表示装置にて、その表示方法に起因して生じる特有の表示むらを低減することができ、高速できれいな表示が実現する。

以下、本発明による表示装置の実施例を図面を用いて説明する。

＜全体構成概略＞
本発明による表示装置は、表示素子を構成要素として有する。図１はコントローラＴＣＯＮからの信号による表示素子への表示信号の生成経路を示すシステム概略図である。表示装置の外部からの信号、例えばＴＶの信号、ＰＣの信号、他各種制御信号が外部入力ＯＩとしてコントローラＴＣＯＮに入力する。コントローラＴＣＯＮは該信号を表示素子に画像表示を行うための信号に加工する。この信号は表示素子により異なり、例えば表示素子が液晶表示装置の場合、ＥＬ表示装置の場合、ＦＥＤ表示装置の場合など、それぞれに表示装置に応じて必要な信号に加工される。表示装置が一例として液晶表示装置の場合、コントローラＴＣＯＮからは映像信号線駆動回路ＤＤへ映像信号線駆動回路用信号ＤＳを供給し、ゲート信号線駆動回路ＧＤへゲート信号線駆動回路用信号ＧＳを供給する。電源回路ＰＳから映像信号線駆動回路ＤＤへは回路自体の駆動電圧や複数の階調基準電圧を含む映像信号線駆動回路用各種電圧Ｖｄを供給し、ゲート信号線駆動回路ＧＤへはゲート信号線駆動回路自体の駆動電圧やゲート電圧の基準となる等のゲート信号線駆動回路用各種電圧Ｖｇを供給する。また、表示素子の共通電位として共通信号線電圧Ｖｃを供給する。映像信号線駆動回路ＤＤからは映像信号線ＤＬに映像信号を、ゲート信号線駆動回路ＧＤからはゲート信号線ＧＬにゲート信号を供給し、画素に設けられたスイッチング素子ＴＦＴによりゲート信号線ＧＬの制御信号に応じて映像信号線ＤＬの電位が画素電極ＰＸ（後述）に供給される。この画素電極ＰＸと共通信号線電圧Ｖｃの間の電界あるいは電圧差で液晶分子を駆動することにより、液晶層の状態を変化させ画像表示を実現する。複数の映像信号線ＤＬおよびゲート信号線ＧＬがマトリックス状に配置され表示領域ＤＲが構成される。この表示領域中には、例えば隣接する映像信号線ＤＬと隣接するゲート信号線ＧＬとで囲まれた領域として、多数の画素領域が形成されている。

＜黒画像の表示概念例の説明＞
図２は黒画像を表示装置に表示するための概念を示す説明図である。外部入力ＯＩからが映像信号線ＤＬに接続された各画素に順次表示すべき情報が１，２，３、４，５と順に入力される。この外部から与えられる情報には、どのようにして周期的に黒データを表示するかという情報は存在しないため、これをコントローラＴＣＯＮにて黒情報を含んだ情報に修正する。修正後の表示用データをＤａｔａとして示す。１，２，３，４の後に黒データが設けられ、その後５，６，７，８の後に黒データとなっている。このように、一例として４つの表示データに対して１つの黒データを表示するためのデータセットを作成する。このとき、外部から入力される情報を表示装置に完全に表示するために、１，２，３，４と順に入力される各表示データの表示期間は、黒を表示しない方式の場合より短くなるように構成されている。

図３は図２にて生成されたＤａｔａをどのように表示するかを示す説明図である。横軸が時間軸、縦軸が走査ライン（ゲート信号線ＧＬ）の位置に相当する。矩形状の領域がフレームに相当する。表示装置の解像度が種々有り、例えばＸＧＡでは７６８本の走査ラインを少なくとも有する。

まず、斜めの実線に示すように、映像が第１フレームでは最初の走査ライン（第１ライン）から最後の走査ライン（第７６８ライン）まで順次画素に書き込まれていく。通常の表示装置ではこれが第２フレーム、第３フレームとこれを繰り返す。一方黒画像を表示する方式では、これに破線で示した黒の書き込みが追加される。実線で示した映像と破線で示した黒は平行になっている。これは、映像信号の書き込み後一定時間を経過後に黒を書き込むことで、各画素は通常の画像表示と黒表示を繰り返して表示することになり、目視上の応答速度が向上することを示している。

図３の表示データと黒データの書き込みタイミングの様子を、さらに図４を用いて詳細に説明する。図４では説明のため走査ラインがＬ１〜Ｌ３６の３６本の場合を用いて説明する。本数が増えても概念は同じであるが、図示し切れなくなるため本数を削減した図で説明する。横軸は図３同様の時間軸である。

映像信号線ＤＬに加わる信号を図４により順に説明する。まず最初に１，２，３，４の映像が、同期してゲート信号線ＧＬがＯＮすることで順にＬ１〜Ｌ４に対応する画素に書き込まれる。その次に、黒データが映像信号線に加わる。このとき、少し離れたＬ１３〜Ｌ１６の４ライン分のゲート信号線ＧＬがＯＮすることで、Ｌ１３〜Ｌ１６の４ラインに対応した画素に同時に黒が書き込まれる。次に、５，６，７，８の映像が、同期してゲート信号線ＧＬがＯＮすることで順にＬ５〜Ｌ８に対応する画素に書き込まれる。その次に、黒データが映像信号線に加わる。このとき、先に黒を書き込んだＬ１３〜Ｌ１６の４ライン分に続く４ラインＬ１７〜Ｌ２０のゲート信号線ＧＬがＯＮすることで、Ｌ１７〜Ｌ２０の４ラインに対応した画素に同時に黒が書き込まれる。以下図４に示すように映像と黒の書き込みが続いていく。

２１，２２，２３，２４の映像をＬ２１〜Ｌ２４に書き込んだ後、Ｌ３３〜Ｌ３６に黒画像が書き込まれる。これで黒画像は表示領域の最下段まで書き込まれたことになる。このため、その後の黒データの書き込みは先頭に戻ることになる。すなわち、２５，２６，２７，２８の映像をＬ２５〜Ｌ２８に書き込み、次に映像信号線ＤＬには黒データが入力される。このときＬ１〜Ｌ４のゲート信号線ＧＬがＯＮすることで、Ｌ１〜Ｌ４の４ラインに同時に黒が書き込まれることになる。その後、黒表示は図２に示すように順次下のラインに繰り返されていく。３３〜３６の映像をＬ３３〜Ｌ３６に書き込むことで映像はＬ１〜Ｌ３６の全ラインに表示を完了する。黒は３３〜３６の映像に引き続きＬ９〜Ｌ１２のラインに表示されることで、黒も全ラインへの表示を完了する。

以上により映像、黒のいずれの情報も全ラインに表示することが実現する。

図５は図４に対応した説明図で、各ライン毎に書き込まれる映像信号、黒信号をより分かりやすく示す。太い黒枠線で囲まれた１〜３６の数字は、そのタイミングでその情報が画素に書き込まれることを示す。それ以外に数字は、その数字の映像がスイッチング素子ＴＦＴにより保持され表示が継続していることを示す。黒い塗りつぶしは、そのタイミングで黒が画素に書き込まれることを示す。Ｂは、黒表示が継続していることを示す。

Ｌ１には映像”１”が書き込まれた後、映像”１”が表示され続ける。その後、黒データが書き込まれ、黒画像”Ｂ”が保持されつづける。以下Ｌ１２まで同様である。Ｌ１３〜Ｌ３６は先に黒画像”Ｂ”が書き込まれ、その後映像が書き込まれることになる。最初の１フレームではこのように黒を書き込むタイミングが異なるが、これは表示装置を起動した０．１秒未満のわずかな瞬間に過ぎず、それ以降は図６に示す表示パターンが反復されることになる。これにより、各ラインで映像の表示期間と黒の表示期間の比は略等しくなる。

ここで略等しいとしているのは、例えば４ライン同時に黒を書き込むため、映像の表示期間と黒の表示期間の比に数１０μｓ程度のずれが隣接する４ラインで生じるためである。しかし、この程度の表示時間のずれは目視上ほとんど問題とならない僅かなものであり、特に解像度が高くなるほどその差は低減するため、例えばＸＧＡ以上のような高解像度では実用上許容できるレベルであり、その意味で略等しいという用語を用いている。

＜第１の現象への対応＞
図７は、本発明にて対応する現象の一例である。表示領域ＤＲに均一な中間調を表示した場合、Ｘで示すような輝度の異なる複数の線が筋状に見えるという現象を発見した。検討の結果、これは黒画像を書き込んだ後の最初のラインと以降のラインで、画素に書き込まれる実効的な電圧が異なってしまうことが原因と判明した。

図８、図９にて説明する。図中でＬ４〜Ｌ８およびＢは図４〜図６にて説明したデータの書き込みを示している。

図８（ａ）は黒書き込みを行わない通常の場合に映像信号線ＤＬに加わる信号を示した図である。均一な画像を表示する場合、ドット反転駆動あるいはそれに準じる駆動では、極性の異なる同一階調の信号が映像信号線ＤＬに順次印加される。図８（ｂ）は黒書き込みを行う場合である。一例として、図４〜図６での説明に対応し、Ｌ４とＬ５の間でＬ１３〜Ｌ１６に黒を書き込む際の映像信号線ＤＬに加わる信号を示している。Ｂの期間では、黒を書き込む目的で、映像信号線ＤＬにＬ４あるいはＬ５〜Ｌ８と全く異なる黒電圧が加わることが示されている。

図９（ａ）および図９（ｂ）はそれぞれ図８（ａ）および図８（ｂ）に対応する図で、図８のドット反転での例に対しフレーム反転での信号を示した図である。黒を書き込む際に全く異なる電圧が加わる点は、図８の場合と共通であることが理解される。

図８（ｂ）から分かるように、ＢからＬ５への電圧の変化量は、Ｌ５からＬ６、Ｌ６からＬ７、Ｌ７からＬ８への電圧の変化量に比べ約半分と小さくなっていることが分かる。このため、画素に電圧を書き込むことが、Ｌ５ではＬ６〜Ｌ８より容易となっており、このためＬ５の輝度がＬ６〜Ｌ８の輝度と異なってしまうことになる。図９（ｂ）の場合は、逆にＢからＬ５への電圧の変化量は、Ｌ５からＬ６、Ｌ６からＬ７、Ｌ７からＬ８への電圧の変化量に比べ大きくなっていることが分かる。このため、画素に電圧を書き込むことが、Ｌ５ではＬ６〜Ｌ８より困難となっており、このためＬ５の輝度がＬ６〜Ｌ８の輝度と異なってしまうことになる。これが、図７のＸの発生原因であり、黒の書き込みに対応して生じるため、４ライン単位で黒を書き込む場合には４ライン毎に発生することになる。

図１０（ａ）は図８（ｂ）のドット反転時で、筋状の輝度変動を解消するための駆動である。上側は図８（ｂ）に相当する映像信号線ＤＬの信号、下側はＬ４〜Ｌ８の各ゲート信号線ＧＬを示すものであり、Ｌ４〜Ｌ８に相当してＧＬ４〜ＧＬ８と記載している。Ｌ５の時間をＬ６〜Ｌ８より短くすることで、Ｌ５の書き込み時間をＬ６〜Ｌ８より短くし、Ｌ５で画素に書き込まれる電圧をＬ６〜Ｌ８に近づけている。これにより、輝度の変動を抑制することができる。

図１０（ｂ）は図９（ｂ）のフレーム反転時で、筋状の輝度変動を解消するための駆動である。上側は図９（ｂ）に相当する映像信号線ＤＬの信号、下側はＬ４〜Ｌ８の各ゲート信号線ＧＬを示すものであり、Ｌ４〜Ｌ８に相当してＧＬ４〜ＧＬ８と記載している。Ｌ５の時間をＬ６〜Ｌ８より長くすることで、Ｌ５の書き込み時間をＬ６〜Ｌ８より長くし、Ｌ５で画素に書き込まれる電圧をＬ６〜Ｌ８に近づけている。これにより、輝度の変動を抑制することができる。

図１０（ａ）、図１０（ｂ）には、例えば周期的に黒画像を挿入表示する表示装置において、黒画像の表示後で、該黒画像と異なる映像信号を映像信号線に出力する最初の期間を、その次の期間と異なった長さとする発明の概念が示されている。

また図１０（ａ）には、前記最初の期間は、前記最初の期間と前記次の期間で映像信号の極性が異なる駆動で次の期間より短くする発明の概念が示されている。

また図１０（ａ）には、前記最初の期間は、前記最初の期間と前記次の期間で映像信号の極性が異なる駆動で他の期間より短くする発明の概念が示されている。

さらに図１０（ａ）には、前記最初の期間と前記次の期間で映像信号の極性が異なる駆動で、ゲート信号のオン期間が、前記最初の期間で前記次の期間より短くする発明の概念が示されている。

一方、図１０（ｂ）には、前記最初の期間は、前記最初の期間と前記次の期間で映像信号の極性が同じ駆動で次の期間より長くする発明の概念が示されている。

また図１０（ｂ）には、前記最初の期間は、前記最初の期間と前記次の期間で映像信号の極性が同じ駆動で他の期間より長くする発明の概念が示されている。

さらに図１０（ｂ）には、前記最初の期間と前記次の期間で映像信号の極性が同じ駆動で、ゲート信号のオン期間が、前記最初の期間で前記次の期間より長くする発明の概念が示されている。

図１１（ａ）は図８（ｂ）のドット反転時で、筋状の輝度変動を解消するための別の駆動であり、図１０（ａ）に対応する図である。ゲート電圧ＧＬ５を他のゲート電圧ＧＬ６〜ＧＬ８より小さくすることで、スイッチング素子ＴＦＴの書き込み特性をＬ５とＬ６〜Ｌ８で異ならしめ、Ｌ５で画素に書き込まれる電圧をＬ６〜Ｌ８に近づけている。これにより、輝度の変動を抑制することができる。

なお、図１１（ａ）はＬ５の時間をＬ６〜Ｌ８より短くし効果の一層の拡大を図っているが、Ｌ５〜Ｌ８の時間を同じにしてＧＬ５の電圧をＧＬ６〜ＧＬ８より低くするだけでも効果が見込めることは明らかである。

図１１（ｂ）は図９（ｂ）のフレーム反転時で、筋状の輝度変動を解消するための別の駆動であり、図１０（ｂ）に対応する図である。ゲート電圧ＧＬ５を他のゲート電圧ＧＬ６〜ＧＬ８より大きくすることで、スイッチング素子ＴＦＴの書き込み特性をＬ５とＬ６〜Ｌ８で異ならしめ、Ｌ５で画素に書き込まれる電圧をＬ６〜Ｌ８に近づけている。これにより、輝度の変動を抑制することができる。

なお、図１１（ｂ）はＬ５の時間をＬ６〜Ｌ８より長くし効果の一層の拡大を図っているが、Ｌ５〜Ｌ８の時間を同じにしてＧＬ５の電圧をＧＬ６〜ＧＬ８より高くするだけでも効果が見込めることは明らかである。

図１１（ａ）および図１１（ｂ）には、周期的に黒画像を挿入表示する表示装置において、黒画像の表示後に最初にオンとなるゲート信号線ＧＬのオン電圧を、その次にオンとなるゲート信号線ＧＬのオン電圧と異なった値とする発明の概念が示されている。

また図１１（ａ）には、前記黒画像の表示後に最初にオンとなるゲート信号線ＧＬのオン電圧は、前記黒画像の表示後の最初の映像信号と次の映像信号で極性が異なる駆動で、前記黒画像の表示後の２番目にオンとなるゲート信号線ＧＬのオン電圧より低くする発明の概念が示されている。

また図１１（ｂ）には、前記黒画像の表示後に最初にオンとなるゲート信号線ＧＬのオン電圧は、前記黒画像の表示後の最初の映像信号と次の映像信号で極性が同じ駆動で、前記黒画像の表示後の２番目にオンとなるゲート信号線ＧＬのオン電圧より高くする発明の概念が示されている。

図１２（ａ）は図８（ｂ）のドット反転時で、筋状の輝度変動を解消するための別の駆動である。本来映像信号線ＤＬに加えるべき電圧の振幅をＶ２とした場合、黒書き込み後に最初のライン、例えばＬ５のみ映像信号線ＤＬの電圧を本来のＶ２より低いＶ１とすることで、結果的に画素に書き込まれる電圧をＬ５〜Ｌ８で均一化することを図っている。この電圧の変更は、コントローラＴＣＯＮでデータの階調値を制御することによっても達成できる。例えばドット反転でノーマリーブラックの場合には、階調データの値を他のラインより低い値に置き換えればよい。

図１２（ｂ）は図９（ｂ）のフレーム反転時で、筋状の輝度変動を解消するための別の駆動である。本来映像信号線ＤＬに加えるべき電圧の振幅をＶ２とした場合、黒書き込み後に最初のライン、例えばＬ５のみ映像信号線ＤＬの電圧を本来のＶ２より高いＶ１とすることで、結果的に画素に書き込まれる電圧をＬ５〜Ｌ８で均一化することを図っている。この電圧の変更は、コントローラＴＣＯＮでデータの階調値を制御することによっても達成できる。例えばフレーム反転でノーマリーブラックの場合には、階調データの値を他のラインより高い値に置き換えればよい。

図１２（ａ）および図１２（ｂ）には、周期的に黒画像を挿入表示する表示装置において、該表示装置に均一な輝度の表示画像を表示させる信号を外部から入力した場合、黒画像の表示後の１番目の映像信号の電圧と３番目の映像信号の電圧を異なった値とする発明の概念が示されている。

また図１２（ａ）には、黒画像の表示後の１番目の映像信号と２番目の映像信号の極性の異なる駆動で、前記第１番目の映像信号の電圧は前記第３番目の映像信号の電圧より低くする発明の概念が示されている。

また図１２（ｂ）には、黒画像の表示後の１番目の映像信号と２番目の映像信号の極性が同じ駆動で、前記第１番目の映像信号の電圧は前記第２番目の映像信号の電圧より高くする発明の概念が示されている。

＜第２の現象への対応＞
図１３は、本発明にて対応する現象の別の一例である。図１３（ａ）に示すように、表示領域ＤＲに均一な中間調を表示しその中にＩＭＧで示すような帯状の画像を表示した場合、Ｙで示すように輝度の異なる帯状の輝度が異なる部分が生じしてしまう。分かりやすさのため、以降このＹをゴーストと称する。このゴーストは、図１３（ｂ）に示すようにＩＭＧを矢印の方向にスクロールしながら表示した場合、一緒に矢印の方向にスクロールする。

またこのゴーストは必ずしも画面の右から左まで輝度が均一とは限らず、むしろ図１３（ｃ）に示すようにゲート信号線駆動回路ＧＤの近くで強くなる傾向が判明した。見え方の一例として、例えば図４〜図６のようなタイミングで黒挿入を行った場合を説明する。図１３（ｄ）に示すように、Ｌ５〜Ｌ８に明るい表示を行い、他のラインに中間調の表示を行った際に、Ｌ１７〜Ｌ２０に相当する位置に明るめの中間調がゴーストとなって現れる。

ドット反転の場合を例にとり、発明者が解明した原因を説明する。

図１４はＬ８〜Ｌ１７の間での映像信号線ＤＬに加わる信号と、それによりＬ１７のラインの画素の電圧ＰＸ（１７）の関係を示した図である。横軸は時間である。まずＬ８には図１３（ｄ）に示したように明るい画像が書き込まれるため、映像信号線ＤＬの電圧は高いものとなっている。図４の例では、Ｌ８に画像を書き込んだ直後に、Ｌ１７〜Ｌ２０に黒を書き込むことになる。このため、映像信号線ＤＬの電圧はＬ１７〜Ｌ２０に黒を書き込むための黒電圧Ｂ（Ｌ１７〜Ｌ２０）となる。このとき、図１４の左下に示すように、Ｌ１７〜Ｌ２０に相当するゲート信号線ＧＬ１７〜ＧＬ２０にはＯＮ電圧が加わり、黒電圧がＬ１７〜Ｌ２０に相当する画素に書き込まれる。

しかしこのとき、Ｌ８の電圧が高いものとなっているため、周波数が高い場合、画面サイズが大きい場合、画素容量が大きい場合などでは、Ｌ１７からＬ２０に書き込まれる電圧が黒電圧からずれることが判明した。Ｌ１７に対応する画素に書き込まれる電圧ＰＸ（１７）にて説明する。

ＰＸ（１７）の電圧はＬ８の前半では、前のフレームに書き込まれた表示用電圧Ｖ１を保持している。Ｌ８の後半で、ＧＬ１７が立ち上がり始めると、スイッチング素子ＴＦＴがＯＮ状態に移行し始めるため、ＰＸ（１７）にはＬ８の表示電圧Ｖ２の一部が書き込まれる。次にＢ（Ｌ１７〜Ｌ２０）にて映像信号線ＤＬの電圧は黒となり、ＧＬ１７がＯＮとなっていることによりＰＸ（１７）の電圧も黒に近付く。しかし、周波数が高い場合、画面サイズが大きい場合、画素容量が大きい場合などは、書き込みが不足するようになるため、ＰＸ（１７）の電圧が黒と一致する前にＧＬ１７がＯＦＦとなる。この結果、ＰＸ（１７）は、黒表示期間であるＬ９〜Ｌ１６の間、黒電圧とＶ３だけずれた電圧を表示し続けることになる。やがてＬ１７にて、ＰＸ（１７）には正式な中間調の表示電圧Ｖ１が書き込まれ、次のＰＸ（１７）への黒書き込みまでＶ１が維持される。

人間が目視する輝度は、輝度を時間積分したものである。したがって、ＰＸ（１７）の画素の輝度は、Ｖ３による輝度の黒表示期間分とＶ１の輝度の通常表示期間分を足したものとなる。このため、ＰＸ（１７）の輝度は、Ｖ３の存在により、本来目的とした輝度より明るくなって見えることになる。

一方、明るい画像を表示するＬ５〜Ｌ８とは関係のないライン、例えばＬ２５ではこのような変動が生じない。図１４に対応する図１５にて説明する。Ｌ５〜Ｌ８以外には中間調が表示される。このためＬ１６に対応する期間、およびＬ１７〜Ｌ２４，Ｌ２５に対応する期間は同じ振幅の電圧Ｖ１が印加されている。このため、Ｌ１６の後半でもＰＸ（２５）の電圧上昇は限定されたものとなり、Ｂ（Ｌ２５〜Ｌ２８）での黒書き込みにより正常な黒電位が書き込まれることになる。

以上の原因で、明るい画像を表示するＬ５〜Ｌ８の直後に黒書き込みを行うＬ１７〜Ｌ２０のみが、黒の表示期間の電圧にＶ３のずれが生じる分、他の中間調を表示する領域より明るくなって見えることになる。

図１６は本現象を抑制する第１の案である。Ｌ８の後半にて黒とは異なる表示電圧が書き込まれるのがゴーストの原因であるため、Ｌ８の電圧がＰＸ（１７）に書き込まれないようにすればこの現象は抑制できることになる。そこで、ゲート信号線ＧＬのＯＮするタイミングを、ＧＬ１７〜ＣＬ２０の黒表示時、すなわち通常の表示時より多い複数のラインでゲート信号線ＧＬを同時にＯＮにする時に、通常の画像表示用にゲート信号線ＧＬをＯＮするタイミング（ＧＬ１７）より遅くした。図１６のＢ（Ｌ１７〜Ｌ２０）に対応するＧＬ１７〜２０の立ち上がりが破線より後であるのに対し、Ｌ１７に対応するＧＬ１７の立ち上がりは破線より前となっている。このようにタイミングをずらすことで、Ｌ８の電圧が黒書き込み時の電圧に影響することを回避し、ゴーストを抑制することができる。

図１６には、周期的に黒画像を挿入表示する表示装置において、挿入表示する黒画像に対応してゲート信号線ＧＬがオンとなるタイミングを、挿入表示する黒画像以外に対応してゲート信号線ＧＬがオンとなるタイミングより遅くする発明の概念が示されている。

また図１６には、周期的に黒画像を挿入表示する表示装置において、挿入表示する黒画像に対応してゲート信号線ＧＬがオンとなる期間を、挿入表示する黒画像以外に対応してゲート信号線ＧＬがオンとなる期間より短くする発明の概念が示されている。

図１７は第２の案で、図１６に対応した図である。図１７ではゲート信号線ＧＬの立ち上がりのタイミングをずらす代わりに、映像信号線ＤＬの電圧あるいは階調を制御したものとなっている。すなわち、Ｌ８での映像信号線の電圧Ｖ２が及ぼす変動Ｖ３を予め定められたテーブルから参照し、その分Ｂ（Ｌ１７〜Ｌ２０）に映像信号線ＤＬに加わる電圧をＶ３分だけずらしたものとなっている。これにより、ＰＸ（１７）に書き込まれる黒電圧を、他の正常なラインに書き込まれる黒電圧に近づけることができる。図１７の例では、Ｂ（Ｌ１７〜Ｌ２０）の電圧を他の黒書き込み時の電圧より低いものとしている。

黒書き込み時に画素に書き込まれる理想的な電圧は、あくまで黒という特定の状態である。そして、黒書き込みの直前の表示電圧が、黒書き込み時の電圧にどの程度影響するかは、設計やシミュレーションで事前に算定することができる。それゆえ、その算定値からあらかじめＶ３の電圧を直前の映像信号線の電圧や階調に対応したテーブルとして設定することができる。黒書き込みのタイミングや映像信号線駆動回路ＤＤに階調を指示する機能はコントローラＴＣＯＮにて実現されるため、テーブルを参照しながら黒書き込み時の映像信号線駆動回路ＤＤへの黒書き込み時の指示データを変更することは容易に実現できる。

図１７には、周期的に黒画像を挿入表示する表示装置において、挿入表示する黒画像に対応した映像信号線の電圧を、画像としての黒画像表示時の映像信号線の電圧と異なった値とする発明の概念が示されている。

図１７では、前記異なった値は、前記挿入表示する黒画像の直前の映像信号の極性が、正極性の場合は画像としての黒画像表示時の映像信号の電圧より低くすることが示されている。前の極性の電圧による黒電圧の変動を回避する概念であるので、挿入表示する黒画像の直前の映像信号が負極性の場合は、前記異なった値は、画像としての黒画像表示時の映像信号の電圧より高くすることになる。

図１８は第３の案で、図１６に対応した図である。特徴は、黒書き込みに対応するゲートＯＮ電圧（ＧＬ１７〜ＧＬ２０）をＶ４，通常の表示画像の書き込み電圧（ＧＬ１７）をＶ５として、Ｖ４＞Ｖ５とした点にある。これにより、黒書き込み時であるＢ（Ｌ１７〜Ｌ２０）の期間で、映像信号線ＤＬの黒電圧の画素電極への書き込みを向上し、画素電極の電圧ＰＸ（１７）に黒電位を書き込むようにしている。このとき、全てのゲート信号線ＧＬのＯＮ電圧を高くすれば通常の画像に対しても書き込み率は向上するが、それでは消費電力の増大が生じる。例えば映像信号の振幅が最大となる白表示で、さらにゲート信号線ＧＬの電圧も上げた場合、その分表示装置として瞬間的に使用する電力量は増大してしまい、最大消費電力の増大を招く。この最大消費電力に対応して電源回路ＰＳや各種の安全回路を設ける必要があるため、最大消費電力の増大はコストアップに直結する。一方、黒表示の場合のみＯＮ電圧を高くしても、黒の際には映像信号の振幅は最小のため、表示装置全体としては依然として通常の画像表示時よりも低い電力量となる。したがって、黒書き込みに対応するゲートＯＮ電圧のみ高くした場合には、最大消費電力の増加を回避できるという特徴がある。

図１８には、周期的に黒画像を挿入表示する表示装置において、挿入表示する黒画像に対応したゲートのオン電圧を他のゲートのオン電圧より高くする発明の概念が示されている。

図１９は図１に対応した図であり、ゲート信号線駆動回路ＧＤに近い側をＧＮ、遠い側をＧＦとする。図１３（ｃ）で、このゴーストＹはゲート信号線駆動回路ＧＤ側により強く出やすいことを説明した。この理由は、ゲート信号線駆動回路ＧＤに近い側ではゲート信号線ＧＬの波形の鈍りが少なく、急峻に立ち上がり立下りを行えるため、前のラインの表示画像を黒表示時に高い効率で書き込んでしまうからである。それゆえ、図１６で説明したように黒書き込み時のみゲート信号線ＧＬの立ち上がりタイミングをずらすことによっても対応することができる。しかし、ゴーストに左右差が有る場合には、このタイミングをずらす効果にも左右差が生じてしまう。そして、あくまで黒を書きこまなければならない以上、ずらす量にも限界がある。

そこで、この左右差の解消をより積極的に行ったのが図２０に示す駆動法である。図中上段はゲート信号線ＧＬ、中段はゲート信号線駆動回路ＧＤに近い側で図１６上段に相当する図であり、映像信号線の信号はＤＬ（ＧＮ）となる。図中下段はゲート信号線駆動回路ＧＤに遠い側で図１６上段に相当する図であり、映像信号線の信号はＤＬ（ＧＦ）となる。

ゲート信号線ＧＬ１７〜２０、ＧＬ１７とＤＬ（ＧＮ）とＤＬ（ＧＦ）を比べる。図中の上下方向の破線は、ＧＬとＤＬのタイミングを比較するために描かれた線である。ＤＬ（ＧＮ）はＤＬ（ＧＦ）より早く立ち上がり、早く立ち下がるようになっている。すなわち、ゲート信号線駆動回路ＧＤに近い側と遠い側で、映像信号線ＤＬとゲート信号線ＧＬの同期をずらしたものとなっている。これにより、ゲート信号線駆動回路ＧＤに近い側、すなわちゲート信号の立ち上がりが急峻な側の映像信号線ＤＬ（ＧＮ）では、ゲート信号線ＧＬの立ち上がり開始と映像信号線ＤＬの立ち上がり開始までの時間、あるいはゲート信号線ＧＬの立ち下がり開始と映像信号線ＤＬの立ち上がり開始までの時間を、ゲート信号線駆動回路ＧＤに遠い側、すなわちゲート信号の立ち上がりが鈍い側の映像信号線ＤＬ（ＧＦ）より短くしている。

これにより、ゲート信号駆動回路に近い側ＧＮでは前のラインの表示データを黒に書き込むことを回避し、かつゲート信号駆動回路に遠い側ＧＦではスイッチング素子ＴＦＴがＯＦＦになる前に次のラインの信号が書き込まれてしまうことを回避している。したがって、表示画像に影響を与えることなく、ゴーストの左右差を解消することを実現している。

図２０には、周期的に黒画像を挿入表示する表示装置において、ゲート信号線ＧＬの立ち上がりに対し映像信号線の立ち上がるタイミングを、ゲート信号線駆動回路に近い側で遠い側より早くする発明の概念が示されている。

ＤＬ（ＧＮ）とＤＬ（ＧＦ）でタイミングをずらす方法の例を次に説明する。

図２１は映像信号駆動回路ＤＤがＤＤ（１）、ＤＤ（２）、……、ＤＤ（ｎ）のように複数の駆動回路群に分かれていて、駆動回路群毎に制御する場合の例である。駆動回路群としては、ＴＣＰ単位、あるいはＣＯＧの半導体チップ単位などが対象例となる。各駆動回路群にはコントローラＴＣＯＮから映像信号線ＤＬに信号を出すタイミングを指示するクロックパルスＣＬＰ１が供給される。各駆動回路群はこのクロックパルスＣＬＰ１に基づき映像信号を映像信号線ＤＬに出力する。従来は、このクロックパルスＣＬＰ１は全ての駆動回路群に共通であり、それゆえ全駆動回路群が同時に映像信号ＤＬを出力する構成となっていた。しかし図２１の構成では、このクロックパルスＣＬＰ１を駆動回路群毎に独立させ、ＣＬＰ１（１）、ＣＬＰ１（２）、……、ＣＬＰ１（ｎ）のように各駆動回路群毎に適したタイミングで供給することで図２０のような対応を実現する。タイミングの例としては、例えば図２２に示すように、ＣＬＰ１（１）、ＣＬＰ１（２）、……、ＣＬＰ１（ｎ）を少しずつずらすことにより達成できる。なお図２１は、パルスの立ち上がりあるいは立ち下りで出力を行うことを想定しているため、パルス同士にオーバーラップ期間があっても何ら問題はない。なお、このように映像信号線ＤＬの出力タイミングをずらす概念は、ゴーストへの対応に限らず、ゲート信号線ＧＬに供給される信号の波形鈍りが画面の左右で異なることに起因して生じる種々の表示不具合への対策として一般的に広く適用可能な発明である。

図２３は図２１の改良例である。図２１の例は駆動回路群、すなわちＴＣＰ毎あるいはＣＯＧチップ毎の制御であるため、駆動回路群の間でタイミングが急にずれるという構成となっている。図２３は駆動回路群の間でのタイミングの急なずれを解消するための構成例である。図２１との相違点は、駆動回路群の中に遅延回路ＤＥＬＡＹを設け、駆動回路群の中でもタイミングをずらした点にある。駆動回路群にＣＬＰ１（１）、ＣＬＰ１（２）、……、ＣＬＰ１（ｎ）として供給されたクロックパルスは、駆動回路群の中の遅延回路ＤＥＬＡＹにより再生成される。図２４は遅延回路が再生成した後のクロックパルスを示す。ＣＬＰ１（１）に対し、ＣＬＰ１（１−１）〜ＣＬＰ１（１−ｍ）が、ＣＬＰ１（２）に対しＣＬＰ１（２−１）〜ＣＬＰ１（２−ｍ）が、ＣＬＰ１（ｎ）に対しＣＬＰ１（ｎ−１）〜ＣＬＰ１（ｎ−ｍ）がそれぞれ再生成される。この再生成されたクロックパルスは、駆動回路群の内部で１ライン毎あるいは複数ライン毎にずれたタイミングで生成され、そのタイミングに応じて各駆動回路群から対応した映像信号線ＤＬ(１−１)〜ＤＬ（１−ｍ）、ＤＬ（２−１）〜ＤＬ（２−ｍ）、ＤＬ（ｎ−１）〜ＤＬ（ｎ−ｍ）へ出力される。

図２５は図２３に対する改良例である。図２３では各駆動回路群に独立したＣＬＰ１を供給していたが、図２５の例では、最初の駆動回路群にＣＬＰ１（１）を供給し、以降は駆動回路群に内蔵された遅延回路ＤＥＬＡＹによりＣＬＰ１（１）より遅れたタイミングで次の駆動回路群にＣＬＰ１（２）を供給し、さらに次の駆動回路群にさらに遅れたタイミングでＣＬＰ１（３）を供給しと、順次ＣＬＰ１を供給する。これにより、コントローラＴＣＯＮから駆動回路群へのＣＬＰ１の配線数を低減でき、配線から放射される電磁波によるＥＭＩを低減する効果や、コントローラＴＣＯＮの端子本数削減による低コスト化等が図れる。

図２６はドライバ内の遅延回路ＤＥＬＡＹの一例である。データ受信回路ＲＥＳ’がコントローラＴＣＯＮから遅延量を決めるデータを受信し、レジスタＲＥＳに入力する。なお、遅延量を固定とする場合には、レジスタＲＥＳに固定値を記憶させておくことで,データ受信回路ＲＥＳ’は省略できる。しかし、データ受信回路ＲＥＳ’によりコントローラＴＣＯＮからの指示に基づき動的な遅延制御を可能とすることで、スイッチング素子ＴＦＴのプロセス変動に対して最適の値に設定することや、画像に応じて最適の値に設定することなどが可能となる。データラッチクロックＣＬＰ２の入力回数をカウンタＣＯＵＮＴで数え、比較器ＣＰにてカウンタの値とレジスタの値を比較する。カウンタの値がレジスタの値に到達すると、比較器ＣＰの出力がＯＮになる。比較器ＣＰがＯＮになると、その出力はリセット入力ＲＳＴに入り、カウンタの値を初期化する。これにより、レジスタへの設定値をｚとすれば、ｚクロック毎のサイクルでパルスが生成される。比較器ＣＰからのｚクロック毎のパルスと、ＣＬＰ１（１）はフリップフロップ回路ＦＦに入力される。このフリップフロップ回路ＦＦは、ｚクロック毎のパルスが入力されると、出力が生じる。この出力は、次のフリップフロップ回路ＦＦのＣＬＰ１（１）に対応する入力となる。そしてこの次のフリップフロップ回路ＦＦには、ｚクロック毎のパルスが入力され、最初のフリップフロップ回路からの入力がＯＮとなった後の、最初のｚクロック毎のパルスが入力された時点で出力をＯＮにする。以下、繰り返すことで、ＤＥＬＡＹ回路が構成される。最初のフリップフロップ回路ＦＦからの出力は、同時に出力端子ブロックＯＢＫ（１）に接続する。この出力端子ブロックＯＢＫ（１）は、フリップフロップ回路ＦＦからのＯＮ信号を受信して、映像信号線ＤＬに所定の画像信号を出力する。以降、出力端子ブロックＯＢＫ（２）、ＯＢＫ（３）、……、ＯＢＫ（Ｉ）にそれぞれに接続されたフリップフロップ回路ＦＦからのＯＮ信号が時間差を持ち順次入力されることで、ブロック毎に映像信号線ＤＬに所定の画像信号が順次出力されていく。そして駆動回路群の中の全てのフリップフロップ回路ＦＦがＯＮになると、次の駆動回路群にＣＬＰ１（２）として遅延したＣＬＰ１が出力される。

このフリップフロップ回路ＦＦは各映像信号線ＤＬに対応するように構成してもよい。しかし、回路規模が増大するという点があるため、１つの駆動回路群の中で数個〜数十個程度設けるようにすることが望ましい。例えばゲート信号線ＧＬのゲート信号の、ゲート信号線駆動回路ＧＤに近い側に対し遠い側で生じる配線遅延が５μｓ、映像信号線駆動回路ＤＤを構成する駆動回路群が総数１０個の場合、１つの駆動回路群あたり０．５μｓの遅延を持たせることが１つの手法になる。このとき、各駆動回路群の内部に１０個の出力端子ブロックＯＢＫがある場合、各ブロック間の遅延量は０．０５μｓになる。したがって、ブロック間の遅延量の差は微小であり、その差は目視され難いものとなる。それゆえ、必ずしも全ての映像信号線ＤＬに対し個別にフリップフロップ回路を設けるのではなく、数本〜数十本の映像信号線ＤＬ単位で構成される出力端子ブロック単位にフリップフロップを設けても、所望の効果を達成しつつ回路規模の増大を抑制することができる。

以上詳述した本発明の思想は、特に黒画像を周期的に表示する方式の表示装置で、その特有の動作により生じる表示画像を改善する上で特に顕著な効果がある。そしてこれらの思想は、例えば表示装置が１７”以上の大型となるのに伴い、より重要となる。また黒の表れる間隔を増やして目視上の応答速度をさらに改善するために動作周波数を向上する場合（例えば８０Ｈｚ以上）、より重要となる。さらに、黒画像を周期的に表示する方式を画素容量の大きい表示装置に適用する場合、例えば画素電極と共通電極の双方が同一の基板上に形成されている方式で有効になる。またさらに、画素電極と共通電極の一方が１画素内の大部分に形成された平面状形状であり、他方が複数の線状部あるいはスリット部を有するような表示装置において特に重要かつ有効となる。

また本発明で開示の種々の対応案は、それぞれ組み合わせて用いることで効果の向上が図れるものである。全ての組合せ例を個別に記載しなくとも当業者であれば実施方式が十分理解できるものであるため、個別組合せ例に関して列挙することは省略する。

本発明による表示装置のシステム概略の一例を示す図である。黒画像を挿入するための概念図である。表示データと黒画像の表示タイミング例を示す説明図である。表示データと黒画像の表示タイミング例を示す説明図である。表示データと黒画像の表示タイミング例を示す説明図である。表示データと黒画像の表示タイミング例を示す説明図である。筋状の表示不良の説明図である。黒書き込みを行わない場合と行う場合で波形を比較した説明図である。黒書き込みを行わない場合と行う場合で波形を比較した説明図である。本発明による駆動の一例を示す図である。本発明による駆動の一例を示す図である。本発明による駆動の一例を示す図である。ゴースト現象の説明図である。ゴースト現象の発生原理の説明図である。本発明による駆動の一例を示す図である。本発明による駆動の一例を示す図である。本発明による駆動の一例を示す図である。本発明による駆動の一例を示す図である。ゲート信号線駆動回路に近い側と遠い側を説明する図である。本発明による駆動の一例を示す図である。本発明によるシステムの一例を示す図である。本発明によるクロックパルスのずれた伝送を示す説明図である。本発明によるシステムの一例を示す図である。本発明によるクロックパルスのずれた伝送を示す説明図である。ダミーパターンの例を説明する断面図である。本発明によるシステムの一例を示す図である。

符号の説明

ＧＬ…ゲート信号線、ＤＬ…映像信号線、ＣＬ…共通信号線、ＴＣＯＮ…コントローラ、ＰＳ…電源回路、Ｖｄ…映像信号線駆動回路用各種電圧、Ｖｇ…ゲート信号線駆動回路用各種電圧、Ｖｃ…共通信号線電圧、ＧＤ…ゲート信号線駆動回路、ＤＤ…映像信号線駆動回路、ＤＳ…映像信号線駆動回路用信号、ＧＳ…ゲート信号線駆動回路用信号、ＯＩ…外部入力、ＤＲ…表示領域、ＣＬＰ１…クロックパルス、ＣＬＰ２…データラッチクロック、ＤＥＬＡＹ…遅延回路、ＦＦ…フリップフロップ回路、ＲＥＳ’…データ受信回路、ＣＰ…比較器、ＲＳＴ…リセット入力、ＲＥＳ…レジスタ、ＯＢＫ…出力端子ブロック

Claims

複数の映像信号線及びゲート信号線を有し、前記ゲート信号線毎に走査ラインを制御し、周期的に黒画像を挿入表示する表示装置において、
該黒画像の表示後で、該黒画像と異なる映像信号を前記映像信号線に出力する最初の走査ラインの書き込み期間を、その次の走査ラインの書き込み期間と異なった長さとし、
前記最初の走査ラインの書き込み期間は、前記最初の走査ラインの書き込み期間と前記次の走査ラインの書き込み期間で映像信号の極性が異なる駆動で次の走査ラインの書き込み期間より短いことを特徴とする表示装置。
前記最初の走査ラインの書き込み期間は、前記最初の走査ラインの書き込み期間と前記次の走査ラインの書き込み期間で映像信号の極性が異なる駆動で他の走査ラインの書き込み期間より短いことを特徴とする請求項１記載の表示装置。
複数の映像信号線及びゲート信号線を有し、前記ゲート信号線毎に走査ラインを制御し、周期的に黒画像を挿入表示する表示装置において、
該黒画像の表示後で、該黒画像と異なる映像信号を前記映像信号線に出力する最初の走査ラインの書き込み期間を、その次の走査ラインの書き込み期間と異なった長さとし、
前記最初の走査ラインの書き込み期間と前記次の走査ラインの書き込み期間で映像信号の極性が異なる駆動で、ゲート信号のオン期間が、前記最初の走査ラインの書き込み期間で前記次の走査ラインの書き込み期間より短いことを特徴とする表示装置。
複数の映像信号線及びゲート信号線を有し、周期的に黒画像を挿入表示する表示装置において、
該黒画像の表示後に最初にオンとなる前記ゲート信号線のオン電圧を、その次にオンとなる前記ゲート信号線のオン電圧と異なった値とし、
前記黒画像の表示後に最初にオンとなる前記ゲート信号線のオン電圧は、前記黒画像の表示後の最初の映像信号と次の映像信号で極性が異なる駆動で、前記黒画像の表示後の２番目にオンとなる前記ゲート信号線のオン電圧より低いことを特徴とする表示装置。
複数の映像信号線及びゲート信号線を有し、周期的に黒画像を挿入表示する表示装置において、
該黒画像の表示後に最初にオンとなる前記ゲート信号線のオン電圧を、その次にオンとなる前記ゲート信号線のオン電圧と異なった値とし、
前記黒画像の表示後に最初にオンとなる前記ゲート信号線のオン電圧は、前記黒画像の表示後の最初の映像信号と次の映像信号で極性が同じ駆動で、前記黒画像の表示後の２番目にオンとなるゲート信号線のオン電圧より高いことを特徴とする表示装置。
複数の映像信号線及びゲート信号線を有し、前記ゲート信号線毎に走査ラインを制御し、周期的に黒画像を挿入表示する表示装置において、
該表示装置に均一な輝度の表示画像を表示させる信号を外部から入力した場合、該黒画像の表示後の最初に位置する１番目の走査ラインの映像信号線の電圧と、前記１番目の走査ラインから数えて３番目に位置する３番目の走査ラインの映像信号線の電圧を異なった値とし、
該黒画像の表示後の前記１番目の走査ラインの映像信号と、前記１番目の走査ラインに隣接する２番目の走査ラインの映像信号の極性の異なる駆動で、前記１番目の走査ラインの映像信号線の電圧は前記３番目の走査ラインの映像信号線の電圧より低いことを特徴とする表示装置。
複数の映像信号線及びゲート信号線を有し、前記ゲート信号線毎に走査ラインを制御し、周期的に黒画像を挿入表示する表示装置において、
該表示装置に均一な輝度の表示画像を表示させる信号を外部から入力した場合、該黒画像の表示後の最初に位置する１番目の走査ラインの映像信号線の電圧と、前記１番目の走査ラインから数えて３番目に位置する３番目の走査ラインの映像信号線の電圧を異なった値とし、
該黒画像の表示後の１番目の走査ラインの映像信号と、前記１番目の走査ラインに隣接する２番目の走査ラインの映像信号の極性が同じ駆動で、前記１番目の走査ラインの映像信号線の電圧は前記２番目の走査ラインの映像信号線の電圧より高いことを特徴とする表示装置。
複数の映像信号線及びゲート信号線を有し、２以上の映像表示ラインのゲート信号線が順にオンすることで当該映像表示ラインに対応する画素に映像が書き込まれた後、２以上の黒挿入ライン分のゲート信号線が同時にオンし、前記複数ラインに対応する画素に黒が書き込まれることで周期的に黒画像を挿入表示する表示装置において、
挿入表示する黒画像を表示する場合の前記ゲート信号線がオンとなる期間は、挿入表示する黒画像以外の画像を表示する場合の前記ゲート信号線がオンとなる期間より短く、かつ、
挿入表示する黒画像を表示する場合の前記ゲート信号線がオンとなるタイミングは、挿入表示する黒画像以外の画像を表示する場合の前記ゲート信号線がオンとなるタイミングより遅いことを特徴とする表示装置。