JPS61212883A

JPS61212883A - アクテイブマトリクス液晶表示装置

Info

Publication number: JPS61212883A
Application number: JP60052256A
Authority: JP
Inventors: 展明甲; 剛三佐藤; 文夫井上; 久仁夫安藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-03-18
Filing date: 1985-03-18
Publication date: 1986-09-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、液晶表示装置に関し、特に液晶表水装置の各
画素にスイッチング素子を配置ｌ−たアクティブマトリ
クス基板を用いた液晶表示装置に関する。

〔発明の背景〕

了クチイブマトリクス方式液晶表示装置において、横１
行の画素のＭＯＳトランジスタのゲートが共通に接続さ
れた７つのゲートバスに不良が存在ｌ−でも液晶表示セ
ルに信号の表示を可能にする手段として１例えば特開昭
５８−１４４８８８号に記載のものが知られている。す
なわち第１行の１画素にソースとドレインを共通に接続
した２個のトランジスタのゲートを、各々第ル行。

第ｎ−１行のゲートバスに接続し、第１行のゲートバス
に欠陥がある場合でも第（ｎ−１）行のゲートバスＷよ
る画素選択により２第（ｎ−１）行の画素の表示を行い
、完全な欠陥にならない様にする。

また、縦１列の画素ＭＯＳトランジスタのドレインを共
通に接続したドレインバスの不良に対しても１例えば特
開昭５８−１４３３７７号に記載のされたものが知られ
ている。すなわち各画素のＭＯ’Ｓトランジスタに、隣
り合う２本のドレインバスが各々一定のしきい値を持つ
非線形素子を介して接続すること尾より、特定の１列の
ドレインバスに欠陥があっても他方のドレインバスによ
り画素の駆動を行う。

これらの方法は、ゲートバス、ドレインバスの欠陥によ
る横又は縦の線欠陥の救済ｒついては大きな効果がある
が、各画素のスイッチングトランジスタの欠陥検出が容
易でなく、またトランジスタの短絡欠陥の救済について
は全く示されていない。

〔発明の目的〕

本発明の目的は１画素スイッチングトランジスタの欠陥
検出を容易とし、また画素欠陥を救済できろアクティブ
マトリクス方式液晶表示装置を提供することにある。

〔発明の概要〕

上記目的のため１本発明では１画素に２個のスイッチン
グトランジスタを直列に配置し、そ・　３　・れぞれのトランジスタのドレイン電極、ゲート電極を異
なるパスラインに接続し、直列に接続されたトランジス
タのオン抵抗やオフ抵抗を容易に外部端子で測定できる
様に構成して、各画素のスイッチングトランジスタの欠
陥検出を可能とする。短絡欠陥のトランジスタについて
は。

液晶セルから電気的に切り離すことにより、画素欠陥の
救済を可能にする。

〔発明の実施例〕

以下１本発明の一実施例を第１図に示して説明する。こ
こに示されているＭＯＳトランシンタＭＡｉ）’、ＭＢ
ｉ）’　　（ｉ＝１〜ｍ　、　）＝１〜ｒＬ）は全て同
導電型であり２例えばＮチャネルＭＯＳトランジスタと
して、以下の説明を行う。単位画素尾相当する液晶Ｌ　
ｃｉ）と、それをアドレスするためのスイッチング用Ｍ
ＯＳトランジスタＭＡす９ＭＢＬノ°で構成した画素が
ｍ行ル列のマトリクス状に配置され、第乙行に属するＭ
ＯＳトランシンタＭＢｔｊと第（Ｌ＋１）行に属するＭ
ＯＳトランシンタＭ　Ａ　ｔ　＋　１　＋　）のゲート
が共通になる様・　４　・にゲートバスＹｔが設けられている。ただし、ＭＯＳト
ランシンタＭＡＩ、のゲートはゲートバスＹｏに接続さ
れている。また、ＭＯＳトランシンタＭＡす９ＭＢｔｊ
のソースは各画素に相当する液晶ＬＣｉ、）駆動電極に
接続され、第２列に属するＭＯＳトランシンタＭＢＬノ
と第（）＋１）列に属す７−ｌＭＯＳトランジスタＭＡ
ｔノ’−Ｈのドレインが共通になる様にドレインバスＸ
ノが設けられる。ただし、トランジスタＭ　Ａ　ｉｌの
ドレインはドレインバスＸｏに接続されている。また、
各画素のＭＯＳトランジスタがオフ状態の時に映像信号
電圧を液晶に加え続ける働きをする信号保持容量を１本
実施例では各画素の液晶素子容量で代用させているが、
もちろん信号保持容量を液晶と並列に接続しておいても
良い。

次に液晶の駆動（走査）方法について説明する。まず、
ゲートバスＹｏにＭＯＳトランシンタＭＡｎ　＋　Ｍ、
Ａ４２・・・ＭＡｌｒＬがオン状態になる正の選択電圧
（以降ＶＧＯＮと略す）を加えた状態で、ドレインバス
ｘｏ　ｌ　Ｘｉ　＋・・・Ｘｎに映像信号を印加して第
１行の液晶セルＬ　Ｃ１ｌ　＋　Ｌ　Ｃ１０＋　−＋　
Ｌ　Ｃ１ｎに映像信号を書き込む。次にゲートバスＹｏ
にＭＯＳトランシンタＭＡＩＩ　、　ＭＡ４２　、・・
・ＭＡ、ｎがオフ状態になる非選択１「圧（以降ＶＣＯ
ＦＦと略す）を印加し１次ゲートパス￥１に選択雷、圧
ＶＧＯＮを与え、ＭＯＳトランシンタＭＢｕ　、　ＭＢ
１２　ｒ・・・、ＭＢ＋ｎ及びＭ−Ａ４１　！ＭＡ２２
　＋・・・ｒ　ＭＡ２ＦＬをオン状態にして、ドレイン
バスｘｏ　＋　ＸＩ　＋・・、Ｘｎに印加されてい々・
新たな映像信号を第１行と第２行の液晶セルＬ　ＣＨＩ
　、Ｌ　Ｃ１２１”　、　ＬＣｌｎ、　ＬＣ２１、ＬＣ
２２＋　””　＋　ＬＣ２７＋に書き込む。

書き込み終了後、ゲートバス￥１に非選択電圧ｖＧｏＦ
Ｆを与えてＭＯＳトランジスタＭ　Ｂ　］　１　＋　Ｍ
　Ｂ　＋２　＋・・、八Ｉ　Ｂｉｎ、　ＭＡ２１　、　
ＭＡ２２　、−　、　ＭＡ２ｎをオフ状態にし１次にゲ
ートバスＹ２に選択電圧ｖｃ、ｏＮを与えて。

第２行と第３行の液晶セル■、Ｃ２＋　＋　Ｌ　Ｃ２２
、・・・。

ＴｌＣ２７Ｌ　ＨＴＪＣ３１＊　ＴＪＣ３２ｒ　−＋　
ＴｌＣ２７Ｌに新たな映像信号を書錠込む。以下この操
作を繰り返し、順次ゲートバスＹｔに選択電圧ＶＧＯＮ
と非選択電圧ＶＣＯＦＦを印加し、新しい映像信号を各
液晶セルに書き込む。

この様に、各行の液晶セルは１画面走査時間内に２回映
像信号の書き込みを受けることになる。２回の書き込み
は続けて行われるため、例えばゲートバスが４６０本あ
る場合、約１／４６０の期間は１行前の映像信号が与え
られているが。

液晶セルの信号保持時定数が十分であれば残りの約４５
９　／　４６０の期間には表示されて）べ鎗映像信号が
与えられていることになり、はとんど問題なく表示がで
きろ。

次に画素欠陥すなわち画素スイッチング用ＭＯＳトラン
ジスタの欠陥検出方法について説明スる。ＭＯＳトラン
ジスタの欠陥ては短絡欠陥と開放欠陥が考えられる。こ
とでは第２行第２列の画素（添字２２で表される）を例
にとり。

まず短絡欠陥検出より説明する。ゲートバスＹ１に選択
電圧ＶＣＯＮを与え、他のゲートバス圧は非選択電圧Ｖ
Ｇ’ＯＦＦを与えた状態でドレイン・（スＸｉとＸ２の
間の抵抗を測定する。この時、ＭＯＳトランジスタＭＡ
２２とＭＢ１２がオン状態になっているが、ドレインバ
スＸ１とＸ２の間につながる他の・　７　・ＭＯＳトランジスタはオフ状態になっているため、短絡
欠陥がなし十ればドレインバスＸ１トＸ２間の抵抗値は
十分大きいはずである。もし、この抵抗値が所定の値よ
り小さいと、ドレインバスＸ１とＸ２間につながるＭＯ
ＳトランシンタＭ　Ａ２２とＭＢ１２に続がろＭＯＳト
ランジスタＭＢ２２又はＭＡ１２に短絡欠陥があること
になる。直列に接続された２個のＭＯＳトランシンタＭ
Ａ２２とＭＢ２２＋ＭＡ１２とＭＢ１２が共に短絡欠陥
である確率は１個のＭＯＳトランジスタが短絡欠陥であ
る確率より極めて小さいため、結局ＭＯＳトランジスタ
ＭＢ２２又はＭＡ、２の短絡欠陥と推定される。２個の
ＭＯＳトランジスタＭＢ２２とＭ　Ａ１２のどちらが短
絡欠陥であるかは、上記方法では限定できないが欠陥場
所ゾ）−限定されイ）ため、形状確認などの他の欠陥検
出法の併用が容易になる利点がある。

また、同様にゲートバスＹ２に選択電圧ＶＧＯＮ、他の
ゲートバスに非選択電圧■ＧＯＦＦ　’に与えて、ドレ
インバスＸ１とＸ２間の抵抗値測定により、ＭＯＳトラ
ンシンタＭＡ２２又はＭＢ３２の短絡欠陥が検出で、８
　。

き、第２行第２列の画素短絡欠陥検出が可能であること
がわかる。

次にＭＯＳトランジスタＭＡ２２とＭＢ２２の開放欠陥
の検出方法について説明する。ゲートバスＹ１とＹ２に
選択電圧ＶＧＯＮ　、他のゲートバスに非選択電圧ＶＧ
ＯＦＦを与えて、ドレインバスＸ１とＸ２間の抵抗値を
測定する。開放欠陥がない場合、この抵抗値は十分小さ
いはずでする。もし抵抗値が大きいとｌＭＯＳトランジ
スタＭ　Ａ２２又はＭＢ２２の欠陥となり、第２行第２
列の画素開放欠陥検出が可能となる。

以上１画素欠陥の検出について述べたが、以下にこの画
素欠陥の救済方法だついて説明する。

まず１画素開放欠陥救済については別に処理は必要ない
。これは、走査方法の説明にもあった様に、各液晶セル
は１画面走査期間中に異なるＭＯＳトランジスタにより
、それぞれ１回ずつ映像信号が書き込まれるため、１個
のＭＯＳトランジスタの開放欠陥により、映像信号の書
き込みが１回となっても表示が可能であるためである。

例えば第２行第２列の液晶セルＴＪＣ２２につイテ考工
ろと、ＭＣ８トランジスタＭＡ２２が開放欠陥の８合、
ＭＯＳトランジスタＭＢ２２が正常であれば、ゲートバ
スＹ２が選択された時ドレインバスＸ２よりＭＯＳトラ
ンジスタＭＢ２２により映像信号が液晶セルＬＣ２２に
供給されろため・液晶セルＬＣ２２は正常な表示が可能
となる。また、ＭＯＳトランジスタＭＢ２２が開放欠陥
の場合、ＭＯＳトランシンタＭＡ２２が正常であれば、
ゲートバス￥１が選択された時ＭＯＳトランジスタＭＡ
２２からドレインバスＸ１より液晶セルＬＣ２２に映像
信号カ供給されているため、左上画素すなわち第１行第
１列画素Ｌ　Ｃ１１と同じ表示を行う半欠陥状態となる
。この半欠陥状態は、完全に表示が出来ない欠陥でなく
、解像度が低下する程度の状態であり１画素欠陥として
あまり目立たない。またこの半欠陥画素の表示内容が左
上画素と同じというととは、カラー液晶パネルにおいて
例えば色フィルタをモザイク状に右下りの斜配置とした
時、半欠陥画素の表示色が左上画素と同じであるため１
色についても目立つものではない。なお、カラーフィル
タが左下りの斜配置の場合には各画素のＭＣ８トランジ
スタＭ　Ａ　ｉ）°とｙｔＢｉ）のドレイン接続バスを
交換することにより容易ｆ対応することがで六る。

画素内スイッチング用ＭＯＳトランジスタの短絡欠陥に
ついては、前記方法による短絡欠陥検出後、短絡ＭＯ８
トランジスタを例えばレーザ光等を用いてドレインバス
等から切断し、短絡欠陥を開放欠陥に変えることにより
、上述開放欠陥の場合と同様に欠陥として目立たない欠
陥に変えることができる。ここで、短絡欠陥検出を前述
の抵抗値測定法だけで行う場合１例えばＭＯＳトランシ
ンタＭＡ１２とＭＢ２２の短絡欠陥の区別ができたいつ
この時は、液晶セルＬＣ１２への正しい映像信号書き込
みはＭＣ８トランジスタＭＢ１２を用いて行われるので
、必要のないＭＯＳトランシンタＭ　Ａ１２を先にレー
ザ光等を用いて。

ドレインバス等から切断すると良い。この後。

再度抵抗値測定法により短絡欠陥検出を行い短・１１　
・絡欠陥がなければ正常な表示ができ、再度ＭＯＳトラン
ジスタＭＢ２２の短絡と判定された場合、このＭＯＳト
ランジスタＭＢ２２をドレインバス等から切断して１画
素欠陥救済完了とする。この場合、へ４０Ｓトランジス
タＭ］３２２を含む第２行第２列の画素はＭＣ８トラン
ジスタＭＡ２２により左上画素と同内容の信号が書き込
まれることになるので、目立たない欠陥とすることがで
きる。

次に１画素スイッチング用ＭＯＳトランジスタアレイを
構成するアクティブマトリクス基板と外付駆動回路との
接続本数低減のため、走査回路をアクティブマトリクス
基板内ｆ内蔵させた場合の構成の一実施例を第２図に示
す。一点鎖線枠１は第１図の実施例のＭＯＳトランジス
タアレイを示している。まず、走査方法ｒついて述べろ
。水平シフトレジスタ２は１例えばテレビ信号表示の場
合、端子４に入力される水平同期信号に同期した水平走
査開始信号及び端子５に入力される水平クロック信号に
より動作し。

パｋ　スヲ（ｈ　＋　Ｑ２　＋・・・＋　Ｑｎに順次出
力する。この・１２・順次パルス出力により、ＭＯＳトランシンタＭＣＩ。

ＭＣ２、・・・９ＭＣｎが順次オン状態、オフ状態とな
り、端子８及び端子９に印加される映像信号をドレイン
バスＸｏ　ｌ　ｘｔ　ｌ　Ｘ２　ｒ・・・、ＸｒＬに順
次印加するいわゆる点１１１ｆｔ次走査を行う。一方、
垂直シフトレジスタ３は、端子６に入力される垂直同期
信号に同期した垂直走査開始信号、及び端子７に入力さ
れる垂直クロック信号により動作し。

パルスをＱ１＋　Ｑ２　ｒ・・・、ＱｍｌＣ順次出力す
る。この様て、第１図の実施例において説明した画面走
査による各液晶セルへの映像信号書き込みが可能である
ことは明らかである。

画素スイッチング用ＭＯ８トランジスタアレイ１の画素
欠陥検出のための走査方法について。

以下に述べる。ゲートバスを１本あるいは連続２本だけ
選択状態にするには、垂直シフトレジスタ３０入力端子
６に、端子７に印加する垂直クロックに同期して垂直走
査開始信号な垂直クロックパルス１ヶ分又は２ヶ分の期
間入力し。

その後所定の垂直クロックを入力することによリ、容易
に実現できる。隣接した２本のドレインバス間の抵抗値
を測定するには、水平シフトレジスタ２０入力端子４に
端子５に印加する水平クロックに同期し、て、水平走査
開始信号を水平クロツク２ケ分の期間人力１７．その後
所定の水平クロックを入力することにより１例えばＭＯ
ＳトランジスタＭＣ２とＭ　Ｃ３のみオンとし。

他をオフ状態にして端子８と端子９０間の抵抗値を測定
することにより、ドレインバスＸ】とＸ２の間の抵抗値
を測定することができる。この様に、第２図の実施例に
よれば、水平走査回路や垂直走査回路の全部もしくは一
部をアクティブマ）　ＩＪクス基板上に内蔵させた場合
でも画素欠陥の検出は容易であり１画素欠陥を救済する
ことも容易に可能となる。もちろん各ドレインバスや各
ゲートバス等に、検査用プローブパッドを設けておき、
欠陥検査時知直接プローブをそのパッド知当てて信号印
加、又は測定する様にしても良いことは明らかである。

第３図は、水平走査回路や垂直走査回路の全部モしくは
一部をアクティブマトリクス基板上に内蔵させた場合の
他の一実施例である。ＭＯＳトランジスタアレイ１と垂
直シフトレジスタ３は、第２図におけろものと同一であ
り、ここでは水平走査部分に絞って説明する。水平シフ
トレジスタ１０は、第２図の水平シフ、トレジスタ２と
同様な働きを行うが後者の段数がル段であるのて対し、
前者の段数はＶ′３段、また映像信号書き込みのための
水平クロックの周波数は後者の１７３となっている点が
異なる。端子１１は水平走査開始信号入力端子、端子１
２は水平クロック入力端子である。映像信号の書き込み
走査は、第２図では１画素単位となっていたが、第３図
では３画素単位としている。従って、映像信号入力端子
１３　、１４　、１５　、１６には、それぞれ画素に相
当した時間差を持つ映像信号が入力され、隣接した３本
のドレインバスに映像信号を同時に送る構成となってい
る。ただし、映像信号入力端子１３と１４には同時刻の
映像信号を加えろものとし、この端子が分離されている
理由は後で述・　１５　・べろ。

ＭＯＳトランジスタアレイ１の画素欠陥検出のための隣
接ドレインバス間抵抗値測定方法について、以下に述べ
る。水平シフトレジスタ１゜に適当な入力信号を与え１
例えばＭＣ８トランジスタＭＤ１　＋　Ｍｎ２　、　Ｍ
ｎ２をオン状態にし、他のＭＣ８Ｉ−ランジスタＭＤ４
　、　Ｍｎ２　、　・、　ＭＤｒＬをオフ状態にしたと
する。この時、端子１３と端子１５の間及び端子１５と
端子１６の間の抵抗値を測定することにより、ドレイン
バスＸｏとＸ１間及びドレインバスＸ１とＸ２間の抵抗
値が測定できろ。ドレインバスＸ２とＸ３の間の抵抗値
を測定する場合。

水平シフトレジスタ１０に適当な入力信号を与えて、Ｍ
Ｃ８トランジスタＭＤ、　、　Ｍｎ２　、・・・、Ｍｎ
２をオン状態、他のＭＯＳトランシンタＭ　Ｄ７．　、
　Ｍ　Ｄｓ　＋・・・９ＭＤｒＬをオフ状態にし、端子
１４と端子１６０間の抵抗値を測定すれば良い。以下同
様の方法により、任意の隣接した２本のドレインバス間
の抵抗値を測定することができ、従って画素欠陥検出が
容易となる。また、第３図では３画素間・１６　・時書き込み走査を例にあげたが、任意のん画素同時書き
込み走査の場合でも映像信号入力端子をん＋１本用意す
れば、第３図と同様に画素欠陥検出が容易にできる様に
なるのは明らかである。

第４図は１本発明の他の一実施例である。第１図の実施
例では、前の説明でも述べた様に第り行第ｊ列の画素の
ＭＣ８トランジスタＭＢｉ）゛が欠陥である場合、液晶
セルＬＣｉ）への映像信号書き込みはＭＡヮ°により行
われるが、書き込まれる映像信号は第ｉ　−１行ノー１
列の画素と同じ信号であるため、左斜め上の画素と同じ
表示であり、カラー液晶ハネル化の際に１色フィルタを
モザイク状に斜め配置する場合に左斜め上の画素と同色
表示にでき１画素欠陥が目立たない利点があった。しか
し１色フィルタを縦ストライプに配置する場合は、斜め
上の画素と表示する色が異なるため１画素欠陥が逆に目
立つ場合が生じる。この点を考虜し１画素欠陥の場合、
真上の画素と同じ映像信号を書き込む様にして。

色の違いによる画素欠陥の目立ち方をおさえたのが第４
図の実施例である。映像信号の書き込み方１画素欠陥の
検出方法環、第１図の場合とほとんど同じである。とこ
では、映像信号の書き込み知りいて若干の説明を行い画
素欠陥の場合、なぜ真上の画素と同じ表示な行うことに
なるかについて述べておく。

ゲートバスＹｏに選択電圧ＶＧＯＮ、他のゲートバスに
非選択電圧ＶＧＯＦＦを印加するとｌＭＯＳトランジス
タＭＡＩＩ　＋　ＭＡ１２　＋　”’　＋　Ｍｋ１’ｎ
がオン状態ｆなり、ドレインバスｘｏ　ｌ　ｘｌ＋・・
・、Ｘｎ、−、に印加すれる映像信号を各液晶セルＬＣ
ｎ　、　ＬＣ１２、−＋　ＬＣｔｒして書き込むことに
なる。続いてゲートバスＹ】に選択電圧ｖＧｏＮ、他の
ゲートバスに非選択電圧ＶＧＯＦＦを印加すると、ＭＯ
ＳトランシンタＭ　Ｂ　＋１　＋ＭＢ１２　、−　＋　
ＭＢｔｎ＋　ＭＡ２１　＋　ＭＡ２２　＊　−＋　ＭＡ
２ｒＬがオン状態になり、ドレインバスＸ１＋・・・、
Ｘｎに印加すれる映像信号を各液晶セルＬ　Ｃ１１＋　
Ｌ　Ｃ１２＋　−＋　ＬＣＩｎ。

Ｌ　Ｃ２１＋　Ｌ　Ｃ２２＋　”’　＋　Ｌ　Ｃ２ｎに
書き込むととになる。

続いてゲートバスを順次選択して行うことにより、各液
晶セルへの映像信号書き込みが可能となる。この時、第
２行第２列の液晶セルＬＣ２２に連続して書き込まれる
２回の映像信号に着目してみると、１回目はゲートバス
ＹＡＫ選択電圧ＶＧＯＮが与えられている時、ドレイン
バスＸ２により１行前の液晶セルＬＣ］２と共に同じ映
像信号が書き込まれ、２回目はゲートバス￥２に選択電
圧ｖＧｏＮが与えられている時、ドレインバスＸ１だよ
り１行後の液晶セルＬＣ３２と共に同じ映像信号が書き
込まれる。ここで１画素欠陥がない場合。

各液晶セル共２回目圧書き込まれた映像信号を表示する
ため、各画素は独立した表示を行うことができる。画素
欠陥があり、２回目の映像信号書き込みが出来ない場合
は、１回目の映像信号書き込みにより表示を行うが、前
述の様に１回目の映像信号書き込みは１行前の同じ列の
映像信号であるから１色フィルタが縦ストライプて構成
されていると同色表示であるため１画素欠陥が目立ちに
くくなる利点がある。

本発明の他の一実施例を第５図に示す。第１・１９　・図の実施例では、前述の様に例えばＭｏ８トランジスタ
ＭＡ１２とＭＢ２２の短絡欠陥がどちらであるかを隣接
ドレインバス間の抵抗値測定だけで特定することが難し
い。この点を考慮し、どちらのＭｏ８＋−ランジスタの
短絡欠陥であるかを容易に判定できろ様にした構成例が
第５図である。

第５図が第１図と異なるのは、ドレインバスの本数が２
倍となっている点である。映像信号書き込みの場合、ド
レインバスＸ、１とｘ、−２を共通に接続してドレイン
バスＸノ゛と見なせば、第５図の実施例は第１図の実施
例と同一となり、同じ様な書き込み走査ができることは
明らかである。

開放欠陥の検出についても同様に考えられるので説明を
省略し、短絡欠陥の検出方法について以下に説明する。

ゲート／＜スＹ１に選択電圧ＶＧＯＮ、他のゲートバス
には非選択電圧■ＧｏＦＦを与えると、ＭｏＳトランジ
スタＭＢ１１　、　ＭＢ１２　、−　、”ＭＢｌｎ、、
　ＭＡ２１’　、　ＭＡ２２゜・・・、ＭＡ２，１がオ
ン状態となる。この状態で１例えばドレインバスＸｌｌ
とＸ２１間の抵抗値を測定するこ・２０・とてよりＭｏ８トランジスタＭＡ１２のオフ抵抗が測定
でき、ドレインバスＸ１２とＸ２２間の抵抗値を測定す
るごとによりＭｏＳトランジスタＭＢ２２のオフ抵抗が
測定できる。従って同様な方法により、短終欠陥となっ
ているＭｏ８トランジスタを特定できるという効果があ
り、短絡欠陥ＭＯＳトランジスタのレーザ等てよる切り
離し救済を行うことが極めて容易となる。第５図では、
ドレインバスをすべて２本設けているが１例えば奇数番
目のドレインバスのみを２本に分離シ。

偶数番目のドレインバスＸ２１　トＸ２２　＋　Ｘ４１
　トＸ４２　＋・・・等はそれぞれ１本にまとめ、ドレ
インバスＸ２　ｒＸ４　＋　Ｘ６１・・・としておいて
も上述の短絡欠陥ＭＯＳトランジスタの特定は可能であ
る。

第５図の実施例では前述の映像信号書き込み走査方法の
他に、次に示す様な２行同時書き込み走査方法が考えら
れる。この走査方法は。

ＮＴＳＣテレビシロン信号のインタレース走査て対応し
たものである。テレビジョン信号の１画面（１フレーム
）は２フイールドで構成され。

１フイールドに有効表示走査線は２４１本ある。

第２フイールドの走査線は第１フイールドの走査線の間
に入り、■フレームとしての走査線は４８２本となって
いる。この時、液晶パネルの縦方向画素を４６０本程度
とすることを考えると。

テレビジョン信号の１水平走査期間に隣接した２行の画
素に映像信号の書ぎ込みを行うと都合良い。すなわち、
第１フイールドにおいて奇数添字のゲートバス￥１．Ｙ
３．・・・を順次選択して映像信号を第１行と第２行、
第３行と第４行・・・−の各液晶セルに書き込み、第２
フイールドにおいて、偶数添字のゲートバスＹＯ＋　Ｙ
２　＋・・・を順次選択して映像信号を第１行、第２行
と第３行、・・・の各液晶セルに書き込むインタレース
走査が可能となる。第１図や第４図の実施例においても
同様なインタレース走査が可能であるがこの場合、ドレ
インバスがほぼ水平画素数分しかないために選択した隣
接２行の各液晶セルには同じ映像信号しか書き込めない
が、第５図の実施例ではドレインバスが水平画素数の２
倍あるため。

選択した隣接２行の各液晶セルには異なる映像信号を書
き込むことができ、信号の時間軸制御補完等により垂直
解像度の劣化を補償できる利点がある。

〔発明の効果〕

以上で説明した様に本発明によ机ば１画素スイッチング
用ＭＯ３トランジスタの欠陥検出及び救済が容易な液晶
駆動用アクティブマトリクス基板が得られろため、アク
ティブマトリクス方式液晶表示装置を歩留まり良く作る
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例による液晶表示装置のＭＯＳ
トランジスタアレイの構成図、第２図及び第３冴は走査
回路を内蔵させた場合における本発明の一実施例による
アクティブマトリクス液晶表示装置の基板構成図、第４
図及び第５図はそれぞれ本発明０）他の一実施例による
液晶表示装置のＭＯＳトランジスタアレイの構成図でカ
）乙。・２３　・Ｘｏ、Ｘｌ、Ｘ２．・・・・・・ニドレインバス。ＹＯ＋　Ｙｌ　＋　Ｙ２　＋　”””　’ゲートバス。Ｍ　Ａ１１　、　ＭＡ１２　、・・・２ＭＢ１１．Ｎｌ
Ｂ１２．・・・、　ＭＣＩ、　ＭＣ２゜・・・、　ＭＤ
ｌ、　Ｍｎ２　、・・・　：ＭＯＳトランジスタ。Ｌ　Ｃ１ｌ　＋　Ｌ　Ｃ１２＋・・・・・・：画素に対
応する液晶セル。１　：　ＭＯＳ　ｈランジスタ了レイ。２．３，１０：シフトレジスタ。

Claims

【特許請求の範囲】１、液晶表示パネルを構成する液晶素子にマトリクス状
に配置された液晶駆動用スイッチング素子が接続された
液晶表示装置において、液晶駆動用スイッチング素子と
してＭＯＳトランジスタが使用され、ＭＯＳトランジス
タが１個の液晶素子当り複数個設けられ、ＭＯＳトラン
ジスタのそれぞれのゲート電極は異なるゲートバスに接
続され、それぞれのドレイン電極は異なるドレインバス
に接続され、それぞれのソース電極は共通に液晶素子に
接続されていることを特徴とするアクティブマトリクス
液晶表示装置。２、特許請求の範囲第１項記載のアクティブマトリクス
液晶表示装置において、ＭＯＳトランジスタが１液晶表
示素子当り２個設けられ、第ｉ行第ｊ列の液晶表示素子
の第１のＭＯＳトランジスタのゲート電極が第（ｉ−１
）行のゲートバスに接続され、ドレイン電極が第（ｊ−
１）列（または第２列）のドレインバスに接続され、第
ｉ行第ｊ列の液晶素子の第２のＭＯＳトランジスタのゲ
ート電極が第ｉ行のゲートバスに接続され、ドレイン電
極が第ｊ列（または第（ｊー１）列）のドレインバスに
接続されていることを特徴とするアクティブマトリクス
液晶表示装置。３、特許請求の範囲第２項記載のアクティブマトリクス
液晶表示装置において、少なくとも１列おきのドレイン
バスが２本設けられ、第ｉ行のＭＯＳトランジスタのド
レイン電極が第１のドレインバスに接続され、第（ｉ＋
１）行のＭＯＳトランジスタのドレイン電極は第２のド
レインバスに接続されていることを特徴とするアクティ
ブマトリクス液晶表示装置。