JPS61290491A - マトリクス型表示装置の製造方法 - Google Patents
マトリクス型表示装置の製造方法Info
- Publication number
- JPS61290491A JPS61290491A JP60132433A JP13243385A JPS61290491A JP S61290491 A JPS61290491 A JP S61290491A JP 60132433 A JP60132433 A JP 60132433A JP 13243385 A JP13243385 A JP 13243385A JP S61290491 A JPS61290491 A JP S61290491A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- matrix type
- display device
- drain
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は％薄膜トランジスタ（以下ＴＰＴと称する）
を使用したマトリクス型液晶表示装置に関する。
を使用したマトリクス型液晶表示装置に関する。
第５図はＴＦＴアレイの画素の構成を、第６図はＴＰＴ
を使用した従来のマ） ＩＪクス型液晶表示装置の構成
を示す断面図である。
を使用した従来のマ） ＩＪクス型液晶表示装置の構成
を示す断面図である。
この第５図、第６図の両図において、１はゲート電極線
、２はソース電極線、Ｄはドレイン電極、４はＴＰＴ、
５は表示電極、６は表示材料、７はＴＦＴアレイ、８は
ＴＦＴアレイ基板、９は対向電極基板、１０は対向電極
、１１はマトリクス型表示装置をそれぞれ示している。
、２はソース電極線、Ｄはドレイン電極、４はＴＰＴ、
５は表示電極、６は表示材料、７はＴＦＴアレイ、８は
ＴＦＴアレイ基板、９は対向電極基板、１０は対向電極
、１１はマトリクス型表示装置をそれぞれ示している。
ＴＰＴアレイ７は複数のゲート′ｔｄ極線１、お工びこ
れらのゲート電極線１と立体交差するソース電極線２ニ
ジなるマトリクス型配線を有し、その交点にたとえばＴ
ＰＴ４などの電圧−電流特性が非線形な特性を有する能
動素子、表示電極５などが形成された画素の集積にニジ
構成されている。
れらのゲート電極線１と立体交差するソース電極線２ニ
ジなるマトリクス型配線を有し、その交点にたとえばＴ
ＰＴ４などの電圧−電流特性が非線形な特性を有する能
動素子、表示電極５などが形成された画素の集積にニジ
構成されている。
また、マトリクス型表示装置１１はＴＰＴアレイアを形
成したＴＦＴアレイ基根８、これと対向する透明電極な
どの対向電極１０を有する対向電極基板９、お工びこの
ＴＦＴアレイ基板８、対向電極基板９間に液晶などの表
示材料６が挾持された構成になっている。
成したＴＦＴアレイ基根８、これと対向する透明電極な
どの対向電極１０を有する対向電極基板９、お工びこの
ＴＦＴアレイ基板８、対向電極基板９間に液晶などの表
示材料６が挾持された構成になっている。
引き続き従来のＴＦＴアレイ７、マトリクス型表示装置
１１を第７図、第８図にニジ説明する。
１１を第７図、第８図にニジ説明する。
第７図は従来のＴＦＴアレイ画素におけるＴＦＴ４の構
成例を示し、第８図は第７図Ｘ−Ｘ部の断面図を示した
ものであ〕、この第７図、第８図の両図において、第５
図、第６図と同一部分には同一符号を付しておシ、ゲー
ト電極線１、ソース電極線２、ドレイン電極ｉＤ、ＴＦ
Ｔ４、表示電極５、ＴＦＴアレイ７、ＴＦＴアレイ基板
８は上記の通シでおる。
成例を示し、第８図は第７図Ｘ−Ｘ部の断面図を示した
ものであ〕、この第７図、第８図の両図において、第５
図、第６図と同一部分には同一符号を付しておシ、ゲー
ト電極線１、ソース電極線２、ドレイン電極ｉＤ、ＴＦ
Ｔ４、表示電極５、ＴＦＴアレイ７、ＴＦＴアレイ基板
８は上記の通シでおる。
また、１２はａ−８ｓ （ｎ ） ｓ １３はａ−８ｉ
（ｉ）、１４はゲート絶縁膜、１５はゲート電極をそれ
ぞれ示してい見。その構成を以下に説明する。
（ｉ）、１４はゲート絶縁膜、１５はゲート電極をそれ
ぞれ示してい見。その構成を以下に説明する。
ＴＰＴアレイ７はガラスなどニジなるＴＦＴアレイ基板
８の゛表面にたとえばＩＴＯなどの透明導電膜、お工び
リン（Ｐ）などの半導体不純物をドーピングしたアモル
ファスシリコン１２（以下ａ−８ｉ（ｎ）と称す）など
を連続的に成膜した後、写真製“版法などにニジ所望形
状のソース電極線２お工び一体に形成されたドレイン電
極３、お工び表示電極５を形成し、続いて、プラズマＣ
ＶＤ法などで、たとえば半導体不純物をドープしないア
モルファスシリコン（以下ａ−８ｉ（ｉ）と称すン１３
、お工びＳｉＮなどのゲート絶縁膜１４をたとえば連続
的に成膜した後、ａ−８ｉ（ｉ）１３お：びゲート絶縁
膜１４を写真製版法などで所望形状にパターンニングす
る。
８の゛表面にたとえばＩＴＯなどの透明導電膜、お工び
リン（Ｐ）などの半導体不純物をドーピングしたアモル
ファスシリコン１２（以下ａ−８ｉ（ｎ）と称す）など
を連続的に成膜した後、写真製“版法などにニジ所望形
状のソース電極線２お工び一体に形成されたドレイン電
極３、お工び表示電極５を形成し、続いて、プラズマＣ
ＶＤ法などで、たとえば半導体不純物をドープしないア
モルファスシリコン（以下ａ−８ｉ（ｉ）と称すン１３
、お工びＳｉＮなどのゲート絶縁膜１４をたとえば連続
的に成膜した後、ａ−８ｉ（ｉ）１３お：びゲート絶縁
膜１４を写真製版法などで所望形状にパターンニングす
る。
この後、たとえばＭなどを蒸着法などで成膜し、写真製
版法などで所望形状にノＲターンニングし、ゲート・電
極線１を形成して、ＴＰＴアレイ７が完成する。
版法などで所望形状にノＲターンニングし、ゲート・電
極線１を形成して、ＴＰＴアレイ７が完成する。
また、マトリクス型表示装置１１は、前述したＴＰＴア
レイ７を用い、これと対向する透明導電膜などニジなる
対向電極１０を有する対向電極基板８との間に液晶など
の表示材料６を挾持してマトリクス型宍示装置１１が完
成する。
レイ７を用い、これと対向する透明導電膜などニジなる
対向電極１０を有する対向電極基板８との間に液晶など
の表示材料６を挾持してマトリクス型宍示装置１１が完
成する。
ところで１以上に述べたマトリクス型表示装置１１は、
たとえばコンピュータの端末ディスプレイナトのマン、
マシンインターフェースとして用いられる関係などから
、第５図、第７図に示した単位画素の大きさは、たとえ
ば５０μｍ口（マイクロンメートル）から１〜口（ミリ
メートル）程度以下に制約され、この画素の必要個数は
表示装置の用途、あるいは画面サイズなどに依存するが
１通常数千ないし、数百万個が必要である。
たとえばコンピュータの端末ディスプレイナトのマン、
マシンインターフェースとして用いられる関係などから
、第５図、第７図に示した単位画素の大きさは、たとえ
ば５０μｍ口（マイクロンメートル）から１〜口（ミリ
メートル）程度以下に制約され、この画素の必要個数は
表示装置の用途、あるいは画面サイズなどに依存するが
１通常数千ないし、数百万個が必要である。
また、この種、マトリクス型表示装置に用いられるＴＦ
Ｔアレイ７の画素には、前述の工うに、通常１個の画素
に１個のＴＰＴ４などの能動素子が形成される構成とな
っている。
Ｔアレイ７の画素には、前述の工うに、通常１個の画素
に１個のＴＰＴ４などの能動素子が形成される構成とな
っている。
さらに、前述のマトリクス状に配線されるソース電極線
２、およびゲート電極線１の交差点における両電極線１
．２の層間絶縁（図示せず〕、おＬびＴＦＴ４部のソー
ス電極線２、ドレイン電極りとゲート電極線１間の絶縁
は、前述、の例ではａ−８ｉ（ｉ）１３、ゲート絶縁膜
１４で達成する工うに？ｌｌｆ戊されている。
２、およびゲート電極線１の交差点における両電極線１
．２の層間絶縁（図示せず〕、おＬびＴＦＴ４部のソー
ス電極線２、ドレイン電極りとゲート電極線１間の絶縁
は、前述、の例ではａ−８ｉ（ｉ）１３、ゲート絶縁膜
１４で達成する工うに？ｌｌｆ戊されている。
一方、このａ−８ｉ（ｉ）１３お工びゲート絶縁［１４
はＴＦＴ４の特性を決定するＴＦＴ４の基本構成要素で
あｌ） 、 ａ−３ｉ（ｉ） １３はソースドレイン
間の１列抵抗の低減、また、ゲート絶ａ膜１４は変調特
性の観点からその膜厚を増大することができない。
はＴＦＴ４の特性を決定するＴＦＴ４の基本構成要素で
あｌ） 、 ａ−３ｉ（ｉ） １３はソースドレイン
間の１列抵抗の低減、また、ゲート絶ａ膜１４は変調特
性の観点からその膜厚を増大することができない。
この結果、特にＴＦＴＡ部のソース電極線２とゲート電
極線１間、お工びドレイン電極りとゲート電極線１間で
の短絡が生じ、ＴＦＴ４お工び画素の機能が消滅する他
、従来法では１画素に１個のＴＦＴ４が形成されておら
ず、ＴＦＴ４の特性のバラツキを補償することができな
いなどの欠点を有するとともに、欠陥の少くないＴＦＴ
アレイ７お工びマ） ＩＪクス型表示装置を得難いとい
った欠点を有していた。
極線１間、お工びドレイン電極りとゲート電極線１間で
の短絡が生じ、ＴＦＴ４お工び画素の機能が消滅する他
、従来法では１画素に１個のＴＦＴ４が形成されておら
ず、ＴＦＴ４の特性のバラツキを補償することができな
いなどの欠点を有するとともに、欠陥の少くないＴＦＴ
アレイ７お工びマ） ＩＪクス型表示装置を得難いとい
った欠点を有していた。
この発明は、かかる問題点を解決するためになされたも
ので、Ｔ Ｐ Ｔのりダンダンシイ（１ｅｄｕｎｄａｎ
ｃｙ ）、お工び特性の調節機能を兼ね備え、表示欠陥
が少なく、均一で良好な表示性能を有するマトリクス型
表示装置を得ることを目的とする。
ので、Ｔ Ｐ Ｔのりダンダンシイ（１ｅｄｕｎｄａｎ
ｃｙ ）、お工び特性の調節機能を兼ね備え、表示欠陥
が少なく、均一で良好な表示性能を有するマトリクス型
表示装置を得ることを目的とする。
この発明に係るマトリクス型表示ｇｆｃｌｌは、１個の
画素に形成するＴＰＴのドレインまたはソース電極を表
示電極と一体的に形放して複数個設けたものである。
画素に形成するＴＰＴのドレインまたはソース電極を表
示電極と一体的に形放して複数個設けたものである。
この発明においては、不要のドレインまたはソース電極
を切断して除切し非作動化する。
を切断して除切し非作動化する。
以下、この発明のマトリクス型表示装置の実施例につい
て図面に基づき説明する。その一実施例の構成する実施
例を第１図、第２図を参照して説明する。第１図はこの
発明のＴＰＴプレイ画素の平面図、第２図は第１図■−
■線部の断面図を示したものである。
て図面に基づき説明する。その一実施例の構成する実施
例を第１図、第２図を参照して説明する。第１図はこの
発明のＴＰＴプレイ画素の平面図、第２図は第１図■−
■線部の断面図を示したものである。
この第１図、第２図における各部名称は従来例と同一ま
たは相当部分を示している。この発明におけるＴＰＴア
レイ７は、たとえばガラスなどニジなるＴＦＴアレイ基
板８０表面に、たとえばＩＴＯなどの透明導電膜を成膜
した後、ソース電極線２お工び櫛型形状に形成したドレ
イン電極Ｄｉ 、Ｄ２ 、Ｄ３ 、Ｄ４ 、Ｄ５を表示
電極５と一体に写真製版法にＪニジ形成し、続いてプラ
ズマＣＶＤ法などでａ−８ｉ（ｉ）１３お工びＳｉＮな
どのゲート絶縁膜１４をたとえば連続的に放膜した後、
ゲート絶縁膜１４お工びａ−８ｉ（ｉ）１３を所望形状
にノぞターンニンクスル。
たは相当部分を示している。この発明におけるＴＰＴア
レイ７は、たとえばガラスなどニジなるＴＦＴアレイ基
板８０表面に、たとえばＩＴＯなどの透明導電膜を成膜
した後、ソース電極線２お工び櫛型形状に形成したドレ
イン電極Ｄｉ 、Ｄ２ 、Ｄ３ 、Ｄ４ 、Ｄ５を表示
電極５と一体に写真製版法にＪニジ形成し、続いてプラ
ズマＣＶＤ法などでａ−８ｉ（ｉ）１３お工びＳｉＮな
どのゲート絶縁膜１４をたとえば連続的に放膜した後、
ゲート絶縁膜１４お工びａ−８ｉ（ｉ）１３を所望形状
にノぞターンニンクスル。
この後、たとえばＭなどを蒸着法などで成膜し、写真製
版法などで所望形状のゲート電極線１を形成して、ＴＰ
Ｔアレイ７が完成する。
版法などで所望形状のゲート電極線１を形成して、ＴＰ
Ｔアレイ７が完成する。
この発明におけるＴＦＴアレイ７は以上に説明したよう
に、１個の画素に形成されるＴＰＴ４の表示電極５と一
体に形成された複数個の櫛型のドレイン電極ＤＩ 、Ｄ
２．Ｄ３ 、Ｄ４．Ｄ５が形成されておｊＤ、ＴＦＴア
レイ７の完ｇ後の特性評価の結果に基づき、たとえばソ
ース電極２（ｎ）とドレイン電極２１間のＴＰＴ４の特
性が最も良好な場合には、第１切断線１６に沿って不要
のドレイン電極Ｄ５ 、Ｄ４ 、Ｄ３ 、Ｄ２を切断す
る。
に、１個の画素に形成されるＴＰＴ４の表示電極５と一
体に形成された複数個の櫛型のドレイン電極ＤＩ 、Ｄ
２．Ｄ３ 、Ｄ４．Ｄ５が形成されておｊＤ、ＴＦＴア
レイ７の完ｇ後の特性評価の結果に基づき、たとえばソ
ース電極２（ｎ）とドレイン電極２１間のＴＰＴ４の特
性が最も良好な場合には、第１切断線１６に沿って不要
のドレイン電極Ｄ５ 、Ｄ４ 、Ｄ３ 、Ｄ２を切断す
る。
また、ソース電極２（ｎ＋１）とドレイン電極Ｄ５間の
ＴＰＴ４の特性が最も良好な場合には、第２切断線１７
に沿って不要のドレイン電極ＤＩ。
ＴＰＴ４の特性が最も良好な場合には、第２切断線１７
に沿って不要のドレイン電極ＤＩ。
Ｄ２ 、Ｄ３ 、Ｄ４を切断する。
さらに、ソース電極２（ｎ）とドレイン電極Ｄ１間、お
よびソース電極２（ｎ＋１）とドレイン電極Ｄ５間の各
々のＴＰＴ４の特性が画素の要求特性上、不足な場合に
はソース電極２（ｎ〕とドレイン電極Ｄ２間のＴＰＴ４
またはソース電極２（ｎ＋１）とドレイン電極Ｄ４間の
ＴＰＴ４をそれぞれドレイン電極Ｄ５．Ｄ１を切シ離し
て使用することなどによ、９、ＴＰＴ４の特性のバラツ
キを補正することができる。
よびソース電極２（ｎ＋１）とドレイン電極Ｄ５間の各
々のＴＰＴ４の特性が画素の要求特性上、不足な場合に
はソース電極２（ｎ〕とドレイン電極Ｄ２間のＴＰＴ４
またはソース電極２（ｎ＋１）とドレイン電極Ｄ４間の
ＴＰＴ４をそれぞれドレイン電極Ｄ５．Ｄ１を切シ離し
て使用することなどによ、９、ＴＰＴ４の特性のバラツ
キを補正することができる。
また、ソース電極２（ｎ〕とドレイン電極Ｄ１゜Ｄ２．
Ｄ３．Ｄ４．Ｄ５間またはソース電極２（ｎ＋１）とド
レイン電極Ｄ５ 、Ｄ４ 、Ｄ３ 、Ｄ２ 、Ｄｉ間の
ＴＰＴ４の特性がすべて設計匝に完成した場合にはそれ
ぞれドレイン電極Ｄ５お工びドレイン電極Ｄ１のみを切
シ離し、ソース電極２・（１１）とドレイン電極ＤＩ、
Ｄ２．Ｄ３．Ｄ４間のＴＰＴ４おＬびソース電極２（ｎ
＋１）とドレイン電極Ｄ４゜Ｄ３．Ｄ２．ＤＩ間のＴＰ
Ｔ４で画素を駆動することも可能である。
Ｄ３．Ｄ４．Ｄ５間またはソース電極２（ｎ＋１）とド
レイン電極Ｄ５ 、Ｄ４ 、Ｄ３ 、Ｄ２ 、Ｄｉ間の
ＴＰＴ４の特性がすべて設計匝に完成した場合にはそれ
ぞれドレイン電極Ｄ５お工びドレイン電極Ｄ１のみを切
シ離し、ソース電極２・（１１）とドレイン電極ＤＩ、
Ｄ２．Ｄ３．Ｄ４間のＴＰＴ４おＬびソース電極２（ｎ
＋１）とドレイン電極Ｄ４゜Ｄ３．Ｄ２．ＤＩ間のＴＰ
Ｔ４で画素を駆動することも可能である。
第３図はこの発明の他の平面図であシ、第４図は第３図
の■−■線の断面図である。この第３図。
の■−■線の断面図である。この第３図。
＠４図に示す実施例の場合は１表示電極５と一体に形成
されたドレイン電極Ｄ１とソース電極２（ｎ）間と、ド
レイン電極Ｄ４とソース電極２（ｎ＋１）間の長さを少
なくとも２倍以上の比になる工うに構成したものであシ
、このように構成すれば、前述したたとえばドレイン電
極Ｄ２ ｊＤ３ 、Ｄ４などの切シ離しか不要となるな
どの特徴を有している。
されたドレイン電極Ｄ１とソース電極２（ｎ）間と、ド
レイン電極Ｄ４とソース電極２（ｎ＋１）間の長さを少
なくとも２倍以上の比になる工うに構成したものであシ
、このように構成すれば、前述したたとえばドレイン電
極Ｄ２ ｊＤ３ 、Ｄ４などの切シ離しか不要となるな
どの特徴を有している。
この発明は以上説明したとおシ、画素当シ複数のドレイ
ンまたはソース電極を表示電極と一体的に形放し、不要
なドレインまたはソース電極切断または除去するように
したので、画素をスイッチするＴＰＴなどの特性の均一
化が達成できるとともに、画素の欠陥率が低減または画
素の生存率が飛躍的に向上し、広い表示面に均一、かつ
無欠陥の表示性能を有する効果がある。
ンまたはソース電極を表示電極と一体的に形放し、不要
なドレインまたはソース電極切断または除去するように
したので、画素をスイッチするＴＰＴなどの特性の均一
化が達成できるとともに、画素の欠陥率が低減または画
素の生存率が飛躍的に向上し、広い表示面に均一、かつ
無欠陥の表示性能を有する効果がある。
第１図はこの発明のマ） ＩＪクス型表示装置の−笑施
例におけるＴＦＴアレイ画累の平面図、第２図は第１図
■−■線に沿って切断して示す断面図、第３図はこの発
明のマトリクス型表示装置の他の実施例におけるＴＦＴ
アレイ画素の平面図、第４図は第３図の■−■線に沿っ
て切断して示す断面図、第５図は一般的なＴＦＴアレイ
画素の説明図。 第６図は従来のマトリクス型表示装置の断面図、第７図
は従来のマトリクス型表示装置におけるＴＦＴアレイ画
素の平面図、第８図は第７図Ｘ−Ｘ線に沿って切断して
示す断面図である。 １・・・ゲート電極線、２・・・ソース電極線、Ｄ１〜
Ｄ５・・・ドレイン電極、４・−：Ｔ Ｆ Ｔ、５・・
・表示電極、７・・・ＴＦＴアレイ、８・・・ＴＦＴア
レイ基板、９・・・対向電極基板５１０・・・対向電極
、１１・・・マトリクス型表示装置、１３− ａ−８ｉ
（ｉ）、１４−・・ゲート絶縁膜、１６・・・第１切断
線、１７・・・第２切断線。 なお、図中同一符号は同一または相当部分を示す。
例におけるＴＦＴアレイ画累の平面図、第２図は第１図
■−■線に沿って切断して示す断面図、第３図はこの発
明のマトリクス型表示装置の他の実施例におけるＴＦＴ
アレイ画素の平面図、第４図は第３図の■−■線に沿っ
て切断して示す断面図、第５図は一般的なＴＦＴアレイ
画素の説明図。 第６図は従来のマトリクス型表示装置の断面図、第７図
は従来のマトリクス型表示装置におけるＴＦＴアレイ画
素の平面図、第８図は第７図Ｘ−Ｘ線に沿って切断して
示す断面図である。 １・・・ゲート電極線、２・・・ソース電極線、Ｄ１〜
Ｄ５・・・ドレイン電極、４・−：Ｔ Ｆ Ｔ、５・・
・表示電極、７・・・ＴＦＴアレイ、８・・・ＴＦＴア
レイ基板、９・・・対向電極基板５１０・・・対向電極
、１１・・・マトリクス型表示装置、１３− ａ−８ｉ
（ｉ）、１４−・・ゲート絶縁膜、１６・・・第１切断
線、１７・・・第２切断線。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 複数個のゲート電極線と、このゲート電極線と直交する
複数個のソース電極線と、上記ゲート電極線とソース電
極線との交点に接続され薄膜トランジスタなどの非線形
特性を有する能動素子と、表示電極および蓄積コンデン
サなどを形成した薄膜トランジスタアレイと、薄膜トラ
ンジスタアレイ基板と透明電極を有する対向電極基板と
の間に、表示材料を挾持した構造のマトリクス型表示装
置において、上記ゲート電極線に、複数のドレインまた
はソース電極を形成し、完成した薄膜トランジスタの特
性に応じて、任意の最適のドレインまたはソース電極を
選択使用し、不要のドレインまたはソース電極を除去ま
たは切断して不働化することを特徴とするマトリクス型
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132433A JPH07117821B2 (ja) | 1985-06-18 | 1985-06-18 | マトリクス型表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132433A JPH07117821B2 (ja) | 1985-06-18 | 1985-06-18 | マトリクス型表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61290491A true JPS61290491A (ja) | 1986-12-20 |
| JPH07117821B2 JPH07117821B2 (ja) | 1995-12-18 |
Family
ID=15081256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60132433A Expired - Lifetime JPH07117821B2 (ja) | 1985-06-18 | 1985-06-18 | マトリクス型表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07117821B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209586A (ja) * | 1986-01-27 | 1987-09-14 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ンの製造方法 |
| JPS62222285A (ja) * | 1986-01-27 | 1987-09-30 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ンおよびその製造方法 |
| JPS62222286A (ja) * | 1986-01-27 | 1987-09-30 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ンおよびその製造方法 |
| JPS6329787A (ja) * | 1986-07-16 | 1988-02-08 | フランソワ・モラン | 能動マトリクスディスプレイスクリ−ンおよびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS61120193A (ja) * | 1984-11-15 | 1986-06-07 | セイコーエプソン株式会社 | アクテイブマトリツクス基板 |
| JPS61212883A (ja) * | 1985-03-18 | 1986-09-20 | 株式会社日立製作所 | アクテイブマトリクス液晶表示装置 |
-
1985
- 1985-06-18 JP JP60132433A patent/JPH07117821B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS61120193A (ja) * | 1984-11-15 | 1986-06-07 | セイコーエプソン株式会社 | アクテイブマトリツクス基板 |
| JPS61212883A (ja) * | 1985-03-18 | 1986-09-20 | 株式会社日立製作所 | アクテイブマトリクス液晶表示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209586A (ja) * | 1986-01-27 | 1987-09-14 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ンの製造方法 |
| JPS62222285A (ja) * | 1986-01-27 | 1987-09-30 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ンおよびその製造方法 |
| JPS62222286A (ja) * | 1986-01-27 | 1987-09-30 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ンおよびその製造方法 |
| JP2601264B2 (ja) * | 1986-01-27 | 1997-04-16 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリーンの製造方法 |
| JP2601263B2 (ja) * | 1986-01-27 | 1997-04-16 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリーンおよびその製造方法 |
| JPS6329787A (ja) * | 1986-07-16 | 1988-02-08 | フランソワ・モラン | 能動マトリクスディスプレイスクリ−ンおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07117821B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102483546B (zh) | 液晶显示装置及其制造方法 | |
| WO2016206452A1 (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| JPS62265756A (ja) | 薄膜トランジスタマトリクス | |
| US20100271564A1 (en) | Active matrix substrate, liquid crystal display device having the substrate, and manufacturing method for the active matrix substrate | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JPH0213928A (ja) | 薄膜トランジスタアレイ | |
| JPH0483232A (ja) | マトリクス形表示装置 | |
| JPS61179486A (ja) | 半導体装置 | |
| JPS61290491A (ja) | マトリクス型表示装置の製造方法 | |
| JPH0362244B2 (ja) | ||
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| TWI279632B (en) | Active matrix pixel device | |
| JPS6112271B2 (ja) | ||
| JPS6112268B2 (ja) | ||
| JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS61290493A (ja) | マトリクス型表示装置 | |
| JPS61290492A (ja) | マトリクス型表示装置の製造方法 | |
| JPS635378A (ja) | アクテイブ・マトリクス基板 | |
| JPS61290422A (ja) | マトリクス型表示装置 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2995335B2 (ja) | 二端子素子 | |
| JPH04326330A (ja) | 液晶表示装置およびその製造方法 | |
| JPS63202720A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |