JPS61290422A - マトリクス型表示装置 - Google Patents
マトリクス型表示装置Info
- Publication number
- JPS61290422A JPS61290422A JP60132436A JP13243685A JPS61290422A JP S61290422 A JPS61290422 A JP S61290422A JP 60132436 A JP60132436 A JP 60132436A JP 13243685 A JP13243685 A JP 13243685A JP S61290422 A JPS61290422 A JP S61290422A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- elements
- display device
- thin film
- electrode wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、たとえば薄膜トランジスタ（以下ＴＰＴと
称する〕を使用したマトリクス液晶表示装置に関する。
称する〕を使用したマトリクス液晶表示装置に関する。
第４図は一般的なＴＦＴアレイの画素の構成を示す図で
あシ、第５図は従来のマトリクス型液晶表示装置の構成
を示す断面図である。
あシ、第５図は従来のマトリクス型液晶表示装置の構成
を示す断面図である。
この第４図、第５図の両図において、１はゲート電極線
、２はソース電極際、Ｄはドレイン電極、４はＴＰＴ、
５は表示電極、６は表示材料、７はＴＦＴアレイ、８は
ＴＦＴアレイ基板、９は対向電極基板、１０は対向電極
； １１はマトリクス型表示装置を各々示している。
、２はソース電極際、Ｄはドレイン電極、４はＴＰＴ、
５は表示電極、６は表示材料、７はＴＦＴアレイ、８は
ＴＦＴアレイ基板、９は対向電極基板、１０は対向電極
； １１はマトリクス型表示装置を各々示している。
ＴＦＴアレイ７は複数のゲート電極線１お工びこれらの
ゲート電極線１と立体交差するソース電極線２ニジなる
マトリクス型配線を有し、その交点にたとえばＴＰＴ４
などの電圧−電流特性が非線形な特性を有する能動素子
２表示電極５など、が形成された画素の集積に＝シ構成
されている。
ゲート電極線１と立体交差するソース電極線２ニジなる
マトリクス型配線を有し、その交点にたとえばＴＰＴ４
などの電圧−電流特性が非線形な特性を有する能動素子
２表示電極５など、が形成された画素の集積に＝シ構成
されている。
また、マトリクス型表示装置１１はＴＦＴアレイ７を形
成したＴＦＴアレイ基板８、これと対口する透明電極な
どの対向電極１０を有する対向電極基板９お工びこのＴ
ＦＴアレイ基板８、対向電極基板９間に液晶などの表示
材料６が挾持された構成になっている。
成したＴＦＴアレイ基板８、これと対口する透明電極な
どの対向電極１０を有する対向電極基板９お工びこのＴ
ＦＴアレイ基板８、対向電極基板９間に液晶などの表示
材料６が挾持された構成になっている。
引き続き従来のＴＦＴアレイ、マトリクス型表示装置を
第６図、第７図にニジ説明する。第５図は従来のＴＦＴ
アレイ画素におけるＴＦＴ４の構厄例、第７図は第６図
Ｘ−Ｘ部の断面図を示したものであシ１図中１はゲート
電極芯、２はソース電極線、Ｄはドレイン電極、４はＴ
ＰＴ、５は表示電極、７はＴＦＴアレイ、８はＴＦＴア
レイ基板、１２はａ−８ｉ（ｎ）、１３はａ −Ｓｉ
（ｉ ）、１４はゲート絶縁膜、１５はゲート電極をそ
れぞれ示している。
第６図、第７図にニジ説明する。第５図は従来のＴＦＴ
アレイ画素におけるＴＦＴ４の構厄例、第７図は第６図
Ｘ−Ｘ部の断面図を示したものであシ１図中１はゲート
電極芯、２はソース電極線、Ｄはドレイン電極、４はＴ
ＰＴ、５は表示電極、７はＴＦＴアレイ、８はＴＦＴア
レイ基板、１２はａ−８ｉ（ｎ）、１３はａ −Ｓｉ
（ｉ ）、１４はゲート絶縁膜、１５はゲート電極をそ
れぞれ示している。
ＴＦＴアレイ７はガラスなどＪニジなるＴＦＴアレイ基
板２の表面にたとえばＩＴＯなどの透明導電膜、お工び
リンＣＰ）などの半導体不純物をドーピングしたアモル
ファスシリコン１２（以下ａ −３ｉ（ｎ）と称す）な
どを連続的に成膜した後、写真製版法などにニジ所望形
状のソース電極線２および一体に形成されたドレイン電
極Ｄ、および表示電極５を形成する。
板２の表面にたとえばＩＴＯなどの透明導電膜、お工び
リンＣＰ）などの半導体不純物をドーピングしたアモル
ファスシリコン１２（以下ａ −３ｉ（ｎ）と称す）な
どを連続的に成膜した後、写真製版法などにニジ所望形
状のソース電極線２および一体に形成されたドレイン電
極Ｄ、および表示電極５を形成する。
続いて、プラズマＣＶＤ法などでたとえば半導体不純物
をドープしないアモルファスシリコン（以下ａ −Ｓ
ｉ （ｉ ）と称す）１３お工びＳｉＮなどのゲート絶
縁膜１４をたとえば連続的にｇ膜した後。
をドープしないアモルファスシリコン（以下ａ −Ｓ
ｉ （ｉ ）と称す）１３お工びＳｉＮなどのゲート絶
縁膜１４をたとえば連続的にｇ膜した後。
３−８ｉ（ｉ）１３お工びゲート絶縁膜１４を写真製版
法などで所望形状に・ぐターンニングする。
法などで所望形状に・ぐターンニングする。
この後、たとえばＭなどを蒸着法などで成膜し、写真製
版法などで所望形状にパターンニングし、ケート電極線
１を形成して、ＴＦＴアレイ７が光取する。
版法などで所望形状にパターンニングし、ケート電極線
１を形成して、ＴＦＴアレイ７が光取する。
また、マトリクス型表示装置１１は、前述したＴＦＴア
レイ７を用い、これと対向する透明導電膜などニジなる
対向電極１０を有する対向電極基板９との間に液晶など
の表示材料６を挾持して、マ） ＩＪクス型表示装置１
１が完成する。
レイ７を用い、これと対向する透明導電膜などニジなる
対向電極１０を有する対向電極基板９との間に液晶など
の表示材料６を挾持して、マ） ＩＪクス型表示装置１
１が完成する。
ところで１以上に述べたマトリクス型表示装置１１は、
たとえばコンピュータの端末ディスプレイナトのマン・
マシンインターフェースとして用いられる関係などから
、第５図、第７図に示した単位画素の大きさはたとえば
５０μｍ咲マイクロンメートル）から１％−（ミリメー
トル）程度以下に制約され、この画素の必要画数は表示
装置の用途、あるいは画面サイズなどに依存するが、通
常数千ないし数百万個が必要である。
たとえばコンピュータの端末ディスプレイナトのマン・
マシンインターフェースとして用いられる関係などから
、第５図、第７図に示した単位画素の大きさはたとえば
５０μｍ咲マイクロンメートル）から１％−（ミリメー
トル）程度以下に制約され、この画素の必要画数は表示
装置の用途、あるいは画面サイズなどに依存するが、通
常数千ないし数百万個が必要である。
また、この種、マ） ＩＪクス型表示装置に用いられる
ＴＦＴアレイの画素には、前述の工うに、通常１個の画
素に１個のＴＦＴ４などの能動素子が形成される構成と
なっている。
ＴＦＴアレイの画素には、前述の工うに、通常１個の画
素に１個のＴＦＴ４などの能動素子が形成される構成と
なっている。
さらに、前述のマトリクス状に配線されるソース電極線
２、お工びゲート電極線１の交差点におけるゲート電極
線１とソース電極線２０層間絶縁（図示せず）、お＝び
ＴＦＴ４部のソース電極線２、ドレイン電極りとゲート
電極線１間の絶縁は、前述の例ではａ−８ｉ（ｉ）１３
、ゲート絶縁膜１４で達成するように構成されている。
２、お工びゲート電極線１の交差点におけるゲート電極
線１とソース電極線２０層間絶縁（図示せず）、お＝び
ＴＦＴ４部のソース電極線２、ドレイン電極りとゲート
電極線１間の絶縁は、前述の例ではａ−８ｉ（ｉ）１３
、ゲート絶縁膜１４で達成するように構成されている。
一方、このａ−８ｉ（ｉ）１３お＝びゲート絶縁膜１４
はＴＦＴ４の特性を決足するＴＰＴ４０基不構成要素で
あシ、ａ−８ｉ（ｉ） １３はンース、ドレイン間の直
列抵抗の低減、また、ゲート絶縁膜１４は変調特性の観
点からその膜厚を増大することができない。
はＴＦＴ４の特性を決足するＴＰＴ４０基不構成要素で
あシ、ａ−８ｉ（ｉ） １３はンース、ドレイン間の直
列抵抗の低減、また、ゲート絶縁膜１４は変調特性の観
点からその膜厚を増大することができない。
この結果、特にＴＦＴ４部のソース電極線２とゲート電
極線１間、およびドレイン電極りとゲート電極線１間で
の短絡が生じ、ＴＦＴ４および画素の機能が消滅する他
、従来法では１画素に１個のＴＰＴ４Ｌか形成されてお
らず、ＴＦＴ４の特性のノ々ラツキを補償することがで
きないなどの欠点があるとともに、欠陥の少ないＴＰＴ
アレイ７とマトリクス型表示装置を得難いといった欠点
を有していた。
極線１間、およびドレイン電極りとゲート電極線１間で
の短絡が生じ、ＴＦＴ４および画素の機能が消滅する他
、従来法では１画素に１個のＴＰＴ４Ｌか形成されてお
らず、ＴＦＴ４の特性のノ々ラツキを補償することがで
きないなどの欠点があるとともに、欠陥の少ないＴＰＴ
アレイ７とマトリクス型表示装置を得難いといった欠点
を有していた。
この発明は、かかる問題点を解決するためになされたも
ので１表示素子の構成上、特に影響の大きなゲートンー
ス電極間の短絡に起因する表示欠陥を低減し欠陥のない
、均一で良好な表示性能を有するマトリクス型表示装置
を得ることを目的とする。
ので１表示素子の構成上、特に影響の大きなゲートンー
ス電極間の短絡に起因する表示欠陥を低減し欠陥のない
、均一で良好な表示性能を有するマトリクス型表示装置
を得ることを目的とする。
この発明に係るマトリクス型表示装置は１画素を駆動す
るＴＦＴなどの能動素子のゲートに直列に光電効果を有
する光電素子を直列に挿入したものである。
るＴＦＴなどの能動素子のゲートに直列に光電効果を有
する光電素子を直列に挿入したものである。
この発明においては、画素を駆動する’ｒ Ｆ Ｔなど
の能動素子が特性不良の場合には、この能動素子に接続
された光電素子を遮光して能動素子のゲート信号を遮断
する。
の能動素子が特性不良の場合には、この能動素子に接続
された光電素子を遮光して能動素子のゲート信号を遮断
する。
以下、この発明のマ） ＩＪクス型表示装置の実施例に
ついて図面に基づき説明する。第１図ないし第３図を参
照して説明する。第１図はこの発明におけるＴＦＴアレ
イ画素の得取を示す図、第２図はこのＴＦＴアレイ画素
の平面図、第３図は第２図ｙ−ｙ線の断面図を示したも
のである。
ついて図面に基づき説明する。第１図ないし第３図を参
照して説明する。第１図はこの発明におけるＴＦＴアレ
イ画素の得取を示す図、第２図はこのＴＦＴアレイ画素
の平面図、第３図は第２図ｙ−ｙ線の断面図を示したも
のである。
この第１図ないし第３図において、第４図〜第７図と同
一部分には同、−符号が付されておシ、ゲート電極線１
、ソース電極線２、ＴＦＴ４、表示電極５、表示材料６
、ドレイン電極ＤＩ、Ｄ２は従来と同様である。
一部分には同、−符号が付されておシ、ゲート電極線１
、ソース電極線２、ＴＦＴ４、表示電極５、表示材料６
、ドレイン電極ＤＩ、Ｄ２は従来と同様である。
一方、１６はソース電極、１７はコンタクトホール、１
８は光電素子であシ、他の各部名称は従来例と同一まだ
は相当部分を示している。
８は光電素子であシ、他の各部名称は従来例と同一まだ
は相当部分を示している。
この発明におけるＴＦＴアレイ７は、たとえばガラスな
どニジなるＴＦＴアレイ基板８の表面に、たとえばＩＴ
Ｏなどの透明導電膜を成膜した後、ゲート電極線１に接
続される光電素子１８のソース電４１６、光電素子のド
レイン電極Ｄ１、ソース電極勝２％お工び表示電極５と
一体に形成されるドレイン電極Ｄ２を写真製版法にエリ
形成する。
どニジなるＴＦＴアレイ基板８の表面に、たとえばＩＴ
Ｏなどの透明導電膜を成膜した後、ゲート電極線１に接
続される光電素子１８のソース電４１６、光電素子のド
レイン電極Ｄ１、ソース電極勝２％お工び表示電極５と
一体に形成されるドレイン電極Ｄ２を写真製版法にエリ
形成する。
続いて、プラズマＣｖＤ法などでａ−８ｉ（ｉ）１３お
工びＳｉＮなどのゲート絶縁膜１４をたとえば連続的に
成膜した後、ゲート絶縁膜１４お工びａ −５ｉ（ｉ）
１３をコンタクトホール１７を含む所望形状にノｌ−
ンニングする。
工びＳｉＮなどのゲート絶縁膜１４をたとえば連続的に
成膜した後、ゲート絶縁膜１４お工びａ −５ｉ（ｉ）
１３をコンタクトホール１７を含む所望形状にノｌ−
ンニングする。
この後、Ｍなどを蒸着法などで成膜し、写真製版法など
で所望形状のゲート電翫１５お工びゲート電極線１を形
成してＴＦＴアレイ７が完成する。
で所望形状のゲート電翫１５お工びゲート電極線１を形
成してＴＦＴアレイ７が完成する。
この発明におけるＴＦＴアレイ７は以上に説明した工う
に画素を駆動するＴＰＴ４のゲート電極１５と、ゲート
電極線１間に光電効果を有する光電素子１８が直列に挿
入されている。
に画素を駆動するＴＰＴ４のゲート電極１５と、ゲート
電極線１間に光電効果を有する光電素子１８が直列に挿
入されている。
また、たとえば液晶表示などの受＋！！Ｉ型の表示では
何らかの外部光が必要であシ、これら外部光などにニジ
光電素子１８が作動する工うに構成されているので、た
とえば、走査信号がゲート電極線１お工び光電素子１８
を介してＴＦＴ４のゲート電極１５に印加され、ＴＦＴ
４が作動する。
何らかの外部光が必要であシ、これら外部光などにニジ
光電素子１８が作動する工うに構成されているので、た
とえば、走査信号がゲート電極線１お工び光電素子１８
を介してＴＦＴ４のゲート電極１５に印加され、ＴＦＴ
４が作動する。
また、光電素子１８はたとえば半導体１３にアモルファ
スシリコンなどを用いたＴＦＴｇ造に形成することに＝
９、遮光状態におけるソース、ドレイン間の抵抗匝は容
易に１０１２（Ω）程度の値が得られる。
スシリコンなどを用いたＴＦＴｇ造に形成することに＝
９、遮光状態におけるソース、ドレイン間の抵抗匝は容
易に１０１２（Ω）程度の値が得られる。
さらに、ＴＦＴアレイ７などでは、たとえばＴＰＴ４の
ゲート、ソース間が開放状態になった場合には、単純に
画素単位の点欠陥となるが、たとえば、ゲート、ソース
間が短絡した場合には、単に画素の欠陥に止まらず、そ
の欠陥画素に接続されたゲート電極線１お工びソース電
極線２上の総ての画素が表示上の欠陥となυいわゆる線
欠陥と称する致命欠陥となる。
ゲート、ソース間が開放状態になった場合には、単純に
画素単位の点欠陥となるが、たとえば、ゲート、ソース
間が短絡した場合には、単に画素の欠陥に止まらず、そ
の欠陥画素に接続されたゲート電極線１お工びソース電
極線２上の総ての画素が表示上の欠陥となυいわゆる線
欠陥と称する致命欠陥となる。
この工うな状況において、この発明によればＴＦＴ４の
前段に配置された光電素子１８を遮光することにニジ、
致命欠陥である線欠陥を点欠陥に置換でき、ＴＦＴアレ
イ７とマトリクス型表示装置を救済できる。
前段に配置された光電素子１８を遮光することにニジ、
致命欠陥である線欠陥を点欠陥に置換でき、ＴＦＴアレ
イ７とマトリクス型表示装置を救済できる。
この発明は以上説明したとおシ、画素を駆動する能動素
子のゲートに直列に光電効果を有する光電素子を接続し
、能動素子が特性不良の場合に光電素子を遮光して能動
素子のゲート信号を遮断するようにしたので、表示上、
致命欠陥となる線欠陥を点欠陥に容易に置換でき、画素
の欠陥率が低減し画素の生存率が飛躍的に同上し、特に
高解隙大画面のマ） ＩＪクス型表示装置全容易に提供
できる特徴を肩している。
子のゲートに直列に光電効果を有する光電素子を接続し
、能動素子が特性不良の場合に光電素子を遮光して能動
素子のゲート信号を遮断するようにしたので、表示上、
致命欠陥となる線欠陥を点欠陥に容易に置換でき、画素
の欠陥率が低減し画素の生存率が飛躍的に同上し、特に
高解隙大画面のマ） ＩＪクス型表示装置全容易に提供
できる特徴を肩している。
第１図はこの発明のマトリクス型表示装置におけるアレ
イ画素の構厄図、第２図はこの発明のマトリクス型表示
装置におけるＴＦＴアレイｌＩｌ！ｉ７Ｘの平面図、第
３図は第２図Ｙ−Ｙ線部の断面図、第４図は従来のＴＦ
Ｔアレイ画累の構成を示す図、第５図は従来のマトリク
ス型表示装置の構成を示す断面図、第６図は従来のＴＦ
Ｔアレイ画素の構成を示す平面図、第７図は第６図Ｘ−
Ｘ線部の断面図である。 １・・・ゲート電極線、２・・・ソース電極線、４・・
・ＴＦＴ、５・・・表示電極、６・・・表示材料、７・
・・ＴＦＴアレイ、８ ・Ｔ Ｆ Ｔアレイ基板、１３
・−ａ−８ｉ（ｉ）、１４・・・ゲート絶縁膜、１５
・・・ゲート電極、１６・・・ソース電極、１８・・・
光電素子。 なお、図中同一符号は同一または相当部分を示す。
イ画素の構厄図、第２図はこの発明のマトリクス型表示
装置におけるＴＦＴアレイｌＩｌ！ｉ７Ｘの平面図、第
３図は第２図Ｙ−Ｙ線部の断面図、第４図は従来のＴＦ
Ｔアレイ画累の構成を示す図、第５図は従来のマトリク
ス型表示装置の構成を示す断面図、第６図は従来のＴＦ
Ｔアレイ画素の構成を示す平面図、第７図は第６図Ｘ−
Ｘ線部の断面図である。 １・・・ゲート電極線、２・・・ソース電極線、４・・
・ＴＦＴ、５・・・表示電極、６・・・表示材料、７・
・・ＴＦＴアレイ、８ ・Ｔ Ｆ Ｔアレイ基板、１３
・−ａ−８ｉ（ｉ）、１４・・・ゲート絶縁膜、１５
・・・ゲート電極、１６・・・ソース電極、１８・・・
光電素子。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 複数個のゲート電極線と、このゲート電極線と直交する
複数個のソース電極線と、上記ソース電極線とゲート電
極線との交点に接続され薄膜トランジスタなどの非線形
特性を有する能動素子と、表示電極などを形成した薄膜
トランジスタアレイと、前記薄膜トランジスタアレイ基
板と、透明導電膜電極を有する対向電極基板との間に挾
持された液晶などの表示材料とを有するマトリクス型表
示装置において、上記薄膜トランジスタのゲート電極間
に光導電現象を有する光電素子を直列に挿入したことを
特徴とするマトリクス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132436A JPS61290422A (ja) | 1985-06-18 | 1985-06-18 | マトリクス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132436A JPS61290422A (ja) | 1985-06-18 | 1985-06-18 | マトリクス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290422A true JPS61290422A (ja) | 1986-12-20 |
Family
ID=15081322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60132436A Pending JPS61290422A (ja) | 1985-06-18 | 1985-06-18 | マトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290422A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05216058A (ja) * | 1992-02-03 | 1993-08-27 | Sharp Corp | 光透過量調整装置とそれを備えた表示装置及び撮像装置及び光学装置 |
-
1985
- 1985-06-18 JP JP60132436A patent/JPS61290422A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05216058A (ja) * | 1992-02-03 | 1993-08-27 | Sharp Corp | 光透過量調整装置とそれを備えた表示装置及び撮像装置及び光学装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517342A (en) | Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| KR100247628B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
| US6724444B2 (en) | Liquid crystal display device | |
| EP0372821A2 (en) | Liquid crystal display panel with reduced pixel defects | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| US5508765A (en) | Matrix-addressed type display device | |
| CN108535925B (zh) | 显示面板和显示装置 | |
| JPS63208896A (ja) | 薄膜トランジスタアレイ | |
| JPS61179486A (ja) | 半導体装置 | |
| JPS63222443A (ja) | 薄膜トランジスタマトリツクスアレイ | |
| KR100493380B1 (ko) | 액정표시장치의 제조방법 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPS61290422A (ja) | マトリクス型表示装置 | |
| JPH01255831A (ja) | 平面デイスプレイ | |
| JP2002131783A (ja) | アクティブマトリクス型表示装置 | |
| JPS61290491A (ja) | マトリクス型表示装置の製造方法 | |
| JP5034434B2 (ja) | 電気光学装置 | |
| KR100569261B1 (ko) | 박막 트랜지스터 액정 표시 소자 | |
| TWI551931B (zh) | 顯示器面板 | |
| KR930003808Y1 (ko) | 액정 디스플레이용 박막트랜지스터 매트릭스 어레이 | |
| JPH03129325A (ja) | 薄膜集積回路の製法 |