CN100440487C - 显示器阵列与多层互补式导线的结构及制造方法 - Google Patents

Abstract

一种显示器阵列与多层互补式导线的结构及制造方法，在不增加光刻掩模数目的情况下，制造具有双层互补导线结构的薄膜晶体管显示器阵列，可解决显示器内导线电阻的问题。

Description

显示器阵列与多层互补式导线的结构及制造方法

技术领域

本发明涉及一种导线结构及制造方法及薄膜晶体管显示器阵列制造方法，且特别是涉及一种可解决导线电阻值问题的多层互补式导线结构及制造方法及具有此多层互补式导线结构的薄膜晶体管显示器阵列制造方法。

背景技术

随着面板尺寸的增加，薄膜晶体管显示器内的金属联机的长度也将大幅增加，所造成可观的时间延迟现象成为显示质量重大问题。现有37英寸以上的液晶电视面板，面板比例大都为16∶9，栅极扫描线长度所衍生的金属联机的电阻-电容延迟时间(RC delay time)的问题会严重影响画面质量。大部分面板厂商以双边驱动方式解决电阻-电容延迟现象，此方法不仅增加驱动IC数目，封装成本亦随之提高。

请参照图1为一般传统的显示器的薄膜晶体管阵列结构的示意图，其中，薄膜晶体管阵列10包含多个以阵列方式排列的像素(Pixel)18。每个像素18除了具有一个薄膜晶体管16之外，每个之间各以由多条横向平行排列的栅极栅极扫描线14与数据线12加以分隔。而每个薄膜晶体管16则由其中一条栅极栅极扫描线14与数据线12所连接与驱动。

而参照图2，为此传统薄膜晶体管显示器的像素结构示意图。每个像素18具有一个薄膜晶体管16，而栅极栅极扫描线14则是连接到薄膜晶体管16的栅极26，数据线12则是连接到薄膜晶体管16的源极20。而薄膜晶体管16的漏极22则是连接到像素18的像素电极28。薄膜晶体管16则为开关元件，用以通过栅极栅极扫描线14控制开关，并使数据线12与像素18的像素电极28相连接。

而关于数据线12与栅极栅极扫描线14之间的结构，请参照图3所示，数据线12与栅极栅极扫描线14分属为不同层的金属层，而通过绝缘层30相互隔离，两者并不互相接触。如前所述，随着面板尺寸的增加，薄膜晶体管显示器内的金属联机的长度也将大幅增加，数据线12与栅极栅极扫描线14的电阻值也随之增加，所造成可视的时间延迟现象成为显示质量重大问题。

发明内容

本发明提供一种多层互补式导线结构及制造方法及具有此多层互补式导线结构的薄膜晶体管显示器阵列制造方法，在不增加光刻掩模数目的情况下，制造具有双层互补导线结构的薄膜晶体管显示器阵列，可解决显示器内导线电阻的问题。

在一实施例中，提出一种多层互补式导线结构的制造方法，至少包含形成第一导电材料层于基板上。图案化第一导电材料层以定义出第一层栅极扫描线与不连续的第一层数据线。沉积栅极绝缘层、主动层与掺杂层于上述的第一导电材料层与基板上。图案化上述的栅极绝缘层、主动层与掺杂层，以定义跨线区图形。形成第二导电材料层于上述的基板上。图案化上述的第二导电材料层，以定义出第二层数据线与不连续的第二层栅极扫描线，其中上述的不连续的第二层栅极扫描线与第一层栅极扫描线贴紧接触形成栅极扫描线导线结构，不连续的第一层数据线与第二层数据线贴紧接触形成数据线导线结构。

在一实施例中，提出一种多层互补式导线结构的制造方法，至少包含形成第一导电材料层于基板上。图案化上述的第一导电材料层以定义出第一层栅极扫描线。沉积栅极绝缘层、主动层与掺杂层于第一导电材料层与基板上。图案化上述的栅极绝缘层、主动层与掺杂层，以定义跨线区图形。形成第二导电材料层于基板上。图案化上述的第二导电材料层，以定义出数据线与不连续的第二层栅极扫描线，其中不连续的第二层栅极扫描线与第一层栅极扫描线贴紧接触形成栅极扫描线导线结构。

在一实施例中，提出一种多层互补式导线结构的制造方法，至少包含形成第一导电材料层于基板上。图案化上述的第一导电材料层以定义出栅极扫描线与不连续的第一层数据线。沉积栅极绝缘层、主动层与掺杂层于上述的第一导电材料层与基板上。图案化上述的栅极绝缘层、主动层与掺杂层，以定义跨线区图形。形成第二导电材料层于基板上。图案化上述的第二导电材料层，以定义出第二层数据线，其中不连续的第一层数据线与第二层数据线贴紧接触形成数据线导线结构。

在另一实施例中，本发明提出一种薄膜晶体管显示器阵列的制造方法，至少包含形成第一导电材料层于基板上。图案化第一导电材料层以定义出第一层栅极扫描线与不连续的第一层数据线。沉积栅极绝缘层、主动层与掺杂层于上述的第一导电材料层与基板上。图案化上述的栅极绝缘层、主动层与掺杂层，以定义有源区与跨线区图形。形成第二导电材料层于基板上。图案化上述的第二导电材料层，以定义出第二层数据线与不连续的第二层栅极扫描线，并将图案化的掺杂层分开成第一掺杂区与第二掺杂区，其中上述的不连续的第二层栅极扫描线与第一层栅极扫描线贴紧接触形成栅极扫描线导线结构，上述的不连续的第一层数据线与第二层数据线贴紧接触形成数据线导线结构，而其中上述的栅极绝缘层、主动层与第一掺杂区与第二掺杂区形成薄膜晶体管结构。形成平坦层于该基板上，并图案化形成接触窗；以及形成透明电极层于基板上，用以通过接触窗与图案化后的第二导电材料层相连接。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举本发明的较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为一般传统的显示器的薄膜晶体管阵列结构的示意图。

图2为此传统薄膜晶体管显示器的像素结构示意图。

图3为传统数据线与栅极栅极扫描线的立体结构示意图。

图4A～4G为传统薄膜晶体管的制造方法的流程剖面图。

图5A为此多层互补式导线结构的部分立体图。

图5B为在图5A中根据横切线I-I对此多层互补式导线结构500的横切剖面图。

图6为根据本发明较佳实施例的具有双层互补导线结构的显示器阵列的线路布局示意图。

图6A、图6B与图6C为分别根据图6的具有双层互补导线结构中横切线A-A’、B-B’与C-C’的剖面结构图。

图7为根据本发明较佳实施例的栅极扫描线导线结构与数据线导线结构在交叉点的结构示意图。

图8A～8E为本发明实施例的双层互补导线结构配合显示器阵列的制造流程而完成的线路布局示意图。

图8A-1～图8A-3为分别根据图8A线路布局图对应的根据A-A’、B-B’与C-C’三个横切线的剖面结构示意图。

图8B-1～图8B-3为分别根据图8B线路布局图对应的根据A-A’、B-B’与C-C’三个横切线的剖面结构示意图。

图8C-1～图8C-3为分别根据图8C线路布局图对应的根据A-A’、B-B’与C-C’三个横切线的剖面结构示意图。

图8D-1～图8D-3为分别根据图8D线路布局图对应的根据A-A’、B-B’与C-C’三个横切线的剖面结构示意图。

图8E-1～图8E-3为分别根据图8E线路布局图对应的根据A-A’、B-B’与C-C’三个横切线的剖面结构示意图。

主要元件标记说明

10：薄膜晶体管阵列

12：数据线

14：栅极栅极扫描线

16：薄膜晶体管

18：像素(Pixel)

20：源极

22：漏极

26：栅极(gate)

28：像素电极

30：绝缘层

M1、M2：金属层

410：基板

420：栅极(gate)

430：绝缘层(Insulating Layer)

440：非晶硅层(Amorphous Silicon，“a-Si”)

440a：图案化的非晶硅层(Amorphous Silicon，“a-Si”)

450：欧姆接触层(Ohmic Contact Layer)

450a、450b、450c：图案化的欧姆接触层

460a、460b：源极/漏极(source/drain)金属层

470：钝化层(Passivation Layer)

480：像素电极(Pixel Electrode)

500：多层互补式导线结构

505：基板

510：栅极扫描线的导线结构

520：数据线的导线结构

512、522：主线

514、524：支线

526：插塞

600：双层互补导线结构

610：基板

620：栅极(gate)

622：第一层栅极栅极扫描线

624：第二层栅极栅极扫描线

625：栅极扫描线的导线结构

630：绝缘层(Insulating Layer)

630a：图案化后的绝缘层

632：第二层数据线

634：第一层数据线

635：数据线的导线结构

640：非晶硅层(Amorphous Silicon，“a-Si”)

640a：非晶硅层

650a与650b：图案化的欧姆接触层(Ohmic Contact Layer)

650c：欧姆接触层

660a与660b：源极/漏极(source/drain)金属层

675：开口

810：基板

820：栅极(gate)

830：绝缘层

840：非晶硅层

850：欧姆接触层

830a：图案化后的绝缘层

840a：图案化后的非晶硅层

850a、850b、850c、850d：欧姆接触层

860a与860b：源极/漏极金属层

822：第一层栅极栅极扫描线

824：第二层栅极栅极扫描线

825：栅极扫描线导线结构

832：第二层数据线

834：第一层数据线

835：数据线导线结构

870：钝化层(Passivation Layer)

875：开口

880：像素电极(Pixel Electrode)

具体实施方式

图4A～4G为传统薄膜晶体管的制造方法的流程剖面图。首先，请参照图4A，薄膜晶体管的制造方法为先形成金属层M1于基板410上，此基板410可以是硅基板、玻璃基板或是塑料基板等等，而金属层可以是铝金属或铜金属等导电金属材料即可。而后使用第一个光刻掩模Mask-1，以光刻(photolithography)与蚀刻(etching)的方式将此金属层M1进行图案化而形成栅极(gate)420于此基板410上。接着，请参照图4B，于基板410上依次全面性地形成栅极绝缘层、主动层与掺杂层。形成方法例如为沉积(Deposition)绝缘层(Insulating Layer)430、非晶硅层(Amorphous Silicon，“a-Si”)440与欧姆接触层(Ohmic Contact Layer)450，以覆盖住栅极420。而欧姆接触层450的材质为n+掺杂非晶硅(n+a-Si)。之后，请参照图4C，在欧姆接触层450上形成光刻胶层，并使用第二个光刻掩模Mask-2对此光刻胶层图案化，并以此图案化光刻胶层为掩模，对欧姆接触层450与非晶硅层440进行蚀刻，例如干式蚀刻(Dry Etching)，以移除未被图案化光刻胶层覆盖的欧姆接触层450与非晶硅层440，而形成图案化的欧姆接触层450a与图案化的非晶硅层440a，以此定义通道(Channel)区域。

接着形成另一金属层M2于基板410上，请参照图4D，使用第三个光刻掩模Mask-3，并通过光刻与蚀刻的方式将金属层M2进行图案化，以形成接触源极/漏极(source/drain)的金属导电层460a与460b于通道区域两侧。而后去除未被源极/漏极金属导电层460a与460b所覆盖的欧姆接触层450a而形成两个欧姆接触部分450b与450C。根据上述之工艺即可完成薄膜晶体管的基本结构。

接着请参照图4F，还形成钝化层(Passivation Layer)470于基板410上，以覆盖住源极/漏极层460a与460b、通道区域以及绝缘层430。此外，使用第四个光刻掩模Mask-4，使钝化层470形成开口475，以暴露部分源极/漏极金属导电层460b。而后，在钝化层470上形成透明电极层(TransparentElectrode)，例如铟锡氧化(Indium Tin Oxide，“ITO”)层，而后使用第五个光刻掩模Mask-5以形成像素电极(Pixel Electrode)480。如此一来，当此薄膜晶体管应用于液晶显示器时，后续形成于钝化层470上的像素电极480即可填满开口475，进而电连接至源极/漏极金属导电层460b。

本申请案的发明人，在台湾第I220775号专利公告案中提出一种《多层互补式导线结构及其制造方法》，以及在台湾第200514194号专利公开案中提出一种《多层互补式导线结构及其制造方法》，请参照图5A与图5B。图5A为此多层互补式导线结构500的部分立体图，而图5B为在图5A中根据横切线I-I对此多层互补式导线结构500的横切剖面图。此多层互补式导线结构500形成于基板505之上，而由作为栅极扫描线的导线结构510与作为数据线的导线结构520所组成。栅极扫描线的导线结构510由主线512与多条支线514，并通过插塞516所连接而形成。数据线的导线结构520由主线522与多条支线524，并通过插塞526所连接而形成。而栅极扫描线的导线结构510的主线512与数据线的导线结构520的支线524位于同一层金属层中。而数据线的导线结构520的主线522与栅极扫描线的导线结构510的支线514位于同一层金属层中。通过这种双层齿状的导线结构，电阻值都能有效地降低。然而，这样的结构，虽可解决显示器内导线电阻的问题，但是若是运用到底部栅极薄膜晶体管的制造流程中，却需要额外的光刻掩模工艺，因此增加了成本。

因此，本发明提出一种双层互补导线结构及显示器阵列的制造流程，在不增加光刻掩模数目的情况下，制造具有双层互补导线结构的薄膜晶体管显示器阵列，可解决显示器内导线电阻的问题。本发明所提出的具有双层互补导线结构的显示器阵列的实施例，其线路布局示意图如图6所示。而根据横切线A-A’、B-B’与C-C’的剖面结构图，分别如图6A、图6B与图6C所示。

先说明图6A所示的薄膜晶体管部分的结构，其包括基板610，其上有一层金属层M1，而栅极(gate)620则是由图案化金属层M1而形成于此基板610上。而后依次形成图案化的栅极绝缘层、主动层与掺杂层，例如绝缘层(Insulating Layer)630、非晶硅层(Amorphous Silicon，“a-Si”)640与欧姆接触层(Ohmic Contact Layer)650a与650b。在欧姆接触层650a与650b之上的结构分别是对另一层金属层M2图案化而形成接触源极/漏极(source/drain)的金属层660a与660b。而具有开口675的钝化层(PassivationLayer)670用以覆盖住源极/漏极金属层660a与660b、通道区域以及绝缘层630。而具有透明电极层(Transparent Electrode)特性的像素电极(PixelElectrode)680则填满开口675而电连接至源极/漏极660b。

而在图6B与图6C所示的结构中可知，本实施例所提出的一种双层互补导线结构600形成于基板610之上，而由作为栅极扫描线的导线结构625与作为数据线的导线结构635所组成。而每个栅极扫描线的导线结构625由第一层栅极栅极扫描线622与多条不连续的第二层栅极栅极扫描线624所连接而形成。数据线的导线结构635则是由第二层数据线632与多条不连续的第一层数据线634所连接而形成。而栅极扫描线的导线结构625的第一层栅极栅极扫描线622与数据线的导线结构635的多条不连续的第一层数据线634位于同一层金属层中。而数据线的导线结构635的第二层数据线632与栅极扫描线的导线结构625的多条不连续的第二层栅极栅极扫描线624位于同一层金属层中。通过这种双层齿状的导线结构，电阻值都能有效地降低。

而栅极扫描线的导线结构625与数据线的导线结构635在交叉点的隔离部分是由形成薄膜晶体管部分结构的绝缘层、非晶硅层与欧姆接触层所定义而成，并配合其图案化的步骤，因此不需额外的光刻掩模。如图6B与图6C所示的图案化后的绝缘层630a、非晶硅层640a与欧姆接触层650c，以隔绝栅极扫描线的导线结构625与数据线的导线结构635。而栅极扫描线的导线结构625与数据线的导线结构635在交叉点的结构则如图7所示。

本实施例的双层互补导线结构600可根据薄膜晶体管显示器所设计而调整。例如，此双层互补导线结构600亦可仅由作为栅极扫描线的导线结构625或是作为数据线的导线结构635中的一种构成。也就是说，配合显示器阵列的导线电阻需求及工艺合格率考虑，可仅针对栅极扫描线的导线结构625完成双层导线结构，或是针对数据线的导线结构635完成双层导线结构。若是以目前需求量越来越大的大尺寸薄膜晶体管显示器为例，通常面板的比例大都为16∶9，也就是栅极扫描线长度所衍生的金属联机的电阻-电容延迟时间(RC delay time)的问题比较严重，因此，可针对此问题而运用本发明的具有双层导线结构的栅极扫描线的导线结构625。

图8A～8E为本实施例的双层互补导线结构配合显示器阵列的制造流程而完成的线路布局示意图，每个线路布局图各有其对应的根据A-A’、B-B’与C-C’三个横切线的剖面结构示意图以利说明。

而首先，请参照图8A-1，也就是根据A-A’横切线的剖面结构示意图，薄膜晶体管的制造方法为先形成金属层M1于基板810上，此基板810可以是石英基板、玻璃基板或是塑料基板等等，而金属层可以是铝金属或铜金属等导电材料即可。而后使用第一个光刻掩模Mask-1，以光刻(photolithography)与蚀刻(etching)的方式将此金属层M1进行图案化而形成栅极(gate)820于此基板810上。同时，请参照图8A-2，也就是根据B-B’横切线的剖面结构示意图，也同时完成栅极扫描线导线结构的第一层栅极栅极扫描线822。也请参照图8A-3，也就是根据C-C’横切线的剖面结构示意图，同时也完成数据线导线结构的多条不连续的第一层数据线834。

而后，请参照图8B与图8B-1、8B-2与8B-3，于基板810上依次全面性地沉积(Deposition)绝缘层(Insulating Layer)、非晶硅层(AmorphousSilicon，“a-Si”)与欧姆接触层(Ohmic Contact Layer)，以覆盖住栅极820、第一层栅极栅极扫描线822与不连续的第一层数据线834。而欧姆接触层的材质为n+掺杂非晶硅(n+a-Si)。之后，在欧姆接触层上形成光刻胶层，使用第二个光刻掩模Mask-2图案化光刻胶层，并以此图案化光刻胶层为掩模，对欧姆接触层、非晶硅层与绝缘层进行各向同性蚀刻，例如干式蚀刻(Dry Etching)，以移除未被图案化光刻胶层覆盖的欧姆接触层、非晶硅层与绝缘层，而形成如图8B-1所示的图案化的绝缘层830、非晶硅层840与欧姆接触层850，以此定义通道(Channel)区域。本步骤的特点在于绝缘层也一并图案化，以利后续的工艺步骤。

同时，请参照图8B-2与图8B-3，本实施例的栅极扫描线导线结构与数据线导线结构在交叉点的隔离部分是由形成薄膜晶体管部分结构的绝缘层、非晶硅层与欧姆接触层所定义而成，也就是如图所示的图案化后的绝缘层830a、非晶硅层840a与欧姆接触层850a，以隔绝栅极扫描线导线结构与数据线导线结构。

接着，请参照图8C与图8C-1、8C-2与8C-3，形成另一金属层M2于基板810上，使用第三个光刻掩模Mask-3，并通过光刻与蚀刻的方式将金属层M2进行图案化。请参照图8C-1，源极/漏极(source/drain)金属层860a与860b形成于通道区域两侧。而后去除未被源极/漏极金属层860a与860b所覆盖的欧姆接触层850而形成两个欧姆接触部分850c与850d。根据上述工艺即可完成薄膜晶体管的基本结构。同时，请参照图8C-2，同时完成栅极扫描线导线结构的多条不连续的第二层栅极栅极扫描线824。而第一层栅极栅极扫描线822与多条不连续的第二层栅极栅极扫描线824相连接而构成本实施例的栅极扫描线导线结构825。也请参照图8C-3，同时也完成数据线导线结构的第二层数据线832。而多条不连续的第一层数据线834与第二层数据线832相连接而构成本实施例的数据线导线结构835。

接着请参照图8D，还形成钝化层(Passivation Layer)870于基板810上，以覆盖住薄膜晶体管结构、栅极扫描线导线结构与数据线导线结构。此外，使用第四个光刻掩模Mask-4，使钝化层870形成开口875，以暴露部分源极/漏极金属层860b。而后，请参照图8E在钝化层870上形成透明电极层(Transparent Electrode)，例如铟锡氧化(Indium Tin Oxide，“ITO”)层，而后使用第五个光刻掩模Mask-5以形成像素电极(Pixel Electrode)880。如此一来，当此薄膜晶体管应用于液晶显示器时，后续形成于钝化层870上的像素电极880即可填满开口875，进而电连接至源极/漏极金属层860b。

因此，本发明提出的一种双层互补导线结构及显示器阵列的制造流程，在不增加光刻掩模数目的情况下，制造具有双层互补导线结构的薄膜晶体管显示器阵列，可解决显示器内导线电阻的问题。而此双层互补导线结构亦可仅由作为栅极扫描线的导线结构或是作为数据线的导线结构，或是两者所构成。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。

Claims (16)

1.一种薄膜晶体管显示器阵列的制造方法，其特征是至少包含：

形成第一导电材料层于基板上；

图案化该第一导电材料层以定义出第一层栅极扫描线与不连续的第一层数据线；

沉积栅极绝缘层、主动层与掺杂层于该第一导电材料层与该基板上；

图案化该栅极绝缘层、该主动层与该掺杂层，以定义有源区与跨线区图形；

形成第二导电材料层于该基板上；以及

图案化该第二导电材料层，以定义出第二层数据线与不连续的第二层栅极扫描线，并将该图案化的掺杂层分开成第一掺杂区与第二掺杂区，其中该不连续的第二层栅极扫描线与该第一层栅极扫描线贴紧接触形成栅极扫描线导线结构，该不连续的第一层数据线与该第二层数据线贴紧接触形成数据线导线结构，而其中该栅极绝缘层、该主动层与该第一掺杂区与该第二掺杂区形成薄膜晶体管结构。

2.根据权利要求1所述的薄膜晶体管显示器阵列的制造方法，其特征是还包括：

形成保护层于该基板上，并图案化形成接触窗；以及

形成透明电极层于该基板上，用以通过该接触窗与该图案化后的第二导电材料层相连接。

3.根据权利要求1所述的薄膜晶体管显示器阵列的制造方法，其特征是该基板是石英基板。

4.根据权利要求1所述的薄膜晶体管显示器阵列的制造方法，其特征是该基板是玻璃基板。

5.根据权利要求1所述的薄膜晶体管显示器阵列的制造方法，其特征是该基板是塑料基板。

6.根据权利要求1所述的薄膜晶体管显示器阵列的制造方法，其特征是该第一导电材料层包括铜金属。

7.根据权利要求1所述的薄膜晶体管显示器阵列的制造方法，其特征是该第一导电材料层包括铝金属。

8.一种薄膜晶体管显示器阵列的制造方法，其特征是至少包含：

形成第一导电材料层于基板上；

图案化该第一导电材料层以定义出第一层栅极扫描线；

沉积栅极绝缘层、主动层与掺杂层于该第一导电材料层与该基板上；

图案化该栅极绝缘层、该主动层与该掺杂层，以定义有源区与跨线区图形；

形成第二导电材料层于该基板上；以及

图案化该第二导电材料层，以定义出数据线与不连续的第二层栅极扫描线，并将该图案化的掺杂层分开成第一掺杂区与第二掺杂区，其中该不连续的第二层栅极扫描线与该第一层栅极扫描线贴紧接触形成栅极扫描线导线结构，而其中该栅极绝缘层、该主动层与该第一掺杂区与该第二掺杂区形成薄膜晶体管结构。

9.根据权利要求8所述的薄膜晶体管显示器阵列的制造方法，其特征是还包括：

形成保护层于该基板上，并图案化形成接触窗；以及

形成透明电极层于该基板上，用以通过该接触窗与该图案化后的第二导电材料层相连接。

10.一种薄膜晶体管显示器阵列的制造方法，其特征是至少包含：

形成第一导电材料层于基板上；

图案化该第一导电材料层以定义出第一层栅极扫描线与不连续的第一层数据线；

沉积栅极绝缘层、主动层与掺杂层于该第一导电材料层与该基板上；

图案化该栅极绝缘层、该主动层与该掺杂层，以定义有源区与跨线区图形；

形成第二导电材料层于该基板上；

图案化该第二导电材料层，以定义出第二层数据线，并将该图案化的掺杂层分开成第一掺杂区与第二掺杂区，其中该不连续的第一层数据线与该第二层数据线贴紧接触形成数据线导线结构，而其中该栅极绝缘层、该主动层与该第一掺杂区与该第二掺杂区形成薄膜晶体管结构。

11.根据权利要求10所述的薄膜晶体管显示器阵列的制造方法，其特征是还包括：

形成保护层于该基板上，并图案化形成接触窗；以及

形成透明电极层于该基板上，用以通过该接触窗与该图案化后的第二导电材料层相连接。

12.一种多层互补式导线结构的制造方法，其特征是至少包含：

形成第一导电材料层于基板上；

图案化该第一导电材料层以定义出第一层栅极扫描线与不连续的第一层数据线；

沉积栅极绝缘层、主动层与掺杂层于该第一导电材料层与该基板上；

图案化该栅极绝缘层、该主动层与该掺杂层，以定义跨线区图形；

形成第二导电材料层于该基板上；以及

图案化该第二导电材料层，以定义出第二层数据线与不连续的第二层栅极扫描线，其中该不连续的第二层栅极扫描线与该第一层栅极扫描线贴紧接触，该不连续的第一层数据线与该第二层数据线贴紧接触。

13.根据权利要求12所述的多层互补式导线结构的制造方法，其特征是该第一导电材料层包括铜金属。

14.根据权利要求12所述的多层互补式导线结构的制造方法，其特征是该第一导电材料层包括铝金属。

15.一种多层互补式导线结构的制造方法，其特征是至少包含：

形成第一导电材料层于基板上；

图案化该第一导电材料层以定义出第一层栅极扫描线；

沉积栅极绝缘层、主动层与掺杂层于该第一导电材料层与该基板上；

图案化该栅极绝缘层、该主动层与该掺杂层，以定义跨线区图形；

形成第二导电材料层于该基板上；以及

图案化该第二导电材料层，以定义出数据线与不连续的第二层栅极扫描线，其中该不连续的第二层栅极扫描线与该第一层栅极扫描线贴紧接触形成栅极扫描线导线结构。

16.一种多层互补式导线结构的制造方法，其特征是至少包含：

形成第一导电材料层于基板上；

图案化该第一导电材料层以定义出栅极扫描线与不连续的第一层数据线；

沉积栅极绝缘层、主动层与掺杂层于该第一导电材料层与该基板上；

图案化该栅极绝缘层、该主动层与该掺杂层，以定义跨线区图形；

形成第二导电材料层于该基板上；以及

图案化该第二导电材料层，以定义出第二层数据线，其中该不连续的第一层数据线与该第二层数据线贴紧接触形成数据线导线结构。

Images