JPH09244062A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法

Info

Publication number
JPH09244062A
JPH09244062A JP5657996A JP5657996A JPH09244062A JP H09244062 A JPH09244062 A JP H09244062A JP 5657996 A JP5657996 A JP 5657996A JP 5657996 A JP5657996 A JP 5657996A JP H09244062 A JPH09244062 A JP H09244062A
Authority
JP
Japan
Prior art keywords
electrode
layer
contact hole
active matrix
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5657996A
Other languages
English (en)
Other versions
JP3199222B2 (ja
Inventor
Koji Taniguchi
幸治 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13031080&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH09244062(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5657996A priority Critical patent/JP3199222B2/ja
Priority to TW085114263A priority patent/TW409194B/zh
Priority to KR1019960058148A priority patent/KR100246688B1/ko
Priority to US08/757,254 priority patent/US5949507A/en
Publication of JPH09244062A publication Critical patent/JPH09244062A/ja
Priority to US09/318,996 priority patent/US6424399B1/en
Application granted granted Critical
Publication of JP3199222B2 publication Critical patent/JP3199222B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 ばらつきなく良好なコンタクトホールの電気
的接続を実現することにより、絵素欠陥の少ない高画質
の液晶表示装置及びその製造方法を提供する。 【解決手段】 絶縁性基板と、該絶縁性基板上に配置さ
れ、少なくとも2つの電極を有する駆動素子と、該駆動
素子を覆うように形成され、コンタクトホールを有する
絶縁性保護膜と、該絶縁性保護膜上に形成され、該コン
タクトホールを通して該駆動素子に電気的に接続される
画素電極と、を有するアクティブマトリクス基板を備え
た液晶表示装置である。該アクティブマトリクス基板
は、該コンタクトホールが形成される領域において、該
絶縁性保護膜の下に、該駆動素子の該少なくとも2つの
電極の一方から延長した導体層を含む2種類以上の異な
る導体層を含む多層構造を有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置に関
し、特に、各表示用画素電極に駆動素子を介して駆動信
号を印加することにより画像を表示するアクティブマト
リクス型の液晶表示装置に関する。
【0002】
【従来の技術】図11は、従来の液晶表示装置200の
断面を示している。図12は、図11に示される液晶表
示装置200のアクティブマトリクス基板201を示す
平面図である。図11に示されるように、液晶表示装置
200は、アクティブマトリクス基板201、対向基板
202、及び両基板間に挟持された液晶層35を備えて
いる。アクティブマトリクス基板201は、ガラス基板
21と、ガラス基板21の上に形成された駆動信号配線
30、画素電極27、及び駆動素子(スイッチング素
子)29とを有しており、対向基板202は、基板38
と、基板38上に形成された対向電極36及びカラーフ
ィルタ37とを有している。
【0003】図12に示すように、アクティブマトリク
ス基板201上において、画素電極27はマトリクス状
に配置されており、各画素電極27は対応する駆動素子
29を介して駆動信号配線30に接続されている。液晶
表示装置200は、駆動素子29としてダイオード方式
の2端子素子を用いている。
【0004】図13は、アクティブマトリクス基板20
1の1画素に対応する領域を示す平面図であり、図14
は、図13のB−B’線に沿った駆動素子29部分の断
面を示している。図13及び14を参照しながら、駆動
素子29近傍の構成について説明する。
【0005】図13に示されるように、駆動信号配線3
0は分岐を有しており、この分岐が能動素子29の下層
電極22となる。図13及び14に示されるように、駆
動素子29部分において、ガラス基板21上に下層電極
22が形成され、その上に絶縁膜23が形成されてい
る。絶縁膜23上には、上層電極24がパターン形成さ
れている。このようにして、下層電極22、絶縁膜2
3、及び上層電極24を有するダイオード方式の2端子
素子29が構成される。駆動素子29を覆うように、ガ
ラス基板21の全面に、絶縁性保護膜26が形成され
る。絶縁性保護膜26上には、画素電極27がパターン
形成される。画素電極27は、絶縁性保護膜26に設け
られたコンタクトホール28を通じて駆動素子29の上
層電極24に電気的に接続される。
【0006】
【発明が解決しようとする課題】絶縁性保護膜26とし
て無機絶縁膜や熱硬化性樹脂材料を用いる場合、パター
ニングによってコンタクトホール28を形成するため
に、フォトリソ工程等のプロセスが別に必要になる。絶
縁性保護膜26として感光性樹脂材料を用いる場合は、
露光及び現像によってコンタクトホール28を形成でき
るため、プロセス工程を簡略化できる。しかし、感光性
樹脂材料を用いて絶縁性保護膜26を形成すると、コン
タクトホール28内部に感光性樹脂材料の現像残渣が生
じた場合、画素電極27と上層電極24との間で良好な
コンタクトが得られなくなる。このような絶縁性保護膜
26の現像残渣によるコンタクト不良によって画素欠陥
が生じると、液晶表示装置の表示画質が劣化することに
なる。
【0007】本発明はこのような問題に鑑みてなされた
ものであり、その目的とするところは、コンタクトホー
ルの形成工程を簡略化し、且つコンタクトホールにおけ
るコンタクト不良を防止することにより、画素欠陥の少
ない高画質の液晶表示装置及びその製造方法を提供する
ことにある。
【0008】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板と、該絶縁性基板上に配置さ
れ、少なくとも2つの電極を有する駆動素子と、該駆動
素子を覆うように形成され、コンタクトホールを有する
絶縁性保護膜と、該絶縁性保護膜上に形成され、該コン
タクトホールを通して該駆動素子に電気的に接続される
画素電極と、を有する。該アクティブマトリクス基板
は、該コンタクトホールが形成される領域において、該
絶縁性保護膜の下に、該駆動素子の該少なくとも2つの
電極の一方から延長した導体層を含む2種類以上の異な
る導体層を含む多層構造を有しており、そのことにより
上記目的が達成される。
【0009】前記駆動素子の前記一方の電極は、同時に
パターン形成された2種類以上の異なる導体層を含む積
層構造を有してもよい。
【0010】前記絶縁性保護膜は、好ましくは、感光性
樹脂材料によって形成されている。
【0011】前記一方の電極から延長した前記導体層
は、好ましくは、前記多層構造の最下層に位置する。
【0012】前記多層構造は、好ましくは、前記駆動素
子の他方の電極を形成する金属層を含まない。
【0013】本発明の液晶表示装置は、上記のアクティ
ブマトリクス基板と、対向基板と、該アクティブマトリ
クス基板及び該対向基板間に挟持された液晶層と、を備
えており、そのことにより上記目的が達成される。
【0014】本発明のアクティブマトリクス基板の製造
方法は、絶縁性基板と、該絶縁性基板上に配置され、少
なくとも第1及び第2の電極を有する駆動素子と、該駆
動素子を覆うように形成され、コンタクトホールを有す
る絶縁性保護膜と、該コンタクトホールを通して該駆動
素子に電気的に接続された画素電極と、を有するアクテ
ィブマトリクス基板の製造方法である。該方法は、該絶
縁性基板上に、駆動信号配線及び該駆動信号配線に接続
した第1の電極を形成する工程と、該第1の電極上に絶
縁膜を形成する工程と、該絶縁膜に重畳し、延長部を有
する第2の電極を形成する工程と、該延長部の所定の領
域上に補助導体層を形成する工程と、該絶縁性基板全面
を覆い、該補助導体層上にコンタクトホールを有する絶
縁性保護膜を形成する工程と、該コンタクトホール内の
該補助導体層の少なくとも表面部分が除去されるように
エッチングを行う工程と、該絶縁性保護膜上に導体層を
パターン形成することにより、該コンタクトホールを通
して該駆動素子に電気的に接続された画素電極を形成す
る工程と、を含んでおり、そのことにより上記目的が達
成される。
【0015】前記補助導体層を形成する工程は、前記第
2の電極を形成する工程と共に行なわれ、該補助導体層
が該第2の電極上に積層されて同時にパターニングされ
てもよい。
【0016】前記絶縁性保護膜は感光性樹脂材料を用い
て形成されてもよい。
【0017】前記エッチングを行う工程は、前記コンタ
クトホールを有する絶縁性保護膜をマスクとして行なわ
れてもよい。
【0018】前記駆動信号配線に接続する外部接続端子
を形成する工程を更に含んでいる場合があり、前記補助
導体層を形成する工程において、同時に、接続補助導体
層が該外部接続端子上に形成されてもよい。
【0019】以下、作用について説明する。
【0020】本発明のアクティブマトリクス基板及び液
晶表示装置の製造方法に於いては、絶縁性保護膜にコン
タクトホールを形成した後、これをマスクとしてコンタ
クトホール下部の導体層をエッチングする。コンタクト
ホール下部に形成された駆動素子の第2電極は多層構造
を有しており、エッチング工程によって多層構造のうち
の上層導体層が除去される。その際、上層導体層は、少
なくともその表面部分が除去されればよく、あるいは完
全に除去されてもよい。このことにより、絶縁性保護膜
にコンタクトホールを形成する際に生じるコンタクトホ
ール内の感光性樹脂材料の現像残渣が除去されるため、
コンタクトホールにおいて画素電極と駆動素子の第2電
極との良好な電気的接続を得ることができる。
【0021】
【発明の実施の形態】以下に、本発明を実施例によって
説明する。
【0022】(実施例1)第1図は、本発明の1つの実
施例による液晶表示装置100のアクティブマトリクス
基板101の1画素部分の平面図である。図2は、図1
のA−A’線に沿ったアクティブマトリクス基板101
の断面を示している。
【0023】図1及び2に示されるように、アクティブ
マトリクス基板101は、ガラス基板1と、ガラス基板
1の上に形成された駆動信号配線10、画素電極7、及
び駆動素子(スイッチング素子)9とを有している。図
1に示されるように、駆動信号配線10は分岐を有して
おり、この分岐部が能動素子9の下層電極2となる。図
1及び2に示されるように、駆動素子9部分において、
ガラス基板1上に下層電極2が形成され、その上に絶縁
膜3が形成されている。絶縁膜3上には、上層電極4が
パターン形成されている。このようにして、下層電極
2、絶縁膜3、及び上層電極4を有するダイオード方式
の2端子素子9が構成される。上層電極4は画素電極7
側に向かって延長しており、この延長部分上に金属層5
が形成されている。本実施例において金属層5はITO
膜から形成される。
【0024】駆動素子9を覆うように、ガラス基板1の
全面に絶縁性保護膜6が形成されている。絶縁性保護膜
6上には、画素電極7がパターン形成される。画素電極
7は、絶縁性保護膜6及び金属層5に設けられたコンタ
クトホール8を通じて駆動素子9の上層電極4に電気的
に接続されている。
【0025】アクティブマトリクス基板101の全体的
な構成は図12に示される従来のアクティブマトリクス
基板201と同様であり、画素電極7がマトリクス状に
配置され、各画素電極7は対応する駆動素子9を介して
駆動信号配線10に接続されている。また、液晶表示装
置100は、従来の液晶表示装置200の場合と同様
に、アクティブマトリクス基板101と対向基板102
との間に液晶層104を挟持して、本実施例による液晶
表示装置が形成される(図3)。
【0026】次に、本実施例による表示装置の製造方法
を説明する。図4(a)〜(f)は、アクティブマトリ
クス基板101の製造工程を示す断面図である。
【0027】まず、ガラス基板1上に、スパッタリング
法によってタンタル(Ta)を300nmの厚さに堆積
させる。このTa膜を、フォトマスクを用いてパターニ
ングすることにより、駆動信号配線10及びその分岐部
である下層電極2を形成する(図4(a))。
【0028】次に、下層電極2を覆うように、ガラス基
板1の全面に、プラズマCVD法によってSiNxから
成る厚さ80nmの絶縁膜を堆積する。このSiNx
縁膜をフォトマスクを用いてパターニングすることによ
り、絶縁層3を形成する(図4(b))。
【0029】次に、スパッタリング法により、300n
mの厚さのチタン(Ti)をガラス基板1の全面に堆積
する。このTi膜をフォトマスクを用いてパターニング
することにより、上層電極4を形成する(図4
(c))。上層電極4は、下層電極2及び絶縁層3に重
畳する部分4a及び延長部分4bを有するように形成さ
れる。
【0030】次に、スパッタリング法により、100n
mの厚さのインジウム錫酸化物(ITO)からなる透明
導電膜を基板1の全面に堆積する。このITO膜をフォ
トマスクを用いてパターニングすることにより、上層電
極4の延長部4b上に金属層5を形成する(図4
(d))。この金属層5の部分に、コンタクトホール8
が形成されることになる。
【0031】以上のようにして、下層電極2、絶縁膜
3、及び上層電極4のMIM(Metal-Insulator-Meta
l)構造を有する駆動素子9が形成される。次に、駆動
素子9を覆うように、感光性樹脂材料をスピンコーター
等によって1μmの厚さに塗布する。塗布された感光性
樹脂材料をフォトマスクを用いて露光し、更に現像及び
焼成を行う。フォトマスクはコンタクトホールのパター
ンを有しており、このパターニング工程によって、上層
電極4上に積層された金属層5部分の上にコンタクトホ
ール8aが形成される。このようにして、金属層5上に
コンタクトホール8aを有する絶縁性保護膜6が形成さ
れる(図4(e))。
【0032】続いて、コンタクトホール8aが形成され
た絶縁性保護膜6をマスク材として、コンタクトホール
8a底部の金属層5をエッチングによって除去し、上層
電極4を露呈させる。このことにより、絶縁性保護膜6
及び金属層5にあけられ、上層金属4に達するコンタク
トホール8が形成される(図4(f))。
【0033】このエッチング工程は、以下のようにして
行なわれる。ガラス基板1を、金属層5をエッチングす
るエッチング液に浸積する。本実施例において金属層5
がITOで形成されている場合は、例えば、エッチング
液として臭化水素(HBr)や塩酸(HCl)等を用い
ることができる。また、液温は、約40〜50℃が好ま
しい。コンタクトホール8a部の金属層5のエッチング
工程において、コンタクトホール8a底部における絶縁
性保護膜6の現像残渣は、エッチング液が染み込むこと
によってリフトオフされる。
【0034】その後、金属層5のエッチングが進み、下
層電極4のTiまで達する。このエッチング処理工程に
おいて、有機絶縁膜の現像残渣がほとんどない部分、あ
るいは存在しない部分の金属層5は急速にエッチングさ
れることになるが、金属層5(ITO)と上層電極4
(Ti)とのエッチング選択比により、金属層5が除去
された時点で、上層電極4の表面においてエッチングが
実質的に停止する。
【0035】次に、コンタクトホール8が形成された絶
縁性保護膜6を覆うように、ガラス基板1の全面にイン
ジウム錫酸化物(ITO)からなる透明導電膜を100
nmの厚さで堆積する。このITO膜をフォトマスクを
用いてパターニングすることにより、画素電極7を形成
する。画素電極7は、コンタクトホール8を通して上層
電極4に電気的に接続される(図2)。
【0036】更に、画素電極7及び絶縁性保護膜6を覆
うように、アクティブマトリクス基板101上に配向膜
103を形成し、対向基板102との間に液晶104を
封入することにより、本実施例の液晶表示装置100が
完成する(図3)。
【0037】本実施例では、コンタクトホール8aを形
成した絶縁性保護膜6をマスク材としたエッチング工程
において、上層電極4上に積層されたITO層5をすべ
て除去している。しかし、 駆動素子9の上層電極4と
画素電極7とが電気的に良好に接続されれば、ITO層
5をすべて除去する必要はない。ITO層5の下の下層
電極4を露呈させなくても、ITO層5の表面部分のみ
をエッチングすることによって、コンタクトホール8部
分の感光性樹脂材料の現像残渣は十分に除去される。
【0038】コンタクトホール部分の駆動素子の上層電
極4が1層のみの導体で形成されている場合、エッチン
グが過度になると、上層電極4の導体がすべて除去され
てしまい、画素電極7との良好な電気的接続が得られな
くなる。従って、絶縁性保護膜の現像残渣を除去するた
めのエッチング工程において、エッチング量やエッチン
グ時間の細かな制御が必要となる。更に、各コンタクト
ホール内の絶縁性保護膜の現像残渣の量が一定であると
は限らないため、同一のエッチング条件によって全ての
コンタクトホールで同様の結果が得られるとは限らな
い。
【0039】本発明のように、コンタクトホールが形成
される部分を多層構造とする(上層電極4上にITO層
5を積層させる)ことにより、エッチング工程によって
上層金属層(ITO層5)の表面のみを除去した状態
(これにより感光性樹脂材料の残渣は十分に除去され
る)から、上層金属層を完全に除去した状態までの広い
範囲で、良好なコンタクト接続を得ることができる。従
って、エッチング条件を詳細に設定しなくても、各コン
タクトホールでばらつくことなく良好なコンタクト接続
を実現することができる。
【0040】尚、エッチングによって除去されるべき上
層金属(ITO層5)のエッチャントに対して、下層の
上層電極4は選択性(耐性)のある導体で形成されてい
る必要がある。
【0041】(実施例2)第5図は、本発明のもう1つ
の実施例による液晶表示装置110のアクティブマトリ
クス基板111の断面を示している。アクティブマトリ
クス基板111の平面的な構成は実施例1によるアクテ
ィブマトリクス基板110(図1)と同様なので、以下
は、断面図に基づいて説明する。
【0042】図5に示されるように、アクティブマトリ
クス基板111は、ガラス基板11と、ガラス基板11
の上に形成された分岐12を有する駆動信号配線、画素
電極17、及び駆動素子(スイッチング素子)19とを
有している。駆動信号配線の分岐12は能動素子19の
下層電極12となっている。
【0043】アクティブマトリクス基板111は、駆動
素子19部分において、ガラス基板11上に下層電極1
2が形成され、その上に絶縁膜13が形成されている。
絶縁膜23上には、上層電極14’がパターン形成され
ている。上層電極14’は、下側の第1の層14と上側
の第2の層15とからなる2層構造を有している。下層
電極12、絶縁膜13、及び2層構造の上層電極14’
により、ダイオード方式の2端子素子19が構成され
る。上層電極14’は画素電極17側に向かって延長し
ている。この延長した部分の上にコンタクトホール18
が設けられる。
【0044】駆動素子19を覆うように、ガラス基板1
1の全面に絶縁性保護膜16が形成されている。絶縁性
保護膜16上には、画素電極17がパターン形成され
る。画素電極17は、絶縁性保護膜16及び上層電極1
4’の第2の層15に設けられたコンタクトホール18
を通じて駆動素子19の上層電極14’の第1の層14
に電気的に接続されている。
【0045】アクティブマトリクス基板111の全体的
な構成は図12に示される従来のアクティブマトリクス
基板201と同様であり、画素電極17がマトリクス状
に配置され、各画素電極17は対応する駆動素子19を
介して駆動信号配線に接続されている。また、液晶表示
装置110は、従来の液晶表示装置200の場合と同様
に、アクティブマトリクス基板111と対向基板112
との間に液晶層114を挟持して、本実施例による液晶
表示装置110が形成される(図7)。
【0046】次に、本実施例による表示装置の製造方法
を説明する。図6(a)〜(f)は、アクティブマトリ
クス基板111の製造工程を示す断面図である。
【0047】まず、ガラス基板11上に、スパッタリン
グ法によってタンタル(Ta)を300nmの厚さに堆
積させる。このTa膜を、フォトマスクを用いてパター
ニングすることにより、駆動信号配線及びその分岐部で
ある下層電極12を形成する(図6(a))。
【0048】次に、下層電極12を覆うように、ガラス
基板11の全面に、プラズマCVD法によってSiNx
から成る厚さ80nmの絶縁膜を堆積する。このSiN
x 絶縁膜をフォトマスクを用いてパターニングすること
により、絶縁層13を形成する(図6(b))。
【0049】次に、スパッタリング法により、300n
mの厚さのチタン(Ti)をガラス基板11の全面に堆
積する(図6(c))。このTi膜は、後に、上層電極
14’の第1の層14になる。次に、スパッタリング法
により、100nmの厚さのインジウム錫酸化物(IT
O)からなる透明導電膜をTi膜上の全面に堆積する
(図6(c))。このITO膜は、後に、上層電極1
4’の第2の層15になる。
【0050】上記のように堆積したTi膜及びITO膜
をフォトマスクを用いてパターニングすることにより、
第1の層14及び第2の層15を有する上層電極14’
が形成される(図6(d))。上層電極14’は、下層
電極12及び絶縁層13に重畳する部分14a’と、延
長部分14b’とを有するように形成される。この延長
部分14b’上に、コンタクトホール18’が形成され
ることになる。
【0051】以上のようにして、下層電極12、絶縁膜
13、及び上層電極14’のMIM(Metal-Insulator-
Metal)構造を有する駆動素子19が形成される。次
に、駆動素子19を覆うように、感光性樹脂材料をスピ
ンコーター等によって1μmの厚さに塗布する。塗布さ
れた感光性樹脂材料をフォトマスクを用いて露光し、更
に現像及び焼成を行う。フォトマスクはコンタクトホー
ルのパターンを有しており、このパターニング工程によ
って、上層電極14’の延長部分14b’上にコンタク
トホール18aが形成される。このようにして、コンタ
クトホール18aを有する絶縁性保護膜6が形成される
(図6(e))。
【0052】続いて、コンタクトホール18aが形成さ
れた絶縁性保護膜16をマスク材として、コンタクトホ
ール18a底部の上層電極14’の第2の層15をエッ
チングによって除去し、第1の層14を露呈させる。こ
のことにより、絶縁性保護膜6及び第2の層15にあけ
られ、第1の層14に達するコンタクトホール18が形
成される(図6(f))。このエッチング工程は、実施
例1の場合と同様である。
【0053】次に、コンタクトホール18が形成された
絶縁性保護膜16を覆うように、ガラス基板11の全面
にインジウム錫酸化物(ITO)からなる透明導電膜を
100nmの厚さで堆積する。このITO膜をフォトマ
スクを用いてパターニングを行うことにより、画素電極
17を形成する。画素電極17は、コンタクトホール1
8を通して、上層電極14に電気的に接続される(図
5)。
【0054】更に、画素電極17及び絶縁性保護膜16
を覆うように、アクティブマトリクス基板111上に配
向膜113を形成し、対向基板112との間に液晶11
4を封入することにより、本実施例の液晶表示装置11
0が完成する(図7)。
【0055】本実施例では、アクティブマトリクス基板
111における駆動素子19の形成において、2種類の
異なる導体を積層し、これらを1つの工程において同時
にパターニングすることによって、多層構造の上層電極
14’を形成している。本実施例では上層電極14’を
2層構造としたが、3層以上の多層構造であってもよ
い。コンタクトホール18内において、2種類以上の異
なる導体によって形成された多層構造の上層電極14’
の上層の導体層15を除去し、その下層の導体層14に
画素電極17を接続することにより、実施例1と同様、
各コンタクトホールにおいてばらつきのない良好な電気
的接続を得ることができる。
【0056】本実施例では、コンタクトホール18aを
形成した絶縁性保護膜16をマスク材としたエッチング
工程において、上層電極14’の上側の第2の層15を
すべて除去している。しかし、駆動素子19の上層電極
14’と画素電極17とが電気的に良好に接続されれ
ば、第2の層15をすべて除去する必要はない。第2の
層15の下の第1の層14を露呈させなくても、第1の
層15の表面部分のみをエッチングすることによって、
コンタクトホール18部分の感光性樹脂材料の現像残渣
は十分に除去される。
【0057】本実施例のように、上層電極14’を少な
くとも第1の層14と第2の層15を含む多層構造とす
ることにより、このエッチング工程において、第1の層
15の表面が除去された状態(これにより感光性樹脂材
料の残渣は十分に除去される)から、第1の層15が完
全に除去されてしまうまでの範囲で、良好なコンタクト
接続が得られる。従って、エッチング条件を詳細に設定
しなくても、各コンタクトホールでばらつくことなく良
好なコンタクト接続を実現することができる。
【0058】尚、エッチングによって除去されるべき上
層として形成される第2の層15の金属(ITO)のエ
ッチャントに対して、その下層の第1の層14は選択性
(耐性)のある導体で形成されている必要がある。
【0059】このようにして、本実施例によるアクティ
ブマトリクス基板111及びその製造方法によれば、絵
素欠陥の少ない高画質の液晶表示装置が得られる。ま
た、本実施例においては、積層形成した導体層を同時に
パターン形成して上層電極14’を形成しているので、
実施例1によるアクティブマトリクス基板101に比べ
てパターニング工程を簡略化できる。
【0060】(実施例3)図8は、また別の実施例によ
る、反射型液晶表示装置のアクティブマトリクス基板1
21の断面を示している。図9は、アクティブマトリク
ス基板121の全体的な構成を示す平面図である。本実
施例のアクティブマトリクス基板121において、画素
電極は遮光性金属膜を用いて形成されている。
【0061】図8及び9に示されるように、アクティブ
マトリクス基板121は、ガラス基板41と、ガラス基
板41の上に形成された駆動信号配線40、画素電極4
7、及び駆動素子(スイッチング素子)49とを有して
いる。各画素部分の構成は、図1に示されるアクティブ
マトリクス基板101の同様であり、駆動信号配線40
から分岐した部分が能動素子49の下層電極42となっ
ている。
【0062】図8に示されるように、駆動素子49部分
において、ガラス基板41上に下層電極42が形成さ
れ、その上に絶縁膜43が形成されている。絶縁膜43
上には、上層電極44がパターン形成されている。上層
電極44は、絶縁膜43を介して下層電極42に重畳す
る部分44aと、画素電極47側に向かって延長した延
長部分44bとを有している。下層電極42、絶縁膜4
3、及び上層電極44によってダイオード方式の2端子
素子49が構成される。上層電極44の延長部分44b
上に金属層45が形成されている。
【0063】駆動素子49を覆うように、ガラス基板4
1の全面に絶縁性保護膜46が形成されている。絶縁性
保護膜46上には、画素電極47がパターン形成され
る。画素電極47は、絶縁性保護膜46及び金属層45
に設けられたコンタクトホール48を通じて駆動素子4
9の上層電極44に電気的に接続されている。
【0064】また、図9に示されるように、アクティブ
マトリクス基板121においては、画素電極47がマト
リクス状に配置され、各画素電極47は対応する駆動素
子49を介して駆動信号配線40に接続されている。各
駆動配線40の端部には、外部接続端子50が形成され
ている。本実施例による液晶表示装置は、上述の実施例
による液晶表示装置100及び110の場合と同様に、
アクティブマトリクス基板121と対向基板との間に液
晶層を挟持して構成される(図示せず)。
【0065】次に、本実施例によるアクティブマトリク
ス121の製造方法を説明する。図10(a)〜(f)
は、アクティブマトリクス基板121の製造工程を示す
断面図である。
【0066】まず、ガラス基板41上に、スパッタリン
グ法によってタンタル(Ta)を500nmの厚さに堆
積させる。このTa膜をフォトマスクを用いてパターニ
ングすることにより、駆動信号配線40、その分岐部で
ある下層電極42、及び外部接続端子50を形成する
(図10(a))。
【0067】次に、下層電極42を覆うように、ガラス
基板41の全面に、プラズマCVD法によってSiNx
から成る厚さ100nmの絶縁膜を堆積する。このSi
x絶縁膜をフォトマスクを用いてパターニングするこ
とにより、絶縁層43を形成する(図10(b))。
【0068】次に、スパッタリング法により、500n
mの厚さのチタン(Ti)をガラス基板41の全面に堆
積する。このTi膜をフォトマスクを用いてパターニン
グすることにより、上層電極44を形成する(図10
(c))。上層電極44は、下層電極42及び絶縁層4
3に重畳する部分44a及び延長部分44bを有するよ
うに形成される。このようにして、下層電極42、絶縁
膜43、及び上層電極44のMIM(Metal-Insulator-
Metal)構造を有する駆動素子49が形成される。
【0069】次に、スパッタリング法により、100n
mの厚さのインジウム錫酸化物(ITO)からなる透明
導電膜を基板41の全面に堆積する。このITO膜をフ
ォトマスクを用いてパターニングすることにより、上層
電極44の延長部44b上に金属層45を形成し、同時
に外部接続端子50上に補助導体層51を形成する(図
10(d))。金属層45の部分に、コンタクトホール
48が形成されることになる。下層電極42と同時に形
成される外部接続端子50は、それだけでは良好な電気
的接続を得ることが困難な場合があるため、補助導体層
51を形成することによって電気的接続を向上させてい
る。このように、金属層45を補助導体層51と同一工
程において形成することにより、製造プロセスを簡略化
することができる。尚、補助導体層51を形成する金属
層として画素電極47と同一の導体層を用いると、画素
電極47のパターニング工程において補助導体層51が
除去されてしまう恐れがある。従って、補助導体層51
は、画素電極47とは異なる金属層から形成することが
好ましい。
【0070】次に、駆動素子49を覆うように、感光性
樹脂材料をスピンコーター等によって1μmの厚さに塗
布する。塗布された感光性樹脂材料をフォトマスクを用
いて露光し、更に現像及び焼成を行うことにより、絶縁
性保護膜46が形成される。絶縁性保護膜46は、後の
工程でマトリクス状に画素電極47形成される領域のみ
を覆い、外部接続端子50及びその上の補助導体層51
が形成された部分を露呈させるようにパターニングされ
る。また、フォトマスクはコンタクトホールのパターン
を有しており、このパターニング工程によって、上層電
極44上に積層された金属層45部分の上に同時にコン
タクトホール48aが形成される。このようにして、金
属層45上にコンタクトホール48aを有する絶縁性保
護膜46が形成される(図10(e))。
【0071】続いて、コンタクトホール48aが形成さ
れた絶縁性保護膜46をマスク材として、コンタクトホ
ール48a底部の金属層45をエッチングによって除去
し、上層電極44を露呈させる。このことにより、絶縁
性保護膜46及び金属層45にあけられ、上層金属44
に達するコンタクトホール48が形成される(図10
(f))。
【0072】このエッチング工程は、以下のようにして
行なわれる。ガラス基板41を、金属層45をエッチン
グするエッチング液に浸積する。本実施例において金属
層45がITOで形成されている場合は、例えば、エッ
チング液として臭化水素(HBr)や塩酸(HCl)等
を用いることができる。また、液温は、約40〜50℃
が好ましい。コンタクトホール48a部の金属層45の
エッチング工程において、コンタクトホール48a底部
における絶縁性保護膜46の現像残渣は、エッチング液
が染み込むことによってリフトオフされる。
【0073】その後、金属層45のエッチングが進み、
下層電極44のTiまで達する。このエッチング処理工
程において、有機絶縁膜の現像残渣がほとんどない部
分、あるいは存在しない部分の金属層45は急速にエッ
チングされることになるが、金属層45(ITO)と上
層電極44(Ti)とのエッチング選択比により、金属
層45が除去された時点で、上層電極44の表面におい
てエッチングが実質的に停止する。
【0074】次に、コンタクトホール48が形成された
絶縁性保護膜46を覆うように、ガラス基板41の全面
にアルミニウム(Al)を300nmの厚さで堆積す
る。このAl膜をフォトマスクを用いてパターニングす
ることにより、画素電極47を形成する。画素電極47
は、コンタクトホール48を通して上層電極44に電気
的に接続される(図8)。
【0075】以下の工程は実施例1の場合と同様であ
り、アクティブマトリクス基板121上に配向膜を形成
し、対向基板との間に液晶を封入することにより、本実
施例の液晶表示装置が完成する(図示せず)。
【0076】本実施例では、コンタクトホール48aを
形成した絶縁性保護膜46をマスク材としたエッチング
工程において、上層電極44上に積層されたITO層4
5をすべて除去している。しかし、 駆動素子49の上
層電極44と画素電極47とが電気的に良好に接続され
れば、ITO層45をすべて除去する必要はない。IT
O層45の下の下層電極44を露呈させなくても、IT
O層45の表面部分のみをエッチングすることによっ
て、コンタクトホール48部分の感光性樹脂材料の現像
残渣は十分に除去される。
【0077】本実施例においても、実施例1の場合と同
様に、コンタクトホールが形成される部分を多層構造と
する(上層電極44上にITO層45を積層させる)こ
とにより、エッチング工程によって上層金属層(ITO
層45)の表面のみを除去した状態(これにより感光性
樹脂材料の残渣は十分に除去される)から、上層金属層
を完全に除去した状態までの広い範囲で、良好なコンタ
クト接続を得ることができる。従って、エッチング条件
を詳細に設定しなくても、各コンタクトホールでばらつ
くことなく良好なコンタクト接続を実現することができ
る。
【0078】尚、エッチングによって除去されるべき上
層金属(ITO層45)のエッチャントに対して、下層
の上層電極44は選択性(耐性)のある導体で形成され
ている必要がある。
【0079】本発明は上記の実施例に限定されるもので
はなく、本発明の技術的思想に基づいて各種の変形が可
能である。上記の実施例では、駆動素子について2端子
駆動素子を用いた液晶表示装置について説明したが、例
えばTFTを用いた3端子駆動素子の場合でも本特許の
特性を損なわれる事は無く、駆動素子を限定する必要は
ない。
【0080】上記の実施例では、基板1、11、及び4
1としてガラス基板を用いたが、必要に応じて石英基
板、プラスチック基板、Si基板等を用いることも可能
である。
【0081】また、上記の実施例1及び2では、画素電
極に透明導電膜を用いた透過型液晶表示装置を用いた
が、画素電極にAl等の遮光性金属膜を用いた反射型液
晶表示装置にも、本特許の効果は十分得られ、それらに
限定したものではない。また、実施例3において、画素
電極に透明導電膜を用いることにより透過型液晶表示装
置として構成してもよい。
【0082】
【発明の効果】本発明のアクティブマトリクス基板、そ
れを用いた液晶表示装置、及びその製造方法によれば、
各コンタクトホールでばらつくことなく良好なコンタク
ト接続を実現することができ、絵素欠陥の少ない高画質
の液晶表示装置が得られる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の一実施例によるアクテ
ィブマトリクス基板の平面図である。
【図2】図1のA−A’線に沿った断面図である。
【図3】本発明の一実施例による液晶表示装置の断面図
である。
【図4】(a)〜(f)は、本発明の一実施例によるア
クティブマトリクス基板の製造工程を示す図である。
【図5】本発明の液晶表示装置のもう一つの実施例によ
るアクティブマトリクス基板の断面図である。
【図6】(a)〜(f)は、本発明のもう一つの実施例
によるアクティブマトリクス基板の製造工程を示す図で
ある。
【図7】本発明のもう一つの実施例による液晶表示装置
の断面図である。
【図8】本発明の液晶表示装置のまた別の実施例による
アクティブマトリクス基板の断面図である。
【図9】図8に示すアクティブマトリクス基板の全体的
な構成を示す平面図である。
【図10】(a)〜(f)は、図8及び9に示すアクテ
ィブマトリクス基板の製造工程を示す図である。
【図11】従来の液晶表示装置の断面図である。
【図12】従来のアクティブマトリクス基板の全体的な
構成を示す平面図である。
【図13】従来の液晶表示装置のアクティブマトリクス
基板の平面図である。
【図14】第13図のB−B’線に沿った断面図であ
る。
【符号の説明】
1,11,21,41…ガラス基板 2,12,22,42…下層電極 3,13,23,43…絶縁膜 4,14’,15,24,44…上層電極 5,45…金属層 6,16,26,46…絶縁性保護膜 7,17,27,47…画素電極 8,18,28,48…コンタクトホール 9,19,29,49…駆動素子 10,30,40…駆動素子配線 35,104,114…液晶 36…対向電極 37…カラーフィルタ 38…対向基板 50…補助導体層

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板と、 該絶縁性基板上に配置され、少なくとも2つの電極を有
    する駆動素子と、 該駆動素子を覆うように形成され、コンタクトホールを
    有する絶縁性保護膜と、 該絶縁性保護膜上に形成され、該コンタクトホールを通
    して該駆動素子に電気的に接続される画素電極と、 を有するアクティブマトリクス基板であって、 該コンタクトホールが形成される領域において、該絶縁
    性保護膜の下に、該駆動素子の該少なくとも2つの電極
    の一方から延長した導体層を含む2種類以上の異なる導
    体層を含む多層構造を有する、 アクティブマトリクス基板。
  2. 【請求項2】 前記駆動素子の前記一方の電極は、同時
    にパターン形成された2種類以上の異なる導体層を含む
    積層構造を有している、 請求項1及び2の何れかに記載のアクティブマトリクス
    基板。
  3. 【請求項3】 前記絶縁性保護膜は、感光性樹脂材料に
    よって形成されている、請求項1に記載のアクティブマ
    トリクス基板。
  4. 【請求項4】 前記一方の電極から延長した前記導体層
    は、前記多層構造の最下層に位置する、請求項1に記載
    のアクティブマトリクス基板。
  5. 【請求項5】 前記多層構造は、前記駆動素子の他方の
    電極を形成する金属層を含まない、請求項1に記載のア
    クティブマトリクス基板。
  6. 【請求項6】 請求項1〜5のいずれかに記載のアクテ
    ィブマトリクス基板と、 対向基板と、 該アクティブマトリクス基板及び該対向基板間に挟持さ
    れた液晶層と、 を備えた液晶表示装置。
  7. 【請求項7】 絶縁性基板と、 該絶縁性基板上に配置され、少なくとも第1及び第2の
    電極を有する駆動素子と、 該駆動素子を覆うように形成され、コンタクトホールを
    有する絶縁性保護膜と、 該コンタクトホールを通して該駆動素子に電気的に接続
    された画素電極と、 を有するアクティブマトリクス基板の製造方法であっ
    て、該方法は、 該絶縁性基板上に、駆動信号配線及び該駆動信号配線に
    接続した第1の電極を形成する工程と、 該第1の電極上に絶縁膜を形成する工程と、 該絶縁膜に重畳し、延長部を有する第2の電極を形成す
    る工程と、 該延長部の所定の領域上に補助導体層を形成する工程
    と、 該絶縁性基板全面を覆い、該補助導体層上にコンタクト
    ホールを有する絶縁性保護膜を形成する工程と、 該コンタクトホール内の該補助導体層の少なくとも表面
    部分が除去されるようにエッチングを行う工程と、 該絶縁性保護膜上に導体層をパターン形成することによ
    り、該コンタクトホールを通して該駆動素子に電気的に
    接続された画素電極を形成する工程と、 を含む、アクティブマトリクス基板の製造方法。
  8. 【請求項8】 前記補助導体層を形成する工程は、前記
    第2の電極を形成する工程と共に行なわれ、該補助導体
    層が該第2の電極上に積層されて同時にパターニングさ
    れる、請求項7に記載のアクティブマトリクス基板の製
    造方法。
  9. 【請求項9】 前記絶縁性保護膜は感光性樹脂材料を用
    いて形成される、請求項7に記載のアクティブマトリク
    ス基板の製造方法。
  10. 【請求項10】 前記エッチングを行う工程は、前記コ
    ンタクトホールを有する絶縁性保護膜をマスクとして行
    なわれる、請求項7に記載のアクティブマトリクス基板
    の製造方法。
  11. 【請求項11】 前記駆動信号配線に接続する外部接続
    端子を形成する工程を更に含んでおり、 前記補助導体層を形成する工程において、同時に、接続
    補助導体層が該外部接続端子上に形成される、 請求項7に記載のアクティブマトリクス基板の製造方
    法。
JP5657996A 1995-11-28 1996-03-13 アクティブマトリクス基板、そのアクティブマトリクス基板を備えた液晶表示装置及びそのアクティブマトリクス基板の製造方法 Expired - Lifetime JP3199222B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5657996A JP3199222B2 (ja) 1996-03-13 1996-03-13 アクティブマトリクス基板、そのアクティブマトリクス基板を備えた液晶表示装置及びそのアクティブマトリクス基板の製造方法
TW085114263A TW409194B (en) 1995-11-28 1996-11-20 Active matrix substrate and liquid crystal display apparatus and method for producing the same
KR1019960058148A KR100246688B1 (ko) 1995-11-28 1996-11-27 액티브 매트릭스 기판 및 액정표시장치, 및 그 제조 방법
US08/757,254 US5949507A (en) 1995-11-28 1996-11-27 Active matrix substrate and liquid crystal display apparatus having electrical continuity across contact holes, and method for producing the same
US09/318,996 US6424399B1 (en) 1995-11-28 1999-05-26 Active matrix substrate and liquid crystal display apparatus having electrical continuity across contact holes, and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5657996A JP3199222B2 (ja) 1996-03-13 1996-03-13 アクティブマトリクス基板、そのアクティブマトリクス基板を備えた液晶表示装置及びそのアクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
JPH09244062A true JPH09244062A (ja) 1997-09-19
JP3199222B2 JP3199222B2 (ja) 2001-08-13

Family

ID=13031080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5657996A Expired - Lifetime JP3199222B2 (ja) 1995-11-28 1996-03-13 アクティブマトリクス基板、そのアクティブマトリクス基板を備えた液晶表示装置及びそのアクティブマトリクス基板の製造方法

Country Status (1)

Country Link
JP (1) JP3199222B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440487C (zh) * 2005-07-27 2008-12-03 财团法人工业技术研究院 显示器阵列与多层互补式导线的结构及制造方法
US7470571B2 (en) 2004-07-27 2008-12-30 Mitsubishi Denki Kabushiki Kaisha Thin film transistor array substrate and method of producing the same
US8405091B2 (en) 2007-02-13 2013-03-26 Mitsubishi Electric Corporation Display device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470571B2 (en) 2004-07-27 2008-12-30 Mitsubishi Denki Kabushiki Kaisha Thin film transistor array substrate and method of producing the same
CN100440487C (zh) * 2005-07-27 2008-12-03 财团法人工业技术研究院 显示器阵列与多层互补式导线的结构及制造方法
US8405091B2 (en) 2007-02-13 2013-03-26 Mitsubishi Electric Corporation Display device and method of manufacturing the same

Also Published As

Publication number Publication date
JP3199222B2 (ja) 2001-08-13

Similar Documents

Publication Publication Date Title
US6818923B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100659385B1 (ko) 반투과형 액정표시장치 및 그 제조 방법
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4191642B2 (ja) 半透過型液晶表示装置およびその製造方法
US7253439B2 (en) Substrate for display, method of manufacturing the same and display having the same
JP2008107849A (ja) 液晶表示装置及びその製造方法
WO2003036728A1 (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
JP2000199917A (ja) 液晶表示装置の製造方法および液晶表示装置
US7852452B2 (en) Pixel structure of an LCD and fabricating method including performing a third photomask process for reducing the thickness of the semiconductor layer between the source and drain patterns
JPH1124101A (ja) アクティブ素子アレイ基板およびその製造方法
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR20070014715A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
US20060238689A1 (en) Array substrate and method of manufacturing the same
JP3436487B2 (ja) アクティブマトリクス基板の製造方法
JPH11352515A (ja) 液晶表示装置およびその製造方法
JP4072015B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
JP3199222B2 (ja) アクティブマトリクス基板、そのアクティブマトリクス基板を備えた液晶表示装置及びそのアクティブマトリクス基板の製造方法
JPH10268346A (ja) アクティブマトリクス型液晶表示装置
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
JP2008032855A (ja) 液晶表示装置
JP3229905B2 (ja) 液晶表示パネルとその製造方法
JP2000171817A (ja) カラー液晶パネルおよびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 12

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

EXPY Cancellation because of completion of term