JPS6329787A - 能動マトリクスディスプレイスクリ−ンおよびその製造方法 - Google Patents
能動マトリクスディスプレイスクリ−ンおよびその製造方法Info
- Publication number
- JPS6329787A JPS6329787A JP62176056A JP17605687A JPS6329787A JP S6329787 A JPS6329787 A JP S6329787A JP 62176056 A JP62176056 A JP 62176056A JP 17605687 A JP17605687 A JP 17605687A JP S6329787 A JPS6329787 A JP S6329787A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- display screen
- active matrix
- matrix display
- rows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 108010002352 Interleukin-1 Proteins 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1604—Amorphous materials
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/103—Materials and properties semiconductor a-Si
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、液晶スクリーンを使用する情報表示に使用さ
れる、能動マトリクスディスプレイスクリーンおよびそ
の製造方法に関するものである。
れる、能動マトリクスディスプレイスクリーンおよびそ
の製造方法に関するものである。
能動マトリクスディスプレイスクリーンは一般に２枚の
プレートからなり、これらのプレートの間には液晶のご
とき光電材料が挿入される。これらのプレートの一方上
には透明導電ブロックからなるマトリクス、薄膜トラン
ジスタ、１群の導電性アドレス行および１群の導１！性
アドレス列がある。各トランジスタは行に接続されたゲ
ート、ブロックに接続されたソースおよび列に接続され
たドレインを有しており、他方のプレート上には対向′
電極がある。
プレートからなり、これらのプレートの間には液晶のご
とき光電材料が挿入される。これらのプレートの一方上
には透明導電ブロックからなるマトリクス、薄膜トラン
ジスタ、１群の導電性アドレス行および１群の導１！性
アドレス列がある。各トランジスタは行に接続されたゲ
ート、ブロックに接続されたソースおよび列に接続され
たドレインを有しており、他方のプレート上には対向′
電極がある。
かかる構造は第１図に示されそして簡単化された形にお
いて導電性列１２、導を性行１４、トランジスタ２０お
よび導電性ブロック２２を支持する下方プレート１０、
ならびに対向電極２６で被覆される上方プレート２４を
見ることができる。
いて導電性列１２、導を性行１４、トランジスタ２０お
よび導電性ブロック２２を支持する下方プレート１０、
ならびに対向電極２６で被覆される上方プレート２４を
見ることができる。
かかる構造を得るために、その主要段階が第２図に示さ
れる公知の方法を使用することができる。
れる公知の方法を使用することができる。
この方法は以下の作業、すなわち、物理的洗浄によるガ
ラス基板３０の調製、 透明導電材料、例えば酸化スズおよびインジウム（ＩＴ
Ｏ）からなる層３２の堆積（＆部）、層３２にセグメン
ト３８に接続され友列３４およびブロック３６の形を付
与するような第１フォトグラビア（ｂ部）、 半導体層４０、絶縁体、ｆｉｌ！４２および金属Ｎ４４
の堆積（０部）、 セグメント３８に重なり合いかつ列３４に交差する行４
６を画成するために先行の積み重ねに加えられる第２フ
ォトグラビア（ｄ部〕、図示してない８１０２Ｎの堆積
による全体のパッシベーションからなる。
ラス基板３０の調製、 透明導電材料、例えば酸化スズおよびインジウム（ＩＴ
Ｏ）からなる層３２の堆積（＆部）、層３２にセグメン
ト３８に接続され友列３４およびブロック３６の形を付
与するような第１フォトグラビア（ｂ部）、 半導体層４０、絶縁体、ｆｉｌ！４２および金属Ｎ４４
の堆積（０部）、 セグメント３８に重なり合いかつ列３４に交差する行４
６を画成するために先行の積み重ねに加えられる第２フ
ォトグラビア（ｄ部〕、図示してない８１０２Ｎの堆積
による全体のパッシベーションからなる。
２つのマスキングレベルを有するこのような方法はフラ
ンス特許出Ｂ第２．５３３，０７２号に記載されている
。
ンス特許出Ｂ第２．５３３，０７２号に記載されている
。
この「２のレベル」方法は４〜乙のフォトリソグラフィ
レベルを有する他の方法に比して顕著な改善を構成する
が、得られ次構造に弱点を生ずるという欠点をこうむる
。これは半導体４０、絶縁体４２および金属４４によっ
て構成される積み重ねに関する。半導体の過度のエツチ
ングはほぼ避けられずそして劣化を生じる不純物の保持
を助けるくぼみの形成を生起するかも知れない。この過
度のエツチングは列３４に沿う断面である第３図ａ部に
符号４１によって示される。そのｂ部は構造を示す斜視
図である。
レベルを有する他の方法に比して顕著な改善を構成する
が、得られ次構造に弱点を生ずるという欠点をこうむる
。これは半導体４０、絶縁体４２および金属４４によっ
て構成される積み重ねに関する。半導体の過度のエツチ
ングはほぼ避けられずそして劣化を生じる不純物の保持
を助けるくぼみの形成を生起するかも知れない。この過
度のエツチングは列３４に沿う断面である第３図ａ部に
符号４１によって示される。そのｂ部は構造を示す斜視
図である。
他の欠点は行および列が約１００〜３００ｎｍの厚さの
サンドインチによって単に分離されるということである
。前記サンドイッチの縁部が、前記縁部を橋絡する導電
性粒子の存在によるか、または例えば静電破壊から生じ
る導電路の形成によって行列短絡の形成に好適な点であ
ることは明らかである。
サンドインチによって単に分離されるということである
。前記サンドイッチの縁部が、前記縁部を橋絡する導電
性粒子の存在によるか、または例えば静電破壊から生じ
る導電路の形成によって行列短絡の形成に好適な点であ
ることは明らかである。
しかしながら、かかる欠点が存在するならば、それらは
８０００ドツト（同一数の行列交差を示す）を有するス
クリーン上で、基本技術の場合においても同様に、一般
に５つの短絡以下であるため極めて頻繁には遭遇されな
い。しかしながら、これはさらに「２つのレベル」の従
来方法の固有の欠点を構成しかつ欠点のないスクリーン
を得ようとするならば除去されねばならない。
８０００ドツト（同一数の行列交差を示す）を有するス
クリーン上で、基本技術の場合においても同様に、一般
に５つの短絡以下であるため極めて頻繁には遭遇されな
い。しかしながら、これはさらに「２つのレベル」の従
来方法の固有の欠点を構成しかつ欠点のないスクリーン
を得ようとするならば除去されねばならない。
本発明の目的はこの欠点を除去することである。
この九め、上述した危険に至る露出縁部の出現全回避す
るように、半導体４０、絶縁体４２および金属４４によ
って構成される積み重ねの完全なエツチングを第２フォ
トグラビアの間中実施しないことを勧める。本発明によ
れば行（ロウ）を形成するための金属堆積のみがエツチ
ングされる。これは、従来一般に使用されるアモルファ
スシリコンに代えて、半導体として水素化アモルファス
シリコンカーバイド（ａｓｔｃ：ａ）の使用により可能
である。水素化アモルファスシリコンカーバイド（炭化
ケイ素）の選択はとくにその透明性の結果として適切で
ある。したがって、炭素（量において数チに制限される
）の存在は半導体の禁止帯を増大するのにかつ紫外線に
対する光学的吸収を抑えるのに十分である。かくして、
この材料は、とくに薄膜（約５Ｑｎｍ）ｉ使用するとき
、事実上透明であることができる。厳密に光学的観点か
ら半導体は、スクリーンの透明性が顕著に不利益に影響
を及ぼすことなく、マトリクスの全表面にわたって残さ
れることができる。
るように、半導体４０、絶縁体４２および金属４４によ
って構成される積み重ねの完全なエツチングを第２フォ
トグラビアの間中実施しないことを勧める。本発明によ
れば行（ロウ）を形成するための金属堆積のみがエツチ
ングされる。これは、従来一般に使用されるアモルファ
スシリコンに代えて、半導体として水素化アモルファス
シリコンカーバイド（ａｓｔｃ：ａ）の使用により可能
である。水素化アモルファスシリコンカーバイド（炭化
ケイ素）の選択はとくにその透明性の結果として適切で
ある。したがって、炭素（量において数チに制限される
）の存在は半導体の禁止帯を増大するのにかつ紫外線に
対する光学的吸収を抑えるのに十分である。かくして、
この材料は、とくに薄膜（約５Ｑｎｍ）ｉ使用するとき
、事実上透明であることができる。厳密に光学的観点か
ら半導体は、スクリーンの透明性が顕著に不利益に影響
を及ぼすことなく、マトリクスの全表面にわたって残さ
れることができる。
しかしながら、ブロックと隣接列（コラム）との間に導
入される漏洩抵抗に注意する必要がある。
入される漏洩抵抗に注意する必要がある。
ツレは非常に高いままであるのに違いなく、その結果Ｒ
が前記抵抗でかつＣが液晶セルのキャパシタンスである
時定数ＲＣが平均アドレス時間である２０ｍ５全大きく
越える。
が前記抵抗でかつＣが液晶セルのキャパシタンスである
時定数ＲＣが平均アドレス時間である２０ｍ５全大きく
越える。
以下の表はａｓｉＨおよびａ８１（？Ｈについての固有
抵抗値ならびにこれら２つの材料の光伝導性を示す。デ
ータは、照明下でも同様に、漏洩抵抗Ｒは無視し得る作
用を有するのに十分であると推論することができる。
抵抗値ならびにこれら２つの材料の光伝導性を示す。デ
ータは、照明下でも同様に、漏洩抵抗Ｒは無視し得る作
用を有するのに十分であると推論することができる。
ａｓｉＨａｓｉＣＨ
Ｅ １．６ ２
Ｒ１０’ １０ 〜１０
ＰＣ１０−５１０〜１０
この表において、Ｅは禁止帯幅を電子ボルトで示し、Ｒ
は固有抵抗をΩ・αでそしてｐｃは光伝導性をΩ−１・
ｃ！ＩＬ−１で示す（もちろん光伝導性は炭素＠度に依
存する）。
は固有抵抗をΩ・αでそしてｐｃは光伝導性をΩ−１・
ｃ！ＩＬ−１で示す（もちろん光伝導性は炭素＠度に依
存する）。
それゆえ、本発明はとくに、マトリクスブロックと１群
のアドレス列によって４成される第１レベルおよび１群
のアドレス行からなる第２レベルを支持する第１壁を有
し、前記２つのレベルが半導体層と絶Ｒ層の積み重ねに
より分離されており前記２つのレベルを分離する積み重
ねにおいて、半導体が水素化アモルファスシリコンカー
バイトからなり、前記半導体層および絶縁湘が第１壁全
体を被覆する、前述されたような能動マトリクスディス
プレイスクリーンに関する。
のアドレス列によって４成される第１レベルおよび１群
のアドレス行からなる第２レベルを支持する第１壁を有
し、前記２つのレベルが半導体層と絶Ｒ層の積み重ねに
より分離されており前記２つのレベルを分離する積み重
ねにおいて、半導体が水素化アモルファスシリコンカー
バイトからなり、前記半導体層および絶縁湘が第１壁全
体を被覆する、前述されたような能動マトリクスディス
プレイスクリーンに関する。
第１の変形例において、アドレス列とブロックからなる
第１レベルは第１壁と接触し、アドレス行を有する第２
レベルは水素化シリコンカーバイド−絶縁体スタック（
積み重ね）の上方に位置決めされる。
第１レベルは第１壁と接触し、アドレス行を有する第２
レベルは水素化シリコンカーバイド−絶縁体スタック（
積み重ね）の上方に位置決めされる。
第２の変形例において、配置が逆にされそしてアドレス
行からなる第２レベルは第１壁と接触しそしてそれは絶
縁体−水素化シリコンカーバイドスタックの上方に位置
決めされるアドレス列およびブロックからなる第１レベ
ルである。
行からなる第２レベルは第１壁と接触しそしてそれは絶
縁体−水素化シリコンカーバイドスタックの上方に位置
決めされるアドレス列およびブロックからなる第１レベ
ルである。
実際には、水素化アモルファスシリコンカーバイド中の
カーボン濃度は２〜１０％の間である。
カーボン濃度は２〜１０％の間である。
水素化アモルファスシリコンカーバイド層は２０〜１１
００ｎの間である。
００ｎの間である。
本発明はまた、かかるスクリーンを製造する方法に関す
る。この方法は、一方が直接でかつ他方が逆であるスク
リーンについての２つの構造的変形例に対応する２つの
変形例からなる。
る。この方法は、一方が直接でかつ他方が逆であるスク
リーンについての２つの構造的変形例に対応する２つの
変形例からなる。
以下に、本発明を非限定的な実施例および添付図面に関
連して詳細に説明する。
連して詳細に説明する。
第４図は第３図のディスプレイと同じ斜視図で本発明に
よるディスプレイスクリーンの詳細を示す。従来技術と
違って、半導体４０と絶縁体４２によって形成される積
み重ねは壁３０全体かつとくにブロック３６および列３
４を被覆することを見ることができる。したがって、列
およびブロックはもはや露出されず、その結果もはや半
導体層の過度のエツチングの危険はない。これは半導体
４０として水素化アモルファスシリコンカーバイドの便
用により可能となる。
よるディスプレイスクリーンの詳細を示す。従来技術と
違って、半導体４０と絶縁体４２によって形成される積
み重ねは壁３０全体かつとくにブロック３６および列３
４を被覆することを見ることができる。したがって、列
およびブロックはもはや露出されず、その結果もはや半
導体層の過度のエツチングの危険はない。これは半導体
４０として水素化アモルファスシリコンカーバイドの便
用により可能となる。
しかしながら、壁の表面全体にわたっての水素化アモル
ファスシリコンカーバイドの存在はブロックと隣接列と
の間の二重矢印Ｒにより表わされた漏洩抵抗Ｒの出現に
至ることが理解される。それは約２０ｍ８であるアドレ
スサイクル以上の時定数ＲＣを有する九めに高くしなけ
ればならないこの抵抗である。
ファスシリコンカーバイドの存在はブロックと隣接列と
の間の二重矢印Ｒにより表わされた漏洩抵抗Ｒの出現に
至ることが理解される。それは約２０ｍ８であるアドレ
スサイクル以上の時定数ＲＣを有する九めに高くしなけ
ればならないこの抵抗である。
ａ部５図は本発明によるディスプレイスクリーンの下壁
の２つの断面を示し、断面ａはアドレス行４４に沿って
おりかつ断面Ｃは列３４に沿っている。第３図のａ部と
の比較により、壁の表面全体にわたって延びる水素化ア
モルファスシリコンカーバイド４０から作られたこれら
の絶縁層４２を備えた本発明による構造の独創性を見る
ことができる。
の２つの断面を示し、断面ａはアドレス行４４に沿って
おりかつ断面Ｃは列３４に沿っている。第３図のａ部と
の比較により、壁の表面全体にわたって延びる水素化ア
モルファスシリコンカーバイド４０から作られたこれら
の絶縁層４２を備えた本発明による構造の独創性を見る
ことができる。
かかるスクリーンを製造するための方法に関連して、作
業は、前述し友フランス特許出願第２．５３３．０７２
号に記載されたように、標準順序において実施される。
業は、前述し友フランス特許出願第２．５３３．０７２
号に記載されたように、標準順序において実施される。
それは方法の種々の段階を示す本出願の第２図を参照す
ることができる。２つの作業レベルは連続して展開され
る。
ることができる。２つの作業レベルは連続して展開され
る。
レベル１：
酸化スズおよびインジウム透明導電ｌの堆積。
ＩＴＯ層のフォトグラビアおよび将来のトランジスタの
ソースおよびドレインをそれぞれ形成する列およびブロ
ックの限定。
ソースおよびドレインをそれぞれ形成する列およびブロ
ックの限定。
変形例として、トランジスタのソースとドレインとの接
触を改善する几めに、エツチング舵に、Ｉ Ｔ Ｏ上に
ドーピングされ念アモルファスシリコンカーバイド／１
ｌＫ−堆積することができる。
触を改善する几めに、エツチング舵に、Ｉ Ｔ Ｏ上に
ドーピングされ念アモルファスシリコンカーバイド／１
ｌＫ−堆積することができる。
レベル２：
ＰＥＣＶＤ（プラズマ強化化学気相成長）によるａＳｉ
Ｃ：Ｈの堆積。ガラス基板は反応炉に導入されかつ２５
０°Ｃに近い温度に上昇される。操作および作業ガス（
減じられた圧力において）は小量のメタンま几はエチレ
ンを有する希釈シランにすることができる。非常に低い
パワーの無線周波数プラズマはこれらのガスの分解およ
びａＳｉＣ：Ｈ堆積の形成を可能にする。
Ｃ：Ｈの堆積。ガラス基板は反応炉に導入されかつ２５
０°Ｃに近い温度に上昇される。操作および作業ガス（
減じられた圧力において）は小量のメタンま几はエチレ
ンを有する希釈シランにすることができる。非常に低い
パワーの無線周波数プラズマはこれらのガスの分解およ
びａＳｉＣ：Ｈ堆積の形成を可能にする。
同一手順による絶縁体、例えばＳｉ３Ｎ、の堆積、作業
ガスはこの場合に希釈シランおよびアンモニアである。
ガスはこの場合に希釈シランおよびアンモニアである。
ゲート金属、例えばアルミニウムの堆積。アルミニウム
は電子銃による蒸発による真空蒸着される。変形例とし
て、「ビーリング」方法がまずフォトレジストヲ堆積し
かつ次いでアルミニウムを蒸発させることにより使用さ
れることができる。
は電子銃による蒸発による真空蒸着される。変形例とし
て、「ビーリング」方法がまずフォトレジストヲ堆積し
かつ次いでアルミニウムを蒸発させることにより使用さ
れることができる。
最後にフォトレジストおよび過剰金属は除去される。
レベル２のエツチング。アルミニウム堆積ハ、アドレス
行を形成するように、第２マスクの助けによりエツチン
グされる。
行を形成するように、第２マスクの助けによりエツチン
グされる。
第６図は得られた薄膜トランジスタ（Ｔ Ｐ Ｔ ）の
断面図である。
断面図である。
ドレイ／−ソース電圧（ｖ８Ｄ）の関数として２つのド
レイン−ソース特性（工ｓＤ）がゲート電圧ＶＱの２つ
の値（１０ｖおよび１５ｖ）について第７図に示される
。
レイン−ソース特性（工ｓＤ）がゲート電圧ＶＱの２つ
の値（１０ｖおよび１５ｖ）について第７図に示される
。
第８図は本発明によるディスプレイスクリーンの「逆の
」の変形例を示す。列に対して垂直な断面であるａ部に
おいて、トランジスタのゲート４７は壁６０上に宜かれ
かつソースおよびドレインを構成する列３４およびブロ
ック３６は水素化アモルファスシリコンカーバイド４４
およびｅ縁体４２によって構成される積み重ねの上方に
位置決めされることを見ることができる。ｂ部において
、下からスクリーンをかつ行４６に対して垂直なセグメ
ント４７を見ることができ、セグメント４７は半導体−
絶縁体スタックの下で（’ Ｆ Ｔ用のゲートの構成を
可能にする。
」の変形例を示す。列に対して垂直な断面であるａ部に
おいて、トランジスタのゲート４７は壁６０上に宜かれ
かつソースおよびドレインを構成する列３４およびブロ
ック３６は水素化アモルファスシリコンカーバイド４４
およびｅ縁体４２によって構成される積み重ねの上方に
位置決めされることを見ることができる。ｂ部において
、下からスクリーンをかつ行４６に対して垂直なセグメ
ント４７を見ることができ、セグメント４７は半導体−
絶縁体スタックの下で（’ Ｆ Ｔ用のゲートの構成を
可能にする。
このスクリーンの変形例を得るために、本方法は僅かに
変更されねばならない。以下の作業が第９図にしたがっ
て実施されることができる。すなわち、 導電材料、例えばアルミニウムからなる層４４の絶縁基
板３０上への堆積（、）、 行に対して垂直なセグメント４７を有する行を残すため
に前記層のフォトグラビア（ｂ）、水素化アモルファス
シリコンカーバイド４４および透明導電材料層３２の絶
縁、１１４２上への堆積（Ｃ）、 行に対して垂直なセグメント４７を部分的に重ね合せて
いる列３４およびブロック３６を形成するような層３２
のフォトグラビアである。
変更されねばならない。以下の作業が第９図にしたがっ
て実施されることができる。すなわち、 導電材料、例えばアルミニウムからなる層４４の絶縁基
板３０上への堆積（、）、 行に対して垂直なセグメント４７を有する行を残すため
に前記層のフォトグラビア（ｂ）、水素化アモルファス
シリコンカーバイド４４および透明導電材料層３２の絶
縁、１１４２上への堆積（Ｃ）、 行に対して垂直なセグメント４７を部分的に重ね合せて
いる列３４およびブロック３６を形成するような層３２
のフォトグラビアである。
し念がって、本発明はディスプレイスクリーンのコスト
を著しく低減する３つの簡単化を提供、する。
を著しく低減する３つの簡単化を提供、する。
（１）設備の簡単化ニアルミニウム行を解放するのに必
要な最終エツチングは重大でなくかつレベル２を構成す
る完全な積み重ねをエツチングするときよりも非常に基
本的な機械において実施されることができる。
要な最終エツチングは重大でなくかつレベル２を構成す
る完全な積み重ねをエツチングするときよりも非常に基
本的な機械において実施されることができる。
（２）生産効果の改善：露出縁部の出現により、行−列
短絡の主要原因が除去される。
短絡の主要原因が除去される。
（８）方法の簡単化二裂造時間は著しく低減される。
第１図は従来の構造を示す概略図、
第２図は従来の２レベル製造方法における幾つかの段階
を示す説明図、 第３図は従来の構造の詳細を示す説明図、第４図は本発
明によるスクリーンの詳細を示す斜視図、 第５図（ａ）および（ｂ）はそれぞれ本発明によるディ
スプレイスクリーンの行に沿う断面図および列に沿う断
面図、 第６図は薄膜トランジスタの概略断面図、第７図はトラ
ンジスタの電圧−電流特性図、第８図はフォトグラビア
シーケンスが逆にされかつ「逆の」トランジスタに至る
本発明の第２実施例の説明図、 第９図は前記第２実施例における製造方法の多数の段階
の説明図である。 図中、符号３０は壁（Ｐ、縁基板）、３２は透明導電材
料１．３４はアドレス列、３６はブロック、４０は半導
体、４２は絶縁体、４４はアドレス行、４６は行、４７
はセグメントである。 ゼ 〔ｈ
を示す説明図、 第３図は従来の構造の詳細を示す説明図、第４図は本発
明によるスクリーンの詳細を示す斜視図、 第５図（ａ）および（ｂ）はそれぞれ本発明によるディ
スプレイスクリーンの行に沿う断面図および列に沿う断
面図、 第６図は薄膜トランジスタの概略断面図、第７図はトラ
ンジスタの電圧−電流特性図、第８図はフォトグラビア
シーケンスが逆にされかつ「逆の」トランジスタに至る
本発明の第２実施例の説明図、 第９図は前記第２実施例における製造方法の多数の段階
の説明図である。 図中、符号３０は壁（Ｐ、縁基板）、３２は透明導電材
料１．３４はアドレス列、３６はブロック、４０は半導
体、４２は絶縁体、４４はアドレス行、４６は行、４７
はセグメントである。 ゼ 〔ｈ
Claims (8)
- （１）マトリクスブロックと１群のアドレス列によつて
構成される第１レベルおよび１群のアドレス行からなる
第２レベルを支持する第１壁からなり、前記２つのレベ
ルが半導体層と絶縁層の積み重ねにより分離されており
、また、対向電極により被覆された第２壁とこれら２つ
の壁との間の液晶とからなる能動マトリクスディスプレ
イスクリーンにおいて、前記２つのレベルを分離する積
み重ねにおいて、半導体は水素化アモルファスシリコン
カーバイトからなり、その場合に半導体層と絶縁層は前
記第１壁全体を被覆することを特徴とする能動マトリク
スディスプレイスクリーン。 - （２）前記水素化アモルファスシリコンカーバイド濃度
は数パーセントであることを特徴とする特許請求の範囲
第１項に記載の能動マトリクスディスプレイスクリーン
。 - （３）水素化アモルファスシリコンカーバイド層の厚さ
は約５０ｎｍであることを特徴とする特許請求の範囲第
１項に記載の能動マトリクスディスプレイスクリーン。 - （４）アドレス列およびブロックからなる第１レベルは
第１壁と接触しそしてアドレス行を有する第２レベルは
水素化シリコンカーバイドおよび絶縁体によつて構成さ
れる積み重ねの上方に位置決めされることを特徴とする
特許請求の範囲第１項に記載の能動マトリクスディスプ
レイスクリーン。 - （５）アドレス行からなる第２レベルは前記第１壁と接
触しそしてアドレス列およびブロックからなる第１レベ
ルは前記絶縁体および水素化シリコンカーバイドにより
構成される積み重ねの上方に位置決めされることを特徴
とする特許請求の範囲第１項に記載の能動マトリクスデ
ィスプレイスクリーン。 - （６）２つだけのフォトグラビア作業により第１壁上に
、１群のアドレス列からなる第１レベル、マトリクスブ
ロックおよび１群のアドレス行からなる第２レベルを堆
積し、そして半導体層および前記２つのレベルを分離す
る絶縁層からなる積み重ねを形成してなる能動マトリク
スディスプレイスクリーンの製造方法において、前記半
導体は水素化アモルファルシリコンカーバイドからなり
そして前記半導体層と前記絶縁体層は壁全体にわたつて
配置されることを特徴とする能動マトリクスディスプレ
イスクリーンの製造方法。 - （７）絶縁基板上への第１透明導電材料層の堆積、マト
リクスブロックを構成するように前記層に加えられる第
１フォトグラビア、ブロックセグメントに接続される各
ブロック、前記第１導電材料の列をあとに残す前記第１
フォトグラビア、水素化アモルファスシリコンカーバイ
ド層の堆積、絶縁層の堆積、第２導電層の堆積、前記第
２導電材料に単に加えられかつ前記第２導電材料行をあ
とに残す第２フォトグラビアからなり、これらの行は前
記ブロックセグメントの上方を通過し、列およびブロッ
クセグメントを有する列のオーバラップ領域は薄膜トラ
ンジスタのソースおよびドレインを画成し、前記トラン
ジスタのゲートは前記ブロックセグメントと前記列との
間に配置された行の部分によつて構成されることを特徴
とする特許請求の範囲第６項に記載の能動マトリクスデ
ィスプレイスクリーンの製造方法。 - （８）絶縁基板上への導電材料層の堆積、それに対して
垂直なセグメントを有する行をあとに残すような前記層
のフォトグラビア、絶縁層の堆積、水素化アモルファス
シリコンカーバイド層の堆積、透明導電材料層の堆積お
よび前記行に対して垂直な前記セグメントに部分的に重
なり合う列およびブロックを形成するような前記透明導
電材料層のフォトグラビアからなることを特徴とする特
許請求の範囲第６項に記載の能動マトリクスディスプレ
イスクリーンの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8610349 | 1986-07-16 | ||
| FR8610349A FR2601801B1 (fr) | 1986-07-16 | 1986-07-16 | Ecran d'affichage a matrice active utilisant du carbure de silicium amorphe hydrogene et procede de fabrication de cet ecran |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6329787A true JPS6329787A (ja) | 1988-02-08 |
| JP2676611B2 JP2676611B2 (ja) | 1997-11-17 |
Family
ID=9337475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62176056A Expired - Lifetime JP2676611B2 (ja) | 1986-07-16 | 1987-07-16 | 能動マトリクスディスプレイスクリーンおよびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4844587A (ja) |
| EP (1) | EP0253727B1 (ja) |
| JP (1) | JP2676611B2 (ja) |
| CA (1) | CA1278849C (ja) |
| DE (1) | DE3773777D1 (ja) |
| FR (1) | FR2601801B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849797A (en) * | 1987-01-23 | 1989-07-18 | Hosiden Electronics Co., Ltd. | Thin film transistor |
| US5486939A (en) * | 1994-04-28 | 1996-01-23 | Xerox Corporation | Thin-film structure with insulating and smoothing layers between crossing conductive lines |
| KR100207444B1 (ko) * | 1995-03-14 | 1999-07-15 | 윤종용 | 반도체 장치의 고유전막/전극 및 그 제조방법 |
| US20080277754A1 (en) * | 2007-05-08 | 2008-11-13 | Michael-Y Liu | Image sensor and fabrication method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61261774A (ja) * | 1985-05-16 | 1986-11-19 | 旭硝子株式会社 | 薄膜能動素子基板 |
| JPS61290491A (ja) * | 1985-06-18 | 1986-12-20 | 三菱電機株式会社 | マトリクス型表示装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2658304C2 (de) * | 1975-12-24 | 1984-12-20 | Tokyo Shibaura Electric Co., Ltd., Kawasaki, Kanagawa | Halbleitervorrichtung |
| US4161743A (en) * | 1977-03-28 | 1979-07-17 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat |
| EP0066787B1 (en) * | 1981-05-29 | 1989-11-15 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Process for preparing amorphous silicon semiconductor |
| JPS58102552A (ja) * | 1981-12-14 | 1983-06-18 | Fujitsu Ltd | 薄膜トランジスタマトリツクスアレイ |
| JPS5910988A (ja) * | 1982-07-12 | 1984-01-20 | ホシデン株式会社 | カラ−液晶表示器 |
| FR2533072B1 (fr) * | 1982-09-14 | 1986-07-18 | Coissard Pierre | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
| JPS6065573A (ja) * | 1983-09-21 | 1985-04-15 | Ricoh Co Ltd | 薄膜トランジスタ |
| JPS60142566A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | 絶縁ゲ−ト薄膜トランジスタ及びその製造方法 |
| JPS60198861A (ja) * | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPS60261174A (ja) * | 1984-06-07 | 1985-12-24 | Nippon Soken Inc | マトリツクスアレ− |
| JPS615579A (ja) * | 1984-06-19 | 1986-01-11 | Nec Corp | 薄膜トランジスタ |
| JPS6194086A (ja) * | 1984-10-16 | 1986-05-12 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
-
1986
- 1986-07-16 FR FR8610349A patent/FR2601801B1/fr not_active Expired
-
1987
- 1987-07-10 EP EP87401646A patent/EP0253727B1/fr not_active Expired - Lifetime
- 1987-07-10 US US07/071,773 patent/US4844587A/en not_active Expired - Fee Related
- 1987-07-10 DE DE8787401646T patent/DE3773777D1/de not_active Expired - Lifetime
- 1987-07-14 CA CA000542059A patent/CA1278849C/en not_active Expired - Lifetime
- 1987-07-16 JP JP62176056A patent/JP2676611B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61261774A (ja) * | 1985-05-16 | 1986-11-19 | 旭硝子株式会社 | 薄膜能動素子基板 |
| JPS61290491A (ja) * | 1985-06-18 | 1986-12-20 | 三菱電機株式会社 | マトリクス型表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0253727B1 (fr) | 1991-10-16 |
| US4844587A (en) | 1989-07-04 |
| CA1278849C (en) | 1991-01-08 |
| JP2676611B2 (ja) | 1997-11-17 |
| EP0253727A1 (fr) | 1988-01-20 |
| FR2601801A1 (fr) | 1988-01-22 |
| FR2601801B1 (fr) | 1988-09-16 |
| DE3773777D1 (de) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2601264B2 (ja) | 能動マトリクスのデイスプレイスクリーンの製造方法 | |
| EP0166948B1 (en) | Displays and subassemblies having improved pixel electrodes | |
| JP2709384B2 (ja) | 能動マトリクスのデイスプレイスクリーンおよびその製造方法 | |
| GB2185622A (en) | Thin film transistor array | |
| JPH0132672B2 (ja) | ||
| US4732873A (en) | Method of fabrication of non-linear control elements for a flat electrooptical display screen | |
| US20080191212A1 (en) | Thin film transistor array panel and manufacturing methd thereof | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JP2003186047A (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| US4461071A (en) | Photolithographic process for fabricating thin film transistors | |
| US4810637A (en) | Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element | |
| JPS6329787A (ja) | 能動マトリクスディスプレイスクリ−ンおよびその製造方法 | |
| JPS60191291A (ja) | 非晶質シリコン合金ダイオ−ドにより作動される液晶デイスプレイ | |
| JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| US4738513A (en) | Liquid crystal display including a non-linear resistance element | |
| JP2001337348A (ja) | アレイ基板およびその製造方法 | |
| JP2893924B2 (ja) | 薄膜トランジスタマトリックスの製造方法および表示装置 | |
| JP3199873B2 (ja) | チタン製パターンの形成方法、及び液晶表示装置の製造方法 | |
| KR100583978B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100380140B1 (ko) | 액정표시장치용 패널 및 그의 제조방법 | |
| JP3052361B2 (ja) | アクティブマトリクス液晶表示装置とその製造方法 | |
| JPH0652790B2 (ja) | 固体表示装置の作製方法 | |
| JPH06132533A (ja) | Ｔｆｔアレイ基板の製造方法 | |
| JPH0532834Y2 (ja) | ||
| JP2709214B2 (ja) | 薄膜トランジスタの製造方法 |