KR100380140B1 - 액정표시장치용 패널 및 그의 제조방법 - Google Patents
액정표시장치용 패널 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100380140B1 KR100380140B1 KR10-2000-0056224A KR20000056224A KR100380140B1 KR 100380140 B1 KR100380140 B1 KR 100380140B1 KR 20000056224 A KR20000056224 A KR 20000056224A KR 100380140 B1 KR100380140 B1 KR 100380140B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- liquid crystal
- forming
- data
- electrode
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 Phosphorus ions Chemical class 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
가. 청구범위에 기재된 발명이 속한 기술분야 :
ITO를 데이터 배선으로 하는 액정표시장치용 패널 및 그의 제조방법
나. 발명이 해결하려고 하는 기술적 과제 :
액정표시장치의 하부 어레이패널의 공정상, 마스크 수를 줄이는 방법으로, 화소전극과 데이터 배선을 동시에 형성하는 방법이 있으나, 화소전극물질로서 일반적으로 사용하는 ITO는 배선저항값이 커서 데이터 배선으로 부적합했다.
다. 그 발명의 해결방법의 요지 :
상기 문제점을 해결하기 위하여, 본 발명에서는, ITO를 포스핀(PH3)가스로 이온도핑하여 저항값을 낮추어, 상기 ITO로 소스,드레인 전극 및 데이터 배선과 화소전극을 동시에 형성하므로써, 마스크수를 줄여 공정의 단순화 및 제조비용 절감효과가 있다.
Description
본 발명은 액정표시장치에 관한 것으로, 좀더 상세하게는 ITO를 데이터 배선으로 하는 액정표시장치용 패널 및 그의 제조방법에 관한 것이다.
상기 액정표시장치의 구동원리로는, 액정의 광학적 이방성과 분극성질을 이용하는 것이다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 능동행렬 액정표시장치(이하, 액정표시장치로 약칭하겠음.)에 있어서, 상기 액정표시장치를 구성하는 기본적인 부품인 액정패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정패널의 단면을 도시한 단면도이다.
도시한 바와 같이, 상기 액정패널(16)은 서로 대향하며 일정간격 이격된 상, 하부기판(4,2)과 상기 상, 하부기판(4,2)에 충진된 액정(10)으로 크게 분류할 수 있다.
상기 상부기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽 전극의 역할을 한다. 상기 하부기판(2)은 스위칭 소자(S)와, 상기 스위칭 소자(S)로부터 신호를 인가받고, 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.
그리고, 상기 상부기판(4)과 하부기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부기판(4)과 하부기판(2)의 가장자리에는 실런트(sealant : 6)로 봉인되어 있다.
상기 하부기판은 상부기판에 비해 다수의 공정을 거쳐 제작되며, 상기 하부 어레이패널을 제작하는데는, 다수의 물질을 복합적으로 적층하는 공정인 증착(deposition), 포토리소그라피(photolithography), 식각(etching)공정이 여러 번 반복된다.
상기 하부 어레이패널을 형성하기 위해서는 크게 절연물질과, 반도체물질과, 도전성금속이 사용되고, 각 단계별로 별도의 마스크(mask)를 제작하고, 포토리소그라피(photolithography)과정을 거친 후, 식각을 통하여, 임의의 형태로 각 층(절연층, 반도체층, 도전성금속층 등)을 패턴화하게 된다.
이때, 하부 어레이패널의 제조과정에서, 마스크 공정을 줄여 공정을 단축시키면, 제조비용을 상당히 감소시킬 수 있게 된다. 그러므로, 점차 하부 어레이패널의 마스크 공정을 줄이는 방법들이 모색되고 있다.
도 2는 종래의 액정표시장치의 한 화소부에 해당하는 평면을 도시한 평면도이다.
도시한 바와 같이, 종래의 액정표시장치의 하부 어레이패널(2)은, 가로방향으로 게이트 전극(20)을 포함하는 게이트 배선(22)이 형성되어 있고, 세로방향으로 소스, 드레인 전극(24,26)과 동시에 연결되며 상기 게이트 배선(22)과 교차되는 데이터 배선(28)이 형성되어 있고, 상기 게이트 배선(22)과 데이터 배선(28)이 교차되는 영역에는 화소전극(30)이 형성되어 있다.
또한, 상기 게이트전극(20)상에 일정간격 이격되어 위치한 소스, 드레인 전극(24,26)을 포함하는 스위칭 소자(S)가 형성되어 있다.
이때, 상기 소스, 드레인 전극(24,26) 및 데이터 배선(28)(이하, 소스, 드레인 배선으로 약칭하겠음.)은 금속재질로 이루어지고, 상기 화소전극(30)은 투명도전성물질로 이루어지므로, 상기 소스, 드레인 배선공정과 화소전극공정은 별도로 이루어지게 된다.
도 3a 내지 3e는 도 2의 절단선 A-A'를 절단하여 공정순서에 따라 도시한 공정단면도이다.
도 3a에서는, 투명한 기판(1)의 전면에 금속물질을 증착한 후, 게이트전극(20)을 형성한다.
도 3b에서는, 상기 게이트 전극(20)상에 게이트 절연막(21) 및 비정질 실리콘(23a)과 불순물 비정질 실리콘을 연속으로 증착한 후, 액티브층(23)을 형성한다.
이때, 상기 불순물 비정질 실리콘으로 이루어진 오믹콘택층(23b)은, 추후 상기 액트브층(23)상에 형성될 금속층과의 접촉저항을 낮추는 역할을 한다.
도 3c에서는, 상기 액티브층(23)상에 소스, 드레인 배선(24,26,28)을 형성하는 단계를 도시한 것으로, 상기 액티브층(23)상에 불투명 금속물질을 증착한 후, 서로 일정간격 이격된 소스, 드레인 전극(24,26) 및 데이터 배선(28)을 형성하는 것으로, 상기 소스, 드레인 전극(24,26)간 이격된 구간의 하부에는 상기 오믹콘택층(23b)을 과식각하여 비정질 실리콘(23a)이 노출되는 채널층(Ch)을 형성한다.
이때, 비정질 실리콘층(23a)과 오믹콘택층(23b)간에는 식각선택비가 없으므로, 상기 오믹콘택층(23b)완전히 제거하기 위해, 약 50~100nm로 과식각하게 된다.
그러므로, 액정표시장치의 제조공정단계에서 상기 채널층(Ch)을 형성하는 단계공정이 가장 신중을 요하는 작업이라고 할 수 있다.
즉, 상기 채널층(Ch)에서는 소스 전극(24)에서 드레인 전극(26)으로 인가되는 신호에 대해서 온/오프(on/off)상태를 유지시켜주는 역할을 하므로, 상기 구간에서 전도도가 높은 오믹콘택층(23b)을 제거해야 스위칭 소자(S)의 전기적 특성에 손상을 끼치지 않는 것이다.
도 3d에서는, 상기 소스, 드레인 전극(24,26)이 형성후, 보호층(29)을 증착한 후, 상기 드레인 전극(26)의 일부를 노출시키는 드레인 콘택홀(31)을 형성하는단계를 도시하였다.
도 3e는 상기 드레인 콘택홀(31)을 통해서 드레인 전극(26)과 접촉되는 투명도전성 물질을 증착한 후, 상기 투명도전성 물질로 화소전극(30)물질을 형성하는 단계에 관한 것이다.
상술한 바와 같이, 도 3a 내지 3e에서 제시한 종래의 액정표시장치의 하부 어레이패널은 5마스크 공정으로 제작되었다.
하부 어레이패널의 제조공정시, 마스크 수를 줄이는 방법으로 소스, 드레인 전극과 화소전극을 동일한 물질로 형성하는 방법을 들 수 있다.
상기 화소전극물질로 일반적으로 이용되는 ITO(Indium Tin Oxide)는 산화 인듐(Indium Oxide)와 산화주석(Tin Oxide)의 합금물질로서, 상기 ITO의 투명도전성 특성때문에 화면을 구현하는 화소전극물질로 널리 이용되고 있으나, 상기 ITO는 일반 배선으로 이용되는 금속물질인 Cr과 비교했을 때, 상기 Cr은 1,000Å두께에서 배선저항값이 약 6Ω·cm인데 비해, 동일한 두께에 대해서 ITO는 약 20Ω·cm으로, Cr보다 3배이상이므로 배선저항값이 커서 액정표시장치의 하부 어레이패널의 소스, 드레인 배선으로 사용하기에는 부적합했다.
그리고, ITO를 소스, 드레인 배선으로 적용시, 상기 배선저항이 큰 ITO와 접촉하게되는 액티브층의 Si 접촉전위차로 인해 오믹콘택이 불안정하게 되므로, 스위칭 소자의 동작불량을 초래할 수 있게 된다.
상술한 문제점을 해결하기 위해서, 본 발명에서는 이온도핑방법을 이용하여 화소전극물질인 ITO의 저항값을 낮추어, 소스, 드레인 배선으로 상기 ITO를 이용하므로써, 소스, 드레인 배선과 화소전극을 동시에 형성하여 마스크 공정수를 줄이는 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
도 1은 일반적인 액정표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.
도 2는 종래의 액정표시장치의 한 화소부에 해당하는 평면을 도시한 평면도.
도 3a 내지 3e는 도 2의 절단선 A-A'를 절단하여 공정순서에 따라 도시한 공정단면도.
도 4는 본 발명의 액정표시장치의 한 화소부에 해당하는 평면을 도시한 평면도.
도 5a 내지 5e는 도 4의 절단선 B-B'를 절단하여 공정순서에 따라 도시한 공정단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 하부 어레이패널 102 : 게이트 전극
108 : 게이트 배선 112 : 소스 전극
114 : 드레인 전극 116 : 데이터 배선
118 : 화소전극 S : 박막 트랜지스터
상기 목적을 달성하기 위하여, 본 발명의 하나의 특징에서는, 기판을 준비하는 단계와; 상기 기판 상에 금속물질로 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상에 게이트 절연막, 반도체층을 적층한 후, 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판 상에 투명도전성물질인 ITO를 증착하는 단계와; 상기 ITO와 반도체층의 계면에 이온도핑하여, n+-반도체층 및 이온도핑된 ITO을 형성하는 단계와; 상기 ITO를 패터닝하여, 소스, 드레인 전극 및 데이터 배선과 상기 드레인 전극과 일체형으로 연결된 화소전극을 형성하는 단계와; 상기 소스, 드레인 전극 사이의 n+-반도체층을 식각하여 채널을 형성하는 단계와; 상기 소스, 드레인 전극 및 데이터 배선이 형성된 기판 전면에 보호층을 형성하는 단계를 포함하는 액정표시장치용 패널의 제조방법을 제공한다.
상기 이온도핑된 ITO는 10~12Ω·cm의 저항값을 갖는 것을 특징으로 하고, 상기 보호층의 일부를 식각하여 게이트 패드부와 데이터 패드부의 콘택홀을 형성함을 더욱 포함하며, 상기 이온도핑은 도핑가스를 포스핀(PH3)으로 하고, 가속전압은 30keV~50keV이고, 이온도즈(dose)량은 1~5× 1015/cm2으로 하는 조건의 이온샤워장비를 사용함을 특징으로 한다.
본 발명의 또하나의 특징에서는, 기판과; 상기 기판 상의 가로방향으로 형성된 게이트 배선과; 상기 게이트 배선과 교차되며, ITO로 이루어진 소스, 드레인 전극과 동시에 형성된 데이터 배선과; 상기 게이트 배선과 교차되고 절연막에 의해 절연되며 이온도핑된 ITO로 이루어진 소스, 드레인 전극과 데이터 배선의 교차되는 영역에, 상기 드레인 전극과 연결되어 일체형으로 형성되는 상기 드레인 전극과 동일물질로 이루어지는 화소전극을 포함하는 액정표시장치용 패널을 제공한다.
상기 소스, 드레인 전극과 데이터 배선과 화소전극을 덮도록 형성되고 게이트 패드부와 데이터 패드부에 콘택홀을 가지는 보호층을 포함하며, 상기 이온도핑된 ITO는 10~12Ω·cm의 배선저항값을 갖는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 액정표시장치의 하부 어레이패널의 한 화소부에 해당하는 평면을 도시한 평면도이다.
도시한 바와 같이, 본 발명의 액정표시장치의 하부 어레이패널(100)은 가로방향으로 게이트 전극(102)을 포함하는 게이트 배선(108)이 형성되어 있고, 세로방향으로 소스, 드레인 전극(112,114)과 동시에 연결되며, 상기 게이트 배선(108)과교차되는 데이터 배선(116)이 형성되어 있고, 상기 게이트 배선(108)과 데이터 배선(116)이 교차되는 영역으로 정의되는 화소부를 이루는 화소전극(118)은 상기 드레인 전극(114)과 동시에 연결되어 상기 드레인 전극(114)과 일체형으로 형성되어 있다.
또한, 상기 게이트 전극(112)상에 일정간격 이격되어 형성된 소스, 드레인 전극(112,114)을 포함하는 스위칭소자(S)가 형성되어 있다.
이하, 설명의 편의상 소스, 드레인 전극(112, 114) 와 데이터 배선(116)을 소스, 드레인 배선(112,114,116)으로 약칭하기로 하겠다.
상기 소스, 드레인 배선(112,114,116) 및 화소전극(118)은 같은 제조공정단계에서 형성되는 것으로 상기 소스, 드레인 배선(112,114,116) 및 화소전극(118)을 이루는 물질은 이온도핑처리를 하여 저항값을 낮춘 투명도전성물질로서, 바람직하기로는 ITO를 들 수 있다.
도 5a 내지 5e는 도 4의 절단선 B-B'를 절단하여 공정순서에 따라 도시한 공정단면도이다.
도 5a에서는, 투명한 기판(1)전면에 Al과 같은 금속물질을 증착한 후, 게이트 전극(102)을 형성하는 단계를 도시하였다.
도 5b에서는, 상기 게이트 전극(102)을 형성한 후, 실리콘 질화막(SiNx)과 같은 절연물질을 증착하여 게이트 절연막(104)을 형성하고, 연속으로 비정질 실리콘(a-Si)과 같은 반도체물질을 증착한 후, 패터닝하여 액티브층(106a)을 형성한다.
도 5c에서는, 상기 액티브층(106a)상에 투명도전성물질인 ITO를 약 1,000Å의 두께로 전면증착한 후, 상기 ITO(107)가 형성된 기판을 이온샤워장비(122)내에서 이온도핑함에 있어서, 도핑가스는 포스핀(PH3)으로 하고, 가속전압은 30keV~50keV이고, 이온도즈(dose)량은 1~5×1015/cm2하에서 행한다. 상기 포스핀 가스의 인(Phosphorus)이온이 ITO(107)의 In, Sn과 결합하는 과정에서 인의 결합되지 않은 전자로 인해 n+를 증가시킴으로써 ITO(107)의 전도도를 높여 ITO(107)의 배선저항값이 이온도핑전에는 1,000Å에서는 20Ω·cm 였으나, 이온도핑 후에는 12Ω·cm로 낮춰졌다.
이때, 상기 이온도핑조건하에서 상기 ITO(107)와 접촉하는 액티브층(106a)의 계면부위에서도 상기 인 이온이 상기 액티브층(106a)을 구성하는 비정질 실리콘의 Si의 댕글링 본딩과 결합하면서, n+-반도체층을 형성하게 된다. 상기 n+-반도체층은 오믹콘택층(106b)으로 상기 이온도핑으로 저항값이 떨어진 ITO(107)와 액티브층(106a)의 접촉전위차가 좁혀져 상기 오믹콘택층(106b)은 안정되게 상기 ITO와 액티브층(106a)간의 오믹콘택을 하게 된다.
즉, 상기 ITO(107)의 이온도핑으로, 별도로 오믹콘택층을 형성하지 않고, 상기 공정단계를 통해 저항값이 낮아진 ITO와 오믹콘택층(106b)을 형성할 수 있는 것이다.
도 5d에서는, 이온도핑을 이용하여 저항값을 낮춘 ITO를 패터닝하여, 소스, 드레인 배선 및 화소전극을 형성하는 단계를 도시하였다.
도시한 바와 같이, 상기 단계에서는 소스 및 드레인 전극(112,114)간에 일정간격 이격시키며, 상기 이격된 구간에 채널층(CH)을 형성하기 위해 ITO의 이온도핑단계에서 생성된 오믹콘택층(106b)을 상기 이격된 구간에서 과식각한다.
상기 단계에서는 채널층(CH) 및 소스, 드레인 배선(112,114,116) 및 화소전극(118)이 형성된다.
도 5e에서는, 소스, 드레인 배선(112,114,116) 및 화소전극(118)을 형성후, 보호층(120)을 증착한 후, 미도시한 데이터 패드부 및 게이트 패드부의 콘택홀을 형성하는 것이다.
이때, 화소전극(118)상의 보호층(120)은 별도의 식각공정을 거치지 않고 그대로 화소전극 상에 형성하는 것으로, 화소전극(118)상에 형성하기 위해서는 상기 보호층(120)은 투명한 절연물질인 실리콘 질화막(SiNx) 등으로 하는 것이 바람직하다.
이상에서 설명한 것은 본 발명에 따른 ITO를 소스, 드레인 배선으로 하는 액정표시장치의 제조방법를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
상술한 바와 같이 본 발명에서는 종래에 저항값이 높아 소스, 드레인 배선으로의 형성이 부적합했던 ITO를 이온도핑을 이용하여 배선 저항 및 반도체층과의 접촉저항을 낮추므로써, 소스, 드레인 배선 및 화소전극 물질로 동시에 형성하여, 마스크 공정을 줄여, 제조비용을 절감하는 효과가 있다.
Claims (24)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 상에 제 1 방향으로 형성된 게이트 배선과;상기 게이트 배선과 절연되고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되며, 이온도핑처리되어 비저항값이 낮아진 투명 도전성 물질로 이루어진 데이터 배선과;상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와;상기 박막트랜지스터와 연결되어, 상기 게이트 배선 및 데이터 배선이 교차되는 영역 내에 형성되며, 상기 데이터 배선과 동일 물질로 이루어진 화소 전극을 포함하는 액정표시장치용 패널.
- 제 8 항에 있어서,상기 투명 도전성 물질은 ITO(indium tin oxide)인 액정표시장치용 패널.
- 제 9 항에 있어서,상기 ITO의 두께는 1,000 Å이며, 상기 이온도핑된 ITO의 비저항값의 범위는 10 ~ 12 Ω·cm인 액정표시장치용 패널.
- 제 8 항에 있어서,상기 박막트랜지스터는, 상기 게이트 배선에서 분기된 게이트 전극과, 상기 데이터 배선에서 분기된 소스 전극과, 상기 소스 전극과 일정간격 이격되게 위치하는 드레인 전극으로 이루어지며, 상기 드레인 전극은 상기 화소 전극과 일체형으로 이루어진 것을 특징으로 하는 액정표시장치용 패널.
- 제 8 항 또는 제 11항 중 어느 하나의 항에 있어서,상기 게이트 배선을 덮는 영역에는 게이트 절연막이 형성되고, 상기 게이트 절연막 상부의 게이트 배선을 덮는 위치에는 액티브층 및 오믹콘택층이 차례대로 적층된 반도체층이 형성되고, 상기 반도체층 상부에는 서로 일정간격 이격된 소스 전극 및 드레인 전극이 위치하며, 상기 오믹콘택층은 상기 소스 전극 및 드레인 전극을 이루는 투명 도전성 물질의 이온도핑처리 단계를 통해 도핑처리된 액티브층 영역에 해당되는 것을 특징으로 하는 액정표시장치용 패널.
- 제 8 항에 있어서,상기 화소 전극을 덮는 기판 전면에는 보호층이 추가로 포함되는 액정표시장치용 패널.
- 제 8 항 또는 제 13 항중 어느 하나의 항에 있어서,상기 게이트 배선 및 데이터 배선의 끝단에는 게이트 패드 및 데이터 패드가 형성되고, 상기 보호층에는 상기 게이트 패드 및 데이터 패드를 일부 노출시키는 게이트 패드 콘택홀 및 데이터 패드 콘택홀이 형성되며, 상기 게이트 패드 및 데이터 패드를 덮는 위치에는 상기 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 통해 게이트 패드 및 데이터 패드와 각각 연결되고, 상기 화소 전극과 동일 물질로 이루어진 게이트 패드전극 및 데이터 패드전극이 각각 형성된 액정표시장치용 패널.
- 제 8 항에 있어서,상기 이온도핑된 ITO는 n(negative)형 이온을 이용하여 도핑처리된 액정표시장치용 패널.
- 제 12 항 또는 제 15 항 중 어느 하나의 항에 있어서,상기 액티브층을 이루는 물질은 비정질 실리콘(a-Si)이고, 상기 오믹콘택층은 불순물 비정질 실리콘(n+ a-Si)인 액정표시장치용 패널.
- 기판 상에 제 1 방향으로 게이트 배선을 형성하는 단계와;상기 게이트 배선을 덮는 기판 전면에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상부의 게이트 배선을 덮는 위치에 액티브층을 형성하는 단계와;상기 액티브층 상부를 덮는 기판 전면에 투명 도전성 물질을 형성하고, 상기 투명 도전성 물질을 이온도핑처리하여 비저항값을 낮추는 단계와;상기 이온도핑처리된 투명 도전성 물질을 패터닝(patterning)하여, 상기 액티브층 상부에서 서로 일정간격 이격되는 소스 전극 및 드레인 전극과, 상기 소스 전극과 일체형을 이루며, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되는 데이터 배선과, 상기 드레인 전극과 일체형으로 이루어지며, 상기 게이트 배선 및 데이터 배선이 교차되는 영역 내에 형성된 화소 전극을 형성하는 단계를 포함하며, 상기 이온도핑 단계에서는, 상기 투명 도전성 물질과 접하는 액티브층의 상부면이 동시에 불순물처리되어, 상기 불순물처리된 액티브층 영역이 오믹콘택층을 이루는 것을 특징으로 하는 액정표시장치용 패널의 제조방법.
- 제 17 항에 있어서,상기 화소 전극을 형성하는 단계 다음에는, 상기 화소 전극을 덮는 기판 전면에 보호층을 형성하는 단계를 포함하는 액정표시장치용 패널의 제조방법.
- 제 17 항 또는 제 18 항 중 어느 하나의 항에 있어서,상기 게이트 배선 및 데이터 배선을 각각 형성하는 단계에서는, 상기 게이트 배선 및 데이터 배선의 끝단에 게이트 패드 및 데이터 패드를 각각 형성하는 단계를 포함하고, 상기 보호층을 형성하는 단계에서는, 상기 게이트 패드 및 데이터 패드를 일부 노출시키는 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 각각 형성하는 단계를 포함하며, 상기 소스 전극 및 드레인 전극과, 데이터 배선과 화소 전극 형성 단계에서는, 상기 게이트 패드 및 데이트 패드를 각각 덮는 위치에 상기 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 통해 게이트 패드 및 데이터 패드와 각각 연결되고, 상기 데이터 배선과 동일 물질로 이루어진 게이트 패드전극 및 데이터 패드전극을 형성하는 단계를 포함하는 액정표시장치용 패널의 제조방법.
- 제 17 항에 있어서,상기 투명 도전성 물질은 ITO인 액정표시장치용 패널의 제조방법.
- 제 17 항 또는 제 20 항 중 어느 하나의 항에 있어서,상기 ITO의 두께는 1,000 Å이고, 상기 이온도핑처리된 ITO의 비저항값은 10 ~ 12 Ω·cm인 액정표시장치용 패널의 제조방법.
- 제 17 항에 있어서,상기 이온도핑 단계에서는, n형 이온을 이용하여 도핑처리하는 액정표시장치용 패널의 제조 방법.
- 제 17 항 또는 제 22 항 중 어느 하나의 항에 있어서,상기 이온도핑은 도핑가스를 포스핀(PH3)으로 하고, 가속전압은 30 keV ~ 50 keV이고, 도즈(dose)량은 1 ~ 5× 1015/cm2으로 하는 조건의 이온샤워장비를 사용하는 액정표시장치용 패널의 제조방법.
- 제 17 항에 있어서,상기 액티브층을 이루는 물질은 비정질 실리콘(a-Si)으로 이루어지는 액정표시장치용 패널의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056224A KR100380140B1 (ko) | 2000-09-25 | 2000-09-25 | 액정표시장치용 패널 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056224A KR100380140B1 (ko) | 2000-09-25 | 2000-09-25 | 액정표시장치용 패널 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020024465A KR20020024465A (ko) | 2002-03-30 |
| KR100380140B1 true KR100380140B1 (ko) | 2003-04-11 |
Family
ID=19690303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0056224A KR100380140B1 (ko) | 2000-09-25 | 2000-09-25 | 액정표시장치용 패널 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100380140B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101243791B1 (ko) * | 2006-06-27 | 2013-03-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148636A (ja) * | 1989-11-06 | 1991-06-25 | Toshiba Corp | アクティブマトリクス型液晶表示素子の製造方法 |
| EP0635890A1 (en) * | 1993-02-10 | 1995-01-25 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
-
2000
- 2000-09-25 KR KR10-2000-0056224A patent/KR100380140B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148636A (ja) * | 1989-11-06 | 1991-06-25 | Toshiba Corp | アクティブマトリクス型液晶表示素子の製造方法 |
| EP0635890A1 (en) * | 1993-02-10 | 1995-01-25 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020024465A (ko) | 2002-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11003012B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US7358124B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8218117B2 (en) | Liquid crystal display and method of manufacturing the same | |
| KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| JPH1041519A (ja) | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 | |
| JP2005077822A (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| US5751020A (en) | Structure of a liquid crystal display unit having exposed channel region | |
| KR20020005899A (ko) | 횡전계 방식의 액정 표시장치 및 그 제조방법 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR20010038386A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| CN113467145B (zh) | 阵列基板及制作方法、显示面板 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| CN101017832A (zh) | 薄膜晶体管基板及其制造方法以及具有该基板的显示面板 | |
| KR20010038385A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100770470B1 (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100380140B1 (ko) | 액정표시장치용 패널 및 그의 제조방법 | |
| KR100488936B1 (ko) | 액정표시소자 | |
| CN114402430A (zh) | 阵列基板及制作方法、显示面板 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20050046164A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| CN113589612B (zh) | 阵列基板及制作方法、显示面板 | |
| KR20110067369A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |