JP2601263B2 - 能動マトリクスのデイスプレイスクリーンおよびその製造方法 - Google Patents

能動マトリクスのデイスプレイスクリーンおよびその製造方法

Info

Publication number
JP2601263B2
JP2601263B2 JP62015308A JP1530887A JP2601263B2 JP 2601263 B2 JP2601263 B2 JP 2601263B2 JP 62015308 A JP62015308 A JP 62015308A JP 1530887 A JP1530887 A JP 1530887A JP 2601263 B2 JP2601263 B2 JP 2601263B2
Authority
JP
Japan
Prior art keywords
row
conductive
addressing
transistor
display screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62015308A
Other languages
English (en)
Other versions
JPS62222286A (ja
Inventor
フランソワ・モーリス
Original Assignee
フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック filed Critical フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック
Publication of JPS62222286A publication Critical patent/JPS62222286A/ja
Application granted granted Critical
Publication of JP2601263B2 publication Critical patent/JP2601263B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/90—Methods

Description

【発明の詳細な説明】 本発明は能動マトリクスのデイスプレイスクリーンの
製造方法に関するものである。
一般に、能動マトリクスのデイスプレイスクリーンは
マトリクスの形に整列されかつアドレツシング行および
列の交点に配置される画像点（また「ピクセル」または
「エルデイム」と呼ばれる）から構成される。各画像点
は薄層トランジスタ（TCMと略称）およびコンデンサか
らなる。このコンデンサの極板はそのプレートの一方上
に配置された導電性底部（ブロツク）によつてかつその
プレートの他方上に配置された対向電極によつて構成さ
れる。
フランス特許出願第2,533,072号はこの種の装置を記
載している。スクリーンの両プレートの一方上には各々
突起に接続されかつ各々コンデンサの一方の極板を形成
する透明な導電性底部が配置される。このプレート上に
は同様に導電性の行および列が配置される。これらの行
は底部の突起の上方に通りかつ導電性列を交差する。そ
れぞれ列および突起との１本の行の被覆領域はTCMのソ
ースおよびドレインを画成する。このトランジスタのグ
リツドは突起と列導体との間に配置される行の部分によ
つて構成される。
スクリーンの他のプレート上にはコンデンサの他の極
板を形成する透明な導電材料が配置される。
この種の装置の不都合は、行と列の交点において、導
体間の電気的絶縁を保証する必要があるということであ
る。ところがこれは困難な技術的問題を構成する。短絡
がそれらの交点に発生するかも知れず、それらはデイス
プレイスクリーンを部分的に役に立たなくさせる。
この問題を解決するために、フランス特許出願第2,55
3,218号は、第１図に示される配置により、アドレツシ
ング行および列の交差のない能動マトリクスのデイスプ
レイスクリーンを提案する。このデイスプレイスクリー
ンの２枚のプレートの一方は導電性底部E11,E12,・・
・、トランジスタT11,T12,・・・，制御行14および基準
行16からなるマトリクスにより構成される。同一行のす
べてのトランジスタのグリツドは１本の同一行14に接続
される。回路12は行を連続的に制御する。各トランジス
タのソースは一定の基準電位Vsに支持された基準行に接
続される。デイスプレイスクリーンの第２のプレート
（図示せず）は列に配置されかつ制御ビデオ電圧を受信
する導体に支持する。これらの列導体は第１のプレート
によつて支持された底部に関連して配置された導電性底
部からなる。画像点またはピクセルはそこで相対的に配
置された２つの導電性底部の被覆領域によつて画成され
る。
かかるデイスプレイスクリーンにおいて、アドレツシ
ング行と列との間の短絡は、それらの行および列が液晶
によつて互いに分離される異なる２枚のプレート上にあ
るから、良好に抑制される。
それにも拘らず、まだTCM内の短絡の危険が存在し、
これは画像点の行を損なうかも知れない。実際に、第１
図を参照して、トランジスタのグリツドとソースとの間
の短絡のとき、すべての行は電位Vsを支持し、これはピ
クセルの行全体を不完全にする。
本発明はこの不都合を改善することを目的とする。こ
のために、本発明はそのグリツドが或る１つの行に接続
されるトランジスタのソースを、次の行にかつ抵抗を介
してこれに接続することを勧める。
これらの条件において、従来技術の基準行は抑制され
かつピクセルの行によつて制御行しか存在しない。さら
に、トランジスタが短絡している場合に、それは他のト
ランジスタの作用をどの点においても妨げない。
いずれにしても、本発明の特徴および利点は添付図面
を参照しながら、例としてかつ限定せずに与えられた実
施例の以下の説明に鑑みてより明らかとなる。
第2a図には切り込まれかつ上方部に矩形の突起を備え
た導電性底部（ブロツク）Pij、切込みの形に合致し、
底部に沿いかつ突起の高さで終端する導電性テープBi
j、および種々のアドレツシング行Li−1,Li,Li＋１を示
す。行LiはテープBijの上方端および底部に結合された
突起に重なり合う。この行は、その被覆領域内に、薄層
トランジスタTijを形成する。さらにテープBijの下方端
を行Li＋１に接続する導電性ブリッジKijを示す。
第2b図には、２枚のプレートが重畳されるとき、底部
の列を覆う列Cj−1,Cj,Cj＋１を示す。
第３図は第2a図および第2b図の装置に対応する電気等
価回路を示す。トランジスタTijはグリツドＧ、ドレイ
ンＤおよびソースＳからなる。グリツドは行Liに、ドレ
インは底部Pijによつて構成される極板に接続され、他
の極板は列Cjに接続される。ソースは抵抗Rijによつて
行Li＋１に接続される。さらに、行Liは行制御回路CCL
にかつ列Cjは列制御回路CCCに接続される。
かかる構造によれば、トランジスタがグリツド−ソー
ス短絡を有する場合に、抵抗Rijは行LiとLi＋１との間
のすべての短絡を回避する。グリツド−ドレイン短絡は
デイスプレイのコンデンサによつて形成される電流絶の
ために行および列をもはや短絡させない。
さらに、行−列短絡はそれらの行および列が異なる２
枚のプレートに属するから物理的に分離される。
かかる構成によれば、行Li＋１に印加される電圧は、
トランジスタTijが行Liのすべての画素の表示中正しく
供給されるために、行Liに印加される電圧に結合されね
ばならない。制御電圧の１例は第４図に示される。この
電圧はトランジスタがチヤンネルｎのアモルフアスケイ
素からなる特別な場合に対応し、それは正のしきい値電
圧に対応する。行ａ上には、行Liに、つまり、結局は、
この行に接続されるトランジスタのグリツドＧに印加さ
れる電圧を示す。この電圧は最初に負でありかつ値Vbl
に等しく、次いで０に等しく、次に正の電圧Vdeに等し
く、次いでその電圧は値Vblに戻る。次の行Li＋１に印
加される電圧は同じ形状を呈するが行の数によつて分割
されるスクリーンの合計制御時間に等しい期間Ｔだけず
らされる。この電圧は行Li＋１に接続されたトランジス
タのソースの電圧である。
トランジスタのソースおよびグリツドが同一電位であ
りかつその電位がドレイン電圧より低いかぎり、トラン
ジスタは遮断される。グリツド電圧がソース電圧より高
いとき、トランジスタは通電する。これは斜線で示され
た列により第４図に略示されるものである。トランジス
タが遮断されるとき、ドレインは絶縁されかつその電位
は関連の列の電位に従う。列Vjに印加される電圧は行ｃ
上にかつドレインの電位は行ｄ上に示される。トランジ
スタが通電しているとき、ドレインの電位はソースの電
位に等しい。液晶に印加される励起を得るために、コン
デンサの２枚の極板の電位差、つまり、結局、列Vjの電
位とドレインVdrの電位との差を決定する必要がある。
これは電圧Vclの形で後の行ｅに示されるものである。
この電圧は行Liおよび列Cjに対応する制御点に永続的に
形成されかつさらにこの電圧は、あるときは負（１本の
走査線に関して）、あるときは正（次の走査線に関し
て）の交番極性からなることを示す。この配置は液晶の
デイスプレイスクリーンにおいて普通である。この配置
は液晶に有害である電荷の蓄積の寄生作用を回避するよ
うになされる。
行にソースを接続する抵抗が制御回路の作動を妨害し
ないために、この抵抗は上記回路の出力インピーダンス
より非常に大きいことが必要である。さらに、この抵抗
がトランジスタの作動をあまり変化しないために、トラ
ンジスタが通電しているときトランジスタの抵抗より非
常に低いことが必要である。抵抗の例はさらに示され
る。
トランジスタを危険にするのを回避するために第４図
に示した電圧より複雑な行電圧を考えることができる。
実際に、Vmaxがより大きな電圧Vclの絶対値であるなら
ば、ドレイン電位Vdrは幅の区域4Vmax上でそれらの値を
取ることを示すことができる。電圧Vmaxは7Vに達するこ
とができ、それゆえ電圧Vdrは重要である約30Vに達する
かも知れない。そこで、この値を制限する３つのレベル
（例えば４または６）のほかに、より精巧にされた行の
電圧を考えることができる。
第５図には、トランジスタおよび底部が２つづつ対称
的な方法で取り付けられる変形実施例を示す。より詳細
には、底部Pi,jおよびPi,J−１は、それらの突起が第１
のものについては左方上方隅部にかつ第２のものについ
ては右方上方隅部に配置されるように向けられる。その
場合にトランジスタTi,j−１およびTi,jは共通のソース
を有し、これは単一の抵抗テープBi,j−1,jおよび単一
のブリッジKi,j−1,jを介して行Li＋１に接続される。
等価電気回路は第６図に示される。２つのトランジス
タTi,j−１およびTi,jはそれらの間にかつ抵抗Ri,j−1,
jに接続されるそれらのソースSi,j−１およびSi,jを有
する。
記載される構造を実現するために、３つのレベレルの
マスキングを実施することができる。すなわち、 まず最初に、絶縁基板（例えばガラスからなる）上に
透明な導電層（例えばインジウム−スズ酸化物またはIT
Oからなる）を堆積し、 突起を備えた導電性底部Pijおよび各底部および各突
起に沿う導電性テープBijを画成するために前記透明な
導電層を第１の写真製版（フオトグラビア）し、 水素と化合したアモルフアスケイ素層、絶縁体層およ
び金属層から形成される積層を堆積し、 導電性テープBi,jの端部の一方および底部の突起に重
なり合う行を形成するために前記積層に第２の写真製版
を行ない、トランジスタTi,jはそれらの重なり合いの領
域に構成され、 金属層を堆積しかつ導電性テープBi,jの他端と行Li＋
１との間の接続を確立する導電性ブリツジKi,jを存在さ
せるために前記金属層に第３の写真製版を行なうように
している。
図示変形例において、底部に接続された突起は該底部
の上方部に配置され、したがつてこれらの突起と重なり
合うとき、トランジスタの種々のグリツドを形成するの
と同じアドレツシング行である。しかしこれらの突起は
また、底部の中間部において、該底部の横方向部に良好
に配置されることができる。この場合に、行をトランジ
スタのグリツドに接続するようになされた補助テープを
形成することが必要となる。これは第７図に示してあ
る。２つの横方向突起を有する２つの底部Pi,jおよびP
i,j−１、および「下降」と規定することができるテー
プGi,j−1,jを示し、その方向においてテープは底部の
上方に置かれた行Liから出発し、２つの底部間を下降し
そして横方向突起を覆う拡大端部により終端される。テ
ープBi,j−1,jはこれが底部の下を通る行Li＋１から出
発しかつトランジスタの共通のグリツドの下で終端する
ために底部間で上昇する場合に「上昇」と規定されるこ
とができる。
この構造は幾つかの利点を有し、その第１は２つのレ
ベルのマスキング（前述した変形例におけるような３つ
に代えて）の方法によつて得られることができるという
ことである。これら２つのレベルは以下の取決めにより
第７図において明らかとなる。すなわち、第１のレベル
のマスキング（底部、突起、上昇テープおよび行）に対
応する右上方から左下方に延びる斜線によつて破線およ
び45゜の斜線で描かれた領域；第２のレベルのマスキン
グ（下降テープおよび行）に対応する左上方から右下方
に延びる斜線を有する実線および45゜の斜線で描かれた
領域である。
このような構造を実現するために、以下の方法すなわ
ち、 まず最初に、絶縁基板（例えばガラス）上に透明な導
電層（例えばITO）および第１金属層（例えばアルミニ
ウム）を堆積し、 底部Pi,j、アドレツシング行Liおよび上昇導電性テー
プBi,j−1,jを画成するために第１の写真製版（フオト
グラビア）を行ない、 水素と結合したアモルフアスケイ素層、絶縁体（例え
ばSiO2またはSi3N4）および第２金属層（例えばアルミ
ニウム）から形成された積層を堆積し、水素と結合した
アモルフアスケイ素層および絶縁は第２金属層の前の行
の端部で中断し、 この積層に、行上にかつ１本の行から出発しそして上
昇導電性テープの第２端および底部の突起に重なり合う
下降テープGi,j−1,jの形で存在させるために第２の写
真製版を行ない、この第２の写真製版は底部の透明な導
電層およびテープBi,j−1,jの中間部を取り除くように
することができる。
かかる方法によれば、透明な導電層および行の端部で
互いに接触して重畳される２つの金属層からなるアドレ
ツシング行に至る。この冗長な構造は行の切断の危険を
かなり減少せしめる。実際に金属層の一方に切断が存在
すると場合と同様に、２つの他の層の一方または他方は
すべての行に対して等電位状態を保証する。
第８図はこの構造をさらに正確に示す。図は第１プレ
ートの種々の領域になされた断面図に関する。断面ａは
各導電体堆積が存する、すなわち行と底部との間の領域
に対応し、パツシペーシヨン層11で被覆された基板10を
示す。断面ｂは底部の上方でなされ、これは基板10、IT
Oからなる層12およびパツシベーシヨン層（例えばSiO2
からなる）を示す。断面ｃはトランジスタのチヤンネル
の領域においてなされ、これは基板10、aSi:H層16、例
えばSiO2からなるグリツドの絶縁層18、金属（例えばア
ルミニウムからなる）層20および最後にパツシベーシヨ
ン（SiO2からなる）層22に示す。断面ｄは最後にアドレ
ツシング行に沿つてなされ、これは基板10、ITO層12、
第１金属層13、aSi:H層16、絶縁層（SiO2からなる）1
8、第２金属からなる層20およびパツシベーシヨン層22
を示す。
第９図はさらにトランジスタの２つの変形例を示す。
部分ａにおいては、下降テープの幅より大きい幅と矩形
端を上昇テープBi,j−1,jに付与するとき垂直方向にお
けるマスクの不整列に対して保護される。部分ｂにおい
ては、さらに、底部において開口を取り除くとき水平方
向における不整列に対して保護される。
かくして、上昇テープに関連して下降テープの侵入の
結果として生じる寄生トランジスタの発生を回避する。
第７図および第９図に関連して説明される実施方法に
おいて、共通のソースの２つのトランジスタがある中間
領域と上方の行Liとの間に延びる寄生トランジスタが存
在することが観察される。しかしこのようなトランジス
タは0.1程度の、非常に小さい長さに対する幅の比W/Lを
有し、これは実用上無害となる。
説明されたすべての実施方法において、トランジズタ
のソースを次の行に接続する抵抗は、例えばITOからな
る堆積された第１の導電層によつて構成される。この層
は10kΩ／平方より高い値、かつ例えば20kΩ／平方を呈
することができる。テープはその幅の10倍に等しい長さ
を有することができ、それは10平行、すなわち合計200k
Ωの抵抗に対応する。
第10図は、部分ａが図示された最後の変形例による下
方プレートを示す（デイスプレイ点の単なる一部が簡単
化のために示される）。奇数の行はデイスプレイ領域の
左方に配置された接続端子31,33,35等にかつ偶数の行は
この領域の右方に配置された端子32,34,36等に接続され
る。デイスプレイ領域の上方に置かれた端子40および下
方に置かれた端子50は列の接続に関連して役立つ。これ
は第10図の部分ｂに示される。これらは、底部と同様
に、例えば100Ω／平方のITOからなる透明な導電体によ
つて構成される。
記載された本発明は同一発明者の名でかつ本願と同日
に出願された他の特許出願の目的をなす他の配置と組み
合されることができ、そして複数の行をそれらの間で適
宜な抵抗によつて接続することを勧める。この方法か
ら、１本の行が切断される場合に、絶縁された行の部分
は変動せず、しかもそれが接続される隣接行の電位の合
計の半に等しい電圧に支持される。
最後に、デイスプレイ（表示）素子の位置は次は行の
位置と同じにする必要がないことを強調しなければなら
ない。第11図に示されるごとく、これらの素子を半歩だ
けずらすことができる。その場合にこれらの素子は主要
な３つの色、赤（Ｒ）、線（Ｖ）および青（Ｂ）に対応
することができる。もちろん、列のこの５点型の配置に
合致しかつ第11図に破線で示すごとく、半周期の適宜な
断層を呈さねばならない。
【図面の簡単な説明】
第１図は従来技術による能動マトリクスのデイスプレイ
スクリーンを示す説明図、 第2a図および第2b図は本発明によるデイスプレイスクリ
ーンを略示する断面図および平面図、 第３図は等価電気回路、 第４図はスクリーンの種々の点の一連の電圧を示す波形
図、 第５図は本発明の特別な実施方法を示す説明図、 第６図は第５図の実施方法に対応する等価電気回路、 第７図は第１の変形例のスクリーンの詳細を示す説明
図、 第８図は種々の部分における第１プレートの構造を示す
断面図、 第９図はさらにトランジスタの２つの変形例を示す説明
図、 第10図は本発明によるスクリーンの２枚のプレートの全
体的な外観を示す図、 第11図はカラー表示の場合における表示点の特別な配置
を示す説明図である。 図中、符号10は絶縁基板、12は透明な導電層、13は第１
金属層、16は水素と結合したアモルフアスケイ素層、18
は絶縁層、20は第２金属層、Pijは導電性底部、Tijは制
御トランジスタ、ｂはドレイン、Ｇはグリツド、Ｓはソ
ース、Liは導電性アドレツシング行、CCLは行制御回
路、Cjは列、Rijは抵抗、Bijはテープ、Kijは導電性ブ
リツジである。

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の導電性の底部（Pij）と、ドレイン
    （Ｄ）、グリッド（Ｇ）およびソース（Ｓ）を有する複
    数の制御トランジスタ（Tij）と、行制御回路（CCL）に
    接続されるようになされた複数の導電性アドレッシング
    行（Li）とが配置され、前記トランジスタ（Tij）の前
    記グリッド（Ｇ）が前記導電性アドレッシング行（Li）
    にかつ前記ドレイン（Ｄ）が前記底部（Pij）に接続さ
    れる第１プレート、および前記第１プレートの前記底部
    （Pij）を被覆する複数の導電性のアドレッシング列（C
    j）を有する第２プレート、および前記第１プレートと
    前記第２プレートとの間に挿入される液晶からなる能動
    マトリクスのディスプレイスクリーンにおいて、グリッ
    ド（Ｇ）が位置ｉの１つのアドレッシング行（Li）に接
    続される前記トランジスタ（Tij）の前記ソース（Ｓ）
    が、抵抗（Rij）を介して位置ｉ＋１の次のアドレッシ
    ング行（Li＋１）に接続されることを特徴とする能動マ
    トリクスのディスプレイスクリーン。
  2. 【請求項２】前記抵抗は前記行制御回路のインピーダン
    スより非常に高くかつトランジスタが通電しているとき
    のトランジスタの抵抗より非常に低い値を有することを
    特徴とする特許請求の範囲第１項に記載の能動マトリク
    スのディスプレイスクリーン。
  3. 【請求項３】１つの行に１つのトランジスタのソースを
    接続する抵抗は前記第１プレート上に配置されかつ前記
    底部に沿って延びる導電性材料からなるテープによって
    構成されることを特徴とする特許請求の範囲第１項に記
    載の能動マトリクスのディスプレイスクリーン。
  4. 【請求項４】前記底部および前記トランジスタは２つづ
    つ対称的に配置され、２つの対称的なトランジスタは共
    通のソースを有し、単一の導電性テープがこの共通ソー
    スを対応する行に接続しかつ２つの対称的な底部間に延
    びることを特徴とする特許請求の範囲第１項に記載の能
    動マトリクスのディスプレイスクリーン。
  5. 【請求項５】前記対称的な２つの底部に連係される前記
    トランジスタはこれら２つの底部間にそれらの中間部に
    おいて配置され、前記２つのトランジスタのグリッドは
    前記２つの底部間に延びる第１の導電性テープによって
    列ｉの行に接続されそしてこれら２つのトランジスタの
    前記共通ソースは前記２つの底部間に延びる第２のテー
    プによって列ｉ＋１の行に接続されることを特徴とする
    特許請求の範囲第４項に記載の能動マトリクスのディス
    プレイスクリーン。
  6. 【請求項６】複数の導電性の底部（Pij）と、ドレイン
    （Ｄ）、グリッド（Ｇ）およびソース（Ｓ）を有する複
    数の制御トランジスタ（Tij）と、行制御回路（CCL）に
    接続されるようになされた複数の導電性アドレッシング
    行（Li）とが配置され、前記トランジスタ（Tij）の前
    記グリッド（Ｇ）が前記導電性アドレッシング行（Li）
    にかつ前記ドレイン（Ｄ）が前記底部（Pij）に接続さ
    れる第１プレート、および前記第１プレートの前記底部
    （Pij）を被覆する複数の導電性のアドレッシング列（C
    j）を有する第２プレート、および前記第１プレートと
    前記第２プレートとの間に挿入される液晶からなり、か
    つグリッド（Ｇ）が位置ｉの１つのアドレッシング行
    （Li）に接続される前記トランジスタ（Tij）の前記ソ
    ース（Ｓ）が、抵抗（Rij）を介して位置ｉ＋１の次の
    アドレッシング行（Li＋１）に接続されてなる能動マト
    リクスのディスプレイスクリーンの製造方法において、
    前記第１プレートを実現するために、 絶縁基板（10）上に透明導電層（12）を堆積し、 突起を備えた導電性底部（Pij）および各底部および各
    突起に沿う導電性テープ（BiJ）を画成するために前記
    透明導電層に第１の写真製版を行ない、 水素と化合したアモルファスケイ素層、絶縁材料層（1
    8）および金属層（20）から形成された積層を堆積し、 前記導電性テープの一端および前記突起に重なり合う行
    を形成するために前記積層に第２の写真製版を行ない、
    前記トランジスタは重なり合いの領域に構成され、 金属層を堆積しそして前記導電性テープの他端および隣
    接するアドレッシング行（Li＋１）との間の接続を形成
    する導電性ブリッジを存在させるために前記金属層に第
    ３の写真製版を行なうことを特徴とする能動マトリクス
    のディスプレイスクリーンの製造方法。
  7. 【請求項７】複数の導電性の底部（Pij）と、ドレイン
    （Ｄ）、グリッド（Ｇ）およびソース（Ｓ）を有する複
    数の制御トランジスタ（Tij）と、行制御回路（CCL）に
    接続されるようになされた複数の導電性アドレッシング
    行（Li）とが配置され、前記トランジスタ（Tij）の前
    記グリッド（Ｇ）が前記導電性アドレッシング行（Li）
    にかつ前記ドレイン（Ｄ）が前記底部（Pij）に接続さ
    れる第１プレート、および前記第１プレートの前記底部
    （Pij）を被覆する複数の導電性のアドレッシング列（C
    j）を有する第２プレート、および前記第１プレートと
    前記第２プレートとの間に挿入される液晶からなり、か
    つグリッド（Ｇ）が位置ｉの１つのアドレッシング行
    （Li）に接続される前記トランジスタ（Tij）の前記ソ
    ース（Ｓ）が、抵抗（Rij）を介して位置ｉ＋１の次の
    アドレッシング行（Li＋１）に接続されてなる能動マト
    リクスのディスプレイスクリーンの製造方法において、
    前記第１プレートを実現するために、 絶縁基板（10）上に透明の導電層（12）および第１金属
    層（13）を堆積し、 底部（Pij）、アドレッシング行（Li）および各底部に
    沿う導電性テープ（Bij）を画成するために第１の写真
    製版を行ない、これらのテープは次のアドレッシング行
    （Li＋１）の１つの第１端部に接続され、 水素と化合したアモルファスケイ素層（16）、絶縁材料
    （18）および第２金属（20）によって形成される積層を
    堆積し、前記水素と化合したアモルファスケイ素層（1
    6）および前記絶縁材料層（18）は、前記絶縁材料層（1
    8）が前記第１金属層と接触するように、前記第２金属
    層の前の行の端部で遮断し、 前記積層を前記アドレッシング行の上にかつアドレッシ
    ング行（Li）から出発しかつ前記導電性テープ（Bij）
    の第２端および前記底部の前記突起に重なり合う接続テ
    ープ（Gij）の形で存在させるため前記積層に第２写真
    製版を行ない、前記第２写真製版は前記透明導電性層か
    ら前記底部および前記導電性テープ（Bij）の中間部を
    取り除くことを特徴とする能動マトリクスのディスプレ
    イスクリーンの製造方法。
JP62015308A 1986-01-27 1987-01-27 能動マトリクスのデイスプレイスクリーンおよびその製造方法 Expired - Fee Related JP2601263B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8601084A FR2593632B1 (fr) 1986-01-27 1986-01-27 Ecran d'affichage a matrice active et procedes de realisation de cet ecran
FR8601084 1986-01-27

Publications (2)

Publication Number Publication Date
JPS62222286A JPS62222286A (ja) 1987-09-30
JP2601263B2 true JP2601263B2 (ja) 1997-04-16

Family

ID=9331498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62015308A Expired - Fee Related JP2601263B2 (ja) 1986-01-27 1987-01-27 能動マトリクスのデイスプレイスクリーンおよびその製造方法

Country Status (6)

Country Link
US (1) US4792210A (ja)
EP (1) EP0236168B1 (ja)
JP (1) JP2601263B2 (ja)
CA (1) CA1281825C (ja)
DE (1) DE3773231D1 (ja)
FR (1) FR2593632B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900004989B1 (en) * 1986-09-11 1990-07-16 Fujitsu Ltd Active matrix type display and driving method
JPS63265223A (ja) * 1987-04-23 1988-11-01 Alps Electric Co Ltd 薄膜トランジスタアレイおよびその製法
JPH0627985B2 (ja) * 1987-05-06 1994-04-13 日本電気株式会社 薄膜トランジスタアレイ
GB2206721A (en) * 1987-07-03 1989-01-11 Philips Electronic Associated Active matrix display device
FR2625827B1 (fr) * 1988-01-11 1993-07-16 Commissariat Energie Atomique Ecran d'affichage en couleur a matrice active sans croisement des conducteurs lignes d'adressage et des conducteurs colonnes de commande
US5105291A (en) * 1989-11-20 1992-04-14 Ricoh Company, Ltd. Liquid crystal display cell with electrodes of substantially amorphous metal oxide having low resistivity
GB2238644B (en) * 1989-11-29 1994-02-02 Gen Electric Co Plc Matrix addressable displays
DE69022010T2 (de) * 1989-12-22 1996-04-18 Philips Electronics Nv Elektrooptische Anzeigevorrichtung mit aktiver Matrix und Speicherkondensatoren sowie Farbprojektionsapparat, der diese verwendet.
JPH0830825B2 (ja) * 1990-04-20 1996-03-27 シャープ株式会社 アクティブマトリクス表示装置
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
US5073723A (en) * 1990-08-10 1991-12-17 Xerox Corporation Space charge current limited shunt in a cascode circuit for hvtft devices
EP0538533A1 (en) * 1991-10-25 1993-04-28 Goldstar Co. Ltd. Thin film liquid crystal matrixes with improved structure
KR0124958B1 (ko) * 1993-11-29 1997-12-11 김광호 액정용 박막트랜지스터 및 그 제조방법
EP0683507B1 (en) * 1993-12-07 2002-05-29 Kabushiki Kaisha Toshiba Manufacture of a display device
US5500748A (en) * 1994-01-26 1996-03-19 Displaytech, Inc. Liquid crystal spatial light modulator including an internal voltage booster
US5546204A (en) * 1994-05-26 1996-08-13 Honeywell Inc. TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon
JP3642876B2 (ja) * 1995-08-04 2005-04-27 株式会社半導体エネルギー研究所 プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置
JP4179483B2 (ja) * 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3998317B2 (ja) * 1998-03-12 2007-10-24 東芝電子エンジニアリング株式会社 液晶表示装置の製造方法
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7183147B2 (en) * 2004-03-25 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method for manufacturing thereof and electronic appliance
US8044882B1 (en) * 2005-06-25 2011-10-25 Nongqiang Fan Method of driving active matrix displays

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61261774A (ja) * 1985-05-16 1986-11-19 旭硝子株式会社 薄膜能動素子基板
JPS61290491A (ja) * 1985-06-18 1986-12-20 三菱電機株式会社 マトリクス型表示装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4062626A (en) * 1974-09-20 1977-12-13 Hitachi, Ltd. Liquid crystal display device
US4368523A (en) * 1979-12-20 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Liquid crystal display device having redundant pairs of address buses
FR2487566A1 (fr) * 1980-07-25 1982-01-29 Thomson Csf Matrice de detection d'un rayonnement electromagnetique et intensificateur d'images radiologiques comportant une telle matrice
JPS58144888A (ja) * 1982-02-23 1983-08-29 セイコーインスツルメンツ株式会社 行列形液晶表示装置
FR2533072B1 (fr) * 1982-09-14 1986-07-18 Coissard Pierre Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
US4545112A (en) * 1983-08-15 1985-10-08 Alphasil Incorporated Method of manufacturing thin film transistors and transistors made thereby
FR2553218B1 (fr) * 1983-10-07 1987-09-25 Commissariat Energie Atomique Ecran d'affichage a matrice active sans croisement des lignes et des colonnes d'adressage
JPH0693166B2 (ja) * 1984-09-05 1994-11-16 株式会社日立製作所 液晶素子
EP0197991B1 (fr) * 1984-10-17 1989-01-18 ETAT FRANCAIS représenté par le Ministre des PTT (Centre National d'Etudes des Télécommunications) Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
US4678282A (en) * 1985-02-19 1987-07-07 Ovonic Imaging Systems, Inc. Active display matrix addressable without crossed lines on any one substrate and method of using the same
FR2586859B1 (fr) * 1985-08-27 1987-11-20 Thomson Csf Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede
FR2593631B1 (fr) * 1986-01-27 1989-02-17 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61261774A (ja) * 1985-05-16 1986-11-19 旭硝子株式会社 薄膜能動素子基板
JPS61290491A (ja) * 1985-06-18 1986-12-20 三菱電機株式会社 マトリクス型表示装置の製造方法

Also Published As

Publication number Publication date
CA1281825C (fr) 1991-03-19
FR2593632B1 (fr) 1988-03-18
JPS62222286A (ja) 1987-09-30
US4792210A (en) 1988-12-20
FR2593632A1 (fr) 1987-07-31
DE3773231D1 (de) 1991-10-31
EP0236168A1 (fr) 1987-09-09
EP0236168B1 (fr) 1991-09-25

Similar Documents

Publication Publication Date Title
JP2601263B2 (ja) 能動マトリクスのデイスプレイスクリーンおよびその製造方法
JP2709384B2 (ja) 能動マトリクスのデイスプレイスクリーンおよびその製造方法
JP3647542B2 (ja) 液晶表示装置
US5285301A (en) Liquid crystal display device having peripheral dummy lines
US6226059B1 (en) Active matrix display device using aluminum alloy in scanning signal line or video signal line
JPH0584490B2 (ja)
JPS63113525A (ja) 補助キヤパシタンスを有する画素を用いた液晶表示装置
US6411348B2 (en) Active matrix substrate and producing method of the same
KR100218293B1 (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
CN101236974A (zh) 阵列基板和具有其的显示设备
JP2000162647A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6512556B1 (en) Liquid crystal display and method of manufacturing the same
JP2711015B2 (ja) マトリクス形表示装置
US5432625A (en) Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film
EP0513911B1 (en) Method of fabricating mim type device arrays and display devices incorporating such arrays
JPH07113728B2 (ja) アクティブマトリクス基板
JPH0746265B2 (ja) 表示装置
US5396353A (en) Opto-electrical apparatus employing lateral MIM device pairs
JPH11150275A (ja) 薄膜トランジスタアレイ基板
JP3807550B2 (ja) アクティブマトリクス型表示装置
JPH0614259B2 (ja) 表示装置
JPH11174970A (ja) 薄膜デバイス
JP2780539B2 (ja) 液晶表示装置
JP2533953B2 (ja) アクティブマトリクス基板
JPH0227322A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees