JPH0584490B2 - - Google Patents

Info

Publication number
JPH0584490B2
JPH0584490B2 JP59260474A JP26047484A JPH0584490B2 JP H0584490 B2 JPH0584490 B2 JP H0584490B2 JP 59260474 A JP59260474 A JP 59260474A JP 26047484 A JP26047484 A JP 26047484A JP H0584490 B2 JPH0584490 B2 JP H0584490B2
Authority
JP
Japan
Prior art keywords
gate
electrode
thin film
bus
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59260474A
Other languages
English (en)
Other versions
JPS61138285A (ja
Inventor
Shigeo Aoki
Junichi Tamamura
Yasuhiro Ukai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Corp
Original Assignee
Hosiden Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Corp filed Critical Hosiden Corp
Priority to JP59260474A priority Critical patent/JPS61138285A/ja
Priority to US06/804,556 priority patent/US4723838A/en
Priority to AT85115694T priority patent/ATE91805T1/de
Priority to DE85115694T priority patent/DE3587470T2/de
Priority to EP85115694A priority patent/EP0186036B1/en
Publication of JPS61138285A publication Critical patent/JPS61138285A/ja
Publication of JPH0584490B2 publication Critical patent/JPH0584490B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えば画像を表示するために用いら
れ、液晶セル内に複数の表示電極が形成され、そ
の複数の表示電極を薄膜トランジスタにより選択
的に表示するようにした液晶表示素子に関する。
「従来の技術」 従来のこの種の液晶表示素子は例えば第１図に
示すようにガラスのような透明基板１１及び１２
が近接対向して設けられ、その周縁部にはスペー
サ１３が介在され、これら透明基板１１，１２間
に液晶１４が封入されている。一方の透明基板１
１の内面に表示電極１５が複数形成され、これら
各表示電極１５に接してそれぞれスイツチング素
子として薄膜トランジスタ１６が形成され、その
薄膜トランジスタ１６のドレインは表示電極１５
に接続されている。これら複数の表示電極１５と
対向して他方の透明基板１２の内面に透明な共通
電極１７が形成されている。
表示電極１５は例えば画素電極であつて第２図
に示すように、透明基板１１上に正方形の表示電
極１５が行及び列に近接配列されており、表示電
極１５の各行配列と近接し、かつこれに沿つてそ
れぞれゲートバス１８が形成され、また表示電極
１５の各列配列と近接してそれに沿つてソースバ
ス１９がそれぞれ形成されている。これら各ゲー
トバス１８及びソースバス１９の交差点において
薄膜トランジスタ１６が設けられ、各薄膜トラン
ジスタ１６のゲートは両バスの交差点位置におい
てゲートバス１８に接続され、各ソースはソース
バス１９にそれぞれ接続され、更に各ドレインは
表示電極１５に接続されている。
これらゲートバス１８とソースバス１９との各
一つを選択してそれら間に電圧を印加し、その電
圧が印加された薄膜トランジスタ１６のみが導通
し、その導通した薄膜トランジスタ１６のドレイ
ンに接続された表示電極１５に電荷を蓄積して表
示電極１５と共通電極１７との間の液晶１４の部
分においてのみ電圧を印加し、これによつて表示
電極１５の部分のみを光透明或は光遮断とするこ
とによつて選択的な表示を行う。この表示電極１
５に蓄積した電荷を放電させることによつて表示
を消去させることができる。
薄膜トランジスタ１６は従来においては例えば
第３図及び第４図にに示すように構成されてい
た。即ち透明基板１１上に表示電極１５とソース
バス１９とがITOのような透明導電膜によつて形
成され、表示電極１５及びソースバス１９の互に
平行近接した部分間にまたがつてアモルフアスシ
リコンのような半導体層２１が形成され、更にそ
の上に窒化シリコンなどのゲート絶縁膜２２が形
成される。このゲート絶縁膜２２上において半導
体層２１を介して表示電極１５及びソースバス１
９とそれぞれ一部重なつてゲート電極２３が形成
される。。ゲート電極２３の一端はゲートバス１
８に接続される。このようにしてゲート電極２３
とそれぞれ対向した表示電極１５、ソースバス１
９はそれぞれドレイン電極１５ａ、ソース電極１
９ａを構成し、これら電極１５ａ，１９ａ、半導
体層２１、ゲート絶縁膜２２、ゲート電極２３に
よつて薄膜トランジスタ１６が構成される。ゲー
ト電極２３及びゲートバス１８は同時に形成さ
れ、例えばアルミニウムによつて構成される。
「発明が解決しようとする問題点」 このように従来においては半導体層２１は薄膜
トランジスタ１６を構成している部分にのみ形成
されており、従つてゲート電極２３及びゲートバ
ス１８は透明基板１１に対して高さがかなり異
り、断線のおそれがあつた。
このような点より半導体層２１及びゲート絶縁
膜２２を表示電極１５、ソースバス１９以外の部
分、特にゲートバス１８及びゲート電極２３の部
分において全面にわたつて形成し、その上にゲー
トバス１８、ゲート電極２３のための例えばアル
ミニウム層を形成し、アルミニウム層、ゲート絶
縁膜２２、半導体層２１に対し、パターンを形成
してゲート電極２３、ゲートバス１８と同一形状
で重なつた状態のパターンを形成することが提案
されている。このようにするとゲートバス１８、
ゲート電極２３は透明基板１１に対する高低が少
なくなり、断線し難いものが得られる。しかしこ
の場合、ゲート電極２３とソース電極１９或はゲ
ートバス１８とソースバス１９とが接近し、これ
ら間に漏洩電流が流れるおそれがある。
従つてこの発明の目的はゲートバス及びゲート
電極の透明基板に対する高低差が少なく、断線し
難く、しかもこれらとソース電極やソースバスと
の間を充分絶縁することができる液晶表示素子を
提供することにある。
「問題点を解決するための手段」 この発明によれば薄膜トランジスタを構成する
半導体膜層とその上のゲート絶縁膜とがゲートバ
スが配線されるべき部分においても延長して形成
され、しかもその半導体層及びゲート絶縁膜は同
一形状で全く一致して重ねられている。そのゲー
ト絶縁膜上にその外周縁と接することなくこれよ
りも内側においてゲート電極が形成される。また
半導体層の薄膜トランジスタが形成された透明基
板側に絶縁層を介して遮光層が形成され、ゲート
電極は不透明金属で構成され、この絶縁層は表示
電極及びソースバスの透明基板側にも延長介在さ
れ、ソースバスの透明基板と反対側にこれに沿つ
てゲート電極と同材の補助導電層が形成され、上
記絶縁層と上記重ねられた半導体層及びゲート絶
縁膜とが重ねられてゲートバスと透明基板との間
に延長介在されている。従つてゲート電極及びゲ
ートバスは透明基板に対する高さの差が小さく断
線し難く、かつソース電極やソースバス間の距離
が長くなつて漏洩電流の発生するおそれがない。
更に遮光層及び補助導電層による半導体層に対
する光遮断効果を高めることができ、薄膜トラン
ジスタのスイツチング特性及び液晶表示素子全体
のコントラストを改善できる。
「実施例」 以下この発明による液晶表示素子の実施例を第
５図以下の図面を参照して説明する。この実施例
は第２図について説明したように、表示電極とし
て画素電極を行及び列上に形成した場合であり、
第１図乃至第４図と対応した部分には同一符号を
付けて示している。またこの例では半導体層とし
てアモルフアスシリコンを用いるが、アモルフア
スシリコンに光が当るとその導電率が大きくな
り、このため薄膜トランジスタのスイツチング特
性におけるONとOFFとの比が小さくなる。この
ような問題を避けるためアモルフアスシリコンの
半導体層に対して光が入射されない遮光層を形成
した場合を例として説明する。
第５図は第３図と対応する平面図であり、第６
図は第４図と対応する断面図であり、つまり薄膜
トランジスタ１６の部分の断面図である。更に第
７図はゲートバス１８上のこれに沿つた断面図
で、第８図は薄膜トランジスタ１６のチヤネル部
分のこれに沿つた断面図であり、第９図はゲート
バス部分の横断面図である。以下この第５図乃至
第９図に示した例をその製造法順に説明する。
先に述べたように遮光層を形成した場合であつ
て第１０図及び第１１図Ａに示すように透明基板
１１上に表示電極１５が形成されるべき領域１
５′及びソースバス１９が形成されるべき領域１
９′間に遮光層２５が形成される。遮光層２５は
ドレイン電極１５ａとなるべき部分１５a′及びソ
ース電極１９ａとなるべき部分１９a′とそれぞれ
一部が重なつている。遮光層２５は例えばクロー
ムにより形成される。遮光層２５は薄膜トランジ
スタ１６のいわゆるチヤネル形成部分とは完全に
対向するようにし、かつこの例では、ゲートバス
が形成されるべき領域２６の部分まで直線的に延
長されて阻止領域部２５ａとされている。阻止領
域部２５ａは両側にそれぞれ幅が広げられてい
る。
次に第６図乃至第９図及び第１１図Ｂに示すよ
うに透明基板１１の全面に例えば二酸化珪素のよ
うな絶縁層２７が形成される。この絶縁層２７上
に第１１図Ｃに示すように全面にわたつて、表示
電極１５やソースバス１９となるべきITOのよう
な透明導電膜２８が形成され、更にその透明導電
膜２８上に第１１図Ｄに示すように半導体層との
オーミツクコンタクトを得易くするための例えば
N+アモルフアスシリコンのオーミツクコンタク
ト層２９が全面に形成される。その後、第６図乃
至第９図及び第１２図に示すように表示電極１
５、ドレイン電極１５ａ、更にソースバス１９、
ソース電極１９ａを、透明導電膜２８及びオーミ
ツクコンタクト層２９をフオトエツチングして形
成する。この場合第１１図Ｅに示すように表示電
極１５及びソースバス１９上にはそれぞれまだオ
ーミツクコンタクト層２９が残つている。
次に全面にわたつて第１１図Ｆに示すようにア
モルフアスシリコンのような半導体層２１を形成
し、更にその上に窒化シリコン膜のようなゲート
絶縁膜２２を形成する。その後これら半導体層２
１及びゲート絶縁膜２２に対してフオトエツチン
グにより、第６図乃至第９図及び第１３図に示す
ように薄膜トランジスタ１６を構成する部分、つ
まり表示電極１５とソースバス１９との間の部分
と、ゲートバスが形成されるべき部分よりも僅か
幅の広い領域２６を残してその他の部分の半導体
層２１及びゲート絶縁膜２２を除去する。その場
合、遮光層２５の阻止領域部２５ａ上においてゲ
ートバス領域２６よりも薄膜トランジスタ側の半
導体層２１の幅W1は阻止領域部２５ａの幅W2よ
り小とする。このゲート絶縁膜２２及び半導体層
２１に対するパターン形成時に、表示電極１５及
びソースバス１９上のオーミツクコンタクト層２
９はドレイン電極１５ａ、ソース電極１９ａ上の
部分を除いて除去される。この時、半導体層２１
とゲート絶縁膜２２とは全く同一パターンでしか
も完全に重なつて形成される。またオーミツクコ
ンタクト層２９を介してドレイン電極１５ａ、ソ
ース電極１９ａに対して半導体層２１がオーミツ
ク接触する。
次に第１１図Ｈに示すようにゲート電極となる
べき金属、例えばアルミニウム層３１を形成し、
その後これに対してフオトエツチングを行つて第
５図乃至第６図に示すようにゲート電極２３及び
ゲートバス１８を形成する。この場合ゲート電極
２３、ゲートバス１８はゲート絶縁膜２２の外周
縁と接触することなく、これらより僅かｄ、例え
ば２〜３ミクロン以上内側に形成する。第５図及
び第６図に示すようにソースバス１９上にアルミ
ニウム層３１を残して補助導電層３２とすること
が好ましい。つまりソースバス１９を二層構造と
することが好ましい。
この時第１４図Ａ，Ｂに示すようにソースバス
の端子、即ちソース端子３３はソースバス１９が
延長した金属層１９と補助導電層３２とが重ね合
されて構成される。また第１５図Ａ，Ｂに示すよ
うにゲートバス１８の端部においては、ゲートバ
ス１８の幅をW3、ゲートバス１８の下における
ゲート絶縁膜２２の端とソース電極１９ａとの間
の距離をＬとした時、L/W3が4.5以上になるよう
にして、ゲートバス１８上まで半導体層２１を延
長したことに基づき構成された、いわゆる一種の
寄生FETから表示電極１５側に流れる電流より
も、薄膜トランジスタ１６のチヤネルから表示電
極１５側に流れる電流の方が１桁以上大きくなる
ようにする。
第１１図に示すように薄膜トランジスタ１６
を形成した後、チツ化シリコン、ポリイミドなど
の透明絶縁膜よりなるパツシベーシヨン膜３５を
全面に形成して薄膜トランジスタ１６が液晶１４
と直接接触することなく、安定性のよいものと
し、かつゲート電極２３とソース電極１９ａ、ド
レイン電極１５ａとの間のリークを小とする。
「発明の効果」 以上述べたようにこの発明による液晶表示素子
によれば薄膜トランジスタ１６のゲート電極２３
及びゲートバス１８の下には半導体層２１及びゲ
ート絶縁膜２２がすべて形成されているため、ゲ
ート電極２３またゲートバス１８の透明基板１１
に対する凹凸が少なくなり、それだけ断線不良が
発生するおそれがない。またゲートバス１８とソ
ースバス１９との間にも半導体層２１及びゲート
絶縁膜２２の二層が介在されているため、それだ
けこれらバス１８，１９が短絡するおそれがな
い。
更にこの発明においてはゲート電極２３及びゲ
ートバス１８はゲート絶縁膜２２の周縁によりも
内側にあり、即ち第６図に示すようにｄだけ内側
にあり、それだけゲート電極２３とドレイン電極
１５ａ、ソース電極１９ａとの間の沿面距離が長
くなり、これら間にリーク電流が流れるおそれは
ない。
またゲート絶縁膜２２と半導体層２１とが同時
にパターン形成されるためゲート絶縁膜２２と半
導体層２１との間が汚染され難い。
また先の例のようにソースバス１９上に補助導
電層３２を形成する場合はそれだけソースバスの
厚さが厚くなり、断線のおそれがなく、また電気
抵抗も小さくなる。しかも補助導電層３２の形成
はゲート電極２３の形成と同時に行われるため何
ら製造工程が増えるおそれはない。また第１４図
について述べたようにソース端子３３をソースバ
スの金属層１９と補助導電層３２の二層構造とす
ることによつて、ソース端子３３の外部との接続
部分の面はゲートバスの端子と同一材料となり、
熱圧着或は半田付けなど外部駆動回路との接続時
に、これらソース端子、ゲート端子を同時に同一
条件で行うことができ頗る便利である。
更に遮光層２５を設ける場合において先の例の
ように阻止領域部２５ａを設けると、ゲートバス
１８の下における半導体層２１が外部からの光、
つまり一般の外来光や照明のための光を受けて半
導体層２１の抵抗値が下がるが、ゲートバス１８
の部分の下における半導体層２１の抵抗値の低下
の影響は、薄膜トランジスタ１６のスイツチ
OFF時における電流増加が阻止領域部２５ａに
おいて実質的に遮断され、ゲートバス１８の下の
部分と薄膜トランジスタ１６のチヤネル部分との
相互作用を遮断することができる。なおゲートバ
ス１８の全体の下側に遮光層２５を延長する場合
はOFF電流は確かに減少するが遮光層２５とゲ
ートバス１８との間に大きな静電容量が生じ、こ
れがゲート電極２３に接続されて好ましくない。
またソースバス１９は透明導電膜で形成されて
おり、透明導電膜は比較的抵抗値が高い、ソース
バス１９の抵抗値を小さくするため厚く形成する
と製造工程が長くなり、また変質して薄膜トラン
ジスタの特性が劣化するおそれがある。このソー
スバス１９の部分は光を通すため、液晶表示素子
全体に光が通り、それだけコントラストが悪くな
る。しかし補助導電層３２を形成した場合はこの
部分が光遮断されてそれだけコントラストの良い
ものが得られる。
パツシベーシヨン膜３５を形成する時は液晶１
４、薄膜トランジスタ１６が共に互に悪影響しな
くなり、またラビングなどによるバス間短絡など
の不良も発生し難くなり、更に液晶駆動波形に直
流分が残つていてもパツシベーシヨン膜３５によ
り遮断されて液晶１４に直流が印加されない。
なお遮光層２５として金属材性のものでない、
例えば黒インクの形成、その他光を遮断する絶縁
膜、アモルフアスシリコンに光を吸収する金属材
を結合させ化合物半導体などを遮光層として設け
ることもできる。また必ずしも遮光層２５を必要
としない場合もあり、そのような場合や遮光層と
して絶縁物や半導体を用いる場合は絶縁層２７を
省略することができる。更に上述においては表示
電極１５として画素電極を用いたが、例えば７本
の棒状セグメントを８の字状に並べて数字表示し
たり、その他各種の形状の表示電極を設けて選択
的に表示することによつて各種像を表示する場合
にもこの発明は適用することができる。
【図面の簡単な説明】
第１図は液晶表示素子の一般的構成の一部を示
す断面図、第２図はその表示電極、薄膜トランジ
スタの電気回路を示す回路図、第３図は第２図に
おける表示電極、薄膜トランジスタ１６の平面
図、第４図は第３図のAA線断面図、第５図はこ
の発明による液晶表示素子の要部を示す第３図と
対応した平面図、第６図は第５図のAA線断面
図、第７図は第５図のBB線断面図、第８図は第
５図のCC線断面図、第９図は第５図のDD線断面
図、第１０図は透明基板上に遮光層を形成した状
態を示す平面図、第１１図は第５図に示した表示
電極、薄膜トランジスタの製造工程を示す断面
図、第１２図は表示電極、ソースバスを形成した
状態の平面図、第１３図は半導体層を形成した状
態の平面図、第１４図Ａ及びＢはそれぞれソース
端子部分の平面図及び断面図、第１５図Ａ及びＢ
はそれぞれゲートバスの一端部の部分を示す平面
図及び断面図である。 １１，１２：透明基板、１４：液晶、１５：表
示電極、１６：薄膜トランジスタ、１８：ゲート
バス、１９：ソースバス、２１：半導体層、２
２：ゲート絶縁膜、２３：ゲート電極、２５：遮
光層、２７：絶縁層、３２：補助導電層、３３：
ソース端子。

Claims (1)

  1. 【特許請求の範囲】 １ ２枚の透明基板が近接対向して配され、これ
    ら透明基板間に液晶が封入され、上記一方の透明
    基板の内面に複数の表示電極が行及び列に配列し
    て設けられ、その表示電極の各行配列と近接して
    ゲートバスが設けられ、上記表示電極の各列配列
    と近接してソースバスが設けられ、これら各ゲー
    トバス及びソースバスの各交差と対応してそれぞ
    れ薄膜トランジスタが上記透明基板に形成され、
    その各薄膜トランジスタのソース電極、ゲート電
    極及びドレイン電極はそれぞれ上記ソースバス、
    ゲートバス及び表示電極に接続され、上記複数の
    表示電極と対向して他方の透明基板の内面に共通
    電極が形成され、上記薄膜トランジスタを選択的
    にスイツチング制御して上記表示電極を選択的に
    表示する液晶表示素子において、 上記各表示電極、上記各薄膜トランジスタのド
    レイン電極及びソース電極は、上記ゲート電極よ
    りも上記薄膜トランジスタが形成された透明基板
    側に位置し、 上記薄膜トランジスタのソース電極及びソース
    電極の間上に形成された半導体層及びゲート絶縁
    膜は同一形状であり、かつ一致して重ねられてお
    り、 そのゲート絶縁膜上にその外周縁と接すること
    なく、これよりも内側に上記ゲート電極が形成さ
    れ、 上記半導体層の上記薄膜トランジスタが形成さ
    れた透明基板に絶縁層を介して遮光層が形成さ
    れ、 上記絶縁層は上記表示電極及び上記ソースバス
    の上記透明基板側にも延長介在され、 上記ゲート電極は不透明金属で構成され、 上記ソースバスの上記透明基板と反対側に、 これに沿つて上記ゲート電極と同材の補助導電
    層が形成され、 上記絶縁層と上記重ねられた半導体層及びゲー
    ト絶縁膜とが重ねられて上記ゲートバスと上記透
    明基板との間に延長介在され、 ていることを特徴とする液晶表示素子。
JP59260474A 1984-12-10 1984-12-10 液晶表示素子 Granted JPS61138285A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59260474A JPS61138285A (ja) 1984-12-10 1984-12-10 液晶表示素子
US06/804,556 US4723838A (en) 1984-12-10 1985-12-04 Liquid crystal display device
AT85115694T ATE91805T1 (de) 1984-12-10 1985-12-10 Fluessigkristallanzeigevorrichtung.
DE85115694T DE3587470T2 (de) 1984-12-10 1985-12-10 Flüssigkristallanzeigevorrichtung.
EP85115694A EP0186036B1 (en) 1984-12-10 1985-12-10 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59260474A JPS61138285A (ja) 1984-12-10 1984-12-10 液晶表示素子

Publications (2)

Publication Number Publication Date
JPS61138285A JPS61138285A (ja) 1986-06-25
JPH0584490B2 true JPH0584490B2 (ja) 1993-12-02

Family

ID=17348447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59260474A Granted JPS61138285A (ja) 1984-12-10 1984-12-10 液晶表示素子

Country Status (5)

Country Link
US (1) US4723838A (ja)
EP (1) EP0186036B1 (ja)
JP (1) JPS61138285A (ja)
AT (1) ATE91805T1 (ja)
DE (1) DE3587470T2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857907A (en) * 1986-04-30 1989-08-15 501 Sharp Kabushiki Kaisha Liquid-crystal display device
US4903094A (en) * 1986-08-26 1990-02-20 General Electric Company Memory cell structure having radiation hardness
DE3808400A1 (de) * 1987-05-14 1988-12-01 Licentia Gmbh Fluessigkristall-anzeigevorrichtung
JPS64930A (en) * 1987-06-24 1989-01-05 Alps Electric Co Ltd Liquid crystal element
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
US5245452A (en) * 1988-06-24 1993-09-14 Matsushita Electronics Corporation Active matric drive liquid crystal display device using polycrystalline silicon pixel electrodes
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
US5084777A (en) * 1989-11-14 1992-01-28 Greyhawk Systems, Inc. Light addressed liquid crystal light valve incorporating electrically insulating light blocking material of a-SiGe:H
WO1991007689A1 (en) * 1989-11-14 1991-05-30 Greyhawk Systems, Inc. Improved light addressed liquid crystal light valve incorporating electrically insulating light blocking material
AU7166291A (en) * 1989-12-22 1991-07-24 Manufacturing Sciences, Inc. Programmable masking apparatus
JP2538086B2 (ja) * 1990-01-11 1996-09-25 松下電器産業株式会社 液晶表示デバイスおよびその製造方法
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
GB2245741A (en) * 1990-06-27 1992-01-08 Philips Electronic Associated Active matrix liquid crystal devices
FR2679057B1 (fr) * 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
US5691782A (en) * 1994-07-08 1997-11-25 Sanyo Electric Co., Ltd. Liquid-crystal display with inter-line short-circuit preventive function and process for producing same
US5614729A (en) * 1994-07-08 1997-03-25 Hosiden Corporation Top gate thin-film transistor
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
JP3149793B2 (ja) * 1996-07-22 2001-03-26 日本電気株式会社 反射型液晶表示装置及びその製造方法
JP2798066B2 (ja) 1996-08-05 1998-09-17 日本電気株式会社 薄膜トランジスター、その製造方法および表示装置
GB9626487D0 (en) * 1996-12-17 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
JPH11174491A (ja) * 1997-12-08 1999-07-02 Nec Corp アクティブマトリクス型液晶表示装置
JP3022443B2 (ja) * 1997-11-05 2000-03-21 日本電気株式会社 半導体デバイスおよびその製造方法
JP3617458B2 (ja) * 2000-02-18 2005-02-02 セイコーエプソン株式会社 表示装置用基板、液晶装置及び電子機器
GB0029315D0 (en) * 2000-12-01 2001-01-17 Koninkl Philips Electronics Nv Method of increasing the conductivity of a transparent conductive layer
KR100721304B1 (ko) * 2000-12-29 2007-05-25 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그의 제조방법
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
CN101807583B (zh) * 2009-02-18 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102269900B (zh) * 2010-06-03 2013-04-24 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
KR101731047B1 (ko) * 2010-12-01 2017-05-12 삼성디스플레이 주식회사 적외선 감지 트랜지스터, 이를 포함하는 표시 장치의 제조 방법
KR20130027188A (ko) * 2011-09-07 2013-03-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102105485B1 (ko) * 2012-11-23 2020-04-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102112844B1 (ko) 2013-10-15 2020-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715469A (en) * 1980-07-02 1982-01-26 Matsushita Electric Ind Co Ltd Thin film transistor for transmission type display panel and manufacture thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1789084B2 (de) * 1961-08-17 1973-05-30 Rca Corp., New York, N.Y. (V.St.A.) Duennschicht-verknuepfungsglied und verfahren zu seiner herstellung
US3671820A (en) * 1970-04-27 1972-06-20 Rudolph R Haering High voltage thin-film transistor
US4094582A (en) * 1976-10-18 1978-06-13 Rca Corporation Liquid crystal matrix display device with transistors
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
FR2533072B1 (fr) * 1982-09-14 1986-07-18 Coissard Pierre Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
US4597001A (en) * 1984-10-05 1986-06-24 General Electric Company Thin film field-effect transistors with tolerance to electrode misalignment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715469A (en) * 1980-07-02 1982-01-26 Matsushita Electric Ind Co Ltd Thin film transistor for transmission type display panel and manufacture thereof

Also Published As

Publication number Publication date
EP0186036B1 (en) 1993-07-21
ATE91805T1 (de) 1993-08-15
DE3587470T2 (de) 1993-12-09
EP0186036A2 (en) 1986-07-02
JPS61138285A (ja) 1986-06-25
US4723838A (en) 1988-02-09
EP0186036A3 (en) 1988-09-07
DE3587470D1 (de) 1993-08-26

Similar Documents

Publication Publication Date Title
JPH0584490B2 (ja)
KR940005124B1 (ko) 액정표시소자
KR100270468B1 (ko) 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법
KR100209277B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100260359B1 (ko) 액정 표시 장치 및 그 제조방법
JPH0465168A (ja) 薄膜トランジスタ
US6326641B1 (en) Liquid crystal display device having a high aperture ratio
KR100205131B1 (ko) 표시장치용 어레이기판
WO2018030298A1 (ja) アクティブマトリクス基板および表示装置
JPH09244055A (ja) 液晶表示装置
US5508765A (en) Matrix-addressed type display device
JP2834756B2 (ja) 表示電極基板
JPS63222443A (ja) 薄膜トランジスタマトリツクスアレイ
JP3491080B2 (ja) 液晶表示装置のマトリクス型アレイ基板およびその製法
JP2000164874A (ja) 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
JP3231410B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JP3555866B2 (ja) 液晶表示装置とその製造方法
JP2003043523A (ja) 薄膜トランジスタパネル
JPH09197376A (ja) 半導体素子静電対策構造
JP3294509B2 (ja) 液晶表示装置
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
JP3484363B2 (ja) 液晶表示装置
JPH0527249A (ja) アクテイブマトリクス基板
JP3279929B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees