JP2538086B2 - 液晶表示デバイスおよびその製造方法 - Google Patents

液晶表示デバイスおよびその製造方法

Info

Publication number
JP2538086B2
JP2538086B2 JP415590A JP415590A JP2538086B2 JP 2538086 B2 JP2538086 B2 JP 2538086B2 JP 415590 A JP415590 A JP 415590A JP 415590 A JP415590 A JP 415590A JP 2538086 B2 JP2538086 B2 JP 2538086B2
Authority
JP
Japan
Prior art keywords
substrate
forming
common electrode
electrode
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP415590A
Other languages
English (en)
Other versions
JPH03209217A (ja
Inventor
守 竹田
達彦 田村
定吉 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP415590A priority Critical patent/JP2538086B2/ja
Priority to US07/638,537 priority patent/US5185601A/en
Publication of JPH03209217A publication Critical patent/JPH03209217A/ja
Application granted granted Critical
Publication of JP2538086B2 publication Critical patent/JP2538086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アクティブ素子を用いた液晶表示デバイス
およびその製造方法に関するものである。
従来の技術 従来は、液晶表示デバイスにアクティブ素子を用いる
場合、液晶画素の信号電圧の保持特性をよくするため
に、補助容量を形成しているが、画素電極及びソース信
号線及びゲート走査線の下部に共通電極を設けていた
（エスアイディー'86、エヌオー.16−６、ピー296 堀
田イーティーエーエル（SID'86、No.16−６、p296堀田
etal））。
発明が解決しようとする課題 しかしながら、従来例では、表示デバイスが高密度に
なっていくとソース信号線及びゲート走査線からの電界
漏れの影響を表示画素の電位が受けることになり、表示
品位を著しく低下させていた。本発明は、上記の問題に
鑑みてなされたものであり、その目的とするところは、
ソース信号線及びゲート走査線からの漏れ電界を減少さ
せることにある。
課題を解決するための手段 上記の問題点を解決するために本発明の液晶表示デバ
イスは、各表示画素にスイッチとして形成されている薄
膜トランジスタ（TFT）アレイの構造に関し、信号をソ
ース電極に供給するソース配線の上部、またはTFTを選
択するゲート走査電極の上部であって薄膜トランジスタ
形成部分を除く部分に、補助容量を形成する共通電極が
絶縁層を介し設けられており、なおかつ該共通電極が表
示画素部では画素電極の下部に絶縁体層を介して形成さ
れている構成をとる。
作用 本発明は、絶縁層を介し共通電極でソース電極に供給
するソース配線またはTFTを選択するゲート走査電極の
上部であって薄膜トランジスタ形成部分を除く部分（以
下ゲート走査線上と称す）を覆う構成を取っているた
め、配線電極からの漏れ電界が小さくなる。更に、補助
容量を形成する共通電極及び少なくとも該共通電極と重
なっている部分が透明電極である構成を取れば、表示画
素電極の開口率を大きくできる。
実施例 以下に、本発明の一実施例の液晶表示デバイスについ
て図面を参照しながら説明する。
第１図は、本発明の一実施例のTFT−液晶表示デバイ
ス用アレイの平面図、第２図（ａ）〜（ｉ）は該実施例
のTFT−液晶表示デバイス用アレイの作成工程の断面図
である。第３図は、該TFT−液晶表示デバイス用アレイ
の断面図である。第４図は、別の実施例TFTアレイの平
面図である。
第１図に示すように、ソース配線４は、共通電極６の
下部に第一絶縁体層３を介して形成されている。この構
造を得るための工程を第２図（ａ）〜（ｉ）により示
す。先ず第２図（ａ）に示すように、透明絶縁基板１上
に、ゲート走査電極２を通常のフォトリソグラフィの技
術により所定の形状にパターニング形成する。第２図
（ｂ）は、第２図（ａ）で形成した基板上に、第一絶縁
体層３（SiO2,SiNx等）をスパッター,CVD,P−CVD等で形
成した状態を示す。さらに、第２図（ｃ）に示すよう
に、ソース配線４を同様の技術により形成する。このと
き、第２図（ａ）〜（ｉ）で、左半分には薄膜トランジ
スタ部を、右半分にはそれ以外のソース配線４上の部分
を示す。第２図（ｄ）では、第２図（ｃ）で形成した基
板上に、第二絶縁体層５を、第一絶縁体層３と同様に形
成した状態を示す。第２図（ｅ）に、第２図（ｄ）で形
成した基板上に、共通電極６を形成した状態を示す。第
２図（ｆ）に、第２図（ｅ）で形成した基板上に、第三
絶縁体層７、半導体層８、第四絶縁体層９をＰ−CVD法
等で、連続して形成した状態を示す。さらに、第２図
（ｇ）で示すように、第四絶縁体層９を薄膜トランジス
タを形成する所定の位置にパターニングする。第２図
（ｈ）では、第２図（ｇ）で形成した基板上に、不純物
をドーピングした半導体層10を成膜及び、該半導体層10
と半導体層８をパターニングして、薄膜トランジスタ部
を形成した状態を示す。第２図（ｉ）では、第２図
（ｈ）で示した基板上で、電極４を取り出すためのコン
タクトホール11を、第三および第二絶縁体層（６と７）
に形成した状態を示す。最後に、第３図に示すように、
ソース，ドレイン電極12を、所定の位置にパターニング
形成する。これにより、ソース配線４上に、共通電極６
が形成されているため、ソース配線４に印加される信号
の影響は、共通電極６により、シールドされることにな
る。
第４図に平面図、第５図に断面図を示すように、別の
実施例ではゲート走査線上（ゲート走査電極の上部であ
って薄膜トランジスタ形成部分を除く部分）に第一の絶
縁体層３を介して補助容量の片側の電極である共通電極
６を形成する。なおかつ、画素部では、画素電極13の下
部に、第三の絶縁体層７を介して前記共通電極がくるよ
うに配置する。第５図の左側は、ゲート走査線上の断面
構造を、右側には、画素部の断面構造を示している。こ
の構成を製造するには、先ず透明絶縁基板１上にゲート
走査電極２を形成する。次に第一の絶縁体層３を形成
し、その上に、共通電極６を形成する。引き続き第二の
絶縁体層７、半導体層８、第三の絶縁体層９を連続して
成膜し、第三の絶縁体層９を所定位置にパターニングす
る。さらに、不純物をドープした半導体層を成膜し、所
定位置に、前記半導体８と同時にパターニングする。次
に、ゲート走査電極２を取出すコンタクトホール周辺で
形成し、ソース配線12、ドレイン電極、画素電極13を形
成する。従って、マスク枚数は６枚である。画素電極
は、改めて透明電極を成膜して形成しても良い。第４図
及び第５図では、ソース配線12とドレイン電極、画素電
極13を同時に形成した例を記載したが、画素電極を別に
形成する方が望ましい。この場合には、マスク枚数は７
枚になる。
また第３図に示す様に、対向基板15は、液晶14を介し
て、共通電極６が形成されている部分を除いた部分にブ
ラックマトリックス16を形成し、半導体層８及びソース
電極12をカバーする。
発明の効果 以上説明したように、本発明の液晶表示デバイスの構
成を取ると、画素面での信号ソース配線およびゲート走
査電極からの漏れ電界が減少するため液晶の電圧・輝度
特性が、画素内で一様になる。その結果輝度特性のコン
トラストを大きくすることができ、表示品位も向上し
た。なおかつ配線電極が透明電極にすると透過型液晶表
示デバイスで高密度化されても、画素開口率が大きく取
れる。
【図面の簡単な説明】
第１図は本発明の一実施例のTFT−液晶表示デバイス用
のTFTアレイの平面図、第２図（ａ）〜（ｉ）は該実施
例のTFT−液晶表示デバイス用のTFTアレイの作成工程の
断面図、第３図は該TFTアレイの断面図、第４図は別の
実施例のTFTアレイの平面図、第５図は該TFTアレイの断
面図である。 １……透明絶縁基板、２……ゲート走査電極、３……第
一絶縁体層、４……ソース配線、５……第二絶縁体層、
６……共通電極、７……第三絶縁体層、８……半導体
層、９……第四絶縁体層、10……不純物ドーピングされ
た半導体層、11……コンタクトホール、12……ソース電
極、13……画素電極、14……液晶、15……対向基板、16
……ブラックマトリックス。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−64615（ＪＰ，Ａ) 特開 平１−277217（ＪＰ，Ａ) 特開 平３−185428（ＪＰ，Ａ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】各表示画素にスイッチとして形成されてい
    る薄膜トランジスタアレイの構造に関し、表示信号をソ
    ース電極に供給するソース配線の上部に、絶縁層を介し
    て補助容量の片側電極を構成する共通電極が設けられて
    おり、なおかつ表示画素部では、画素電極の下部に絶縁
    層を介して該共通電極が形成されている構成を特徴とす
    る液晶表示デバイス。
  2. 【請求項２】補助容量を形成する共通電極及び少なくと
    も該共通電極と重なっている部分が透明電極であること
    を特徴とする請求項（１）記載の液晶表示デバイス。
  3. 【請求項３】各表示画素にスイッチとして形成されてい
    る薄膜トランジスタアレイの構造に関し、スイッチング
    素子を選択するためのゲート走査電極の上部であって薄
    膜トランジスタ形成部分を除く部分に、絶縁層を介して
    補助容量の片側電極を構成する共通電極が設けられてお
    り、なおかつ表示画素部では画素電極の下部に絶縁体層
    を介して該共通電極が形成されている構成を特徴とする
    液晶表示デバイス。
  4. 【請求項４】補助容量を形成する共通電極及び少なくと
    も該共通電極と重なっている部分が透明電極であること
    を特徴とする請求項（３）記載の液晶表示デバイス。
  5. 【請求項５】各表示画素にスイッチとして形成されてい
    る薄膜トランジスタアレイにおいて、共通電極が形成さ
    れている部分を除く部分を液晶を介し、共通電極が形成
    されている対向基板上でブラックマトリックスが形成さ
    れている構成を特徴とする請求項（１）又は（３）記載
    の液晶表示デバイス。
  6. 【請求項６】各表示画素にスイッチとして形成されてい
    る薄膜トランジスタアレイの製造方法に関し、透明絶縁
    基板上にゲート走査電極を、スパッター等で成膜し、フ
    ォトリソグラフィ技術により所定の形状にパターニング
    する第一の工程、該基板上のSiOx,SiNx等の第一絶縁体
    層を、スパッター,CVD,P−CVD等により成膜する第二の
    工程、該第二の工程により得られた基板上に、ソース配
    線を成膜パターニングする第三の工程、該基板上に第二
    の絶縁体層を成膜する第四の工程、該基板上に共通電極
    を成膜、パターニングする第五の工程、該基板上に第三
    の絶縁体層，半導体層，及び第四の絶縁体層をスパッタ
    ー,CVD,P−CVD等で成膜する第六の工程、該基板の第四
    の絶縁体層を所定の形状にパターニングする第七の工
    程、該基板上に不純物をドーピングした半導体層、ある
    いは不純物をイオン注入、熱拡散等で該半導体層にドー
    ピングする第八の工程、該基板上の不純物をドーピング
    した半導体および半導体層をパターニングする第九の工
    程、該基板上の第三及び第二の絶縁体層にコンタクトホ
    ールを形成する第十の工程、最後にソース，ドレイン電
    極を成膜、パターニングしてTFTアレイを完成させる工
    程を含むことを特徴とする液晶表示デバイスの製造方
    法。
  7. 【請求項７】各表示画素にスイッチとして形成されてい
    る薄膜トランジスタアレイの製造方法に関し、透明絶縁
    基板上にゲート走査電極を、スパッター等で成膜し、フ
    ォトリソグラフィ技術により所定の形状にパターニング
    する第一の工程、該基板上のSiOx,SiNx等の第一絶縁体
    層を、スパッター,CVD,P−CVD等により成膜する第二の
    工程、該基板上に、透明な共通電極を成膜、パターニン
    グして薄膜トランジスタ形成部分以外のゲート走査電極
    を覆う第三の工程、該基板上に第二の絶縁体層，半導体
    層，及び第三の絶縁体層をスパッター,CVD,P−CVD等に
    より成膜する第四の工程、該基板の第三の絶縁体層を所
    定の形状にパターニングする第五の工程、該基板上に不
    純物をドーピングした半導体層、あるいは不純物をイオ
    ン注入、熱拡散等で該半導体層にドーピングする第六の
    工程、該基板上の不純物をドーピングした半導体および
    半導体層をパターニングする第七の工程、該基板上の第
    一及び第二の絶縁体層にコンタクトホールを形成する第
    八の工程、最後にソース，ドレイン電極を成膜、パター
    ニングしてTFTアレイを完成させる工程を含むことを特
    徴とする液晶表示デバイスの製造方法。
JP415590A 1990-01-11 1990-01-11 液晶表示デバイスおよびその製造方法 Expired - Fee Related JP2538086B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP415590A JP2538086B2 (ja) 1990-01-11 1990-01-11 液晶表示デバイスおよびその製造方法
US07/638,537 US5185601A (en) 1990-01-11 1991-01-08 Active matrix liquid crystal display apparatus and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP415590A JP2538086B2 (ja) 1990-01-11 1990-01-11 液晶表示デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH03209217A JPH03209217A (ja) 1991-09-12
JP2538086B2 true JP2538086B2 (ja) 1996-09-25

Family

ID=11576866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP415590A Expired - Fee Related JP2538086B2 (ja) 1990-01-11 1990-01-11 液晶表示デバイスおよびその製造方法

Country Status (2)

Country Link
US (1) US5185601A (ja)
JP (1) JP2538086B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100507693C (zh) * 2001-10-15 2009-07-01 株式会社日立制作所 液晶显示装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723548A (en) * 1988-12-19 1998-03-03 Cytec Technology Corp. Emulsified mannich acrylamide polymers
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH07225303A (ja) * 1993-12-16 1995-08-22 Sharp Corp マイクロレンズ基板及びそれを用いた液晶表示素子ならびに液晶プロジェクタ装置
TW255032B (ja) * 1993-12-20 1995-08-21 Sharp Kk
JPH07311392A (ja) * 1994-03-24 1995-11-28 Sharp Corp 液晶表示装置
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
JPH0843860A (ja) * 1994-04-28 1996-02-16 Xerox Corp 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント
US5682211A (en) * 1994-04-28 1997-10-28 Xerox Corporation Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines
TW353150B (en) * 1994-05-13 1999-02-21 Thomson Consumer Electronics Liquid crystal display device
JPH0926603A (ja) 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6005648A (en) * 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US5790090A (en) * 1996-10-16 1998-08-04 International Business Machines Corporation Active matrix liquid crystal display with reduced drive pulse amplitudes
JP3919900B2 (ja) * 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP2000193938A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd 液晶表示装置の駆動方法
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
KR20020002052A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치의 제조방법
JP3736513B2 (ja) * 2001-10-04 2006-01-18 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP3943919B2 (ja) * 2001-12-04 2007-07-11 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその検査方法
TW564489B (en) * 2002-07-25 2003-12-01 Toppoly Optoelectronics Corp Method for improving contact hole patterning
KR101133753B1 (ko) * 2004-07-26 2012-04-09 삼성전자주식회사 감지 소자를 내장한 액정 표시 장치
US7750350B2 (en) * 2005-05-25 2010-07-06 Samsung Mobile Display Co., Ltd. Organic thin film transistor, flat panel display apparatus having the same, method of producing the organic thin film transistor and shadow mask used in the method
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
TW200918994A (en) * 2007-10-23 2009-05-01 Au Optronics Corp A liquid crystal display panel
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP5589359B2 (ja) 2009-01-05 2014-09-17 セイコーエプソン株式会社 電気光学装置及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3153620C2 (ja) * 1980-04-01 1992-01-23 Canon K.K., Tokio/Tokyo, Jp
JPS61138285A (ja) * 1984-12-10 1986-06-25 ホシデン株式会社 液晶表示素子
EP0288011A3 (en) * 1987-04-20 1991-02-20 Hitachi, Ltd. Liquid crystal display device and method of driving the same
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100507693C (zh) * 2001-10-15 2009-07-01 株式会社日立制作所 液晶显示装置

Also Published As

Publication number Publication date
US5185601A (en) 1993-02-09
JPH03209217A (ja) 1991-09-12

Similar Documents

Publication Publication Date Title
JP2538086B2 (ja) 液晶表示デバイスおよびその製造方法
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
JP3708637B2 (ja) 液晶表示装置
US6831318B2 (en) Thin film transistor array
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
US5734449A (en) Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof
JPH02260661A (ja) アクティブマトリックス液晶表示素子用薄膜トランジスタ
JPH061314B2 (ja) 薄膜トランジスタアレイ
JPH06326312A (ja) アクティブマトリクス型表示装置
JPH03280018A (ja) 液晶表示装置及びその製造方法
JP3127619B2 (ja) アクティブマトリクス基板
JP2711015B2 (ja) マトリクス形表示装置
US5677547A (en) Thin film transistor and display device including same
JPH1048664A (ja) 液晶表示装置及びその製造方法
JPH10142636A (ja) アクティブマトリクス型表示回路
JPH0815711A (ja) アクティブマトリクス基板
JPS60261174A (ja) マトリツクスアレ−
JP2003223119A (ja) 表示装置およびその製造方法
JPH0812539B2 (ja) 表示装置及びその製造方法
JPH0682834A (ja) アクティブマトリクスパネル
JPS6178166A (ja) 薄膜トランジスタ−アレ−とその製造方法
JPH0830822B2 (ja) アクテイブマトリクス液晶表示装置の製造方法
JPH04106938A (ja) 薄膜電界効果型トランジスタ
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JP2910656B2 (ja) アクティブマトリクス液晶表示パネル及びその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees