JP3035958B2 - 表示データの診断方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高精細度のモニターに画像メモリに貯え
られているイメージの表示を行うために使用される表示
データの処理回路に関する。

〔従来の技術〕

（2048×2048）ピクセルのような高精細度のディスプ
レイに表示を行うために、ディスプレイジェネレータが
使用される。この装置は、ホストコンピュータの指令に
よりビットマップメモリに所望のイメージを構成するた
めのグラフィックプロセッサの部分、イメージを貯える
ビットマップメモリ、及びこのメモリを読み出してモニ
ターをドライブする部分とからなる。かかるディスプレ
イジェネレータにおいて、故障箇所の発見、信頼性の向
上のために、メモリ、各部のディジタル回路が確実に動
作しているかを監視する必要がある。従来では、シンク
ロスコープ、ロジックアナライザ等を使用して、波形の
観測、解析により診断を行っていた。

〔発明が解決しようとする課題〕

しかしながら、高精細度のディスプレイをドライブす
る時には、ピクセルレートが非常に高い周波数となり、
従来の方法では、正確に、且つ迅速に診断を行うことが
難しかった。

従って、この発明の目的は、ホストコンピュータによ
り正確且つ迅速に自己診断を行うことが可能な表示デー
タの処理回路を提供することにある。

〔課題を解決するための手段〕

この発明は、画像メモリから読み出されたパラレルの
入力データをシリアルデータに変換すると共に、ルック
アップテーブルにより色を表現するようにした画像処理
回路の診断方法において、 ビットマップメモリの特定のアドレスに特定のデータ
を書き込むステップと、 特定のアドレス上のデータに対応するビットマップメ
モリの後段に位置する構成による処理結果を、画像処理
の過程において生成される所定のタイミング信号に基づ
いて選択的に記憶する記憶ステップと、 記憶ステップによる記憶内容と、特定のデータとを比
較するステップとを有することを特徴とする表示データ
の診断方法である。

〔作用〕

ホストコンピュータは、まず、画像メモリの特定のア
ドレスに所定のデータを書き込み、特定のアドレスをア
ドレスレジスタ12に設定する。画像メモリのこれ以外の
アドレスには、このコードと区別できる他のコードが設
定される。そして、アクティブ期間で、レジスタ９に対
してロード信号が供給され、レジスタ９は、特定のアド
レスのデータを取り込む。このレジスタ９の内容をホス
トコンピュータが読み出すことで、設定したコードが得
られたかどうかが判定される。

〔実施例〕

以下、この発明の一実施例について図面を参照して説
明する。この一実施例は、ビットマップディスプレイに
対するシリアルデータを発生する部分であり、第１図で
１で示す入力データは、画像メモリ（ビットマップメモ
リ）からパラレルに読み出されたデータである。

２で示す出力データがD/A変換器によりアナログ信号
とされ、ビットマップディスプレイに供給される。ビッ
トマップディスプレイは、（2048×2048）ピクセル、ノ
ンインターレス、60フレーム／秒の高精細度のCRTモニ
ターである。出力データ２は、ピクセルクロックレート
で360MHzと高いものとなるので、ビットマップメモリか
らパラレル読み出しをする必要があり、パラレル−シリ
アル変換がなされる。また、ルックアップテーブルのコ
ントロール（書き換え）が高速になされる。

この一実施例は、主として３個のLSI3、４及び５で構
成されている。初段のLSI3に設けられた入力レジスタ６
に入力データ１が供給される。入力データ１は、ビット
マップメモリからパラレルに読み出され、例えば22.5MH
zのレートの16ピクセルのデータである。１ピクセル
は、12ビットのデータである。従って、360MHzの出力デ
ータ２を得るには、16ピクセルの同時読み出しで、（1
6:1）のパラレル−シリアル変換がなされる。また、ビ
ットマップメモリへの書き込みの際にも、メモリの動作
速度が障害となるので、ブロックごとの書き込みを行う
ことが必要であり、この書き込みと整合をとるために、
同時に読み出した16ピクセルの内、数ピクセルごとのニ
ブルスワッピングがなされる。

入力レジスタ６の出力がマルチプレクサ７に供給され
る。マルチプレクサ７により（4:1）のパラレル−シリ
アル変換がされ、４ピクセルパラレルで、90MHzのレー
トのデータがマルチプレクサ７から発生する。マルチプ
レクサ７の出力データが出力レジスタ８に供給され、出
力レジスタ８の出力データがスナップショットレジスタ
９及びLSI4に供給される。スナップショットレジスタ９
の出力データがホストバス10に結合される。入力レジス
タ６のクロックは、（4:1）の変換であれば、出力レジ
スタ８のクロックの４倍の周期を有する。

LSI3には、図示せずも、アップダウンカウンタが設け
られている。このカウンタの出力信号は、マルチプレク
サ７に供給され、入力レジスタ６に取り込まれた16個の
ピクセルをニブル単位で出力する時の順序を指定するよ
うに、マルチプレクサ７を制御する。つまり、最初に入
力データ１が入力レジスタ６にホールドされると同時
に、カウンタに最初に出力されるニブルを指定するコー
ドがロードされ、マルチプレクサ７は、これを受けて、
そのニブルを選択して出力する。そして、シリアルクロ
ックの立ち上がりで出力レジスタ８がマルチプレクサ７
の出力を取り込む。これと同時に、カウンタがインクリ
メント或いはデクリメントし、その出力をマルチプレク
サ７に対して出力する。このアップダウンカウンタは、
要求されるニブルスワッピングに容易に対応できるよう
に、アップダウンの制御入力、ロード入力、LSBのイネ
ーブル入力を有している。

LSI3には、自己診断のための制御部11が設けられてい
る。制御部11には、アドレスレジスタ12、リクエストレ
ジスタ13、モードレジスタ14、フラグレジスタ15、タイ
ミングレジスタ16が設けられる。また、制御部11に、ア
ドレスレジスタ12に格納されたアドレスとアドレスカウ
ンタ17で発生したアドレスとの一致を検出する比較器18
と、ロード発生器19が設けられている。

アドレスカウンタ17及びロード発生器19に、ブランキ
ングパルス20が供給される。ロード発生器19は、レジス
タ13、14及び16からのデータと、比較器18の出力信号と
からスナップショットレジスタ９に対するロード信号BS
LとLSI5のロード発生器26に対するロード信号VSLを発生
する。また、診断が終了した時に終了フラグをフラグレ
ジスタ15に出力する。ロード信号BSLは、LSI3の外部に
一旦取り出されてからスナップショットレジスタ９に供
給される。これは、複数のLSIが設けられる時に、共通
のロード信号BSLを使用できるようにするためである。

これらの構成は、モニターに表示される画像に異常が
認められた時の故障部位の特定、製品出荷時の検査、デ
ィスプレイ装置の定期的なエラーチェック等の自己診断
をホストコンピュータから行うためのものである。

LSI4は、ルックアップテーブル21の書き換えを制御す
るために設けられている。LSI4は、ブリンクルックアッ
プテーブル（図示せず）の書き込み及び読み出しのアド
レスを発生し、また、ブリンクルックアップテーブルか
らメインのルックアップテーブル21への転送を制御す
る。ルックアップテーブル21は、アクセスタイムが10ns
のように短い高速のメモリ（例えばECLRAM）で構成され
ている。ルックアップテーブル21は、同一の内容の４個
のルックアップテーブルからなる。

ビットマップメモリから同時に読み出された16ピクセ
ルは、夫々同じ内容のルックアップテーブルのマッピン
グが必要であるが、16個の同じ内容のルックアップテー
ブルを持つことは経済的でない。そこで、ルックアップ
テーブル用のメモリとして高速のメモリ例えばアクセス
タイムが10nsのECLのRAMを使用し、（4:1）のパラレル
−シリアル変換をマルチプレクサ７で行った後に、ルッ
クアップテーブル21にマップし、その後のLSI5で（4:
1）のパラレル−シリアル変換を行っている。これによ
り、ルックアップテーブル21を構成するRAMが４個に減
少できる。

また、ルックアップテーブル21は、表示する画像によ
って書き換えが必要である。この書き換えは、垂直ブラ
ンキング期間になされるが、ブランキング期間に全ての
ルックアップテーブルを書き換えるのことは、ホストプ
ロセッサの速度の制約で困難であり、この一実施例で
は、バッファ用のブリンクルックアップテーブルを設け
ている。ホストコンピュータは、このブリンクルックア
ップテーブルに必要なRGBコードを書き込んでおき、垂
直ブランキング期間にルックアップテーブル21に転送す
る。

ルックアップテーブル21からは、４ピクセルパラレル
で、各ピクセルが（８×３＝24）ビットのRGBデータが
発生する。このRGBデータがLSI5の入力レジスタ22に取
り込まれる。入力レジスタ22にマルチプレクサ23が接続
され、マルチプレクサ23により（4:1）のパラレル−シ
リアル変換がなされる。従って、マルチプレクサ23の出
力として、ピクセルレートが360MHzのRGBデータが得ら
れる。このRGBデータが出力レジスタ24を介して出力デ
ータ２として取り出される。出力データ２は、D/A変換
器（図示せず）に供給され、アナログのRGB信号として
変換され、同期信号と共にビットマップディスプレイに
供給される。

また、マルチプレクサ23からのRGBデータがスナップ
ショット25に供給される。スナップショットレジスタ25
に対するロード信号がロード発生器26で形成される。ロ
ード発生器26には、前述のLSI3で形成されたロード信号
VSLが供給される。ロード発生器26には、ホストコンピ
ュータからのポジションデータがポジションレジスタ27
を介して供給される。ロード発生器26からのロード信号
でスナップショットレジスタ25に取り込まれたデータが
ホストバス10を通じてホストコンピュータに供給され
る。

この一実施例は、カーソル表示等のために、１ピクセ
ル当り２ビットのオーバーレイプレーンを有している。
ここにビットを立てたピクセルは、オーバーレイルック
アップテーブルのRGBコードをメインルックアップテー
ブル21のRGBコードに代えてモニターに表示する。LSI5
には、図示せずも、オーバーレイコントロールで使用さ
れるオーバーレイルックアップテーブルが格納されるレ
ジスタが設けられている。

上述のように、初段のLSI3のマルチプレクサ７で（4:
1）のパラレル−シリアル変換を行い、最終段のLSI5の
マルチプレクサ23で（4:1）のパラレル−シリアル変換
を行い、全体的に（16:1）のパラレル−シリアル変換を
行うものとしている。これに加えて、LSI3で（8:1）の
パラレル−シリアル変換を行い、LSI5で（2:1）のパラ
レル−シリアル変換を行うことも可能とされている。後
者の変換方式は、解像度が低いモニターの場合、或いは
アクセスタイムが5nsのような高速のルックアップテー
ブル用のメモリが開発された場合に適用される。

上述の３個のLSI3、４及び５からなるこの一実施例
は、ホストコンピュータにより自己診断が可能とされて
いる。つまり、ホストコンピュータが意図したデータが
正しく出力されているかどうか、また、データに異常が
あった時に、その部位がどこかを特定することが自己診
断で可能となる。

LSI3に設けられたスナップショットレジスタ９と、LS
I5に設けられたスナップショットレジスタ25とは、特定
のピクセルアドレスを狙い撃ちで取り込むことができ
る。また、ホストコンピュータとのインターフェースを
担当し、リクエストを受け付け、スナップショットレジ
スタ９、25をロードし、この終了をホストコンピュータ
へ通報するために、自己診断用の制御部11が設けられて
いる。

ホストコンピュータは、ホストバス10とLSI3のポート
を通して、リクエストレジスタ13とモードレジスタ14を
セットする。また、必要に応じて、アドレスレジスタ1
2、タイミングレジスタ16、ポジションレジスタ27に
も、情報をセットする。アドレスレジスタ12には、スナ
ップショットレジスタ９及び25を使用してアドレスの狙
い撃ちのモードの際に、その対象のピクセルのアドレス
がセットされる。タイミングレジスタ16には、スナップ
ショットレジスタ25を使用してピクセルの狙い撃ちの際
に、ロード信号VSLをアサートするタイミングをセット
する。LSI3からLSI5までのハードウエアに依存する遅延
の調整のためにタイミングのセットが必要である。ポジ
ションレジスタ27は、スナップショットレジスタ25を使
用しての狙い撃ちの際に、LSI5に読み込まれた４個のピ
クセルの中の狙うべきピクセルを指定する。

アドレスカウンタ17は、水平ブランキング信号及び垂
直ブランキング信号20によって制御され、各データのピ
クセルアドレス（モニター上の位置）がアドレスカウン
タ17の出力により認識できる。アドレスレジスタ12に
は、ホストコンピュータから狙い撃ちすべきピクセルの
アドレスが与えられる。比較器18で、アドレスレジスタ
12の出力とアドレスカウンタ17の出力が比較され、比較
器18の出力によりピクセルの狙い撃ちのタイミング形成
される。

制御部11は、指定された自己診断のモードに応じてス
ナップショットレジスタ９及び25に対するロード信号BS
L及びVSLを発生し、要求されたデータをこれらのレジス
タ９及び25に取り込ませる。データの取込みが終了する
と、フラグレジスタ15に終了フラグがセットされる。ホ
ストコンピュータは、フラグレジスタ15を監視してお
り、終了フラグが設定されたことを確認してからレジス
タ９或いは25の内容を読み出す。このフラグレジスタ15
を設けることにより、目的のデータがロードされる前
に、スナップショットレジスタ９或いは25をホストコン
ピュータが読みに行く誤動作が防止できる。

自己診断は、モードレジスタ14に設定されるコードと
対応する複数のモードの中で、最初にLSI3のみに関係す
る第１のモードについて、以下に説明する。

最初にホストコンピュータは、ビットマップメモリの
特定のアドレスをテストしたい色に設定し、そのアドレ
スをアドレスレジスタ12に書き込む。また、ホストコン
ピュータは、制御部11のリクエストレジスタ13にリクエ
ストを出し、レジスタ15に終了フラグが設定されるのを
待つ状態とされる。

制御部11は、リクエストを受け付けたら、ブランキン
グ信号がアクティブである期間に、アドレスレジスタ12
の出力とアドレスカウンタ17の出力とを比較し、両者が
一致したらロード信号BSLを出力する。ロード信号BSLに
よりスナップショットレジスタ９にデータがロードさ
れ、その後に終了フラグがレジスタ15にセットされる。
ホストコンピュータは、この終了フラグを見た後に、ス
ナップショットレジスタ９を読み出して設定したデータ
が得られたかどうかを判定する。従って、この第１の自
己診断モードに依れば、主としてビットマップメモリの
診断を行うことができる。

次に、ルックアップテーブル21の診断を主として行う
第２のモードについて説明する。

最初にホストコンピュータは、ビットマップメモリ及
びルックアップテーブル21をテストしたい色に設定す
る。つまり、ビットマップメモリの全てのピクセルを単
色で塗りつぶし、全てのピクセルがルックアップテーブ
ル21の特定のアドレスを指定するように設定する。ルッ
クアップテーブル21の特定のアドレスには、テストした
いRGBコードを設定しておく。

次に、ホストコンピュータが自己診断のリクエストを
LSI3に送出し、終了フラグがレジスタ15に設定されるの
を待つ。

LSI3は、リクエストを受け付けたら、ブランキング信
号がアクティブである期間にLSI5に対して、ロード信号
VSLを発生する。ロード発生器26は、ロード信号VSLを受
けて、スナップショットレジスタ25に対するロード信号
を発生する。ロード信号VSLが発生した後に、終了フラ
グがセットされ、ホストコンピュータがこのフラグを見
て、スナップショットレジスタ25の内容を読み出す。そ
して、設定したRGBデータが得られたどうかを判定す
る。

次に、ビットマップメモリから出力データ２が得られ
る迄の系を診断するための第３のモードについて説明す
る。

まず、ホストコンピュータは、ビットマップメモリ及
びルックアップテーブルの設定を行う。ビットマップメ
モリの特定のアドレスにテストしたいルックアップテー
ブルのアドレスを書き込み、そのビットマップメモリの
アドレスをアドレスレジスタ12に書き込む。一方、この
ルックアップテーブルのアドレスに、既知のRGBコード
を設定しておき、それ以外のビットマップメモリ及びル
ックアップテーブルのアドレスには、設定したものと区
別できるようなコードを設定しておく。その後、リクエ
ストをホストコンピュータがLSI3に対して発生し、終了
フラグが設定されるのを待つ。

LSI3の制御部11は、リクエストを受け付けたら、ブラ
ンキング信号がアクティブである期間にアドレスレジス
タ12の出力とアドレスカウンタ17の出力を比較し、両者
が一致した時に、タイミングレジスタ16の値だけ遅延さ
せてロード信号VSLを発生する。このロード信号によ
り、LSI5のスナップショットレジスタ25は、同時に入力
された４個のピクセルの中からポジションレジスタ27の
指定するピクセルのデータを選択的にロードする。その
後、終了フラグがフラグレジスタ15にセットされる。

ホストコンピュータは、終了フラグを見た後に、スナ
ップショットレジスタ25の内容を読み出して、設定した
データが得られるかどうかを判定する。

〔発明の効果〕

この発明は、ビットマップメモリからパラレルに読み
出され、高速の出力データに変換するためのディジタル
回路、メモリ等の故障診断と故障箇所の発見をホストコ
ンピュータが行うことができる。従って、診断の信頼性
が向上し、故障箇所の発見が容易にできる。また、LSI
の内部に診断に必要なレジスタ、制御部を構成する場合
には、ハードウエアを簡単化、小型化できる。

【図面の簡単な説明】

図はこの発明の一実施例のブロック図である。 図面における主要な符号の説明 1:入力データ、 2:出力データ、 ３、４、5:LSI、 ７、23:マルチプレクサ、 ９、25:スナップショットレジスタ、 10:ホストバス、 11:制御部、 19、26:ロード発生器、 21:ルックアップテーブル。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】画像メモリから読み出されたパラレルの入
   力データをシリアルデータに変換すると共に、ルックア
   ップテーブルにより色を表現するようにした画像処理回
   路の診断方法において、 ビットマップメモリの特定のアドレスに特定のデータを
   書き込むステップと、 上記特定のアドレス上のデータに対応する上記ビットマ
   ップメモリの後段に位置する構成による処理結果を、画
   像処理の過程において生成される所定のタイミング信号
   に基づいて選択的に記憶する記憶ステップと、 上記記憶ステップによる記憶内容と、上記特定のデータ
   とを比較するステップとを有することを特徴とする表示
   データの診断方法。