JP3066597B2 - ラスターデータの変化を検出するための方法および装置 - Google Patents

ラスターデータの変化を検出するための方法および装置

Info

Publication number
JP3066597B2
JP3066597B2 JP2106688A JP10668890A JP3066597B2 JP 3066597 B2 JP3066597 B2 JP 3066597B2 JP 2106688 A JP2106688 A JP 2106688A JP 10668890 A JP10668890 A JP 10668890A JP 3066597 B2 JP3066597 B2 JP 3066597B2
Authority
JP
Japan
Prior art keywords
pixel
raster data
image
data image
raster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2106688A
Other languages
English (en)
Other versions
JPH02299079A (ja
Inventor
アラン・エデイ・ベル
Original Assignee
サン・マイクロシステムズ・インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サン・マイクロシステムズ・インコーポレーテツド filed Critical サン・マイクロシステムズ・インコーポレーテツド
Publication of JPH02299079A publication Critical patent/JPH02299079A/ja
Application granted granted Critical
Publication of JP3066597B2 publication Critical patent/JP3066597B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Analysis (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Description

【発明の詳細な説明】 〔従来の技術及び発明が解決しようとする問題点〕 パーソナルコンピユータ等のマイクロプロセツサベー
スシステムにおいては、ビデオ表示装置（モニター）を
制御するためのビデオハードウエアは、CPUからモニタ
ーへ発行されるビデオ指令をインタフエースするアダプ
タを含んでいる。パーソナルコンピユータに最も広く使
用されているビデオアダプタの１つが、International
Business Machines社（ニユーヨーク州アーモンク）
製造のビデオグラフイツクスアレイ（VGA）である。VGA
は非常に広く普及し、数多く採用されているため、メー
カーの中には、VGAをエミユレートしたハードウエアを
出しているところもいくつかあるほどであり、VGAを利
用してビデオ出力を発生するソフトウエアを開発したソ
フトウエアメーカーも数多い。
VGAのブロツク線図は第１図に示されている。VGAはVG
Aチツプ又はコントローラ20と、フレームバツフア及び
字体などの記憶装置として機能するメモリ10と、カラー
表示装置のためのルツクアツプテーブルとして機能する
と共に、モニター40のドライバとしても機能するパレー
トチツプと呼ばれることもあるデジタル／アナログ変換
器（DAC）30とを有する。VGAチツプ20はPCバス60を介し
てCPU50に接続される。CPUはVGAチツプに対して伝送
し、VGAチツプは、どの情報を表示すべきか、どの情報
を表示すべきでないかということに関するビデオ指令を
受信する。表示を発生すべきときには、CPUはある１つ
のデータセツトを表示することをVGAチツプ20に命令す
る。CPUからの指令を受信するとVGAチツプは、テキスト
モードである場合は、文字属性を含む16ビツト、図形モ
ードである場合には、画素情報となる要求された命令を
メモリ10へ送信して、フレームバツフア画像を発生させ
る。次に、このフレームバツフア画像がVGAチツプへ戻
され、VGAチツプはフレームバツフアの内容を一度に１
画素ずつDACへ送信する。DAC30へ送信される４ビツト画
素コード（16色の場合は４ビツト、256色の場合には８
ビツト）は、画素の色をカラールツクアツプテーブルを
通じて確定するために使用される。ルツクアツプテーブ
ルによつて画素の色が確定すると、デジタル信号はアナ
ログ信号に変換されて、表示のためにモニター40へ出力
される。表示モニター40の表示を再生するために、１秒
間に60回、フレームバツフアの内容を読取り、DAC30へ
転送する。VGAはきわめて広く普及しているので、コン
ピユータメーカーは、VGAとの間でのみ互換性をもつ人
気のソフトウエアプログラムをさらに新しい型のコンピ
ユータで動作させるように、VGAに対して逆方向の互換
性を有するビデオハードウエアやビデオソフトウエアを
設計しようと試みた。
しかしながら、最新の多重タスク処理コンピユータの
多くに見られるウインドウ処理と呼ばれる新たな機能に
よつて、VGAとの互換性を得るという問題はより一層難
しくなつてしまつた。この機能を実行するソフトウエア
プログラムには、Microsoft Corporation（ワシントン
州レドモンド）が開発した「Microsoft Windows」や、I
nternational Business Machines（ニユーヨーク州アー
モンク）が開発した「Presentation Manager」などが
ある。ウインドウ処理環境の下では、スクリーンをそれ
ぞれウインドウと呼ばれる複数の領域に分割し、それら
のウインドウの中で様々に異なるプロセスを同時にラン
させることができる。たとえば、第１のウインドウで会
計プログラムを動作させながら、第２のウインドウでは
図形描出プログラムを動作させても良い。コンピユータ
のユーザーは、複数の別個のプロセスを動作させるため
に、ウインドウを切換えることが可能である。ウインド
ウ処理システムのうち、表示装置を含むグラフイツクス
部分は、通常、スクリーン上の異なるウインドウを指定
するパラメータと、それぞれのウインドウにおいて動作
すべきアプリケーシヨンとを入力として受信する別個の
プログラムである。従つて、表示が変化すべきであるこ
とをアプリケーシヨンプログラムが指示したとき、その
情報はウインドウ処理システムへ送信され、ウインドウ
処理システムはビデオ情報を取出して、データのマツサ
ージ、すなわち、ウインドウ及びそのウインドウと表示
される他のウインドウとの関係を考慮して、データのサ
イズを圧縮すると共に、データをクリツプし且つトリム
する動作を実行し、マツサージしたデータを表示のため
にモニターのフレームバツフアへ出力するのである。し
かしながら、コンピユータハードウエアの開発に当たつ
ては、VGAはウインドウ環境の下で動作しないことが判
明しており、VGAで生成した表示を取出して、それをス
クリーンの一部に割当てることは不可能であつた。VGA
ベースのプロセス、すなわち、ビデオ出力を発生するた
めにVGAを利用するプロセスを実行すべき場合には、ウ
インドウ処理システムの下でランするアプリケーシヨン
を延期し且つセーブすると共に、VGAプロセスがそのビ
デオ画像を表示できるようにスクリーンを消去すること
が必要である。
この問題を克服するために、VGAベースのプロセスを
ウインドウ処理システムの中で表示可能とするように、
ウインドウ処理システムとの間で互換性をもつVGAエミ
ユレーシヨンソフトウエアを開発しようとする試みがな
されているのであるが、ソフトウエアエミユレータは大
量のCPUオーバヘツドを必要とし、表示を発生するのに
要する時間を著しく長くする。ソフトウエアエミユレー
タを介してビデオ画像を発生するのに要する時間は、非
ウインドウ処理環境で同じ画像を発生するために通常必
要な時間の最高で83倍の長さにもなることは、試験によ
つてわかつている。本発明の方法及び装置は、VGAベー
スのアプリケーシヨンを互換性のない環境の中で実時間
で表示できるように、VGAと、ウインドウ処理環境のよ
うなVGAと互換性のない環境との間にインタフエースを
設けることにより、上記の問題を克服しようとするもの
である。
さらに、地震データや地質データ，レーダーデータ，
ビデオイメージングデータ，画像処理で採用されるデー
タのようなデータなどの大きなブロツクの形態をとるラ
スターデータの実時間比較を実行するために、本発明の
方法及び装置を利用しても良いことがわかつている。現
在、そのような用途においては、２つのデータのブロツ
クを比較すべき場合、データのブロツクを１ビツトずつ
比較するソフトウエアにより、比較を実行している。こ
れはきわめて多くの時間を費す方式であり、大型で強力
なメインフレームコンピユータで実行する場合を除い
て、データの実時間処理を困難にする。本発明の方法及
び装置は、強力なメインフレームコンピユータを利用せ
ずに、ラスターデータの比較及びその変化の検出を実時
間で実行する能力を提供する。
〔問題点を解決するための手段〕
従つて、本発明の目的は、ビデオアダプタと、互換性
のない図形表示環境との間に、ビデオアダプタの出力を
互換性のない図形表示環境の中で実時間で表示できるよ
うに、インタフエースを設けることである。
本発明の目的は、垂直グラフイツクスアレイ（VGA）
ビデオアダプタなどのビデオアダプタと、ウインドウ処
理システムなどの互換性のないグラフイツクス環境との
間に、VGAベースのアプリケーシヨンをウインドウ処理
システムを介して実時間で表示し且つ出力することがで
きるように、インタフエースを設けることである。
さらに、本発明の目的は、ラスターデータのブロツク
の実時間比較と、その変化の検出とを可能にする方法及
び装置を提供することである。
本発明の方法及び装置においては、データ、すなわ
ち、ラスターデータをメモリに記憶する。データをメモ
リに記憶するプロセスの間に、現在メモリにあるデータ
を１ビツトずつ読取つて、メモリの同じ記憶場所に書込
まれるべきビツトと比較する。比較を実行するために
は、単純な排他的OR回路又は比較器回路などの回路を使
用するのが好ましい。ある記憶場所から読取られたデー
タと、その同じ記憶場所に書込まれるべきデータとが同
じでなければ、不一致と、その不一致の場所とを後に分
析のために使用できるようにメモリの別個の領域に記入
すると共に、その記憶場所に書込まれるべきデータを直
ちにメモリに書込む。使用すべきメモリの種類は、現在
メモリにあるデータの読取りと、新たなデータのメモリ
への書込みとを１つのメモリサイクルの中で実行するメ
モリであるという理由から、ダイナミツクランダムアク
セスメモリ（DRAM）であるのが好ましい。
本発明の方法及び装置は、現在ビツト、すなわち、フ
レームバツフアに蓄積されているラスター画像を更新後
のラスター画像と比較し且つデータの変化を本発明の方
法及び装置を使用して画素ごとに検出するようなビデオ
グラフイツクス環境に特に適用可能である。変化した画
素で集められた情報を利用すると、ビデオ表示装置は変
化したデータを更新するだけで良いので、転送すべきデ
ータの量は最少限に抑えられ、システムはスピードアツ
プする。
好ましい実施例においては、本発明の方法及び装置
は、ビデオグラフイツクスアレイ（VGA）などのビデオ
アダプタと、ビデオアダプタとの間に互換性をもたな
い、ウインドウ処理システムなどのビデオ表示システム
との間に、実時間で表示を発生するために、ビデオアダ
プタにより発生されたビデオ出力が変換され、ビデオ表
示システムに入力されるように、インタフエースを構成
するために採用されている。
〔実施例〕
以下、添付の図面を参照して本発明を詳細に説明す
る。
第２図ａに関して説明すると、本発明のシステムは第
１のメモリ70と、排他的OR回路（XOR）90と、第２のメ
モリ80とを含む。第１のメモリ70は、デジタルビデオ画
像データ又はレーダー画像データなどのラスターデータ
を大量に記憶するために使用される種類のメモリのいず
れかであれば良い。メモリに書込むべきデータはデータ
線75を介して入力され、そのデータを書込むべきアドレ
スはアドレス線83を介して入力される。比較すべき同様
のデータ、たとえば、特定のＸ−Ｙ座標位置にある画素
が常にメモリの同一のアドレスに書込まれ、また、同一
のアドレスから読取られるように、ラスターデータは一
貫してメモリの同じ記憶場所に書込まれてゆく。このよ
うに、それぞれの画素位置と、その画素情報が記憶され
る記憶場所との間には、直接の相関が成り立つのであ
る。メモリにデータ（ここでは「入力データ」という）
を書込む前に、そのデータを書込むべきアドレスの内容
を読取るための読取り動作が実行され、そのデータ（こ
こでは「現在データ」という）はデータ出力線85を介し
てXOR回路90の第１の入力読取りピンへ出力される。デ
ータ線75の入力データはXOR90の第２の入力ピンへ出力
され、現在データと入力データとが比較される。XOR回
路90の出力は、入力データと現在データとが同じである
か否かを示す。XOR回路90の出力は２つのデータが同じ
ではないことを示した場合には、アドレス線83のデータ
メモリアドレスが第２のメモリ80へクロツクされて、そ
こに記憶される。
第１のメモリ70から現在データが読取られた直後に、
入力データはメモリの、アドレス線83のアドレスに書込
まれる。データの比較と、メモリへのデータの記憶とを
実行するのに要するクロツクサイクルの数をできる限り
少なくするために、メモリ書込み動作をXOR動作と同時
に実行するのが好ましい。そこで、メモリからデータを
読取る過程と、現在データと入力データとを比較する過
程とは１つのメモリサイクルの中で起こるのが好まし
い。第２のメモリサイクルの間に、入力データは第１の
メモリ70に書込まれるが、現在データと入力データとが
同じでなければ、そのサイクルと同時に、記憶場所のア
ドレスは第２のメモリ80に記憶される。第２のメモリ80
に記憶される情報は記憶場所であるのが好ましいが、表
示装置の対応する画素のＸ−Ｙ座標位置などの、データ
を識別する他の情報を使用しても良い。
同じメモリサイクルの中で複数のビツトを読取り、比
較し、書込むように、プロセスと装置を拡張することは
可能である。第１のメモリ70が32ビツト幅のメモリであ
る場合、32ビツト分のデータは32本のデータ線を介して
メモリ70の32本のデータ入力ピンに入力され、メモリ70
は１サイクルの中でそれら32ビツトを書込むことになる
と考えられる。データをメモリに書込むのに先立つて、
32ビツトの現在データが読取られて、32本のデータ出力
ピンを介して、１つ又は２つ以上の比較器回路（その数
は、それぞれの比較器回路に対する入力の数によつて決
まる）の32本の入力ピンへ出力される。比較器回路は32
ビツトの入力データと現在データとを同時に比較し、異
なつているビツトを示すデータを出力し、この情報はメ
モリに記憶される。
第２図ｂは、本発明のこの実施例の好ましい構成を示
す。どのような種類の読取り／書込みメモリを使用して
も良いのであるが、本発明のシステムはダイナミツクラ
ンダムアクセスメモリ（DRAM）を採用するのが好まし
い。DRAMは、読取り−修正−書込みメモリサイクル（RM
W）と呼ばれる単サイクルメモリ動作を実行する。RMWに
おいては、データ書込みの前に、メモリに現在記憶され
ている旧データを読取り、メモリからデータ出力線を介
して出力する。このメモリ動作が好ましいのは、１つの
メモリサイクルの中で、メモリに現在記憶されているデ
ータを読出して、新たなデータをメモリに書込むので、
メモリから現在データを読取り、入力データと現在デー
タとを比較し且つ入力データをメモリに書込むプロセス
を１つのメモリサイクルの中で実行できるからである。
この実施例は、データの変化を確定するためにデジタル
ビデオ画像データ又はその他の種類のラスターデータを
検査する場合に特に有用である、１例としてレーダー信
号の処理があるが、その場合には、「ブリツプ」、すな
わち、航空機などを表わす画像のレーダー信号の中での
動きに注目することが重要である。この実施例は、ま
た、大半の情報が同じままであつて、ごくわずかなデー
タの偏差を伴なうような地震データ又は地質データの変
化を確定するときにも有用である。
さらに、画像が最前に伝送された時点から変化した画
像の一部分のみを伝送することにより、ラスター化画像
又はデジタルビデオ画像の実時間更新を実行するデジタ
ルビデオイメージングの領域で、この実施例を利用して
も良い。デジタルビデオイメージングプロセスにおける
障害は、ビデオ画像を表わすラスターデータを入力手段
から出力手段へ伝送する、たとえば、CPUからフレーム
バツフアへ、又はビデオ画像の起点から、テレビ電子会
議でしばしば行われているように電話回線又は衛星リン
クなどを介して最終宛先へ伝送するために必要な時間で
ある。従つて、伝送することが必要であるデータの量を
最小限にするのが好ましい。これは、多くの場合、伝送
前にビデオデータを圧縮し、次に、伝送受信後にデータ
を拡張するというデータ圧縮方式を経て実行されるが、
最前の伝送以来変化した画像部分を表わすデータのみを
伝送すれば、プロセスは単純になり、伝送時間は最短に
なるであろう。多くの適用用途において、画像が頻繁に
更新されるときにビデオ画像に発生する変化の量は画像
全体からすればわずかな割合であるので、伝送速度を上
げることが重要である。
本発明のシステムが特に有用であつた適用用途の１つ
の一部を第３図に示す。これは、ビデオグラフイツクス
アレイ（VGA）などのビデオアダプタと、そのビデオア
ダプタと互換性をもたないウインドウ処理システムなど
のビデオシステムとの間にインタフエースを設けるもの
である。
VGA120を利用するコンピユータプログラムアプリケー
シヨンは、CPUを介して、表示すべきビデオデータをVGA
サブシステム130、特にVGAコントローラチツプへ通信す
る。通常のVGAシステムにおいてはデジタル／アナログ
変換器（DAC）を介して表示モニターへ出力されるVGAコ
ントローラチツプの出力は、本発明のビデオインタフエ
ース140に入力される。ビデオインタフエース140は、VG
A出力データを、ウインドウ処理システム150と互換性を
もち、ウインドウ処理システム150に対する入力として
解釈することができるラスターデータに変換する。ウイ
ンドウ処理システムは、ラスターデータを受信すると、
そのデータを表示装置の適正なウインドウに表示するた
めに、データをマツサージする。ビデオインタフエース
140のさらに詳細なブロツク線図は、第４図に示されて
いる。
第４図に関して説明すると、VGAインタフエースはVGA
コントローラチツプ220と、画素パツカー170と、タイミ
ング制御部180と、フレーム捕獲RAM190と、ダーデイ（d
irty）画素比較器195と、プログラム可能ダーテイ領域
制御部200と、バスインタフエース／ルツクアツプテー
ブル210と、ダーテイ領域記憶装置230とを含む。タイミ
ング制御部180はビデオインタフエースの全ての構成要
素のタイミングを制御し、VGA及びウインドウ処理シス
テムとに対しビデオインタフエースのタイミングを調整
する。タイミング制御部180は捕獲のタイミングと、走
査線長さ、帰線長さ、走査線数の設定とを制御し、捕獲
とダーテイ画素処理が完了した後、データをウインドウ
処理システムへ転送すべきであることを示すために、CP
Uへ割込みを送信する。タイミング制御部180は、水平同
期信号，垂直同期信号，帰線消去信号及びクロツク信号
などのタイミング信号をVGA220から受信し、画素パツカ
ー170,フレーム捕獲RAM190,ダーテイ画素比較器195,プ
ログラム可能ダーテイ領域制御部200及びダーテイ領域
記憶装置230に対しタイミング信号を供給する。タイミ
ング制御部180は、ある特定のＸ−Ｙ座標位置からの画
素が一貫してフレーム捕獲RAMの同じアドレスに書込ま
れるように、画素パツカー170により出力された画素情
報を書込むべきフレーム捕獲RAM190のメモリアドレスを
計算するために、VGA220から受信したタイミング信号と
関連して使用されるいくつかのカウンタをさらに含む。
データを表示すべき場合、もしくは、現在表示中のデ
ータを変更又は更新すべき場合には、VGAベースのアプ
リケーシヨンプログラムが表示すべきビデオデータをCP
Uに指示する。この情報は、現在利用可能であるVGAビデ
オアダプタで使用されているのと同じVGAコントローラ
チツプであるVGAコントローラチツプ220へVGAフオーマ
ツトで転送される。そこで、VGAコントローラチツプ220
は、ラスター画像を発生するための標準機能を実行す
る。ラスター画像が発生した後、ラスターデータはVGA
コントローラチツプ220から１画素ずつ送り出される。
標準型VGAシステムにおいては、この情報カラールツク
アツプテーブルを含むDACへ出力され、ルツクアツプテ
ーブルは、モニターへの表示のために出力されるべき適
正な制御信号を発生することになるであろう。ただし、
本発明のこの実施例によるビデオインタフエースでは、
VGAコントローラチツプ220の出力は、フレーム捕獲RAM
への伝送を目的として、周期的に「捕獲」される。従つ
て、出力に関しては、通常は４ビツト語、すなわち、ニ
ブルである画素データは、ここではフレーム捕獲RAMと
呼ばれているメモリ190へ送信されて、そこに一時的に
記憶される。
VGAコントローラチツプ220が出力したデータは所定の
周波数で捕獲されるのが好ましい。たとえば、10秒ごと
に一度の割合で、VGAコントローラチツプ220により現在
ラスター画像を出力し、「捕獲」し、フレーム捕獲RAM1
90へ転送しても良い。この方法によれば、表示されるラ
スター画像に対する更新の頻度を調整でき、また、ラス
ターデータを出力しているアプリケーシヨンに従つて更
新頻度を増減することが可能なので、絶えずラスター画
像を変更するアプリケーシヨンや、それほど多い回数で
ラスター画像を変更しないアプリケーシヨンに対応でき
る。
VGAからフレーム捕獲RAM190へラスター画像を転送す
るためのメモリサイクルの数をできる限り少なくするた
めには、画素データを、複数の画素から成るデータのブ
ロツクとして送信するのが好ましい。通常は、メモリサ
イクルごとに１行分のデータが書込まれるように、ブロ
ツクをRAM190の幅と等しいサイズにセツトする。これ
は、画素パツカー170を使用することによつて可能にな
る。画素パツカー170はVGAコントローラチツプ220から
画素データを受信し、記憶した画素情報の量がデータの
出力ブロツクのサイズと等しくなるまで、そのデータを
記憶しておく。次に、１つのメモリサイクルの中で、ブ
ロツク画素データを画素パツカー170から出力し、フレ
ーム捕獲RAM190に書込む。画素パツカー170はマルチビ
ツトシフトレジスタ又はｎビツトの長さのラツチから構
成されるのが好ましい。尚、画素データが一度に１行ず
つRAMに書込まれるように、「ｎ」はRAM190の幅と等し
い。
フレーム捕獲RAM190は、１つのメモリサイクルの中で
メモリからデータを読取り且つメモリにデータを書込む
ことが可能になるように読取り−修正−書込みモードが
イネーブルされるDRAMであるのが好ましい。このよう
に、１つのメモリサイクルの中で、DRAMに記憶されてい
る現在データをメモリから読取り、RAMへの入力デー
タ、すなわち、画素パツカー170により出力されたデー
タをメモリに書込み、さらには、データが変化したか否
かを判定するために、現在データと、入力データとをダ
ーテイ画素比較器195を使用して比較することができる
のである。ダーテイ画素比較器195は先に第２図ｂに関
して説明したような複数ビツトXOR回路から構成される
のが好ましい。ダーテイ画素データと呼ばれる変化した
データの位置を示す情報は、プログラム可能ダーテイ領
域制御部200へ転送される。プログラム可能ダーテイ領
域制御部200は変化したデータを解析し、表示されてい
るラスター画像を更新するためにウインドウシステムへ
伝送すべきラスターデータ群、すなわち、ラスターデー
タの領域（「ダーテイ領域」）を確定する。プログラム
可能ダーテイ領域制御部200がダーテイ領域を確定した
後、そのダーテイ領域のＸ−Ｙ座標限界がダーテイ領域
記憶装置230に記憶される。ダーテイ領域記憶装置は、
図面にはフレーム捕獲RAM190とは別個のメモリとして示
されているが、スペースを保持するために、物理的にフ
レーム捕獲RAM190と同じメモリチツプ上に設けられても
良い。
プログラム可能ダーテイ領域制御部200は、所定の１
組の制御パラメータを使用してダーテイ画素データと、
そのデータの互いに対する位置関係とを解析すると共
に、ダーテイ画素データを、ラスター画像中のそのＸ−
Ｙ座標位置に従つて、「ダーテイ画素領域」と呼ばれる
複数の領域に分類する。
表示装置において更新すべきダーテイ画素領域を確定
するために使用される制御パラメータは、所望のシステ
ムの精巧さと最適化の程度とによつて異なる。ウインド
ウ処理システムはシステムのオーバヘツドを著しく増加
させて、システムの処理速度を落とす。従つて、ウイン
ドウ処理システムに対するシステム呼出しの回数をでき
る限り少なくすることが望ましい。システム内の各構成
要素間を伝送されるデータの量も、システムの総処理速
度に大きく影響する。そこで、ウインドウ処理システム
へ転送されるべきデータの量をできる限り少なくするこ
とがさらに望ましい。システムの速度を最適化するため
に、たとえば、プログラム可能ダーテイ領域制御部200
を制御するパラメータを、各領域が１つのダーテイ画素
から成るように、又はいずれか１つのダーテイ領域がビ
デオ画像の全てのダーテイ画素から成るものと確定され
るように、セツトすることができる。しかしながら、プ
ログラム可能ダーテイ領域制御部200は、ウインドウ処
理システムに対し発行される指令の数をできる限り少な
くするという利点と、ウインドウ処理システムへ転送さ
れ、ウインドウ処理システムにより処理されるべきビデ
オデータの量をできる限り少なくするという利点とのバ
ランスを保つたダーテイ領域を形成するようにプログラ
ムされるのが好ましい。プログラム可能ダーテイ領域制
御部を制御するために使用されるパラメータは、水平方
向のダーテイ領域の最大サイズ（XMAX）と、垂直方向の
最大サイズ（YMAX）と、ダーテイ領域相互間のクリーン
（Clean）画素の水平方向の最小数（XCLEAN）と、ダー
テイ領域相互間のクリーン画素の垂直方向の最小数（YC
LEAN）とを含む。XMAX及びYMAXは、ラスター画素の１つ
のダーテイ領域のサイズを限定する。これは、スクリー
ン一杯の十字線などのように、スクリーンの大部分に広
がつてはいるが、影響を受けるのはスクリーンの限られ
た領域の中のごく少数の画素のみである形状の場合に、
ラスター画像全体の伝送を阻止するためであるスクリー
ン画素の最小数を表わすパラメータXCLEAN及びYCLEANは
領域の数を限定し、従つて、ウインドウ処理システムに
対する呼出しの回数を限定する。
プログラム可能ダーテイ領域制御部200のハードウエ
アは、与えられたパラメータを使用してデータを解析す
る状態機械又はマイクロプロセツサであるのが好まし
い。パラメータはプリセツトされても良いし、アプリケ
ーシヨンの種類に応じて調整されても良い。たとえば、
領域内のダーテイ画素の数と、領域内の画素の総数との
比が小さいとわかつたならば、ダーテイ領域のサイズを
小さくしても良い。さらに、発生されるビデオ出力の種
類と一致するようにパラメータを動的に変更しても良
い。プロセツサはダーテイ画素の解析と並行してビデオ
出力を解析し、ビデオデータについて最適パラメータ、
たとえば、ダーテイ画素領域のサイズ及び領域の数を確
定しても良い。
ダーテイ画素データを解析するプロセスの１例を第６
図ａ及び第６図ｂのフローチヤートに示す。この例によ
るプロセスにおいては、走査線ごとに領域を１つとし、
領域のＸ座標限界を、各領域内の最も右側のダーテイ画
素と、最も左側のダーテイ画素とにより確定している。
各領域を構成する走査線の本数は、所定の最大走査線数
に限定される。さらに、所定の本数の走査線がダーテイ
画素を含まない場合（すなわち、走査線が「クリーン画
素」を構成する場合）には、ダーテイ画素を含んでいる
最後の走査線でダーテイ領域を閉じ、次にダーテイ画素
が現われたところで新たなダーテイ領域を形成する。ダ
ーテイ画素をこのプロセスを利用して解析した結果、形
成された領域を第５図に示す。第５図は、「Ｘ」のマー
クを付した画素位置にダーテイ画素を示すラスター画像
を簡略化して示した図である。図では、便宜上、１つの
領域は５本の走査線を越えるほど大きくなりえないもの
と仮定し、クリーン（すなわち、ダーテイ画素を含まな
い）走査線が３本続いたならば、現在ダーテイ領域を閉
じ、新たなダーテイ領域を開く。前記のパラメータに従
えば、３つのダーテイ領域293,295及び298が規定される
ことになるであろう。
第６図ａのフローチヤートに関して説明すると、ブロ
ツク300でＸカウンタとＹカウンタを初期設定すると共
に、ダーテイ画素カウントをゼロにセツトする。Ｘ−Ｙ
カウンタは、解析中の現在画素のX,Y座標位置を追跡す
るために使用され、また、ダーテイ画素カウントはダー
テイ画素の数を記録し続けるもので、ダーテイ領域の大
きさを調整するために使用可能である。ラスター画像の
捕獲が画像の開始点、すなわち、帰線信号の直後に始ま
つたのであれば、ＸカウンタとＹカウンタはゼロにセツ
トされるであろうが、捕獲がラスター画像の別の部分、
たとえば、20本目の走査点で始まつた場合には、Ｘカウ
ンタはゼロになり、Ｙカウンタは20に初期設定されるこ
とになる。
ブロツク305では、「オープン」ダーテイ画素領域の
データ構造を指示するために使用されるダーテイ領域ポ
インタをセツトする。ブロツク310では、Ｘカウンタ及
びＹカウンタにより示されている現在画素を解析して、
その画素がダーテイであるか否かを判定する。画素がダ
ーテイであれば、ブロツク315で、ダーテイ領域ポイン
タと、Ｘ及びＹカウンタSTARTX,STARTY,ENDX,ENDYを、
ダーテイ領域の始点を追跡するようにセツトする。この
ように、ダーテイ領域は、そのダーテイ領域の左上角を
示すSTARTX,STARTYと、ダーテイ領域の右下角を示すEND
X,ENDYとにより規定されるのである。当初、STARTXとEN
DXとはＸポインタにより指示された現在Ｘ座標位置にセ
ツトされ、STARTYとENDYとはＹポインタにより指示され
た現在Ｙ座標位置にセツトされる。さらに、ダーテイ画
素のカウントは、捕獲画像ごとのダーテイ画素の総数を
追跡するために、値を１として開始される。
STARTX,STARTY,ENDX,ENDYの各パラメータが調整され
た後、ブロツク320では、ダーテイ画素の位置を検査し
て、走査線の終端に達したか否かを判定する。走査線の
終端に達していれば、ブロツク325で、画素位置を検査
して、捕獲の最終行に達したか否かを判定する。捕獲の
最終行に達していれば、ブロツク330で、現在ビデオ画
像の解析を完了する。ブロツク325においてスクリーン
の最下部に達していなかつたならば、ブロツク330で、
Ｙカウンタが１だけ増分され、Ｘカウンタは０にリセツ
トされるようにＸカウンタ及びＹカウンタを調整する。
その結果、両カウンタは、解析したばかりの走査線の１
本だけ下方の走査線の始点（最も左側の画素）を指示す
ることになる。ブロツク320において行の終端に達して
いなかつたならば、ブロツク335で、検査したばかりの
画素の右側にある次の画素を解析すべきであることを示
すために、Ｘカウンタに１の値を加算する。
ブロツク340では、次の画素がダーテイ画素であるか
否かを判定するために、次の画素を解析する。ダーテイ
画素であれば、ブロツク345で、システムは、現在Ｘ位
置が現在STARTX位置の左側にあるか否かを判定する。現
在ＸがSTARTXの左側にあるならば、ブロツク350で、STA
RTXパラメータを、Ｘカウンタの値と等しい値に調整す
る。ブロツク345において現在Ｘ位置がSTARTXの左側に
ない場合には、ブロツク355で、現在Ｘ位置がENDX位置
の右側にあるか否かを判定する。現在Ｘ位置がENDXによ
り現在規定されている領域を越えた位置にある場合に
は、ブロツク360で、ENDXを現在Ｘ位置と等しくなるよ
うに調整する。同様に、ブロツク365においては、現在
Ｙ位置がオープンダーテイ領域の現在Ｙ境界の内側にあ
るか否かを判定するために、現在Ｙ位置がSTARTY及びEN
DYと比較される。従つて、ブロツク365では、現在Ｙ位
置がENDY位置と比較される。現在Ｙ位置がENDYの下方に
ある場合には、ブロツク367で、オープンダーテイ領域
が許容される最大の走査線数（YMAX）を含むか否かを判
定するために、２回目の検査を実行する。オープンダー
テイ領域が最大走査線数を含んでいるならば、ブロツク
368で、ダーテイ領域を閉じ、新たなダーテイ領域を開
く。それにより、STARTX,ENDXはＸカウンタと等しい値
にセツトされ、STARTY及びENDYはＹカウンタと等しい値
にセツトされる。オープンダーテイ領域が最大走査線数
を含んでいない場合は、ブロツク370で、ENDYを現在Ｙ
位置と等しくなるように調整する。
領域の限界、すなわち、STARTX,STARTY,ENDX及びENDY
の各パラメータが必要に応じて調整された後、その領域
について、ダーテイカウントを増加し、プロセスはブロ
ツク320に戻る。そこで、捕獲の終端に達するまで、ス
テツプが再び繰返される。
ブロツク340において、検査中の現在画素がダーテイ
画素でない場合には、ブロツク375で、Ｙ位置が現在ダ
ーテイ領域のENDY位置にシステムでプリセツトされてい
る最小クリーンＹ（MINCLEANY）パラメータを加えたも
のより大きいか否かを判定するために、現在Ｙ位置を検
査する。最小クリーンＹパラメータは、ダーテイ領域相
互間の連続するクリーン走査線の最小数を規定する。従
つて、その最小数の連続するクリーン走査線が認められ
たならば、オープンダーテイ領域を閉じ、それに続いて
発見されるダーテイ画素を全て新たなダーテイ領域の一
部として扱うことになる。すなわち、クリーンである現
在Ｙ位置の走査線がENDY＋MINCLEANYの和より現在大き
いならば、ブロツク380で、オープンダーテイ領域を閉
じ、新たなダーテイ領域を開くのである。ブロツク385,
390,395,400,405においては、ＸカウンタとＹカウンタ
を次に検査すべき画素位置を指示するように増分し、プ
ロセスはブロツク310に続く。その後、捕獲の最終行の
最下部が検査されるまで、プロセスは継続する。各ダー
テイ画素領域のこの座標境界はウインドウ処理システム
へ伝送される。
プログラム可能ダーテイ領域制御部200がダーテイ画
素データの解析を終了し、ダーテイ画素領域が形成され
終わつたとき、ウインドウ処理システムへ出力すべきデ
ータが存在することをCPUに報知するために、バス230を
介して割込み信号がCPUへ送信される。そこで、CPUは、
ダーテイ領域のX,Y境界（STARTX,STARTY,ENDX,ENDY）を
含むダーテイ領域情報を読取り、各領域の境界を使用し
て、プログラム可能ダーテイ領域制御部200へ送信され
た指令を介し、領域の境界の内側のラスターデータを含
む対応するフレーム捕獲RAM記憶場所を読取る。メモリ
から読取られた領域に応答して、ラスターデータはバス
インタフエース／ルツクアツプテーブル210を介し、バ
ス230を経てウインドウ処理システムへ出力される。ウ
インドウ処理システムはダーテイ画素領域内のデータを
マツサージし、データを表示装置の適正なウインドウへ
出力する。
フレーム捕獲RAMから画素データが読取られるとき、
データはバス240を介してバスインタフエース／ルツク
アツプテーブル210のルツクアツプテーブルへ出力され
る。ルツクアツプテーブルにおいては、画素ごとのカラ
ーコードをウインドウ処理システムにより受入れ可能な
適正なフオーマツトに変換する。これは、フレーム捕獲
RAMから出力されたカラーコードがテーブル中の場所を
索引付けし、その索引付き場所から読出されたコードを
出力するという単純なルツクアツプテーブルにより実行
される。さらに、VGAフオーマツトデータのように、画
素データが４ビツトコードにより表わされており、ウイ
ンドウ処理システムは８ビツトコードを要求する場合に
は、ルツクアツプテーブルはコードを４ビツトコードか
ら互換性のある８ビツトコードに変更する。カラールツ
クアツプテーブルは、それぞれが４ビツトの数により索
引付けされた２つの同一のルツクアツプテーブルから構
成されるのが好ましい。これは、４ビツト／画素フオー
マツトで伝送されるフレーム捕獲RAM190からの入力デー
タに対応するためである。従つて、バスインタフエース
／カラールツクアツプテーブルが２つの画素に対応する
８ビツトのラスターデータを受信したとき、下位の４ビ
ツトは第１のカラールツクアツプテーブルを指示し、上
位の４ビツトは第２のカラールツクアツプテーブルを指
示して、ラスターデータを変換する。
本発明を好ましい実施例に関連して説明したが、以上
の説明を手掛かりとして数多くの代替構成，変形，変更
及び利用法が当業者には明白であろうことは自明であ
る。詳細にいえば、上述のVGAインタフエースを、ウイ
ンドウ処理能力を備えていないシステムを含む他のビデ
オシステムと組合せて使用しても良いことは明らかであ
る。さらに、VGAインタフエースは、EGAビデオアダプタ
や、ヘラクレスビデオアダプタなどの他のビデオアダプ
タに対するシステムインタフエースを構成すべきもので
あつても良いことは明らかである。
【図面の簡単な説明】
第１図は、VGAビデオアダプタシステムを示す図、第2a
図及び第2b図は、ラスターデータを含む大量の記憶内容
を実時間で記憶する本発明のシステムの一実施例を示す
図、第３図は、機能の上でVGAビデオシステム及びウイ
ンドウ処理システムに関連するビデオシステムインタフ
エースである本発明のシステムの別の実施例を示すブロ
ツク線図、第４図は、本発明のビデオシステムインタフ
エースのブロツク線図、第５図は、本発明のビデオシス
テムインタフエースにおいてダーテイ画素からダーテイ
領域が形成される過程を示す図、第6a図及び第6b図は、
ダーテイ画素領域を確定するために本発明の新規なシス
テムインタフエースのプログラム可能ダーテイ領域中央
制御部により実行されるプロセスステツプを示すフロー
チヤートである。 70……第１のメモリ（DRAM）、80……第２のメモリ、90
……排他的OR回路、120……VGAベースのアプリケーシヨ
ン、130……VGAサブシステム、140……ビデオインタフ
エース、150……ウインドウ処理システム、160……モニ
ター、170……画素パツカー、180……タイミング制御
部、190……フレーム捕獲RAM、195……ダーテイ画素比
較器、200……プログラム可能ダーテイ領域制御部、210
……バスインタフエース／カラールツクアツプテーブ
ル、220……VGAコントローラチツプ、230……ダーテイ
領域記憶装置、280……ウインドウ処理システム。
フロントページの続き (56)参考文献 特開 昭62−287333（ＪＰ，Ａ) 日経エレクトロニクス、４−17（Ｎ ｏ．471）、（1989年４月17日）、日経 ＢＰ社、ｐｐ．138−139 (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 7/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】メモリ手段とラスターデータ画像の表示用
    の表示手段とに接続された中央処理装置（CPU）を備
    え、ラスターデータ画像内のＸ−Ｙ座標位置でそれぞれ
    識別される複数の画素からなるラスターデータ画像の生
    成および表示のためのコンピュータグラフィックスシス
    テムにおいて、第１のラスターデータ画像と第２のラス
    ターデータ画像との比較をリアルタイムで行うにあた
    り、前記第２のラスターデータ画像内の特定のＸ−Ｙ座
    標位置における画素を、前記第１のラスターデータ画像
    内の前記特定のＸ−Ｙ座標位置における画素に対して、
    前記第２のラスターデータ画像の各画素が生成されるに
    つれて比較する、第１及び第２のラスターデータ画像相
    互をリアルタイムで比較する方法であって、 前記メモリ手段に前記第１のラスターデータ画像を書き
    込む過程にして、前記第１のラスターデータ画像内の所
    定のＸ−Ｙ位置における画素を表す各画素データが所定
    のメモリ位置に書込まれるように書込む過程と； 生成されつつある前記第２のラスターデータ画像の画素
    データにして、前記第２のラスターデータ画像内の特定
    のＸ−Ｙ座標位置の画素を表す画素データを、受信する
    過程と； 前記メモリ手段に記憶されている前記第１のラスターデ
    ータ画像を読取って、前記特定のＸ−Ｙ座標位置におけ
    る前記第１のラスターデータ画像内の画素に対応した画
    素データを検索する過程と； 前記メモリ手段から読み取った画素データと受信した前
    記第２のラスターデータ画像の画素データとを、比較器
    回路に入力する過程と； 前記メモリ手段から読取られた画素データと前記第２の
    ラスターデータ画像の画素データとが同じでないことを
    前記比較器回路の出力が示した場合に、その画素データ
    のＸ−Ｙ座標位置の識別を記録して、画素データが変更
    されたことを示す過程と から成る方法。
  2. 【請求項２】メモリ手段とラスターデータ画像の表示用
    の表示手段とに接続された中央処理装置（CPU）を備
    え、ラスターデータ画像内のＸ−Ｙ座標位置でそれぞれ
    識別される複数の画素からなるラスターデータ画像の生
    成および表示のためのコンピュータグラフィックスシス
    テムにおいて、第１のラスターデータ画像と第２のラス
    ターデータ画像との比較をリアルタイムで行うにあた
    り、前記第２のラスターデータ画像内の特定のＸ−Ｙ座
    標位置における画素を、前記第１のラスターデータ画像
    内の前記特定のＸ−Ｙ座標位置における画素に対して、
    前記第２のラスターデータ画像の各画素が生成されるに
    つれて比較する、第１及び第２のラスターデータ画像相
    互をリアルタイムで比較する装置であって、 前記メモリ手段に前記第１のラスターデータ画像を書き
    込む手段にして、前記第１のラスターデータ画像内の所
    定のＸ−Ｙ位置における画素を表す各画素データが所定
    のメモリ位置に書込まれるように書込む手段と； 生成されつつある前記第２のラスターデータ画像の画素
    データにして、前記第２のラスターデータ画像内の特定
    のＸ−Ｙ座標位置の画素を表す画素データを、受信する
    手段； 前記メモリ手段に記憶されている前記第１のラスターデ
    ータ画像を読取って、前記特定のＸ−Ｙ座標位置におけ
    る前記第１のラスターデータ画像内の画素に対応した画
    素データを検索する手段と； 前記メモリ手段から読取られた画素データと受信した前
    記第２のラスターデータ画像の画素データとを入力とし
    て受信し、これらを比較する比較器回路と； 前記メモリ手段から読取られた画素データと前記第２の
    ラスターデータ画像の画素データとが同じでないことを
    前記比較器回路の出力が示した場合に、その画素データ
    のＸ−Ｙ座標位置の識別を記録してその画素データが変
    更されたことを示す手段と を備えた装置。
  3. 【請求項３】第１のフォーマットでラスターデータ画像
    を発生するビデオグラフィックスアダプタが発生する出
    力を、そのビデオグラフィックスアダプタと互換性を持
    たない図形表示システムにインタフェースする方法にお
    いて、前記図形表示システムは第２のフォーマットのラ
    スターデータ画像を入力として受信し、前記ラスターデ
    ータ画像が前記ラスターデータ画像内のＸ−Ｙ座標位置
    でそれぞれ識別される複数の画素から成っており、 前記ラスターデータ画像中の所定のＸ−Ｙ座標位置にあ
    る画素を表す各画素データが所定のメモリ位置に書込ま
    れるように、前記ビデオグラフィックスアダプタにより
    発生された前記第１のフォーマットの前記ラスターデー
    タ画像をメモリに書込む過程と； 前記ビデオグラフィックスアダプタによって発生され、
    前記第１のフォーマットを有すると共に前記第１のラス
    ターデータ画像の後に続いて発生される第２のラスタデ
    ータ画像内の特定のＸ−Ｙ座標位置にある画素を表す画
    素データを前記ビデオグラフィックスアダプタから一度
    に１画素ずつ受信する過程と； 前記特定のＸ−Ｙ座標位置にある前記第１のラスターデ
    ータ画像の画素を表す画素データを所定のメモリ位置か
    ら読取る過程と； 前記メモリから読取られた前記第１のラスターデータ画
    像の画素データと前記ビデオグラフィックスアダプタか
    ら受信した前記第２のラスターデータ画像の画素データ
    を比較器回路に入力する過程と； 前記メモリから読取られた画素データと前記ビデオグラ
    フィックスアダプタから受信した前記第２のラスターデ
    ータ画像の画素データとが同じでない場合に、その画素
    のＸ−Ｙ座標位置の識別を記憶してその画素が前記第１
    のラスターデータ画像の画素データから第２のラスター
    データ画像の画素データへ変化したことを示す過程と； 前記第２のラスターデータ画像からの画素データを前記
    第１のラスターデータ画像の対応する画素のＸ−Ｙ座標
    位置に対応する所定のメモリ位置において前記メモリに
    書込む過程と； 変化した前記第２のラスターデータ画像からの画素デー
    タを前記第１のフォーマットから前記第２のフォーマッ
    トへ変換する過程と； 変換した画素データを、表示手段への出力のために、図
    形表示システムと互換性をもつ第２のフォーマットで図
    形表示システムに入力する過程と； 変化した画素の位置に対応する表示部分を、変換した画
    素データによって更新し、これによって表示を前記第１
    のラスターデータ画像から前記第２のラスターデータ画
    像に更新する過程と から成る方法。
  4. 【請求項４】第１のラスターデータ画像の表示のための
    表示手段を備え、ラスターデータ画像が前記ラスターデ
    ータ画像内のＸ−Ｙ座標位置でそれぞれ識別される複数
    の画素から成っており、前記第１のラスターデータ画像
    は第２のラスターデータフォーマットである、コンピュ
    ータグラフィックスシステムにおいて、前記第２のラス
    ターデータフォーマットとは互換性をもたない第１のラ
    スターデータフォーマットでもって第２のラスターデー
    タ画像がビデオグラフィックスアダプタによって生成さ
    れたときに、前記第２のラスターデータ画像によってリ
    アルタイムで表示手段を更新する装置であって、 第１のラスターデータ画像を第１のラスターデータフォ
    ーマットで記憶する第１のメモリ手段と； 画像内の所定のＸ−Ｙ座標位置にある画素を表す各画素
    データが所定のメモリ位置に書込まれるように、前記第
    １のラスターデータ画像を前記第１のメモリ手段に書込
    む手段と； 各画素が前記ビデオグラフィックスアダプタによって発
    生されるときに、前記第２のラスターデータ画像を受信
    する手段であって、前記第２のラスターデータ画像が前
    記第１のラスターデータ画像の後に続いて発生され、受
    信した各画素が前記第２のラスターデータ画像内の特定
    のＸ−Ｙ座標位置にある画素を表している手段と； 前記特定のＸ−Ｙ位置に対応した所定のメモリ位置にあ
    る前記第１のラスターデータ画像の画素データを前記第
    １のメモリ手段から読取る手段と； 前記第１のメモリ手段から読取られた画素データと前記
    第２のラスターデータ画像用に発生された画素データを
    比較して画素が前記第１のラスターデータ画像から前記
    第２のラスターデータ画像へ変化したかどうかを判定す
    る比較器回路と； 前記第１のメモリ手段から読取られた画素データと前記
    第２のラスターデータ画像用に発生された対応する画素
    データが同じでない場合に、その画素位置の識別を記憶
    してその画素が前記第１のラスターデータ画像から前記
    第２のラスターデータ画像に変化したことを示す第２の
    メモリ手段と； 変化した前記第２のラスターデータ画像からの画素デー
    タを前記第１のラスターデータフォーマットから前記第
    ２のラスターデータフォーマットへ変換する手段と； 変換した画素データを、前記コンピュータグラフィック
    スシステムと互換性をもつ前記第２のラスターデータフ
    ォーマットで前記コンピュータグラフィックスシステム
    に入力して表示手段へ出力する手段と を備え、 これによって、前記コンピュータグラフィックスシステ
    ムが変化した画素の位置に対応する表示手段の部分を、
    前記第２のラスターデータ画像から変換された画素デー
    タによって更新する装置。
JP2106688A 1989-04-26 1990-04-24 ラスターデータの変化を検出するための方法および装置 Expired - Fee Related JP3066597B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US343.866 1989-04-26
US07/343,866 US4958378A (en) 1989-04-26 1989-04-26 Method and apparatus for detecting changes in raster data

Publications (2)

Publication Number Publication Date
JPH02299079A JPH02299079A (ja) 1990-12-11
JP3066597B2 true JP3066597B2 (ja) 2000-07-17

Family

ID=23348023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2106688A Expired - Fee Related JP3066597B2 (ja) 1989-04-26 1990-04-24 ラスターデータの変化を検出するための方法および装置

Country Status (8)

Country Link
US (1) US4958378A (ja)
JP (1) JP3066597B2 (ja)
AU (1) AU628482B2 (ja)
CA (1) CA2011102C (ja)
DE (1) DE4012910C2 (ja)
FR (1) FR2646544B1 (ja)
GB (1) GB2230925B (ja)
HK (1) HK54094A (ja)

Families Citing this family (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412800A (en) * 1989-05-25 1995-05-02 Cirrus Logic, Inc. System for running incompatible graphics programs
EP0447751B1 (en) * 1990-01-19 1999-06-09 Fujitsu Limited Image processing system
US5142619A (en) * 1990-02-21 1992-08-25 International Business Machines Corporation Method and apparatus for visually comparing files in a data processing system
US5428775A (en) * 1990-05-24 1995-06-27 Apple Computer, Inc. Apparatus for providing data dependent write operations
DE4028214C2 (de) * 1990-09-06 1996-05-30 Nuclear Cargo & Service Gmbh Verfahren zur Umsetzung von in Werten eines geographischen Koordinatensystems erzeugten Standortdaten in eine auf einem karthesischen Koordinatensystem beruhende Rasterform
US5534917A (en) * 1991-05-09 1996-07-09 Very Vivid, Inc. Video image based control system
EP0524362B1 (en) * 1991-07-24 2000-05-17 Texas Instruments France Display adapter
US5404445A (en) * 1991-10-31 1995-04-04 Toshiba America Information Systems, Inc. External interface for a high performance graphics adapter allowing for graphics compatibility
JP2760731B2 (ja) * 1992-04-30 1998-06-04 株式会社東芝 グラフィックス互換性を可能にする高性能グラフィックスアダプタ用外部インターフェース回路
US5450544A (en) * 1992-06-19 1995-09-12 Intel Corporation Method and apparatus for data buffering and queue management of digital motion video signals
DE4229647C1 (de) * 1992-09-04 1993-12-02 Eds Electronic Data Sys Gmbh Verfahren und Vorrichtung zur Erstellung von Liniendaten
EP0608053B1 (en) * 1993-01-11 1999-12-01 Canon Kabushiki Kaisha Colour display system
US5675750A (en) * 1993-11-12 1997-10-07 Toshiba America Information Systems Interface having a bus master arbitrator for arbitrating occupation and release of a common bus between a host processor and a graphics system processor
US5655135A (en) * 1994-09-16 1997-08-05 Philips Electronics North America Corporation System for write protecting a bit that is hardware modified during a read-modify-write cycle
DE69521191T2 (de) * 1994-12-16 2001-10-31 Canon K.K., Tokio/Tokyo Kodier- und Dekodiervorrichtung und -verfahren
TW413771B (en) * 1994-12-27 2000-12-01 Cyrix Corp Image regeneration compression system, the computer containing the same, and the image regeneration method
US5990852A (en) * 1996-10-31 1999-11-23 Fujitsu Limited Display screen duplication system and method
US20010043226A1 (en) * 1997-11-18 2001-11-22 Roeljan Visser Filter between graphics engine and driver for extracting information
JP3105884B2 (ja) * 1999-03-31 2000-11-06 新潟日本電気株式会社 メモリ性表示装置用表示コントローラ
US6728867B1 (en) * 1999-05-21 2004-04-27 Intel Corporation Method for comparing returned first load data at memory address regardless of conflicting with first load and any instruction executed between first load and check-point
US7069205B1 (en) * 2000-07-17 2006-06-27 Microsoft Corporation System and method for emulating the operation of a video graphics adapter
US6650320B1 (en) * 2000-08-16 2003-11-18 International Business Machines Corporation Digital pen using visible image and autocorrelation of substrate pattern
US7038690B2 (en) 2001-03-23 2006-05-02 Microsoft Corporation Methods and systems for displaying animated graphics on a computing device
US6693558B2 (en) * 2001-06-18 2004-02-17 Innovative Solutions & Support, Inc. Aircraft flat panel display system
US6995771B2 (en) * 2001-12-07 2006-02-07 Intel Corporation Sparse refresh of display
US6888551B2 (en) * 2001-12-07 2005-05-03 Intel Corporation Sparse refresh of display
US20030165259A1 (en) * 2002-02-15 2003-09-04 Balent James S. Signal analysis using image processing techniques
US7616208B2 (en) 2002-12-18 2009-11-10 Genesys Conferencing Ltd. Method and system for application broadcast
US7313764B1 (en) * 2003-03-06 2007-12-25 Apple Inc. Method and apparatus to accelerate scrolling for buffered windows
TWI311738B (en) * 2003-04-04 2009-07-01 Via Tech Inc Display system and driving method thereof
US20060279561A1 (en) * 2005-04-19 2006-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2007057053A1 (en) * 2005-11-21 2007-05-24 Agilent Technologies, Inc. Conditional updating of image data in a memory buffer
JP5079589B2 (ja) * 2008-04-30 2012-11-21 パナソニック株式会社 表示制御装置及び表示制御方法
EP2161713A1 (en) * 2008-09-05 2010-03-10 Telefonaktiebolaget LM Ericsson (PUBL) Display system with partial updating
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
EP3254286B1 (en) 2015-02-06 2019-09-11 Micron Technology, INC. Apparatuses and methods for parallel writing to multiple memory device locations
EP3254287A4 (en) 2015-02-06 2018-08-08 Micron Technology, INC. Apparatuses and methods for memory device as a store for program instructions
CN107408408B (zh) 2015-03-10 2021-03-05 美光科技公司 用于移位决定的装置及方法
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
WO2016144726A1 (en) 2015-03-12 2016-09-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US10078883B2 (en) * 2015-12-03 2018-09-18 Qualcomm Incorporated Writing graphics data from local memory to system memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US10691392B2 (en) * 2017-04-17 2020-06-23 Intel Corporation Regional adjustment of render rate
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
CN107656108A (zh) * 2017-11-09 2018-02-02 光科技股份有限公司 适用于电力计量的rcm快显方法及装置
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US12118056B2 (en) 2019-05-03 2024-10-15 Micron Technology, Inc. Methods and apparatus for performing matrix transformations within a memory array
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571505A (en) * 1968-08-02 1971-03-16 Bell Telephone Labor Inc Redundancy reduction system for video signals
US3580999A (en) * 1968-12-23 1971-05-25 Bell Telephone Labor Inc Redundancy reduction data compressor with luminance weighting
US3603725A (en) * 1970-01-15 1971-09-07 Bell Telephone Labor Inc Conditional replenishment video system with reduced buffer memory delay
US3670096A (en) * 1970-06-15 1972-06-13 Bell Telephone Labor Inc Redundancy reduction video encoding with cropping of picture edges
US3720786A (en) * 1971-05-14 1973-03-13 Bell Telephone Labor Inc Onal replenishment video encoder with predictive updating19730313
AU8680982A (en) * 1981-05-19 1982-12-07 Western Electric Co. Inc. Pictorial information processing technique
US4484192A (en) * 1981-12-17 1984-11-20 The Bendix Corporation Moving map display
JPS60235136A (ja) * 1984-05-09 1985-11-21 Kyodo Printing Co Ltd 検版方法
US4673930A (en) * 1985-02-08 1987-06-16 Motorola, Inc. Improved memory control for a scanning CRT visual display system
US4779131A (en) * 1985-07-26 1988-10-18 Sony Corporation Apparatus for detecting television image movement
US4839828A (en) * 1986-01-21 1989-06-13 International Business Machines Corporation Memory read/write control system for color graphic display
US4750137A (en) * 1986-02-07 1988-06-07 Bmc Software, Inc. System for optimizing data transmission associated with addressable-buffer devices
JPS63222589A (ja) * 1987-03-12 1988-09-16 Toshiba Corp ノイズ低減回路
GB2218881B (en) * 1988-05-16 1992-07-22 Ardent Computer Corp Graphics control planes
US5020113A (en) * 1988-08-08 1991-05-28 Hughes Aircraft Company Maskable bilevel correlators

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
日経エレクトロニクス、４−１７（Ｎｏ．４７１）、（１９８９年４月１７日）、日経ＢＰ社、ｐｐ．１３８−１３９

Also Published As

Publication number Publication date
FR2646544A1 (fr) 1990-11-02
GB8927584D0 (en) 1990-02-07
JPH02299079A (ja) 1990-12-11
US4958378A (en) 1990-09-18
CA2011102C (en) 2000-10-31
HK54094A (en) 1994-06-03
FR2646544B1 (fr) 1995-06-30
CA2011102A1 (en) 1990-10-26
DE4012910A1 (de) 1990-10-31
AU5067490A (en) 1990-11-01
DE4012910C2 (de) 2000-06-15
GB2230925B (en) 1993-11-10
AU628482B2 (en) 1992-09-17
GB2230925A (en) 1990-10-31

Similar Documents

Publication Publication Date Title
JP3066597B2 (ja) ラスターデータの変化を検出するための方法および装置
US5065346A (en) Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data
US8199136B2 (en) Image data transmission apparatus and method for image display system
US5943064A (en) Apparatus for processing multiple types of graphics data for display
US6597373B1 (en) System and method of aligning images for display devices
US4566000A (en) Image display apparatus and method having virtual cursor
US5222212A (en) Fakeout method and circuitry for displays
US4775857A (en) On-line verification of video display generator
US4747042A (en) Display control system
US4918429A (en) Display system with symbol font memory
US5367628A (en) Multi-window system and display method for controlling execution of an application for a window system and an application for a non-window system
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
US7113880B1 (en) Video testing via pixel comparison to known image
US5907329A (en) Display control apparatus, information processing apparatus, and control method
US5124694A (en) Display system for Chinese characters
US5204945A (en) Method of displaying thick line and information unit and display system used therefor
EP0202865B1 (en) Testable video display generator
US20010009421A1 (en) Display control system, display control method therefor, and display apparatus
US6266149B1 (en) Printer driver with compact representation of drawing environment changes
GB2250112A (en) Computer testing capture device
JPS61290486A (ja) 表示制御装置
KR19990007403A (ko) 고속으로 장치 드라이버 프로그램의 디버그를 수행할 수 있는 그래픽 장치
EP0500035A2 (en) Three-dimensional graphic display system
JPH036510B2 (ja)
JP2002525684A (ja) 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees