JP2000354259A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 映像信号と内部制御信号のタイミング関係が
正常か否かを容易にテストできる映像信号処理装置を提
供する。 【解決手段】 映像信号処理装置に含まれる輝度信号ピ
クチャレート変換回路２４において、輝度信号Ｙ０〜Ｙ
７の最上位ビットの信号Ｙ７のパスに切換回路２６を設
ける。切換回路２６は、テスト時は輝度信号Ｙ７の代わ
りに内部制御信号ｃｎｔ０を後段の回路２２に与える。
モニタ画面の明るさとピクチャの切換わりタイミングを
比較することにより、映像信号と内部制御信号のタイミ
ング関係が正常か否かを容易にテストできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は映像信号処理装置
に関し、特に、所定周波数の制御信号に同期して１ピク
チャ単位で順次伝送される複数ビットの映像信号に所定
の処理を施してモニタ装置に与える映像信号処理装置に
関する。

【０００２】

【従来の技術】図１４は、従来の映像信号処理装置８１
およびそのテスト方法を示すブロック図である。図１４
において、この映像信号処理装置８１は、映像信号処理
回路８２およびＤ／Ａコンバータ８３を含む。

【０００３】映像信号処理回路８２には、映像信号φ
Ｐ、クロック信号ＣＬＫおよび制御信号ＣＮＴが入力さ
れる。映像信号処理回路８２では、これらの信号φＰ，
ＣＬＫ，ＣＮＴに基づいて原色信号Ｒ，Ｇ，Ｂが生成さ
れる。原色信号Ｒ，Ｇ，Ｂは、Ｄ／Ａコンバータ８３に
よってアナログ信号Ｒ′，Ｇ′，Ｂ′に変換された後、
モニタ８４に与えられる。モニタ８４には、信号Ｒ′，
Ｇ′，Ｂ′に応じたカラーの映像が表示される。

【０００４】このような映像信号処理装置８１の動作テ
ストでは、膨大なテストベクタを要するために、開発初
期段階においてはモニタ８４を用いた実機テストが不可
欠である。実機テストでモニタ画面に表示された映像に
不具合があった場合は、映像信号処理装置８１に予め搭
載されたテスト回路により所望の原色信号（たとえば
Ｂ′）および内部制御信号ｃｎｔを抜き出し、ロジック
アナライザ、オシロスコープなどの信号出力装置８５に
信号表示するなどして解析している。

【０００５】

【発明が解決しようとする課題】しかし、このような信
号出力装置８５によって映像信号系と制御信号系のタイ
ミング関係を解析することは、信号出力装置８５に表示
可能な信号数やタイムスケールに制限があることから、
困難な場合が多い。

【０００６】それゆえに、この発明の主たる目的は、映
像信号と内部制御信号のタイミング関係が正常か否かを
容易にテストできる映像信号処理装置を提供することで
ある。

【０００７】

【課題を解決するための手段】請求項１に係る発明は、
所定周波数の制御信号に同期して１ピクチャ単位で順次
伝送される複数ビットの映像信号に所定の処理を施して
モニタ装置に与える映像信号処理装置であって、信号生
成回路、信号処理回路、および切換回路を備える。信号
生成回路は、制御信号に同期して内部制御信号を生成す
る。信号処理回路は、信号生成回路で生成された内部制
御信号に同期して複数ビットの映像信号に所定の処理を
施す。切換回路は、信号処理回路で処理された複数ビッ
トの映像信号と信号生成回路で生成された内部制御信号
とを受け、通常動作時は信号処理回路で処理された複数
ビットの映像信号を出力し、テスト時は信号処理回路で
処理された複数ビットの映像信号のうちの予め選択され
た映像信号を内部制御信号で置換し、その内部制御信号
と残りの映像信号を出力する。

【０００８】請求項２に係る発明では、請求項１に係る
発明の複数ビットの映像信号は複数ビットの輝度信号を
含み、予め定められた映像信号は、複数ビットの輝度信
号のうちの予め定められた輝度信号である。

【０００９】請求項３に係る発明では、請求項２に係る
発明の内部制御信号は複数生成され、切換回路は、テス
ト時は複数ビットの輝度信号のうちの内部制御信号の数
と同数ビットの予め選択された輝度信号を複数の内部制
御信号で置換する。

【００１０】請求項４に係る発明では、請求項２に係る
発明の内部制御信号は複数生成され、映像信号処理装置
は、さらに、複数の内部制御信号のうちのいずれかの内
部制御信号を選択する選択回路を備える。切換回路は、
テスト時は予め選択された輝度信号を選択回路によって
選択された制御信号で置換する。

【００１１】請求項５に係る発明では、請求項２に係る
発明の内部制御信号は複数生成され、複数の内部制御信
号は、それぞれが複数の内部制御信号を含む複数のグル
ープに分割される。映像信号処理装置は、さらに、各グ
ループに対応して設けられ、対応のグループに属する複
数の内部制御信号のうちのいずれかの内部制御信号を選
択する選択回路を備える。切換回路は、テスト時は複数
ビットの輝度信号のうちのグループの数と同数ビットの
予め選択された輝度信号を複数の選択回路で選択された
複数の内部制御信号で置換する。

【００１２】請求項６に係る発明は、所定周波数の制御
信号に同期して１ピクチャ単位で順次伝送される複数ビ
ットの映像信号に所定の処理を施してモニタ装置に与え
る映像信号処理装置であって、信号生成回路、信号処理
回路、信号変換回路、遅延回路、および切換回路を備え
る。信号生成回路は、制御信号に同期して内部制御信号
を生成する。信号処理回路は、信号生成回路で生成され
た内部制御信号に同期して複数ビットの映像信号に所定
の処理を施す。信号変換回路は、制御信号に同期して、
信号処理回路で処理された複数ビットの映像信号を複数
ビットの原色信号に変換する。遅延回路は、信号生成回
路で生成された内部制御信号を予め定められた時間だけ
遅延させる。切換回路は、信号変換回路で生成された複
数ビットの原色信号と遅延回路で遅延された内部制御信
号とを受け、通常動作時は複数ビットの原色信号をモニ
タ装置に与え、テスト時は複数ビットの原色信号のうち
の予め選択された原色信号を遅延回路で遅延された内部
制御信号で置換し、その内部制御信号と残りの原色信号
をモニタ装置に与える。

【００１３】請求項７に係る発明では、請求項６に係る
発明の内部制御信号は複数生成される。切換回路は、テ
スト時は複数ビットの原色信号のうちの内部制御信号の
数と同数ビットの予め選択された原色信号を複数の内部
制御信号で置換する。

【００１４】請求項８に係る発明では、請求項６に係る
発明の内部制御信号は複数生成される。映像信号処理装
置は、さらに、複数の内部制御信号のうちのいずれかの
内部制御信号を選択する選択回路を備える。切換回路
は、テスト時は予め選択された原色信号を選択回路によ
って選択された内部制御信号で置換する。

【００１５】請求項９に係る発明では、請求項６に係る
発明の内部制御信号は複数生成され、複数の内部制御信
号は、それぞれが複数の内部制御信号を含む複数のグル
ープに分割される。映像信号処理装置は、さらに、各グ
ループに対応して設けられ、対応のグループに属する複
数の内部制御信号のうちのいずれかの内部制御信号を選
択する選択回路を備える。切換回路は、テスト時は複数
ビットの原色信号のうちのグループの数と同数ビットの
予め選択された原色信号を複数の選択回路で選択された
複数の内部制御信号で置換する。

【００１６】請求項１０に係る発明では、請求項１から
９のいずれかに係る発明の信号処理回路は、複数ビット
の映像信号に所定の処理を施してピクチャレートを変換
する。

【００１７】

【発明の実施の形態】［実施の形態１］発明の理解を容
易にするために、まず、この発明が適用される映像信号
処理装置１について説明する。

【００１８】図１は、この発明が適用される映像信号処
理装置１の概略構成を示すブロック図である。図１にお
いて、この映像信号処理装置１は、映像信号処理回路
２、メモリ３およびＤ／Ａコンバータ４を備える。

【００１９】映像信号処理回路２には、デジタル映像信
号φＰ、クロック信号ＣＬＫおよび制御信号ＣＮＴが入
力される。映像信号φＰは、図２に示すように、クロッ
ク信号ＣＬＫに同期して入力される８ビットのデータコ
ード列であり、制御信号ＣＮＴが「Ｈ」レベルとなる図
中奇数サイクル１，３，５，…のデータコード列が有効
データとなっている。１サイクル分のデータコード列が
１ピクチャを構成する。この映像信号φＰのピクチャレ
ートは３０Ｈｚである。

【００２０】映像信号処理回路２は、１ピクチャ分のデ
ータをメモリ３に書込み、そのデータを２回読出すこと
により、ピクチャレートが６０Ｈｚの映像信号φＰ′を
生成する。たとえば、サイクル１でピクチャＡのデータ
がメモリ３に書込まれ、サイクル２，３の各々でピクチ
ャＡのデータが読出される。

【００２１】６０Ｈｚの映像信号φＰ′は、映像信号処
理回路２によって原色信号Ｒ，Ｇ，Ｂに変換される。こ
の原色信号Ｒ，Ｇ，Ｂは、Ｄ／Ａコンバータ４によって
アナログ信号Ｒ′，Ｇ′，Ｂ′に変換されてモニタ５に
与えられる。モニタ５には、アナログ原色信号Ｒ′，
Ｂ′，Ｇ′に応じたカラー映像が表示される。

【００２２】図３は、図１に示した映像信号処理装置１
をより詳細に示す図である。図３において、映像信号処
理装置１は、前処理回路１０、輝度信号ピクチャレート
変換回路１１、色差信号ピクチャレート変換回路２１、
逆マトリクス変換回路２２、後処理回路２３、Ｄ／Ａコ
ンバータ４ａ〜４ｃおよびメモリ３ａ，３ｂを備える。

【００２３】まず、映像信号φＰ、制御信号ＣＮＴおよ
びクロック信号ＣＬＫは、前処理回路１０で前処理され
る。前処理された映像信号φＰのうち輝度信号ｙ０〜ｙ
７は輝度信号ピクチャレート変換回路１１に与えられ、
色差信号ｃ０〜ｃ７は色差信号ピクチャレート変換回路
２１に与えられる。前処理された制御信号ＣＮＴおよび
クロック信号ＣＬＫは、映像信号処理装置１全体に供給
される。

【００２４】輝度信号ピクチャレート変換回路１１は、
書込アドレス生成回路１２、読出アドレス生成回路１
３、輝度信号処理回路１４、制御信号生成回路１５、切
換回路１６〜１８、および入出力バッファ１９，２０を
含む。

【００２５】書込アドレス生成回路１２は、制御信号Ｃ
ＮＴおよびクロック信号ＣＬＫに同期して動作し、メモ
リ３ａ，３ｂに各ピクチャのデータを書込むための書込
アドレスを含む書込用メモリコントロール信号を生成し
て切換回路１６，１７に与える。読出アドレス生成回路
１３は、制御信号ＣＮＴおよびクロック信号ＣＬＫに同
期して動作し、メモリ３ａ，３ｂから各ピクチャのデー
タを読出すための読出アドレスを含む読出用メモリコン
トロール信号を生成して切換回路１６，１７に与える。
輝度信号処理回路１４は、メモリ３ａ，３ｂに書込む前
に必要な信号処理を輝度信号ｙ０〜ｙ７に施して入出力
バッファ１９，２０の各々に与える。

【００２６】制御信号生成回路１５は、図４に示すよう
に制御信号ＣＮＴおよびクロック信号ＣＬＫに基づい
て、各ピクチャの最後のデータコードに同期したライト
エンドフラグＥＦを生成し、さらにライトエンドフラグ
ＥＦに基づいて内部制御信号ｃｎｔ０，ｃｎｔ１を生成
する。内部制御信号ｃｎｔ０は、サイクル１では「Ｌ」
レベルであり、その後ライトエンドフラグＥＦが立下が
るごとに論理レベルが反転する信号である。内部制御信
号ｃｎｔ１は、サイクル１では「Ｈ」レベルであり、そ
の後ライトエンドフラグＥＦが立下がるごとに論理レベ
ルが反転する信号である。したがって、内部制御信号ｃ
ｎｔ０とｃｎｔ１は、互いに相補な信号となっている。
内部制御信号ｃｎｔ０は切換回路１６，１８および入出
力バッファ１９に与えられ、内部制御信号ｃｎｔ１は切
換回路１７および入出力バッファ２０に与えられる。

【００２７】切換回路１６は、書込アドレス生成回路１
２で生成された書込用メモリコントロール信号と読出ア
ドレス生成回路１３で生成された読出用メモリコントロ
ール信号とを受け、内部制御信号ｃｎｔ０が「Ｌ」レベ
ルの期間（サイクル１，４，５，…）は書込用メモリコ
ントロール信号をメモリ３ａに与え、内部制御信号ｃｎ
ｔ０が「Ｈ」レベルの期間（サイクル２，３，６，７，
…）は読出用メモリコントロール信号をメモリ３ａに与
える。

【００２８】切換回路１７は、書込アドレス生成回路１
２で生成された書込用メモリコントロール信号と読出ア
ドレス生成回路１３で生成された読出用メモリコントロ
ール信号とを受け、内部制御信号ｃｎｔ１が「Ｌ」レベ
ルの期間（サイクル２，３，６，７，…）は書込用メモ
リコントロール信号をメモリ３ｂに与え、内部制御信号
ｃｎｔが「Ｈ」レベルの期間（サイクル１，４，５，
…）は読出用メモリコントロール信号をメモリ３ｂに与
える。

【００２９】入出力バッファ１９は、入力バッファ１９
ａおよび出力バッファ１９ｂを含む。入力バッファ１９
ａは、内部制御信号ｃｎｔ０が「Ｌ」レベルの期間（サ
イクル１，４，５，…）に活性化されて輝度信号処理回
路１４の出力信号ｙ０〜ｙ７をメモリ３ａに与え、内部
制御信号ｃｎｔ０が「Ｈ」レベルの期間（サイクル２，
３，６，７，…）は非活性化される。出力バッファ１９
ｂは、メモリ３ａの読出データを切換回路１８に与え
る。

【００３０】入出力バッファ２０は、入力バッファ２０
ａおよび出力２０ｂを含む。入力バッファ２０ａは、内
部制御信号ｃｎｔ１が「Ｌ」レベルの期間（サイクル
２，３，６，７，…）は活性化されて輝度信号処理回路
１４の出力信号ｙ０〜ｙ７をメモリ３ｂに与え、内部制
御信号ｃｎｔ０が「Ｈ」レベルの期間（サイクル１，
４，５，…）は非活性化される。出力バッファ２０ｂ
は、メモリ３ｂの読出データを切換回路１８に与える。

【００３１】切換回路１８は、出力バッファ１９ｂから
出力されるメモリ３ａの読出データと出力バッファ２０
ｂから出力されるメモリ３ｂの読出データとを受け、内
部制御信号ｃｎｔ０が「Ｈ」レベルの期間（サイクル
２，３，６，７，…）はメモリ３ａの読出データを逆マ
トリクス変換回路２２に与え、内部制御信号ｃｎｔ０が
「Ｌ」レベルの期間（サイクル４，５，…）はメモリ３
ｂの読出データを逆マトリクス変換回路２２に与える。
切換回路１８から逆マトリクス変換回路２２に与えられ
る信号は、ピクチャレートが６０Ｈｚの輝度信号Ｙ０〜
Ｙ７となっている。

【００３２】色差信号ピクチャレート変換回路２１は、
輝度信号ピクチャレート変換回路１１と同様にして、３
０Ｈｚの色差信号ｃ０〜ｃ７を６０Ｈｚの色差信号Ｃ０
〜Ｃ７に変換して逆マトリクス変換回路２２に与える。

【００３３】逆マトリクス変換回路２２は、輝度信号ピ
クチャレート変換回路１１から与えられた輝度信号Ｙ０
〜Ｙ７と色差信号ピクチャレート変換回路２１から与え
られた色差信号Ｃ０〜Ｃ７とに基づいて、モニタ表示可
能な３原色の信号Ｒ，Ｇ，Ｂに変換する。後処理回路２
３は、信号Ｒ，Ｂ，Ｇに後処理を施してＤ／Ａコンバー
タ４ａ，４ｂ，４ｃに与える。Ｄ／Ａコンバータ４ａ，
４ｂ，４ｃは、後処理された信号Ｒ，Ｇ，Ｂをアナログ
信号Ｒ′，Ｇ′，Ｂ′に変換してモニタ５に与える。モ
ニタ５は、アナログ信号Ｒ′，Ｇ′，Ｂ′に応じた映像
を表示する。

【００３４】次に、この映像処理装置１の動作について
説明する。デジタル映像信号φＰ、制御信号ＣＮＴおよ
びクロック信号ＣＬＫは、前処理回路１０で前処理され
る。前処理された映像信号φＰのうち輝度信号ｙ０〜ｙ
７は輝度信号ピクチャレート変換回路１１に与えられ、
色差信号ｃ０〜ｃ７は色差信号ピクチャレート変換回路
２１に与えられる。前処理された制御信号ＣＮＴおよび
クロック信号ＣＬＫは、映像信号処理装置１全体に供給
される。

【００３５】書込アドレス生成回路１２によって書込用
メモリコントロール信号が生成され、読出アドレス生成
回路１３によって読出用メモリコントロール信号が生成
され、輝度信号処理回路１４によって輝度信号ｙ０〜ｙ
７に所定の処理が施され、制御信号生成回路１５によっ
て互いに相補な内部制御信号ｃｎｔ０，ｃｎｔ１が生成
される。

【００３６】内部制御信号ｃｎｔ０，ｃｎｔ１によって
切換回路１６〜１８および入出力バッファ１９，２０が
制御され、輝度信号ｙ０〜ｙ７が１ピクチャ単位でメモ
リ３ａ，３ｂに書込まれ、各ピクチャのデータが２回ず
つ読出されてピクチャレートが３０Ｈｚの輝度信号ｙ０
〜ｙ７が６０Ｈｚの輝度信号Ｙ０〜Ｙ７に変換される。
同様に、ピクチャレートが３０Ｈｚの色差信号ｃ０〜ｃ
７が６０Ｈｚの色差信号Ｃ０〜Ｃ７に変換される。

【００３７】６０Ｈｚの輝度信号Ｙ０〜Ｙ７および色差
信号Ｃ０〜Ｃ７は、逆マトリクス変換回路２２によって
３原色の信号Ｒ，Ｇ，Ｂに変換される。原色信号Ｒ，
Ｇ，Ｂは、後処理回路２３で後処理され、Ｄ／Ａコンバ
ータ４ａ，４ｂ，４ｃでアナログ信号Ｒ′，Ｇ′，Ｂ′
に変換されてモニタ５に与えられる。モニタ５には、信
号Ｒ′，Ｇ′，Ｂ′に応じたカラー映像が表示される。

【００３８】図５は、この発明の実施の形態１による映
像信号処理装置の輝度信号ピクチャレート変換回路２４
の構成を示すブロック図である。図５を参照して、この
輝度信号ピクチャレート変換回路２４が図３の輝度信号
ピクチャレート変換回路１１と異なる点は、テスト信号
生成回路２５および切換回路２６が追加されている点で
ある。

【００３９】テスト信号生成回路２５は、テスト信号Ｔ
Ｅを切換回路２６に与える。テスト信号ＴＥは、通常動
作時は「Ｌ」レベルとなり、テスト時は「Ｈ」レベルと
なる信号である。切換回路２６は、切換回路１８から逆
マトリクス変換回路２２に与えられる輝度信号Ｙ０〜Ｙ
７のうちのＹ７と制御信号生成回路１５で生成された内
部制御信号ｃｎｔ０とを受け、テスト信号ＴＥが「Ｌ」
レベルである通常動作時は輝度信号Ｙ７を逆マトリクス
変換回路２２に与え、テスト信号ＴＥが「Ｈ」レベルで
あるテスト時は内部制御信号ｃｎｔ０を輝度信号Ｙ７の
代わりに逆マトリクス変換回路２２に与える。

【００４０】つまり、通常動作時には輝度信号Ｙ０〜Ｙ
７が逆マトリクス変換回路２２へ並列に出力され、テス
ト時には輝度信号Ｙ０〜Ｙ６と内部制御信号ｃｎｔ０と
が逆マトリクス変換回路２２へ並列に出力される。

【００４１】ここで、輝度信号Ｙ０〜Ｙ７は、映像の明
るさの度合いを示す信号である。Ｙ７が最上位ビット
（ＭＳＢ）であり、輝度信号Ｙ０〜Ｙ７によって２５６
階調の明るさが示される。輝度信号Ｙ０〜Ｙ７の全ビッ
トが「Ｌ」レベルの場合にモニタ５の画素は「黒」とな
り、全ビットが「Ｈ」レベルの場合は「白」となる。

【００４２】輝度信号Ｙ０〜Ｙ７の最上位ビットである
Ｙ７が「Ｌ」レベルであるか「Ｈ」レベルであるかによ
りモニタ５の画面の明るさは大きく変わる。したがっ
て、テスト時において、内部制御信号ｃｎｔ０が「Ｌ」
レベルの期間（図４のサイクル４，５，…）はモニタ画
面の明るさは黒っぽい灰色になり、内部制御信号ｃｎｔ
０が「Ｈ」レベルの期間（図４のサイクル２，３，６，
７，…）はモニタ画面の明るさは白っぽい灰色になる。
このため、モニタ画面の明るさを見ることにより、内部
制御信号ｃｎｔ０のレベル変化を検知することができ
る。モニタ画面の明るさの切換わりタイミングとピクチ
ャの切換わりタイミングが一致しているか否かをチェッ
クすることにより、映像信号系と制御信号系の同期関係
を容易にチェックすることができる。

【００４３】また、２つのメモリインターフェイス部
（２つの入出力バッファ１９，２０）で異なる処理を行
なっており、片方のメモリインターフェイス部にバグが
ある場合に、モニタに出力される映像を見ながらその不
良映像がどちらのメモリインターフェイス部から来た信
号であるかを、画面の明るさにより判断することができ
る。

【００４４】［実施の形態２］入力映像信号φＰには、
ピクチャレートが３０ＨｚのフォーマットＡとピクチャ
レートが２４ＨｚのフォーマットＢが混在するものがあ
る。この実施の形態では、この発明が２種類のフォーマ
ットＡ，Ｂを有する入力映像信号φＰの映像信号処理装
置に適用された場合について説明する。

【００４５】図６は、この発明の実施の形態２による映
像信号処理装置の輝度信号ピクチャレート変換回路３０
の構成を示す回路ブロック図である。図６において、こ
の輝度信号ピクチャレート変換回路３０は、書込アドレ
ス生成回路１２、読出アドレス生成回路１３、切換回路
１６〜１８および入出力バッファ１９，２０を備える。
これらは図３で説明したものと同じである。

【００４６】また、この輝度信号ピクチャレート変換回
路３０は、フォーマットＡ輝度信号処理回路３１、フォ
ーマットＢ輝度信号処理回路３２、制御信号生成回路３
３、テスト信号生成回路３４、切換回路３５，３７，３
８および遅延回路３６を備える。フォーマットＡ輝度処
理回路３１は、フォーマットＡの輝度信号に対し、メモ
リ３ａ，３ｂへの書込の前に必要な信号処理を行なう。
フォーマットＢ輝度信号処理回路３２は、フォーマット
Ｂの輝度信号に対し、メモリ３ａ，３ｂへの書込の前に
必要な信号処理を行なう。

【００４７】制御信号生成回路３３は、フォーマット信
号ＦＭおよび内部制御信号ｃｎｔ０，ｃｎｔ１を生成す
る。フォーマット信号ＦＭは、図７（ａ）に示すよう
に、フォーマットＡの期間（サイクル１〜８）は「Ｌ」
レベルとなり、フォーマットＢの期間（サイクル９〜１
７，…）は「Ｈ」レベルとなる信号である。内部制御信
号ｃｎｔ０は、フォーマットＡの期間（サイクル１，
８）においてはサイクル１ではデータ書込を示す「Ｌ」
レベルとなり、その後はデータ読出を示す「Ｈ」レベル
とデータ書込を示す「Ｌ」レベルが２サイクルごとに切
換わる。また、内部制御信号ｃｎｔ０は、フォーマット
Ｂの期間（サイクル９〜１７，…）においては最初のサ
イクル９でデータ書込を示す「Ｌ」となり、その後は３
サイクルのデータ読出期間（サイクル１０〜１２，１５
〜１７，…）と２サイクルのデータ書込期間（サイクル
１３，１４，…）とが交互に切換わる。内部制御信号ｃ
ｎｔ１は、内部制御信号ｃｎｔ０の相補信号である。

【００４８】テスト信号生成回路３４は、テスト信号Ｔ
Ｅ０，ＴＥ１を生成する。テスト信号ＴＥ０は、通常動
作時は「Ｌ」レベルとなり、テスト時は「Ｈ」レベルに
なる信号である。テスト信号ＴＥ１は、内部制御信号ｃ
ｎｔ０のテスト時は「Ｌ」レベルとなり、フォーマット
信号ＦＭのテスト時は「Ｈ」レベルとなる。

【００４９】切換回路３５は、フォーマット信号ＦＭが
「Ｌ」レベルであるフォーマットＡの期間はフォーマッ
トＡ輝度信号処理回路３１の出力信号を入力バッファ１
９ａ，２０ａに与え、フォーマット信号ＦＭが「Ｈ」レ
ベルであるフォーマットＢの期間はフォーマットＢ輝度
信号処理回路３２の出力信号を入力バッファ１９ａ，２
０ａに与える。

【００５０】遅延回路３６は、制御信号生成回路３３で
生成されたフォーマット信号ＦＭを１サイクル期間だけ
遅延させて遅延信号ＦＭ′を生成する。遅延信号ＦＭ′
は、図８に示すように、サイクル１０の開始と同時にフ
ォーマットＢであることを示す「Ｈ」レベルとなる。フ
ォーマットＢの最初のピクチャＥは、サイクル１０〜１
２で読出される。

【００５１】切換回路３７は、テスト信号ＴＥ１が
「Ｌ」レベルの期間は内部制御信号ｃｎｔ０を切換回路
３８に与え、テスト信号ＴＥ１が「Ｈ」レベルの期間は
遅延信号ＦＭ′を切換回路３８に与える。切換回路３８
は、テスト信号ＴＥ０が「Ｌ」レベルの期間は輝度信号
Ｙ０〜Ｙ７の最上位ビットである信号Ｙ７を逆マトリク
ス変換回路２２に与え、テスト信号ＴＥ０が「Ｈ」レベ
ルの期間は切換回路３７を介して与えられた内部制御信
号ｃｎｔ０または遅延信号ＦＭ′を逆マトリクス変換回
路２２に与える。

【００５２】つまり、通常動作時には輝度信号Ｙ０〜Ｙ
７が逆マトリクス変換回路２２へ並列に出力され、内部
制御信号ｃｎｔ０のテスト時には輝度信号Ｙ０〜Ｙ６と
内部制御信号ｃｎｔ０とが逆マトリクス変換回路２２へ
並列に出力され、フォーマット信号ＦＭのテスト時には
輝度信号Ｙ０〜Ｙ６とフォーマット信号ＦＭとが逆マト
リクス変換回路２２へ並列に出力される。

【００５３】次に、この映像信号処理装置の動作につい
て説明する。フォーマット信号ＦＭが「Ｌ」レベルとな
るフォーマットＡの期間は、ピクチャレートが３０Ｈｚ
の輝度信号がフォーマットＡ輝度信号処理回路３１およ
び切換回路３５を介して入力バッファ１９ａ，２０ａに
与えられる。各ピクチャのデータは、メモリ３ａまたは
３ｂに書込まれた後に２回ずつ読出される。これによ
り、３０Ｈｚの輝度信号ｙ０〜ｙ７は、６０Ｈｚの輝度
信号Ｙ０〜Ｙ７に変換される。３０Ｈｚの色差信号ｃ０
〜ｃ７も６０Ｈｚの色差信号Ｃ０〜Ｃ７に変換される。

【００５４】フォーマット信号ＦＭが「Ｈ」レベルとな
るフォーマットＢの期間は、ピクチャレートが２４Ｈｚ
の輝度信号がフォーマットＢ輝度信号処理回路３２およ
び切換回路３５を介して入力バッファ１９ａ，２０ａに
与えられる。各ピクチャのデータは、メモリ３ａまたは
３ｂに書込まれた後に３回ずつまたは２回ずつ読出され
る。これにより、２４Ｈｚの輝度信号ｙ０〜ｙ７は、６
０Ｈｚの輝度信号Ｙ０〜Ｙ７に変換される。２４Ｈｚの
色差信号ｃ０〜ｃ７も６０Ｈｚの色差信号Ｃ０〜Ｃ７に
変換される。

【００５５】通常動作時は、テスト信号ＴＥ０が「Ｌ」
レベルとなり、輝度信号Ｙ０〜Ｙ７および色差信号Ｃ０
〜Ｃ７は信号Ｒ，Ｇ，Ｂに変換され、モニタ５に与えら
れ、モニタ５には通常のカラー映像が表示される。内部
制御信号ｃｎｔ０のテスト時は、テスト信号ＴＥ０が
「Ｈ」レベルとなり、テスト信号ＴＥ１が「Ｌ」レベル
となって、制御信号生成回路３３で生成された内部制御
信号ｃｎｔ０は切換回路３７，３８を介して輝度信号Ｙ
７の代わりに逆マトリクス変換回路２２に与えられる。
この場合は、実施の形態１と同様、内部制御信号ｃｎｔ
０が「Ｌ」レベルの期間（サイクル４，５，８，９，１
３，１４，…）はモニタ画面の明るさは黒っぽい灰色に
なり、内部制御信号ｃｎｔ０が「Ｈ」レベルの期間（サ
イクル２，３，６，７，１０，１１，１２，１５，１
６，１７，…）はモニタ画面の明るさは白っぽい灰色に
なる。このため、モニタ画面の明るさを見ることによ
り、内部制御信号ｃｎｔ０のレベル変化を検知できる。

【００５６】フォーマット信号ＦＭのテスト時は、テス
ト信号ＴＥ０，ＴＥ１がともに「Ｈ」レベルとなって、
制御信号生成回路３３で生成されたフォーマット信号Ｆ
Ｍが遅延回路３６および切換回路３７，３８を介して輝
度信号Ｙ７の代わりに逆マトリクス変換回路２２に与え
られる。

【００５７】この場合は、信号ＦＭ′が「Ｌ」レベルの
期間（サイクル１〜９）すなわちフォーマットＡのピク
チャＡ〜Ｄがモニタ表示される期間は、モニタ画面が黒
っぽい灰色になる。また、信号ＦＭ′が「Ｈ」レベルの
期間（サイクル１０〜１７，…）すなわちフォーマット
ＢのピクチャＥ〜Ｈ，…がモニタ表示される期間は、モ
ニタ画面が白っぽい灰色になる。したがって、モニタ画
面の明るさを見ることにより、フォーマット信号ＦＭの
レベル変化を検知できる。

【００５８】［実施の形態３］実施の形態２では輝度信
号Ｙ７を内部制御信号ｃｎｔ０またはフォーマット信号
の遅延信号ＦＭ′と切換えたが、この実施の形態３では
輝度信号Ｙ６，Ｙ７をそれぞれ内部制御信号ｃｎｔ０お
よび遅延信号ＦＭ′と切換える。

【００５９】図９は、この発明の実施の形態３による映
像信号処理装置の輝度信号ピクチャレート変換回路４０
の構成を示す回路ブロック図である。図９を参照して、
この輝度信号ピクチャレート変換回路４０が図６の輝度
信号ピクチャレート変換回路３０と異なる点は、テスト
信号生成回路３４および切換回路３７の代わりに、テス
ト信号生成回路４１および切換回路４２が設けられてい
る点である。

【００６０】テスト信号生成回路４１は、テスト信号Ｔ
Ｅを生成して切換回路３８，４２に与える。テスト信号
ＴＥは、通常動作時は「Ｌ」レベルとなり、テスト時は
「Ｈ」レベルとなる信号である。切換回路３８は、テス
ト信号ＴＥが「Ｌ」レベルである通常動作時は輝度信号
Ｙ７を逆マトリクス変換回路２２に与え、テスト信号Ｔ
Ｅが「Ｈ」レベルとなるテスト時はフォーマット信号Ｆ
Ｍの遅延信号ＦＭ′を輝度信号Ｙ７の代わりに逆マトリ
クス変換回路２２に与える。切換回路４２は、テスト信
号ＴＥが「Ｌ」レベルとなる通常動作時は輝度信号Ｙ６
を逆マトリクス変換回路２２に与え、テスト信号ＴＥが
「Ｈ」レベルとなるテスト時は内部制御信号ｃｎｔ０を
輝度信号Ｙ６の代わりに逆マトリクス変換回路２２に与
える。

【００６１】つまり、通常動作時には輝度信号Ｙ０〜Ｙ
７が逆マトリクス変換回路２２へ並列に出力され、テス
ト時には輝度信号Ｙ０〜Ｙ５と内部制御信号ｃｎｔ０と
フォーマット信号ＦＭの遅延信号ＦＭ′とが逆マトリク
ス変換回路２２へ並列に出力される。

【００６２】通常動作時は、テスト信号ＴＥが「Ｌ」レ
ベルとなり、輝度信号Ｙ０〜Ｙ７および色差信号Ｃ０〜
Ｃ７は信号Ｒ，Ｇ，Ｂに変換されてモニタ５に与えら
れ、モニタ５には通常の映像が表示される。テスト時
は、内部制御信号ｃｎｔ０および遅延信号ＦＭ′がそれ
ぞれ輝度信号Ｙ６，Ｙ７の代わりに逆マトリクス変換回
路２２に与えられる。

【００６３】この場合のモニタ画面の状態を図７に従っ
て説明する。フォーマット信号ＦＭの遅延信号ＦＭ′が
「Ｌ」レベルの期間（サイクル１〜９）において、内部
制御信号ｃｎｔ０が「Ｌ」レベルの期間（サイクル１，
４，５，８，９）はモニタ画面の明るさは黒っぽい灰色
になり、内部制御信号ｃｎｔ０が「Ｈ」レベルの期間
（サイクル２，３，６，７）はモニタ画面の明るさはそ
れよりも少し白い黒っぽい灰色になる。

【００６４】フォーマット信号ＦＭの遅延信号ＦＭ′が
「Ｈ」レベルの期間（サイクル１０〜１７）において、
内部制御信号ｃｎｔ０が「Ｌ」レベルの期間（サイクル
１３，１４）はモニタ画面の明るさは白っぽい灰色にな
り、内部制御信号ｃｎｔ０が「Ｈ」レベルの期間（サイ
クル１０〜１２，１５〜１７）はモニタ画面の明るさは
さらに白い白っぽい灰色になる。

【００６５】したがって、モニタ画面の明るさを見るこ
とにより、フォーマット信号ＦＭおよび内部制御信号ｃ
ｎｔ０のレベル変化を検知できる。

【００６６】なお、この実施の形態では、輝度信号Ｙ
６，Ｙ７と信号ｃｎｔ０，ＦＭ′をそれぞれ切換えた
が、輝度信号Ｙ６，Ｙ７のそれぞれを複数の信号のうち
のいずれかの信号と切換えてもよい。図１０の変更例で
は、４つの切換回路５１〜５４と４つのテスト信号ＴＥ
０〜ＴＥ３により、４つの内部制御信号ｃｎｔ１〜ｃｎ
ｔ４のうちのいずれか１つの信号と輝度信号Ｙ６とが切
換えられる。また、４つの切換回路５５〜５８と４つの
テスト信号ＴＥ０，ＴＥ５〜ＴＥ７により、４つの内部
制御信号ｃｎｔ５〜ｃｎｔ８のうちのいずれか１つの信
号と輝度信号Ｙ７とが切換えられる。

【００６７】［実施の形態４］図１１は、この発明の実
施の形態４による映像信号処理装置の要部を示す図であ
って、図３と対比される図である。図１１を参照して、
この映像信号処理装置が図３の映像信号処理装置１と異
なる点は、遅延回路６１、テスト信号６２および切換回
路６３が追加されている点である。

【００６８】遅延回路６１は、内部制御信号ｃｎｔ０を
予め定められた時間（逆マトリクス変換回路２２および
後処理回路２３の遅延時間）だけ遅延させて遅延信号ｃ
ｎｔ０′を生成する。テスト信号生成回路６２は、テス
ト信号ＴＥを生成して切換回路６３に与える。テスト信
号ＴＥは、通常動作時は「Ｌ」レベルとなり、テスト時
は「Ｈ」レベルとなる信号である。切換回路６３は、テ
スト信号ＴＥが「Ｌ」レベルである通常動作時は後処理
回路２３で生成された原色信号Ｂ７をＤ／Ａコンバータ
４ｃに与え、テスト信号ＴＥが「Ｈ」レベルであるテス
ト時は遅延回路６１で生成された遅延信号ｃｎｔ０′を
原色信号Ｂ７の代わりにＤ／Ａコンバータ４ｃに与え
る。

【００６９】つまり、通常動作時には原色信号Ｂ０〜Ｂ
７がＤ／Ａコンバータ４ｃに並列に出力され、テスト時
には原色信号Ｂ０〜Ｂ６と内部制御信号ｃｎｔ０の遅延
信号ｃｎｔ０′とがＤ／Ａコンバータ４ｃに並列に出力
される。

【００７０】ここで、原色信号Ｂ０〜Ｂ７は、映像の色
合いを制御する信号であり、青色の度合いを示す信号で
ある。Ｂ７が最上位ビット（ＭＳＢ）であり、信号Ｂ０
〜Ｂ７によって青色の度合いが２５６階調で変化する。

【００７１】信号Ｂ０〜Ｂ７の最上位ビットであるＢ７
が「Ｌ」レベルであるか「Ｈ」レベルであるかによりモ
ニタ画面の映像の青色の度合いが大きく変化する。この
ため、モニタ画面の青色の度合いの変化を見ることによ
り、内部制御信号ｃｎｔ０のレベル変化を検知できる。

【００７２】この実施の形態では、実施の形態１〜３に
比べ、後段回路２２，２３の影響を受けない分だけモニ
タ画面で内部制御信号ｃｎｔ０を正確に検知できるとい
うメリットがある。

【００７３】なお、３つの原色信号Ｂ，Ｇ，Ｒの最上位
ビットを利用すれば、さらに多くの制御信号の検証が可
能となる。すなわち、図１２の映像処理装置では、原色
信号Ｂ，Ｇ，Ｒの最上位ビットの信号Ｂ７，Ｇ７，Ｒ７
のパスに切換回路６５，６６，６７が設けられる。切換
回路６５は、テスト信号ＴＥ０が「Ｌ」レベルの期間は
信号Ｂ７をＤ／Ａコンバータ４ｃに与え、テスト信号Ｔ
Ｅ０が「Ｈ」レベルとなる第１テスト時は制御信号の遅
延信号ｃｎｔ０′を信号Ｂ７の代わりにＤ／Ａコンバー
タ４ｃに与える。

【００７４】切換回路６６は、テスト信号ＴＥ１が
「Ｌ」レベルの期間は信号Ｇ７をＤ／Ａコンバータ４ｂ
に与え、テスト信号ＴＥ１が「Ｈ」レベルとなる第２テ
スト時は制御信号の遅延信号ｃｎｔ１′をＤ／Ａコンバ
ータ４ｂに与える。

【００７５】切換回路６７は、テスト信号ＴＥ２が
「Ｌ」レベルの期間は信号Ｒ７をＤ／Ａコンバータ４ａ
に与え、テスト信号ＴＥ２が「Ｈ」レベルとなる第３テ
スト時は制御信号の遅延信号ｃｎｔ２′をＤ／Ａコンバ
ータ４ｃに与える。

【００７６】また、図１０に示したように、原色信号
Ｒ，Ｇ，Ｂの下位ビットの信号Ｒ６，Ｇ６，Ｂ６のパス
にも切換回路を設けてもよいし、複数段の切換回路を設
けてもよいことは言うまでもない。

【００７７】［実施の形態５］図６では、ピクチャレー
トが３０ＨｚのフォーマットＡとピクチャレートが２４
ＨｚのフォーマットＢが混在するシステムにおいて、信
号ｃｎｔ０，ＦＭ′と輝度信号Ｙ７を切換えることによ
って信号ｃｎｔ０，ＦＭ′すなわち信号ｃｎｔ０，ＦＭ
をモニタ画面で検証する方法について説明した。この実
施の形態５では、２つのフォーマットＡ，Ｂが混在する
システムにおいて、信号ｃｎｔ０′，ＦＭ′と原色信号
Ｂ７を切換えることによって信号ｃｎｔ０′，ＦＭ′す
なわち信号ｃｎｔ０，ＦＭをモニタ画面で検証する方法
について説明する。

【００７８】図１３は、この発明の実施の形態５による
映像信号処理装置の要部を示す回路ブロック図である。
図１３において、この映像信号処理装置が図６の映像信
号処理装置と異なる点は、輝度信号ピクチャレート変換
回路３０が輝度信号ピクチャレート変換回路７０で置換
され、遅延回路７１、テスト信号生成回路７２および切
換回路７３，７４が追加されている点である。

【００７９】輝度信号ピクチャレート変換回路７０は、
輝度信号ピクチャレート変換回路３０からテスト信号生
成回路３４、遅延回路３６および切換回路３７，３８を
除去したものであり、ピクチャレートが３０Ｈｚのフォ
ーマットＡと２４ＨｚのフォーマットＢが混在する輝度
信号をピクチャレートが６０Ｈｚの輝度信号に変換する
ものである。

【００８０】遅延回路７１は、輝度信号ピクチャレート
変換回路７０の制御信号生成回路３３で生成されたフォ
ーマット信号ＦＭおよび内部制御信号ｃｎｔ０の各々を
予め定められた時間ずつ遅延させて切換回路７３に与え
る。テスト信号生成回路７２は、テスト信号ＴＥ０，Ｔ
Ｅ１を生成する。テスト信号ＴＥ０は、通常動作時は
「Ｌ」レベルとなり、内部制御信号ｃｎｔ０をテストす
る第１テスト時およびフォーマット信号ＦＭをテストす
る第２テスト時は「Ｈ」レベルとなる信号である。テス
ト信号ＴＥ１は、第１テスト時は「Ｌ」レベルとなり、
第２テスト時は「Ｈ」レベルとなる信号である。

【００８１】切換回路７３は、テスト信号ＴＥ１が
「Ｌ」レベルである第１テスト時は内部制御信号ｃｎｔ
０の遅延信号ｃｎｔ０′を切換回路７４に与え、テスト
信号ＴＥ１が「Ｈ」レベルである第２テスト時はフォー
マット信号ＦＭの遅延信号ＦＭ′を切換回路７４に与え
る。

【００８２】切換回路７４は、テスト信号ＴＥ０が
「Ｌ」レベルである通常動作時は原色信号Ｂ７をＤ／Ａ
コンバータ４ｃに与え、テスト信号ＴＥ０が「Ｈ」レベ
ルである第１および第２テスト時は切換回路７３からの
信号ｃｎｔ０′，ＦＭ′を原色信号Ｂ７の代わりにＤ／
Ａコンバータ４ｃに与える。

【００８３】つまり、通常動作時には原色信号Ｂ０〜Ｂ
７がＤ／Ａコンバータ４ｃへ並列に出力され、内部制御
信号ｃｎｔ０をテストする第１テスト時には輝度信号Ｂ
０〜Ｂ６と内部制御信号ｃｎｔ０の遅延信号ｃｎｔ０′
とがＤ／Ａコンバータ４ｃへ並列に出力され、フォーマ
ット信号ＦＭをテストする第２テスト時には原色信号Ｂ
０〜Ｂ６とフォーマット信号ＦＭの遅延信号ＦＭ′とが
Ｄ／Ａコンバータ４ｃへ並列に出力される。

【００８４】この実施の形態では、モニタ画面の青色の
度合いの変化を見ることによりフォーマット信号ＦＭお
よび内部制御信号ｃｎｔ０のレベル変化を検知できる。

【００８５】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。

【００８６】

【発明の効果】以上のように、請求項１に係る発明で
は、制御信号に同期して内部制御信号を生成する信号生
成回路と、内部制御信号に同期して複数ビットの映像信
号に所定の処理を施す信号処理回路と、通常動作時は信
号処理された複数ビットの映像信号を出力し、テスト時
は信号処理された複数ビットの映像信号のうちの予め選
択された映像信号を内部制御信号で置換し、その内部制
御信号と残りの映像信号を出力する切換回路とが設けら
れる。したがって、モニタ画面の映像を見ることによ
り、映像信号と内部制御信号のタイミング関係が正常か
否かを容易にテストできる。

【００８７】請求項２に係る発明では、請求項１に係る
発明の複数ビットの映像信号は複数ビットの輝度信号を
含み、予め定められた映像信号は複数ビットの輝度信号
のうちの予め定められた輝度信号である。この場合は、
モニタ画面の明るさの変化を見ることにより、内部制御
信号のレベル変化を検知できる。したがって、モニタ画
面の映像の切換わりと明るさの切換わりを比較すること
により、映像信号と内部制御信号のタイミング関係が正
常か否かを容易にテストできる。

【００８８】請求項３に係る発明では、請求項２に係る
発明の内部制御信号が複数生成され、切換回路は、テス
ト時は複数ビットの輝度信号のうちの内部制御信号の数
と同数ビットの予め選択された輝度信号を複数の内部制
御信号で置換する。この場合は、モニタ画面の明るさの
変化を見ることにより、複数の内部制御信号のレベル変
化を同時に検知できる。

【００８９】請求項４に係る発明では、請求項２に係る
発明の内部制御信号が複数生成され、映像信号処理装置
は、さらに、複数の内部制御信号のうちのいずれかの内
部制御信号を選択する選択回路を備える。切換回路は、
テスト時は予め選択された輝度信号を選択回路によって
選択された内部制御信号で置換する。この場合は、選択
回路によって内部制御信号を１つずつ順次選択しながら
モニタ画面の明るさの変化を見ることにより、複数の内
部制御信号のレベル変化を順次検知できる。

【００９０】請求項５に係る発明では、請求項２に係る
発明の内部制御信号は複数生成され、複数の内部制御信
号は、それぞれが複数の内部制御信号を含む複数のグル
ープに分割される。映像信号処理装置は、さらに、各グ
ループに対して設けられ、対応のグループに属する複数
の内部制御信号のうちのいずれかの内部制御信号を選択
する選択回路を備える。切換回路は、テスト時は複数ビ
ットの輝度信号のうちのグループの数と同数ビットの予
め選択された輝度信号を複数の選択回路で選択された複
数の内部制御信号で置換する。この場合は、各選択回路
によって内部制御信号を１つずつ順次選択しながらモニ
タ画面の明るさの変化を見ることにより、複数の内部制
御信号のレベル変化を同時に順次検知できる。

【００９１】請求項６に係る発明では、制御信号に同期
して内部制御信号を生成する信号生成回路と、内部制御
信号に同期して複数ビットの映像信号に所定の処理を行
なう信号処理回路と、信号処理された複数ビットの映像
信号を複数ビットの原色信号に変換する信号変換回路
と、内部制御信号の遅延信号を生成する遅延回路と、通
常動作時は複数ビットの原色信号をモニタ装置に与え、
テスト時は複数ビットの原色信号のうちの予め選択され
た原色信号を内部制御信号の遅延信号で置換し、その遅
延信号と残りの原色信号をモニタ装置に与える切換回路
とが設けられる。したがって、モニタ画面の色彩の変化
を見ることにより、内部制御信号のレベル変化を検知で
きる。この場合は、モニタ画面の映像の切換わりと色彩
の切換わりを比較することにより、映像信号と内部制御
信号のタイミング関係が正常か否かを容易にテストでき
る。

【００９２】請求項７に係る発明では、請求項６に係る
発明の内部制御信号は複数生成され、切換回路は、テス
ト時は複数ビットの原色信号のうちの内部制御信号の数
と同数ビットの予め選択された原色信号を複数の内部制
御信号で置換する。この場合は、モニタ画面の色彩の変
化を見ることにより、複数の内部制御信号のレベル変化
を同時に検知できる。

【００９３】請求項８に係る発明では、請求項６に係る
発明の内部制御信号は複数生成され、映像信号処理装置
は、さらに、複数の内部制御信号のうちのいずれかの内
部制御信号を選択する選択回路を備える。切換回路は、
テスト時は予め選択された原色信号を選択回路によって
選択された内部制御信号で置換する。この場合は、選択
回路によって内部制御信号を１つずつ順次選択しながら
モニタ画面の色彩の変化を見ることにより、複数の内部
制御信号のレベル変化を順次検知できる。

【００９４】請求項９に係る発明では、請求項６に係る
発明の内部制御信号は複数生成され、複数の内部制御信
号は、それぞれが複数の内部制御信号を含む複数のグル
ープに分割される。映像信号処理装置は、さらに、各グ
ループに対応して設けられ、対応のグループに属する複
数の内部制御信号のうちのいずれかの内部制御信号を選
択する選択回路を備える。切換回路は、テスト時は複数
ビットの原色信号のうちのグループの数と同数ビットの
予め選択された原色信号を複数の選択回路で選択された
複数の内部制御信号で置換する。この場合は、各選択回
路によって内部制御信号を１つずつ順次選択しながらモ
ニタ画面の明るさの変化を見ることにより、複数の内部
制御信号のレベル変化を同時に順次検証できる。

【００９５】請求項１０に係る発明では、請求項１から
９のいずれかに係る発明の信号処理回路は、複数ビット
の映像信号に所定の処理を施してピクチャレートを変換
する。この発明は、この場合に特に有効となる。

【図面の簡単な説明】

【図１】 この発明の理解を容易にするための図であっ
て、映像信号処理装置の概略構成を示すブロック図であ
る。

【図２】 図１に示した映像信号処理装置の動作を示す
タイムチャートである。

【図３】 この発明の理解を容易にするための図であっ
て、図１に示した映像信号処理装置の構成をより詳細に
示す回路ブロック図である。

【図４】 図３に示した映像信号処理装置の動作を示す
タイムチャートである。

【図５】 この発明の実施の形態１による映像信号処理
装置の輝度信号ピクチャレート変換回路の構成を示す回
路ブロック図である。

【図６】 この発明の実施の形態２による映像信号処理
装置の輝度信号ピクチャレート変換回路の構成を示す回
路ブロック図である。

【図７】 図６に示した映像信号処理装置の動作を示す
タイムチャートである。

【図８】 図６に示した映像信号処理装置の動作を示す
他のタイムチャートである。

【図９】 この発明の実施の形態３による映像信号処理
装置の輝度信号ピクチャレート変換回路の構成を示す回
路ブロック図である。

【図１０】 実施の形態３の変更例を示す回路図であ
る。

【図１１】 この発明の実施の形態４による映像信号処
理装置の要部を示す回路ブロック図である。

【図１２】 実施の形態４の変更例を示す回路ブロック
図である。

【図１３】 この発明の実施の形態５による映像信号処
理装置の要部を示す回路ブロック図である。

【図１４】 従来の映像信号処理装置およびそのテスト
方法を説明するためのブロック図である。

【符号の説明】

１，８１ 映像信号処理装置、２，８２ 映像信号処理
回路、３，３ａ，３ｂメモリ、４，４ａ，４ｂ，４ｃ，
８３ Ｄ／Ａコンバータ、５，８４ モニタ、１０ 前
処理回路、１１，２４，３０，４０，７０ 輝度信号ピ
クチャレート変換回路、１２ 書込アドレス生成回路、
１３ 読出アドレス生成回路、１４輝度信号処理回路、
１５，３３ 制御信号生成回路、１６〜１８，２６，３
５，３７，３８，４２，５１〜５８，６３，６５〜６
７，７３，７４ 切換回路、１９，２０ 入出力バッフ
ァ、１９ａ，２０ａ 入力バッファ、１９ｂ，２０ｂ出
力バッファ、２１ 色差信号ピクチャレート変換回路、
２２ 逆マトリクス変換回路、２３ 後処理回路、２
５，３４，６２，７２ テスト信号生成回路、３１ フ
ォーマットＡ輝度信号処理回路、３２ フォーマットＢ
輝度信号処理回路、３６，６１，７１ 遅延回路、８５
信号出力回路。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C020 AA09 AA35 BA11 BB07 5C023 AA38 CA01 DA04 DA08 EA02 5C061 BB01 CC05 CC09 5C080 AA01 AA09 BB05 CC03 DD15 EE26 FF09 GG02 JJ02 JJ04

Claims (10)

【特許請求の範囲】
1. 【請求項１】 所定周波数の制御信号に同期して１ピク
   チャ単位で順次伝送される複数ビットの映像信号に所定
   の処理を施してモニタ装置に与える映像信号処理装置で
   あって、 前記制御信号に同期して内部制御信号を生成する信号生
   成回路、 前記信号生成回路で生成された内部制御信号に同期して
   前記複数ビットの映像信号に前記所定の処理を施す信号
   処理回路、および前記信号処理回路で処理された複数ビ
   ットの映像信号と前記信号生成回路で生成された内部制
   御信号とを受け、通常動作時は前記信号処理回路で処理
   された複数ビットの映像信号を出力し、テスト時は前記
   信号処理回路で処理された複数ビットの映像信号のうち
   の予め選択された映像信号を前記内部制御信号で置換
   し、その内部制御信号と残りの映像信号を出力する切換
   回路を備える、映像信号処理装置。
2. 【請求項２】 前記複数ビットの映像信号は複数ビット
   の輝度信号を含み、 前記予め定められた映像信号は、前記複数ビットの輝度
   信号のうちの予め定められた輝度信号である、請求項１
   に記載の映像信号処理装置。
3. 【請求項３】 前記内部制御信号は複数生成され、 前記切換回路は、前記テスト時は前記複数ビットの輝度
   信号のうちの前記内部制御信号の数と同数ビットの予め
   選択された輝度信号を前記複数の内部制御信号で置換す
   る、請求項２に記載の映像信号処理装置。
4. 【請求項４】 前記内部制御信号は複数生成され、 前記映像信号処理装置は、さらに、前記複数の内部制御
   信号のうちのいずれかの内部制御信号を選択する選択回
   路を備え、 前記切換回路は、前記テスト時は前記予め選択された輝
   度信号を前記選択回路によって選択された内部制御信号
   で置換する、請求項２に記載の映像信号処理装置。
5. 【請求項５】 前記内部制御信号は複数生成され、 前記複数の内部制御信号は、それぞれが複数の内部制御
   信号を含む複数のグループに分割され、 前記映像信号処理装置は、さらに、各グループに対応し
   て設けられ、対応のグループに属する複数の内部制御信
   号のうちのいずれかの内部制御信号を選択する選択回路
   を備え、 前記切換回路は、前記テスト時は前記複数ビットの輝度
   信号のうちの前記グループの数と同数ビットの予め選択
   された輝度信号を複数の前記選択回路で選択された複数
   の内部制御信号で置換する、請求項２に記載の映像信号
   処理装置。
6. 【請求項６】 所定周波数の制御信号に同期して１ピク
   チャ単位で順次伝送される複数ビットの映像信号に所定
   の処理を施してモニタ装置に与える映像信号処理装置で
   あって、 前記制御信号に同期して内部制御信号を生成する信号生
   成回路、 前記信号生成回路で生成された内部制御信号に同期して
   前記複数ビットの映像信号に前記所定の処理を施す信号
   処理回路、 前記制御信号に同期して、前記信号処理回路で処理され
   た複数ビットの映像信号を複数ビットの原色信号に変換
   する信号変換回路、 前記信号生成回路で生成された内部制御信号を予め定め
   られた時間だけ遅延させる遅延回路、および前記信号変
   換回路で生成された複数ビットの原色信号と前記遅延回
   路で遅延された内部制御信号とを受け、通常動作時は前
   記複数ビットの原色信号を前記モニタ装置に与え、テス
   ト時は前記複数ビットの原色信号のうちの予め選択され
   た原色信号を前記遅延回路で遅延された内部制御信号で
   置換し、その内部制御信号と残りの原色信号を前記モニ
   タ装置に与える切換回路を備える、映像信号処理装置。
7. 【請求項７】 前記内部制御信号は複数生成され、 前記切換回路は、前記テスト時は前記複数ビットの原色
   信号のうちの前記内部制御信号の数と同数ビットの予め
   選択された原色信号を前記複数の内部制御信号で置換す
   る、請求項６に記載の映像信号処理装置。
8. 【請求項８】 前記内部制御信号は複数生成され、 前記映像信号処理装置は、さらに、前記複数の内部制御
   信号のうちのいずれかの内部制御信号を選択する選択回
   路を備え、 前記切換回路は、前記テスト時は前記予め選択された原
   色信号を前記選択回路によって選択された内部制御信号
   で置換する、請求項６に記載の映像信号処理装置。
9. 【請求項９】 前記内部制御信号は複数生成され、 前記複数の内部制御信号は、それぞれが複数の内部制御
   信号を含む複数のグループに分割され、 前記映像信号処理装置は、さらに、各グループに対応し
   て設けられ、対応のグループに属する複数の内部制御信
   号のうちのいずれかの内部制御信号を選択する選択回路
   を備え、 前記切換回路は、前記テスト時は前記複数ビットの原色
   信号のうちの前記グループの数と同数ビットの予め選択
   された原色信号を複数の前記選択回路で選択された複数
   の内部制御信号で置換する、請求項６に記載の映像信号
   処理装置。
10. 【請求項１０】 前記信号処理回路は、前記複数ビット
    の映像信号に前記所定の処理を施してピクチャレートを
    変換する、請求項１から請求項９のいずれかに記載の映
    像信号処理装置。