JP2005518571A - 画像表示のデジタル方法及びデジタル表示装置 - Google Patents

Abstract

本発明は、デジタル表示装置において表示される２値化画像を記憶する画像メモリのビットレートを減少させるための解決方法を提供する。少なくとも１つの２値化画像１６は、２値化値と同様の少なくとも２つの画素のグループ毎に記憶される。手段は、デジタル表示素子における表示の間に画素のグループ毎に記憶される画像の画素を複製する。

Description

本発明は、画像表示のデジタル方法及び表示装置に関し、特に、マイクロミラー装置に関する。

表示装置の中で、デジタル表示装置は、有限数の照度値を取ることができる１つ又はそれ以上のセルから構成される。今日、有限数の照度値は２に等しく、セルのオン又はオフ状態に対応する。多くの階調レベル数を得るために、画像を可変持続期間の複数の副画像に分解するようになっているアイにより実行される時間積分を行うことが知られている。

デジタル表示装置の中で、マイクロミラー装置は、２つの異なる傾きをとることができる非常に小さい寸法のミラーのマトリクスから成る。２つの方向の１つに変更される光は、スクリーンがミラーに関連する各々の画素をオン又はオフにすることのみができる複数の画素から構成されるように、光学手段によりスクリーンにフォーカシングされる。マイクロミラーは、ビデオプロジェクタ及びバックプロジェクタの作製を可能にする。更に、マイクロミラーは非常に速くスイッチングし、時間積分に関連する負の効果を最小化することを可能にする。

従来、色（赤、緑、青）当たり２５６階調がカラー映像画像を規定するために用いられている。２値化分解は、２乗に比例する持続時間の８つの２値化画像を用いることが可能である。そのような分解は、非常に異なる２値化画像を用いる隣接階調レベルの遷移に関して表示欠陥を生じる。他の問題点は、実際に照明される画像と共に時間的グループ化により均一面積においてもたらされる大面積フリッカから生じることがある。これらの欠陥を改善するために、長い持続期間の２値化画像を短い持続期間の２値化画像に分割すること、及び、１つの及び同じ記憶された２値化画像を用いる間に、画像の表示時間に亘って２値化画像を均一に分布させることが知られている。そのような改善は、米国特許大５，６１９，２２８号明細書及び米国特許第５，９８６，６４０号明細書に開示されている。２値化画像が大きくなるにつれて、視覚レンディションは顕著になる。

マイクロミラーは比較的高価な構成要素であるため、安価なカラー装置の製造は、同調された着色ホイールを前に設けられた単一マイクロミラー回路を用いることにより達成される。カラーの表示は、それ故、同じマイクロミラー回路を用いて連続的に実行される。画像周波数及びマイクロミラー回路から成る画素の全アドレス時間に基づいて、カラーに対応する階調に分解するために用いることができる２値化画像の最大数を決定することが可能である。１００μｓｅｃにおいてアドレス可能な回路に対して、階調に基づく約６６の２値化画像を５０Ｈｚの画像周波数と共に有すること、及び約５５の２値化画像を６０Ｈｚの画像周波数と共に有することが可能である。

マイクロ未来により実行される最大動作の限界が考慮される場合、レンディションは優れている。他方、他の限界は、２値化画像を記憶するメモリからもたらされる。一例として、１０２４個のミラーの７６８本のラインを表すマイクロミラー回路における５０Ｈｚの画像周波数を伴う各々の階調に対して６６個の２値化画像が用いられる場合、読み出しモードにおけるメモリのビットレートは、次の値に等しい。

ＤＲ＝７６８ｘ１０２４ｘ３ｘ６６ｘ５０＝７．２５Ｇｂｉｔｓ／ｓｅｃ
このメモリは又、次のレートにおいてアクセス可能は書き込みである必要がある。

ＤＷ＝７６８ｘ１０２４ｘ３ｘ８ｘ５０＝９００Ｍｂｉｔ／ｓｅｃ
メモリのサイズは、例えば２つの画像に対応するコンテンツの関数として、次のように決定される。

Ｍ＝７６８ｘ１０２４ｘ３ｘ８ｘ２＝３６Ｍｂｉｔ
３２ビットワードとして構成されるメモリが用いられる場合、メモリは２６０ＭＨｚの周波数で動作する必要がある。そのようなメモリは非常に効果である。より長いワードとして構成されるメモリ又は交互に動作する幾つかのメモリバンク分割されたメモリを用いることにより記憶要素の動作周波数を減少させることが可能である。メモリの動作周波数は、それ故、減少されるが、このことは、メモリの管理をより複雑且つより高価にする。マイクロミラー装置の解像度が増加する場合、ビットレートも又増加する。しかしながら、この種類の表示装置のコストを減少させるためには、メモリのビットレートの減少は不可欠である。

本発明は、デジタル表示装置において表示される２値化画像を記憶する画像メモリのビットレートを減少させるための解決方法を提供する。少なくとも１つの２値化画像は画素のグループ毎に記憶される。記憶される画素のグループは、表示の間に複製される。

本発明は、オン又はオフのみとすることができる画素の画像を表示する表示素子から構成されるデジタル表示装置において画像を表示するための方法であって：発光重みが関連付けられる複数の２値化画像に各々の画像が分解される段階；及び、各々の２値化画像が画像表示期間の間に一回又は数回表示される段階であって、画像の表示期間の間に２値化画像が表示される期間の合計は２値化画像の重みに比例する、段階；から構成される、方法である。数回表示される少なくとも１つの２値化画像は、２値化値と同様の少なくとも２つの画素のグループ毎に記憶され、そのために、画素は表示素子に供給される前の各々の画像の表示の間に複製される。

本発明は又、：オン又はオフのみとすることができる画素の画像を表示する表示素子（１０６）；及び、２値化画像が表示素子に表示される期間を表す発光重みに関連する複数の２値化画像を記憶する記憶手段；から構成されるデジタル表示装置を提供する。少なくとも１つの２値化画像は２値化値と同様に少なくとも２つの画素のグループ毎に記憶され、前記装置は、表示中に画素のグループ毎に記憶される画像の画素を複製する複製手段から構成される。

本発明の一実施形態に従って、画素は多重化により複製される。本発明の他の実施形態に従って、画素は表示されるラインを記憶するバッファを繰り返し読み出すことにより複製される。

好適には、表示素子はマイクロミラーマトリクスである。

添付図を参照する以下に続く説明を読むことにより、本発明は更に理解され、他の特徴及び優位性が明確になるであろう。

図１は、先行技術により周知であるようなマイクロミラー装置における階調画像の表示について示している。表示された画像は、重みがそれぞれ、１、２、４、８、１６及び３２である６個の２値化画像に分解された６４階調から構成されている。重み１及び２の２値化画像は、それらの重みに比例する持続期間に対して１度表示される。重み４の２値化画像は、重み２に比例する持続期間に対して２回表示される。重み８、１６及び３２の２値化画像は、重み４に比例する持続期間に対して、それぞれ、２、４及び８倍表示され、種々の画像は、画像表示の持続期間を通して均一に表示される。２値化画像に関連する重みは、図１におけるサイズが表示の持続期間に比例するボックスにおいて示されている。

図１において与えられている表示は、表示の明確化の理由で、６４の階調に制限されている。映像システムに対しては、２５６の階調を有することが一般的である。分解は、それ故、重み１、２、４、８、１６、３２、６４及び１２８それぞれの８個の２値化画像において影響を与える。それ故、重み４の画像が２つの重み２の画像に分解され、重み８、１６、３２、６４及び１２８の画像が重み４の２、４、８、１６及び３２個の画像それぞれに分解される、同様の分解を有することが可能である。画像の表示は、８つの２値化画像に対応する、１と４との間で変化する発光重みの一連の６６個の画像を用いて達成される。

米国特許第５，６１９，２２８号明細書及び米国特許第５，９８６，６４０号明細書を参照することにより、当業者は、他の分解が種々の数の表示画像において可能であることに留意するであろう。

単一の表示素子の援助によりカラー画像を得るためには、図１の発行分布は、例えば、６つのＡ乃至Ｆのグループにセグメント化される。持続期間と同様のグループＡ乃至Ｆを有するために、マイクロミラーがいずれの光を回復させない、持続期間を特定のグループに挿入することが知られている。カラーの階調に対応するグループＡ乃至Ｆは、例えば、図２において示しているように、インターリーブされる。ＡｒからＦｒまでのグループは赤色に対応する。ＡｇからＦｇまでのグループは緑色に対応する。ＡｂからＦｂまでのグループは青色に対応する。種々のグループの表示と同期された着色ホイールは、表示素子の前を通り過ぎ、階調を着色レベルに変換する。

図３は、本発明に従った階調としての画像の表示を示している。発光分布は、図１の分布に類似する分布に従ってもたらされる。しかしながら、重み３２の画像は、ここでは、重み１６の２つの画像に分割され、１６ａは重み１６のオリジナル画像を表し、表記１６ｂ及び１６ｃは、重み３２の画像の分割からもたらされる重み１６の２つの画像を表している。２値化画像１６ｂ及び１６ｃの表示の時間分布は又、画像３２の表示に関して、代わりにもたらされ、画像の全体的表示時間に亘って分布される。

読み出す２値化画像の数は、先行技術に従った表示に対する数と同じである。しかしながら、大きい重みをもつ２値化画像の分割からもたらされる２値化画像の１つ、例えば、画像１６ｃは、画素が４つの画素毎に記憶される２値化画像に対応する。画像メモリのサイズは、それ故、増加される。他方、２値化画像１６ｃの読み出しは、通常の２値化画像の場合に比べて４倍少ないビットレートを必要とする。２値化画像１６ｃがこの例において４倍読み出されるとき、同じ発光分布を回復する間に、読み出し時間の点では、これは３つの画像の読み出しを伴う分散を意味する。

色（赤、緑及び青）当たり２５６階調を用いる画像に対して、重み１２８の２値化画像のみが重み６４の２つの２値化画像に分割される。最も多き重み１２８の２値化画像の分割は重み６４の従来通り記憶される特定の２値化画像と画素のグループ毎に記憶された重み６４の通常の２値化画像とに分解される。階調は、発光重み１、２、４、８、１６、３２、６４ａ、６４ｂ及び６４ｃそれぞれの９つの２値化画像に分解される。発光分布は、図３の発光分布に対応する技術に従って影響される。画素は、各々の色に対して０と２５５との間にある２５６個の値をとることができる。しかしながら、色に対する階調の値は、０又は６４に等しい一般の値、及び０と１９１との間にある特定の値に分解される。一般的な値は、画像を記憶するために用いられる画素のグループに共通の値に対応する。

映像画像を表示するために意図された表示装置に対しては、画素のグループが２つの隣接ライン及び２つの隣接カラムに対応する隣接画素に制限される場合、もたらされる画像の劣化は、殆ど０である。実際には、映像画像の統計的研究は、映画化された画像のようにみえるように希望される画像又は映画化画像において１２８個の振幅のコントラストを有することは稀であることを示している。

表示メモリにおける画像の符合化の間に、全く同一の色に対応する階調は、２つの隣接カラム及びラインに属す４つの画素に対して比較される。４つの階調がレベル６４より大きい場合、重み６４ｃの通常の２値化画像の画素が達成され、次のレベル６４が階調から減じられ、結果的に得られた値は、特定の２値化画像、即ち、２値化画像１、２、４、８、１６、３２、６４ａ及び６４ｂの援助により符合化される。４つの階調の１つがレベル６４より大きい場合、レベル１９１より大きい階調はレベル１９１に切り捨てられ、重み６４ｃの通常の重みの画素は非アクティブにされ、階調は２値化画像１、２、４、８、１６、３２、６４ａ及び６４ｂの援助により符合化される。一例として、次の表１は、種々の符合化の可能性が実施される３つの例を示している。

表１において、１レベルは、画素の２値化画像の重みはオンであり、０レベルはオフの画素に対応する。切り捨ての場合、切り捨てられた階調は、一般に、２つの対象間の遷移に対応する。視認性欠陥は考慮されている画素における僅かなぼやけに対応する。画像が動いている場合、ぼやけは画像の動きによりマスキングされる。

本発明の表示技術を実施する表示装置の構造は、図４を用いて説明する。表示された数字データは、５０Ｈｚの画像周波数を有する１０２４個の画素の７６８本のラインの画像フォーマットの選択に対応する。

デジタル映像信号は映像入力に供給される。映像信号は、表示される一連の画素を含むプログレッシブＲＧＢタイプ信号であり、各々の画素は、例えば、２４ビット（色当たり８ビット）を符合化し、画素が連続的にライン毎に供給される。映像信号は表示される信号に対応し、映像信号（ＲＧＢフォーマット、ガンマ補正、色補正、コントラスト補正等）において実行されるいずれの補正は、既知の手段（表示せず）により実行される。

遅延回路１０１は１つのラインにより映像信号を遅延させる。遅延回路１０１はメモリであって、例えば、そのメモリの容量はラインを記憶することを可能にし、映像信号は２４ビットのバスにおけるメモリに供給される。メモリは、それ故、２４キロビット（１キロビット＝１０２４ビット）の容量を有し、周波数３９．３ＭＨｚにおいて動作する。

画像符合化回路１０３は、一方で、映像信号を受信し、他方で、遅延回路１０１により１つのラインによって遅延される同じ信号を受信する。符合化回路１０２は、上記の符合化を実行し、表示メモリ１０３において表示される２値化画像を記録する。

表示メモリ１０３は、別個の読み出し及び書き込みポートを備えた非常に速いメモリである。この表示メモリ１０３は、読み出しアクセス時間を短縮することが可能である、ページに関して読み出しモードを有する。アドレス＠及び書き込まれるデータＤＡＴＡは、符合化回路１０２により供給される。読み出しアドレスと表示メモリ１０３のための制御信号とは制御回路（表示せず）により供給される。表示メモリ１０３から読み出されるデータは読み出しバッファ１０４に供給される。そのデータは３２ビットワードごとに処理される。

読み出しバッファ１０４は、例えば、３２ビットワードとして構造化された非常に速いＦＩＦＯメモリである。読み出しバッファ１０４は、表示メモリ１０３のビットレートの減少を満足させる。読み出しバッファ１０４は、例えば、記憶された共通の２値化画像のラインの複製を実行することを可能にするレジスタから構成される。共通の２値化画像のラインを記憶するレジスタは、新しい値をとる前に、２度読み出される。読み出しバッファに出入りするデータは３２ビットワードとして構造化される。

復号化回路１０５は、読み出しバッファ１０４とマイクロミラー回路１０６との間に置かれる。復号化回路１０５は、カラムにおける共通の２値化画像の画素の複製を満足させる。復号化回路１０５は、例えば、２値化画像のタイプの関数としてデータを別々に導くことが可能にする多重化手段から成る。

種々の要素のレイアウトが接続されている限り、装置の適切な理解のために必要な幾つかの特徴を列挙することは適当である。

図５は、２値化画像を記憶するために用いられるメモリプレーンを示している。そのようなメモリプレーンは、画像Ｉ及びＪの２つのメモリプレーンに分割される。画像Ｉは表示されるように読み出される一方、画像Ｊは書き込まれる。次いで、画像Ｊは読み出され、過ぎの画像は画像Ｉの代わりに書き込まれる。各々の画像プレーンは、各々の色、赤、緑及び青に特定の色プレーンに分割される。各々の色プレーンは、従って、それぞれの重み１、２、４、８、１６、３２、６４ａ、６４ｂ及び６４ｃの２値化画像に分割される。そのような配列は、メモリ読み出しアクセス時間を減少させることを可能にするバーストモード又はページモードにおいてメモリ読み出しを実行する役割を果たす。

読み出しバッファ１０４は、表示メモリ１０３より小さい容量のメモリである。読み出しバッファ１０４のサイズを計算するために、幾つかのパラメータを考慮する必要がある。好適な例示としての実施形態においては、出力におけるメモリのビットレートは次の値に等しい。

ＤＳ＝７６８ｘ１０２４ｘ（５０＋１６／４）ｘ８ｘ３ｘ５０＝５．９３Ｇｂｉｔ／ｓｅｃ
係数１６／４は、共通の２値化画像が１６回表示される一方、４に対応する記憶の間にメモリ読み出し時間は共にグループ化される画素数により分割される事実から得られる。

読み出しバッファ１０４の出力における特定の２値化画像に対する瞬間ビットレートは７．２５Ｇｂｉｔ／ｓｅｃに等しい。読み出しバッファ１０４の出力における共通の２値化画像に対する瞬間ビットレートは３．６２５Ｇｂｉｔ／ｓｅｃに等しい。しかしながら、バッファ１０４は画素を複製し、メモリ１０２についての情報ビットレートは１．８１Ｇｂｉｔ／ｓｅｃに等しい。

連続的に色を表示する単一のマイクロミラーを用いることにより、共通の２値化画像の２つの読み出しの間の特定な２値化画像の最大数は、２と６との間で変化する。読み出しバッファは決して空にならず、決して飽和にならない。２つの２値化画像、即ち、１９２キロバイトの容量を有するメモリバッファは適切である。

ところで、メモリ１０３のビットレートは、７．２５Ｇｂｉｔ／ｓｅｃではなく、５．９３Ｇｂｉｔ／ｓｅｃであり、即ち、所定のアーキテクチャのための動作速度における１８％の利得であることを、当業者は観測することが可能である。

符合化回路１０２は、上記のプロセスに従って表示される２値化画像を決定する。実行される動作はあまり複雑ではないが、動作速度は大きい。図６は、符合化回路１０２の例示としての実施形態を示している。２つの映像入力は、２つの隣接ラインの２つの画素に関する情報を含む２４ビットのバスである。各々の色に特定の階調は、３つの同等な処理回路１１０、１１１及び１１２に導かれる。各々の処理回路は、全く同一の２値化画像の一連の画素を表す３２ビットに関するワードを供給する。制御回路１１３は、処理回路１１０乃至１１２適用される種々のコマンドを供給し、アドレス生成回路１１４からもたらされるアドレス＠と処理回路１１０乃至１１２から出るワードと同期する。アドレス生成回路１１４は、正しい場所において各々の２値化画像のワードを記憶するように、記録される種々の２値化画像のメモリプレーンを走査する。多重化器１５は、データ出力ＤＡＴＡに種々の処理回路からもたらされるワードを導く。

図７は処理回路１１０の詳細を示している。第１レジスタ１２０及び１２１は、２つの入力からもたらされる２つの隣接ラインの階調を記憶する。比較回路１２２乃至１２５は、最大閾値１９１と最小閾値６４とを用いて階調を比較するために、第１レジスタ１２０及び１２１に連結される。比較回路は制御回路（図示せず）に比較の結果を供給する。第２レジスタ１２６及び１２７は、比較後、第１レジスタのコンテンツを記憶するために第１レジスタ１２０及び１２１に連結される。第３レジスタ１２８及び１２９は、その後、第２レジスタ１２６及び１２７のコンテンツを記憶する。第２レジスタ及び第３レジスタ１２６乃至１２９が、共通の２値化画像に関して共にグループ化される４つの画素に対応するとき、計算回路１３０乃至１３４は、実行されるテストの関数として制御回路により与えられるコマンドの関数として、符合化される階調を規定する。

このために、各々の計算回路は符合化される階調を記憶する結果レジスタ１４０から構成され、結果レジスタ１４０の入力に連結された多重化器１４１は、値１９１、階調又は減算回路１４２の援助により値６４が減算された階調の中から結果のデータを選択することを可能にする。

全く同一のラインに対応する結果レジスタ１４０を出る重みと同様のビットは、同じシフトレジスタ１５００乃至１５１５に導かれる。各々のシフトレジスタ１５００乃至１５１５は、２つの入力を有し、各々のクロックのアクティブエッジを用いて１ビットだけデータをシフトする３２ビットレジスタであり、計算回路はクロックの２つのアクティブエッジ毎に新しい結果を供給し、それ故、４階調の１６グループが受信された後、各々のシフトレジスタ１５００乃至１５１５は特定の２値化画像の３２の連続した画素に対応する３２ビットのワードを含む。バッファレジスタ１６００乃至１６１５は、シフトレジスタ１５００乃至１５１５が３２ビットワードを含む瞬間から表示メモリ１０３に書き込むまで、シフトレジスタ１５００乃至１５１５のコンテンツを記憶する。シフトレジスタ１５１６は、比較結果の関数として、制御回路により供給される共通の２値化画像に対応するビットを記憶する役割を果たす。シフトレジスタ１５１６は、一度に信号ビットを受信し、レジスタ１５００乃至１５１５に関して、２回のうち１回のみ成立する。バッファレジスタ１６１６は、シフトレジスタ１５１６が３２ビットを含む瞬間から、表示メモリ１０３への転送まで、シフトレジスタ１５１６のコンテンツを記憶する。多重化器１３４はバッファレジスタ１６００乃至１６１６の１つを選択し、処理回路１１０の出力にそれを供給するようにする。

復号化回路１０５は、図８を用いて種々の接続を説明する多重化手段から成る。表示メモリ１０３から読み出された２値化画像が特定の２値化画像であるとき、１０乃至１３１の入力は、図８ａに示すように、出力Ｏ０乃至Ｏ３１に、直接、結合される。読み出された２値化画像が共通の２値化画像であるとき、復号化回路は、先ず、データを複製することにより３２個の出力Ｏ０乃至Ｏ３１に対して入力Ｉ０乃至Ｉ１５に対応する小さい重みの１６ビットを置き換える、図８ｂの位置をとり、次いで、データを複製することにより３２個の出力Ｏ０乃至Ｏ３１に対して入力Ｉ１６乃至Ｉ３１に対応する大きい重みの１６ビットを置き換える、図８ｃの位置をとる。図８ｂの位置から図８ｃの位置への多重化手段の単純なスイッチングは、バッファ１０４から２つの連続するワードを読み出すことに置き換える。

本発明の他の変形が可能である。好適な例において、４つの画素のグループを有する単一の共通の２値化画像が用いられる。隣接ライン又はカラムに対応する２つの画素のみから成るグループを用いることが可能であることは言うまでもないことである。隣接カラムに基づく画素グループ化のみが用いられる場合、複製は、復号化回路においてのみ実行される。隣接ラインに基づくグループ化が実行される場合、複製は、読み出しバッファ１０４からの同じデータの連続的読み出しのみにより実行される。両方の場合、符合化回路１０２を簡単化することができる。

切捨てエラーを減少させるように２つ又はそれ以上の共通の２値化画像を使用することは又可能であり、各々の共通画像は異なるグループの画素に共通である。画素グループが４つの画素のグループに対応し、他の画素グループが一対の画素に対応することが可能である。上記の例においては、表示は２値化画像により２値化画像を実行するため、メモリバッファは２つの２値化画像を記憶する。画像表示のインターリーブモードを用いることが可能であり、又は、２値化画像の表示はラインのグループ毎に実行される。調節は、それ故、画像に代えて、ラインのグループにおいて実行される。それ故、数ラインのみが記憶される必要があるため、メモリバッファを減少することができる。

好適には、発光重みが特定の２値化画像の最も大きい重みに対応する共通の２値化画像を有することが選択される。映像画像においてかなりの欠陥を発生させることなく、メモリのビットレートにおけるかなりの減少を有するようにすることが可能であるため、この選択は、この選択がなされる。当業者は、ビットレートの制限及び画像品質の制限の関数として、異なる値を選択することができるであろう。

好適な例は、マイクロミラーを用いる装置に関する。本発明は、他のデジタル表に装置において用いられることができる一方、類似する表示技術を用いることができる。又、参照は、７６８ｘ１０２４画素の解像度を有するシステムに対してなされ、その参照は、各々の階調に対して１と４との間にある重みの６６個の発光セグメントに基づく表示を用いる。解像度及び発光分布の変化は、独立して、本発明を変化させることができる。

先行技術に従った階調画像を表示するシーケンスを示す図である。 カラー画像が表示される方法を示す図である。 本発明に従った階調画像を表示するためのシーケンスを示す図である。 本発明に従った表示装置のレイアウトを示す図である。 本発明に従ったメモリプレーンの例示としてのレイアウトを示す図である。 本発明において使用する計算回路の好適な例示としての実施形態を示す図である。 本発明において使用する計算回路の好適な例示としての実施形態を示す図である。 本発明の一実施形態において用いる多重化素子の動作方法を示す図である。

Claims (9)

1. オン又はオフのみであることができる画素の画像を表示する表示素子（１０６）から構成されるデジタル表示装置において画像を表示するための方法であって：
   発光重みが関連付けられる複数の２値化画像に各々の画像が分解される段階；及び
   各々の２値化画像が画像表示期間の間に一回又は数回表示される段階であって、画像の表示期間の間に２値化画像が表示される期間の合計は２値化画像の重みに比例する、段階；
   から構成される方法であって、
   数回表示される少なくとも１つの２値化画像（１６ｃ、６４ｃ）は、２値化値のような少なくとも２つの画素のグループ毎に記憶され、そのために、画素は表示素子に供給される前の各々の画像の表示の間に複製される；
   ことを特徴とする方法。
2. 請求項１に記載の方法であって、前記画素は多重化により複製される、ことを特徴とする方法。
3. 請求項１又は２に記載の方法であって、前記画素は、表示されるラインを記憶するバッファの繰り返される読み出しにより複製される、ことを特徴とする方法。
4. 請求項１乃至３のいずれ一項に記載の方法であって、前記画素が複製される画像は、他の２値化画像の最も大きい重みに少なくとも等しい画像に対応する、ことを特徴とする方法。
5. デジタル表示装置であって：
   オン又はオフのみとすることができる画素の画像を表示する表示素子（１０６）；及び
   ２値化画像が表示素子に表示される期間を表す発光重みに関連付けられる複数の２値化画像を記憶する記憶手段（１０３）；
   から構成され、
   少なくとも１つの２値化画像（１６ｃ、６４ｃ）は２値化値と同様に少なくとも２つの画素のグループ毎に記憶され；及び
   前記装置は、表示中に画素のグループ毎に記憶される画像の画素を複製する複製手段（１０４、１０５）から構成される；
   ことを特徴とするデジタル表示装置。
6. 請求項５に記載のデジタル表示装置であって、前記複製手段は多重化手段（１０５）である、ことを特徴とするデジタル表示装置。
7. 請求項５又は６に記載のデジタル表示装置であって、前記デジタル表示装置は、情報ビットレートを調節する記憶手段（１０３）と表示素子（１０６）との間に置かれたメモリバッファ（１０４）から構成される、ことを特徴とするデジタル表示装置。
8. 請求項７に記載のデジタル表示装置であって、前記メモリバッファ（１０４）は、少なくとも１つの２値化画像ラインを記憶する複製手段の１つである、ことを特徴とするデジタル表示装置。
9. 請求項５乃至８のいずれ一項に記載のデジタル表示装置であって、前記表示素子はマイクロミラーマトリクスである、ことを特徴とするデジタル表示装置。

Images