JPH0863122A - デジタルビデオデータをディスプレイするための方法および装置 - Google Patents
デジタルビデオデータをディスプレイするための方法および装置Info
- Publication number
- JPH0863122A JPH0863122A JP18676195A JP18676195A JPH0863122A JP H0863122 A JPH0863122 A JP H0863122A JP 18676195 A JP18676195 A JP 18676195A JP 18676195 A JP18676195 A JP 18676195A JP H0863122 A JPH0863122 A JP H0863122A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- binary
- data
- bits
- bit plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0428—Gradation resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2037—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with specific control of sub-frames corresponding to the least significant bits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
こと。 【構成】 デジタルビデオデータの改善されたディスプ
レイのための方法およびシステムである。ピクセル当た
りの各ビットの二進重みに従ってデータをビット平面に
配列する。次にビット変換回路(22)によりこれらビ
ット平面を非二進の重み付けされたビット平面に変換す
る。空間光変調器アレイ(30)の附勢回路にこれら非
二進ビット回路を送信し、ビデオフレーム時間内の少な
くとも1つの所定の点を中心とする対称的な時間で各非
二進ビットをディスプレイし、二進パルス幅変調に関連
した視覚的なアーティファクトを除く。
Description
たディスプレイシステムに関し、より詳細には、かかる
システムのためのデータ処理に関する。
がある。共通な形態の空間光変調器は、別々にアドレス
指定可能な素子のアレイを有し、この素子の各々はディ
スプレイされる画像のうちの画素(ピクセル)を表示す
るようになっている。空間光変調器には、液晶ディスプ
レイデバイス(LCD)と、デジタルマイクロミラーデ
バイス(DMD、変形自在なミラーデバイスとしても知
られている)の2つの例がある。
機能し、光がこのLCDを通過するように光学システム
が位置している。個々の素子は光をスクリーンに透過し
たりブロックしたりするように、除勢されたり、附勢さ
れたりする。これら素子は、カラーも制御できる。DM
Dは反射性変調器であり、個々の素子がスクリーンに光
を反射したり、またはスクリーンから光を外すよう移動
できるように光学システムが設けられる。個々の素子
は、ミラーを一方向または別方向に偏向させる信号を一
般に受ける。ミラーが一方向に偏向すると、光はスクリ
ーンに反射され、ミラーが別方向に偏向すると、光はス
クリーンから外れるように移動される。
いずれかのこれら素子をオン、オフすることは容易であ
るので、これら二進データを使ってデジタル式に作動さ
せることは簡単なことである。パルス幅変調の共通する
形式からデジタル動作する上で1つの問題が生じる。カ
ラーまたはカラーでない変化する光強度のレベル(グレ
イレベル)を得るため、各レベルをオンにする時間長さ
をデジタル式に制御する。例えば強度レベルが16レベ
ルある場合、各素子は4ビットのデータを受けることに
なる。二進の重み付けでは最高位ビット(MSB)に
は、データをディスプレイするのに利用できる時間、例
えばビデオフレーム時間のうちの15分の8が与えら
れ、次のMSBには15分の4が与えられ、最小位ビッ
ト(LSB)の前のビットには15分の2が与えられ、
LSBは15分の1が与えられることとなる。
の種々の組み合わせにより、強度レベルは計16種類と
なる。しかしながらこのようなアドレス指定により、画
像内に視覚的なアーティファクトが生じ得る。例えば1
フレーム内で、1つのピクセルが7の強度レベルを有す
る場合、このピクセルは3つの最小ビット(ビット0、
1、2)をすべてオンにし、MSB(ビット3)をオフ
にしなければならない。次のフレームではレベルは8で
あり、これは唯一のレベルであり、ビットのすべては強
度を変えなければならない。先にオフであったMSBは
オンとなり、その他のオンになっていた3つのビットは
すべてオフにしなければならない。各ビットがステート
を変えるこの方法におけるこのような点は、ビット変換
点と称す。このようなビット変換によりディスプレイ画
像の明瞭性および解像度を悪くする画像内の視覚的アー
ティファクトが生じる。
らこれらアーティファクトを防止する方法が望まれてい
る。
的アーティファクトを解消するために、非二進重み付け
システムを用いることが可能である。ビットはシステム
条件に従って非二進状に重み付けされる。このような重
み付けは論理回路にプログラムされる。受信データ、最
も可能性のあるのはデジタル化されたビデオ信号または
可能性のあるデジタルビデオ信号がこの回路を通過する
際に、新しい非二進の重み付けに変換される。この新し
い重み付けはデータをディスプレイする際に使用され
る。新しい重み付けは広範なビット変換をしないので、
これら変換により生じた視覚的アーティファクトを解消
または大幅に減少する。
理解できるよう、添付図面と共に下記の詳細な説明を参
照する。
のアレイから成り、これら素子の各々は別々にアドレス
指定可能となっている。これら空間光変調器はデジタル
式またはアナログ式のいずれかで作動できる。ディスプ
レイシステムでは、デジタル変調器が極めてポピュラー
となりつつある。これら別々にアドレス指定可能な素子
は、一般に反射性または透過性のいずれかのアクティブ
エリア(ピクセルと称されることが多い)と、あるタイ
プの附勢回路から成る。この附勢回路はアクティブエリ
アをアクティブにする。例えば液晶ディスプレイ(LC
D)ではガラス片の片側にある電極が結晶材料を附勢
し、この素子に受光された光をブロックしたり、ブロッ
クしなかったりする。
いくつかの時間上の制約に問題があった。第1の制約
は、データをロードするのに必要な最小時間があること
である。個々の素子のアレイから成る空間光変調器に対
しては、この制約の結果、いくつかの異なる実施例が生
じ得る。アレイ全体にロードするには所定の時間がかか
り、これは最小位ビット(LSB)をディスプレイする
時間となる。このような最小の値は、システムのビット
数に応じて決まる。
ームをディスプレイするのに利用できる最大時間がある
ことである。60Hzのシステムを使用する場合、フレ
ーム時間は一般に60分の1秒、すなわち16.67ミ
リ秒(msec)の1フレームとなる。これはモノカラ
ーのシステムの場合である。カラーシステムは、空間光
変調器を用いる種々の方法で作動する。1つの方法は、
ある種のフィルタ、例えばカラーホイールと共に白色光
源を使用し、カラーごとに16.67msecの3分の
1だけを利用する方法である。
られた変調器と共に、1つの白色光源と3つの別個のフ
ィルタを用い、個々の素子を実際に赤、緑または青にカ
ラー化するか、3つの別個の光源を用いる方法である。
下記の説明では各変調器はディスプレイのための全フレ
ーム時間を利用すると見なす。このような考えを1光源
/3色システムに適用するには、パターンを3つ重ね、
タイミングを調節するだけでよい。
ルを有する。従ってLSBは全フレーム時間(一般に1
6.67msec)の255分の1を有していなければ
ならない。従って(16.67msec/255)すな
わち65.4マイクロ秒(10-6)の間に全アレイに対
してデータをロードしなければならない。これをサポー
トするためのデータレートは明らかに不可能なほど高
い。すなわち入力ラインの数は不可能なほど多くなる。
640個の入力ドライバ(列当たり1個)を備えた64
0行×480列の標準的解像度のアレイに対してさえ
も、データレートは(480ビット/65.4マイクロ
秒)すなわち7メガビット/秒となる。
を得られるようにするシステム変更も行われている。シ
ステムレジスタを使用し、かつデータをマルチプレック
ス化/デマルチプレックス化することにより、このレー
トを、より利用可能な値まで低下した。最近の技術革新
の1つは、ブロックリセットおよびスプリットリセット
方法を使用することである。
ブロックとしてリセットする。LSBのためのデータを
LSB時間の間にディスプレイし、このデータをディス
プレイするサブアレイをリセットし、別のLSB時間の
間にブラックアウトする。これにより、ロード時間を延
長し、バーストデータレートを減少することが可能とな
る。
のメモリセルに割り当てられた多数の個々の素子、すな
わちピクセルを利用する。この方法では多数のメモリセ
ルがデータを受ける必要はない。アレイは現在では、リ
セット回路によりサブアレイに分割されている。代表的
なアレイは16個のリセットグループすなわちサブアレ
イを有することができる。
施例を使用することができる。次の説明では、スプリッ
トリセット方法を中心にして行うが、その理由は、この
方法が空間光変調器アレイを作動する最も可能性のある
方法であるからである。図1に二進解像度ビットを非二
進の重みに変換するための回路10が示されている。こ
の回路はどのタイプのアレイのアドレス指定(上記のよ
うなスプリットリセット、ブロックリセットまたはスト
レートアドレス指定のいずれであれ)に対しても使用で
きる。
ガンマプロセスを受ける。陰極線管は非リニアな応答特
性を有しているので、放送側でガンマ補正信号を加え
る。空間光変調器はリニアな応答特性を有しているの
で、この信号を除かなければならず、この除去をデガン
マ回路14を用いて行っている。入進信号が、仮定した
リニア応答特性を有するデジタルビデオストリームであ
る場合、デガンマプロセスは不要である。
は、空間光変調器によるパルス幅変調方式よりも解像度
が大きくなり得る。従って、調節により小さくする必要
があり、これは強度拡散フィルタ18によって行われ
る。この調節されたデータストリーム20は、空間光変
調器に対し補正された解像度を有するが、恐らくラスタ
ー化されたフォーマットである。ラスター化されたフォ
ーマットは一般に、ライン状のデータを有するが、この
ようなデータはほとんどの空間光変調器にとって使用が
困難である。
ドライバに沿ったデータを受けるので、これを行うには
データを再フォーマット化する必要がある。ビット変換
ロジック22は列のためにデータを配列し、データをビ
ット平面に記憶することによってこれを行っている。各
ビット平面は所定の桁レベルに対するデータしか有して
いない。例えばビット平面0は、任意のピクセルのため
のデータを有するが、任意のピクセルに対するMSBし
か有しておらず、その次にビット平面1等が続く。更に
ビット変換ロジックは二進ビットを適当に変換されたビ
ットに変換し、これら変換ビットをビット平面に置く。
このロジックはルックアップテーブル、プロセッサまた
は他の多くのタイプの回路に組み込むことができる。
憶装置26、一般に、ある種のランダムアクセスメモリ
(RAM)へ送られる。このフレーム記憶装置はビデオ
データの所定のフレームに対するビット平面のすべてを
記憶する。フレーム記憶装置は2つあることが多く、一
方の記憶装置は空にされ、アレイ回路にデータが送られ
るが、他方の記憶装置は満杯の状態になっている。シー
ケンス制御プロセッサ32はビット平面のシーケンスお
よびそれらのタイミングを制御している。スプリットリ
セットの場合、このプロセッサは種々のリセットグルー
プおよびそれらのデータに対する同期も制御する。
器アレイ34へ送られる。白色光源と共に1つの変調器
アレイが設けられていてもよいが、この場合、シーケン
ス制御プロセッサはビット平面をカラーで制御すること
も行う。別の可能な方法は、3つの変調器を用い、1つ
のカラー光源と共に各変調器を用いる。それにもかかわ
らず、本発明を用いればアレイのための附勢回路に到達
するデータは、変換された非二進データとなる。
かを決定する。ある実施例ではメモリを増加することな
く非二進ビットを記憶できるようにピクセル強度の解像
度を減らしているが、第2の実施例では、強度解像度を
同じに維持するが、より多数のメモリを使用する。これ
ら双方の方法の利点は二進ビットの変換から生じる視覚
的アーティファクトを解消できる点にある。
に8ビットの非二進システムに変換できるかを示すグラ
フの例を示している。図示した例では、ピクセルのアレ
イを16のリセットグループに分割している。視覚的ア
ーティファクトを除くには、各ビットの重み(またはビ
ット平面)に対する時間を2つの時間にスプリットし、
これらをフレーム時間の中間点の両側に置くことが好ま
しい。1つのリセットグループに対するロード時間を1
つの時間として用いることによりビット3に対して示さ
れた時間スライスは、各々16の時間長さとなる。中心
領域の両側には2つの時間があるので、ビット3は32
のビット重みを有する。
ビット重みを有するわけではない。図示した時間スライ
スから判るようにビット3、4、5、6のいずれも32
の同じビット重みを有する。ビット7は72の総重みに
対し2つの16の時間スライスと2つの20(16期間
+4追加期間)の時間スライスを有する。72は2の累
乗ではないので明らかにこれは二進の重みシステムには
できない。
難である。これら下位ビットはアレイにロードするのに
かかる時間長さよりも短い時間を有するので、これらビ
ットはスプリットリセットまたはブロックリセットを用
いてセットしなければならない。ポイント40はアレイ
の垂直長さとフレーム時間の双方の中間点にある。ビッ
ト0は異なる時間に2つの異なるサブアレイにロードし
なければならない。このビットを同じ時間に2つの異な
るサブアレイへロードした場合、ビット0に利用できる
最小値は16となる。この値はアレイの半分にロードさ
れるので、最小時間8でロードできる。時間およびアレ
イの中心の回りに対称的にロードされる。
じた非対称性を均等にするよう使用しなければならな
い。ビット1は重み16を有し、フレームを満たすよう
に2つの部分に分割される。ビット2は重み24を有す
るが、非対称性を均等にするため、ビット0+ビット
1、すなわち16+8に等しい長さを有していなければ
ならない。ビットディスプレイプロセスの総時間は、フ
レーム時間を満たさなければならず、このフレーム時間
はここでは16.67msecと見なしている。このよ
うな非二進例はグレイレベル0−31を示すのに8つの
メモリビットを使用しており、ここで二進コードは5し
か使用しない。グレイレベルが変化(ビット変化)する
際の光パターンの変化を最小にするビットコードを発生
するのに、エクストラビットを使用する。例えばビット
3、4、5、6はすべて32の時間長さであり、相互に
交換可能に使用できるが、6を越えるすべてのレベルに
対しビット3を用い、10を越えるすべてのレベルに対
しビット4を用いれば、光パターンの広がりはグレイレ
ベルが大きくなるにつれてかなりスムーズになる。
フレーム期間にわたるグレイレベルを示す。標準的な8
ビット受信パターンを示す図3のグラフと比較すると、
非二進方法によって生じる差異が判る。図3のグラフは
8ビットスプリットリセットパターンに対するもので、
このパターンでは図2のグラフにおけるビット0−2と
同じように、ビット0−4をコンパクトにしている。
実施例では、6つの二進ビットを8個の非二進ビットに
変換し、64種類のグレイレベルを得ている。またグレ
イレベル(ビット変化)に対する光パターンの変化を最
小にするように、ビットの重み、次数およびコーディン
グが選択されている。
少するため、強度レベルに関して妥協が行われている。
本例ではビット重みは次の通りである。ビット0(LS
B)=4; ビット1=8; ビット2=16; ビッ
ト3−4=32; ビット5−6=36;およびビット
7(MSB)=88である。フレーム時間内にビットを
どのように配列するかは、極めて複雑なプロセスであ
り、グループ間の競合をなくし、小さいグレイレベル変
化で光パターンの変化をスムーズにするように、ビット
のローディング条件を妥協させている。
トを解消するように、非二進状にビットパターンを調節
する別の方法が示されている。これら実施例ではより少
数のビットを変換するのにより多くのビットを使用して
いる。例えば8ビットを変換するのに12ビットを用い
ている。このような別の方法により同じ解像度が得られ
るが、4つの付加的ビット平面を記憶しなければならな
いので、より多数のメモリを追加しなければならない。
中心にしてビットを配列する上記方法を示す。ビット0
−4に対してはビットの重みは図2の二進の例と同じで
あるが、ビット5−11はすべて32に重み付けされ
る。これによって8ビットに必要な総計255が得られ
る。
を用いるが、フレームの中間点よりも多くのビットを使
用する。本例ではこの中間点はコンパクトにされたビッ
ト0−4に対して用いられ、ビット6を連続ディスプレ
イするのに4分フレーム点を使用する。これら4分フレ
ーム点とは、フレーム時間を通る時間1/4および3/
4の点である。この結果、ページの底部に示したグラフ
が得られ、このグラフではフレーム時間内に有効な3つ
の輝度ピークがある。この方法はシステムパラメータ、
例えば処理速度、ピン数(データレートとなる)、ラン
プ輝度等に応じて、あるシステムに対してはより良好と
なり得る。
的アーティファクトを除くための2つの方法を利用でき
る。1つの方法では解像度のレベルの数を若干減少し、
他方の方法ではメモリ数を減少している。いずれの方法
もシステムリソースに対するドレインが比較的少ないデ
ジタルディスプレイシステムから生じる視覚的アーティ
ファクトを解消できるという利点を有する。更に双方の
方法は、フレキシビリティも考慮しており、いくつかの
異なるシステムコンフィギュレーションに対しても調節
可能である。
ける視覚的アーティファクトを減少する方法の特定の実
施例を参照して説明したが、かかる特定の引用は次の請
求の範囲に記載したものを除き、本発明の範囲を制限す
るものではない。
する。 (1)デジタルビデオデータをディスプレイするための
改良された方法であって、 a.前記データの1つのフレームに利用できる時間を決
定し、 b.前記データのビットを二進の重み付けされたビット
平面に配列し、 c.グレイレベルの変化により最小数の光パターンの変
化が生じるように、前記二進の重み付けされたビット平
面を非二進の重み付けされたビット平面に変換し、 d.前記ビット平面の重みに比例した時間の間で、所定
の非二進ビット平面に対するデータをディスプレイする
ように空間光変調器の附勢回路へ前記非二進ビット平面
を送信することを備えた、デジタルビデオデータをディ
スプレイする方法。 (2)時間内の光は前記利用可能な時間内の少なくとも
1つの所定の点から対称的に広がる、第1項記載の方
法。 (3)前記少なくとも1つの所定の点は、前記フレーム
時間の中間点である、第2項記載の方法。 (4)前記少なくとも1つの所定の点は、4分割フレー
ム時間を含む、第2項記載の方法。
タの改善されたディスプレイのためのシステムであっ
て、 a.前記空間光変調器のピクセル当たりの所定のデジタ
ルビットに一致するよう、受信データストリーム内のピ
クセル当たりのデジタルビット数を調節するための強度
拡散フィルタと、 b.ピクセル当たりの前記デジタルビットの二進の重み
を非二進の重みに変換するビット変換器と、 c.ビット平面内に前記非二進の重み付けされたデジタ
ルビットを記憶するためのフレーム記憶装置と、 d.二進ビットの変化から生じる視覚的アーティファク
トを除くように、前記空間光変調器の附勢回路へ前記非
二進ビット平面を送信するシーケンスを制御するための
シーケンス制御プロセッサとを備えた、ビデオデータの
改善されたディスプレイ用システム。
ディスプレイのための方法およびシステムである。ピク
セル当たりの各ビットの二進重みに従ってデータをビッ
ト平面に配列する。次にビット変換回路22によりこれ
らビット平面を非二進の重み付けされたビット平面に変
換する。空間光変調器アレイ30の附勢回路にこれら非
二進ビット回路を送信し、ビデオフレーム時間内の少な
くとも1つの所定の点を中心とする対称的な時間で各非
二進ビットをディスプレイし、二進パルス幅変調に関連
した視覚的なアーティファクトを除く。
換するための回路例の略図である。
れた二進の5ビットのグラフを示す。
の結果得られるパターンを示す。
二進の6ビットの例を示すグラフである。
た二進の8ビットの例を示すグラフである。
た二進の8ビットの例を示す別のグラフである。
Claims (2)
- 【請求項1】 デジタルビデオデータをディスプレイす
るための改良された方法であって、 a.前記データの1つのフレームに利用できる時間を決
定し、 b.前記データのビットを二進の重み付けされたビット
平面に配列し、 c.グレイレベルの変化により最小数の光パターンの変
化が生じるように、前記二進の重み付けされたビット平
面を非二進の重み付けされたビット平面に変換し、 d.前記ビット平面の重みに比例した時間の間で、所定
の非二進ビット平面に対するデータをディスプレイする
ように空間光変調器の附勢回路へ前記非二進ビット平面
を送信することを備えた、デジタルビデオデータをディ
スプレイする方法。 - 【請求項2】 空間光変調器を使用したビデオデータの
改善されたディスプレイのためのシステムであって、 a.前記空間光変調器のピクセル当たりの所定のデジタ
ルビットに一致するよう、受信データストリーム内のピ
クセル当たりのデジタルビット数を調節するための強度
拡散フィルタと、 b.ピクセル当たりの前記デジタルビットの二進の重み
を非二進の重みに変換するビット変換器と、 c.ビット平面内に前記非二進の重み付けされたデジタ
ルビットを記憶するためのフレーム記憶装置と、 d.二進ビットの変化から生じる視覚的アーティファク
トを除くように、前記空間光変調器の附勢回路へ前記非
二進ビット平面を送信するシーケンスを制御するための
シーケンス制御プロセッサとを備えた、ビデオデータの
改善されたディスプレイ用システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28003294A | 1994-07-25 | 1994-07-25 | |
US280032 | 1999-03-26 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006256080A Division JP4185129B2 (ja) | 1994-07-25 | 2006-09-21 | デジタルビデオデータをディスプレイするための方法および装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0863122A true JPH0863122A (ja) | 1996-03-08 |
Family
ID=23071344
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18676195A Pending JPH0863122A (ja) | 1994-07-25 | 1995-07-24 | デジタルビデオデータをディスプレイするための方法および装置 |
JP2006256080A Expired - Fee Related JP4185129B2 (ja) | 1994-07-25 | 2006-09-21 | デジタルビデオデータをディスプレイするための方法および装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006256080A Expired - Fee Related JP4185129B2 (ja) | 1994-07-25 | 2006-09-21 | デジタルビデオデータをディスプレイするための方法および装置 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0698874B1 (ja) |
JP (2) | JPH0863122A (ja) |
KR (1) | KR100346877B1 (ja) |
DE (1) | DE69524502T2 (ja) |
TW (1) | TW291632B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6091396A (en) * | 1996-10-14 | 2000-07-18 | Mitsubishi Denki Kabushiki Kaisha | Display apparatus and method for reducing dynamic false contours |
JP2005518571A (ja) * | 2002-02-26 | 2005-06-23 | トムソン ライセンシング ソシエテ アノニム | 画像表示のデジタル方法及びデジタル表示装置 |
JP2011095740A (ja) * | 1998-02-27 | 2011-05-12 | Aurora Systems Inc | 複合データワードを用いて隣接する画素電極間のデータ位相差を減少するためのシステムおよび方法 |
JP2012068649A (ja) * | 2011-10-21 | 2012-04-05 | Thomson Licensing | デジタル光プロジェクションシステムにおけるレインボーアーチファクトの低減 |
US9024964B2 (en) | 2008-06-06 | 2015-05-05 | Omnivision Technologies, Inc. | System and method for dithering video data |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3417246B2 (ja) | 1996-09-25 | 2003-06-16 | 日本電気株式会社 | 階調表示方法 |
JP2962245B2 (ja) * | 1996-10-23 | 1999-10-12 | 日本電気株式会社 | 表示装置の階調表示方法 |
US6115083A (en) * | 1996-11-08 | 2000-09-05 | Texas Instruments Incorporated | Load/reset sequence controller for spatial light modulator |
US6160541A (en) * | 1997-01-21 | 2000-12-12 | Lear Automotive Dearborn Inc. | Power consumption control for a visual screen display by utilizing a total number of pixels to be energized in the image to determine an order of pixel energization in a manner that conserves power |
CN1279507C (zh) * | 1997-04-02 | 2006-10-11 | 松下电器产业株式会社 | 图象显示装置 |
FR2762704B1 (fr) * | 1997-04-25 | 1999-07-16 | Thomson Multimedia Sa | Procede d'adressage pour ecran a plasma base sur une repetition de bits sur une ou plusieurs lignes |
FR2762703B1 (fr) | 1997-04-25 | 1999-07-16 | Thomson Multimedia Sa | Procede et dispositif d'adressage a code tournant pour ecrans a plasma |
DE69841390D1 (de) * | 1997-07-24 | 2010-01-28 | Panasonic Corp | Bildanzeigevorrichtung und Bildbewertungseinrichtung |
US6100863A (en) * | 1998-03-31 | 2000-08-08 | Matsushita Electric Industrial Co., Ltd. | Motion pixel distortion reduction for digital display devices using dynamic programming coding |
FR2785076B1 (fr) * | 1998-10-23 | 2002-11-15 | Thomson Multimedia Sa | Procede d'adressage pour ecran a plasma base sur un adressage separe des lignes paires et impaires |
JP4484276B2 (ja) | 1999-09-17 | 2010-06-16 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置およびその表示方法 |
JP3734244B2 (ja) * | 2000-02-10 | 2006-01-11 | パイオニア株式会社 | ディスプレイパネルの駆動方法 |
WO2002037461A2 (en) | 2000-10-31 | 2002-05-10 | Koninklijke Philips Electronics N.V. | Sub-field driven display device and method |
EP1396838A4 (en) * | 2001-06-13 | 2008-04-30 | Kawasaki Microelectronics Inc | EASY DRIVE PROCESS AND EASY CONTROL DEVICE FOR MATRIX LIQUID CRYSTALS |
FR2829275B1 (fr) | 2001-09-05 | 2004-09-10 | Thomson Licensing Sa | Procede d'affichage d'images video sur un dispositif d'affichage et panneau d'affichage a plasma correspondant |
US20040212568A1 (en) * | 2001-10-03 | 2004-10-28 | Kazuhiro Yamada | Plasma display panel driving method and apparatus, and plasma display apparatus |
KR100467447B1 (ko) | 2001-11-12 | 2005-01-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치 |
WO2003046871A1 (en) * | 2001-11-21 | 2003-06-05 | Silicon Display Incorporated | Method and system for driving a pixel with single pulse chains |
US7248253B2 (en) * | 2002-08-13 | 2007-07-24 | Thomson Licensing | Pulse width modulated display with improved motion appearance |
WO2004015981A2 (en) * | 2002-08-13 | 2004-02-19 | Thomson Licensing S.A. | Pulse width modulated display with hybrid coding |
KR100472483B1 (ko) * | 2002-11-29 | 2005-03-10 | 삼성전자주식회사 | 의사 윤곽 제거 방법 및 이에 적합한 장치 |
FR2884640A1 (fr) | 2005-04-15 | 2006-10-20 | Thomson Licensing Sa | Procede d'affichage d'une image video et panneau d'affichage mettant en oeuvre le procede |
EP2264690A1 (en) * | 2005-05-02 | 2010-12-22 | Semiconductor Energy Laboratory Co, Ltd. | Display device and gray scale driving method with subframes thereof |
US8339428B2 (en) | 2005-06-16 | 2012-12-25 | Omnivision Technologies, Inc. | Asynchronous display driving scheme and display |
US8223179B2 (en) | 2007-07-27 | 2012-07-17 | Omnivision Technologies, Inc. | Display device and driving method based on the number of pixel rows in the display |
US8228349B2 (en) | 2008-06-06 | 2012-07-24 | Omnivision Technologies, Inc. | Data dependent drive scheme and display |
US8228350B2 (en) | 2008-06-06 | 2012-07-24 | Omnivision Technologies, Inc. | Data dependent drive scheme and display |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0636182B2 (ja) * | 1988-02-06 | 1994-05-11 | 大日本スクリーン製造株式会社 | 画像ファイリング・検索方法および装置 |
ATE261168T1 (de) * | 1992-10-15 | 2004-03-15 | Texas Instruments Inc | Anzeigevorrichtung |
EP0610665B1 (en) * | 1993-01-11 | 1997-09-10 | Texas Instruments Incorporated | Pixel control circuitry for spatial light modulator |
CA2150148A1 (en) * | 1994-06-02 | 1995-12-03 | Donald B. Doherty | Non-binary pulse width modulation for spatial light modulator with split reset addressing |
-
1995
- 1995-07-18 EP EP95111242A patent/EP0698874B1/en not_active Expired - Lifetime
- 1995-07-18 DE DE1995624502 patent/DE69524502T2/de not_active Expired - Lifetime
- 1995-07-20 KR KR1019950021284A patent/KR100346877B1/ko not_active IP Right Cessation
- 1995-07-24 JP JP18676195A patent/JPH0863122A/ja active Pending
- 1995-08-25 TW TW84108848A patent/TW291632B/zh not_active IP Right Cessation
-
2006
- 2006-09-21 JP JP2006256080A patent/JP4185129B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6091396A (en) * | 1996-10-14 | 2000-07-18 | Mitsubishi Denki Kabushiki Kaisha | Display apparatus and method for reducing dynamic false contours |
JP2011095740A (ja) * | 1998-02-27 | 2011-05-12 | Aurora Systems Inc | 複合データワードを用いて隣接する画素電極間のデータ位相差を減少するためのシステムおよび方法 |
JP2005518571A (ja) * | 2002-02-26 | 2005-06-23 | トムソン ライセンシング ソシエテ アノニム | 画像表示のデジタル方法及びデジタル表示装置 |
US9024964B2 (en) | 2008-06-06 | 2015-05-05 | Omnivision Technologies, Inc. | System and method for dithering video data |
JP2012068649A (ja) * | 2011-10-21 | 2012-04-05 | Thomson Licensing | デジタル光プロジェクションシステムにおけるレインボーアーチファクトの低減 |
Also Published As
Publication number | Publication date |
---|---|
JP4185129B2 (ja) | 2008-11-26 |
EP0698874A1 (en) | 1996-02-28 |
DE69524502T2 (de) | 2002-06-06 |
TW291632B (ja) | 1996-11-21 |
DE69524502D1 (de) | 2002-01-24 |
EP0698874B1 (en) | 2001-12-12 |
JP2007052444A (ja) | 2007-03-01 |
KR100346877B1 (ko) | 2004-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4185129B2 (ja) | デジタルビデオデータをディスプレイするための方法および装置 | |
US5619228A (en) | Method for reducing temporal artifacts in digital video systems | |
KR100346878B1 (ko) | 블럭리셋및보조메모리로다중화된메모리타이밍 | |
KR100324877B1 (ko) | 디지탈디스플레이시스템및펄스-폭변조디지탈디스플레이픽셀의강도조정방법 | |
US6310591B1 (en) | Spatial-temporal multiplexing for high bit-depth resolution displays | |
EP0689345B1 (en) | DMD Architecture and timing for use in a pulse-width modulated display system | |
JP4215287B2 (ja) | 映像表示システムおよびそのアドレッシング方法 | |
US5122783A (en) | System and method for blinking digitally-commanded pixels of a display screen to produce a palette of many colors | |
US5986640A (en) | Display device using time division modulation to display grey scale | |
US6239780B1 (en) | Multiplexed display element sequential color LCD panel | |
US20030142274A1 (en) | Dmd-based image display systems | |
EP0704835B1 (en) | Error diffusion filter for DMD display | |
US6226054B1 (en) | Global light boost for pulse width modulation display systems | |
US5812303A (en) | Light amplitude modulation with neutral density filters | |
US6057816A (en) | Display device driving circuitry and method | |
US6118500A (en) | DRAM bit-plane buffer for digital display system | |
US9344694B2 (en) | Spatial light modulator sub-pixel architecture and method | |
JP3688818B2 (ja) | 濃度フィルタを有する空間光変調ディスプレイ | |
EP0686954B1 (en) | Non binary pulse width modulation method for spatial light modulator | |
JP3790277B2 (ja) | パルス幅変調ディジタル表示画素の強度調節方法及びこの方法を適用される表示システム | |
EP1336170A2 (en) | Sub-field driven display device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050930 |
|
A601 | Written request for extension of time |
Effective date: 20060104 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
A602 | Written permission of extension of time |
Effective date: 20060110 Free format text: JAPANESE INTERMEDIATE CODE: A602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060623 |