JPH0440750A - 記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野−コ 本発明は１画素をｎｘｎのドツトで表現する記録装置に
関する。

［従来の技術］ 従来、二値での表現方法しか持たない記録装置では、様
々なデイザ処理を行い中間調をを表現してきた。その−
例を第３図に示す。

しかし一定のパターンしか持たない場合第４図に示すよ
うに濃度が変化する部分（以後エツジ部と呼ぶ）では段
差及びぼやけが発生し、両頁が劣化する課題があった。

［発明が解決しようとする課題］ 本発明は上記のような課題を解決するもので、その目的
とするところは１画素をｎｘｎのドツトで表現する際、
周辺のドツトにより記録する順番をかえエツジ部を強調
し高画質な画像を記録できる記録装置を提供することに
ある。

［課題を解決するための手段］ 複数のラインデータを記憶する第一の記憶手段と、該記
憶手段のアドレスを発生するアドレス発生手段と、該記
憶手段より読みだされたデータを一時記憶する２個以上
の一時記憶手段と、２個の一時記憶手段に保持されたデ
ータを減算する減算手段と、外部装置より入力される比
較信号と、減算した結果の絶対値と比較信号とを比較す
る比較手段と、比較した結果及び減算手段の出力からテ
ーブル選択信号に変換する変換手段と、複数のテーブル
を打つデータ変換用の第二の記憶手段と、タイミングを
発生するタイミング発生手段と、ラインデータの処理と
該ライン記録ヘッドの制御を行う記録ヘッド制御手段と
、記録メカニズムとを具（１）複数のラインデータをｎ
ｘｎのドツトで表現する際、周辺のラインデータにより
ドツトの記録する順序を決定することを特徴とする。

［実施例］ 以下、本発明につ−いて実施例に基づいて詳細に説明す
る。

第１図に本発明の一実施例の概略構成を示す。

１は読み書き可能な記憶手段、２は主走査方向のアドレ
スカウンタ、３は副走査方向のアドレスカウンタ、４は
２のアドレスカウンタより出力されるアドレスにある定
数を加算、または減算するアドレス変換手段、５は３の
アドレスカウンタより出力されるアドレスをにある定数
を加算、または減算をするアドレス変換手段、６はバッ
ファ、７は１ビツト（１≧１．１は自然＠）のラインデ
ータ、８はタイミング発生手段１．９．１０は一時記憶
手段９．１１は減算手段、１２は比較手段、１３は比較
信号、１４から１９は演算結果記憶手段、２０は変換回
路、２１は一時記憶手段、２２は複数のテーブルを予め
記憶した記憶手段、２３は３のアドレスカウンタのキャ
リーを１からｎまでカウントするｎカウンタ、２４は２
２の記憶手段から出力されるｎビットの信号をシリアル
信号に変換するパラレル／シリアル変換手段、２５はラ
インデータの処理と該ライン記録ヘッドの制御を行う記
録ヘッド制御手段、２６は記録メカニズムである。

主走査方向のアドレスをＸ、副走査方向のアドレスをｙ
としたときに記録する画像データをＤ（Ｘ、　　ｙ）と
する。画像データＤ　（Ｘ、ｙ　）のデータ処理、及び
記録は記憶手段１にｙ＋１ライン目のデータが記憶され
た状態から開始されるものとする。

本実施例の動作を第４図のタイムチャートにより説明す
る。ここでＬＡＴ　１、ＬＡＴ乏、ＬＡＴ３はそれぞれ
一時記憶手段９、−時記憶手段１０、演算結果記憶手段
１４から１９のラッチ信号である。まず最初に主走査方
向のアドレスカウンタ２、及び副走査方向のアドレスカ
ウンタ３のアドレス（アドレスカウンタ２はＸ、アドレ
スカウンタ３はｙを示している。）をアドレス変換手段
４、およびアドレス変換手段５により変換し、記憶手段
１よりアドレス（ｘ−１，ｙ−１）に記憶されているＤ
（ｘ−１，ｙ−１）を読みだし第４図に示すＬＡＴｌの
最初のクロックタイミングで一時記憶手段９に記憶する
。次にアドレス変換手段５によりアドレスを（ｘ−１，
ｙ＋１）に変換し、記憶手段１からＤ（ｘ−１，ｙ＋１
）を読み出す。

読み出されたデータＤ（ｘ−１，ｙ＋１）は−時記憶手
段９に記憶される。それと同時に一時記憶手段９に記憶
されていたＤ（ｘ−１，ｙ−１）は−時記憶手段１０に
記憶される。　（第４図のＬＡＴ２の１番目のクロック
タイミングにより記憶される。）ここで−時記憶手段９
に記憶されたＤ（ｘ−１，ｙ＋１）は、−時記憶手段１
０に記憶されたＤ（ｘ−１，Ｘ＋１）から減算手段１１
により減算される。減算された結果は比較手段１２によ
り比較信号１３と比較される。比較手段１２の出力は減
算結果が比較信号１３の値以上の場合、Ｄ（ｘ−１，Ｘ
＋１）とＤ（ｘ−Ｌ　　Ｘ＋１）は等しくないとした信
号を出力し、比較手段１２の出力が比較信号１３の値以
下の場合、等しいとした信号を出力する。この比較手段
１２の出力は、減算手段１１の正負の結果（つまりＤ（
ｘ−１゜ｙ−１）がＤ（ｘ−１，Ｘ＋１）以上であれば
正とした信号を出力し、以下であれば負とした信号を出
力する。）と共に演算結果記憶手段１４に記憶される。

（第４図のＬＡＴ３の最初のクロックタイミングで記憶
される。）この演算記憶手段１４の記憶と同時に記憶手
段１からアドレス（Ｘ＋１、Ｘ＋１）に記憶されている
Ｄ（Ｘ＋１．Ｘ＋１）を読み出し一時期億手段９に記憶
する。そして−時期億手段１０に記憶されているＤ（ｘ
−１゜ｙ−１）と前述した減算、及び比較を行い、その
結果を演算結果記憶手段１４に記憶する。　（この特売
に演算されたＤ（ｘ−１，ｙ−１）とＤ（ｘ−１，Ｘ＋
１）の結果は演算結果記憶手段１５にシフトされる。） 以下、Ｄ（ｘ−１、ｙ−１）とＤ（Ｘ＋１．ｙ−１）、
Ｄ（Ｘ＋１、ｙ−１）とＤ（Ｘ＋１．Ｘ＋１）、Ｄ（Ｘ
＋１、Ｘ＋１）とＤ（ｘ−１，Ｘ＋１）、Ｄ（ｘ−１，
Ｘ＋１）とＤ（Ｘ＋１．ｙ−１）の演算を繰り返す。こ
れにより演算結果記憶手段１４から１９にＤ（ｘ、ｙ）
の周辺の斜め４画素の比較結果が記憶される。

ここで記憶手段２２に予め記憶されているテーブルにつ
いて説明する。第５図にテーブルの一例を示す。このテ
ーブルはラインデータ（第１図の一時記憶手段２１に記
憶されるＤ（ｘ、ｙ））とｎカウンタ２３の出力をアド
レスにし、出力データとの関係を示した表である。記憶
手段２２より出力されたデータはパラレル／シリアル変
換手段２４によりシリアル信号となるため、第６図のド
ツト記録順序表に示すように入力データに対し表に示す
数字以下が１（ドツトを記録する。）となり、入力デー
タ以上がＯ（ドツトを記録しない。）になる。（例えば
ラインデータが５ならば１から５までの位置にドツトが
記録される。）このテーブルにより１ビツトのラインデ
ータはｎｘｎのマトリクスに任意の記録順序で記録可能
となる。

第７図に演算結果記憶手段１４から１９の出力に対し、
前述したドツト記録順序表を示す。ここでは説明の簡単
化のためｎ＝３として、またドツト記録順序表の一部を
示す。記憶手段２２には第７図のドツト記録順序になる
ようなテーブルが予め記憶され、変換手段２０により適
当なテーブルを選択する。記憶手段１より読み出された
Ｄ（ｘ。

ｙ）は−時記憶手段２１に記憶され、記憶手段２２の選
択されたテーブルに従い変換され、パラレル／シリアル
変換手段２４によりシリアルデータとなる。更に記録ヘ
ッド制御手段２５に入力され、記録する。

以上のデータ変換（第４図のタイムチャートに示す動作
）を１回繰り返す。主走青方向のアドレスカウンタ２は
１回繰り返すことによりキャリー信号を出力しｎカウン
タ２３をカウントし、ｎカウンタ２３の出力がｎになる
まで行われる。その結果、ラインデータＤ（ｘ、ｙ）は
第７図のドツト記録順序表に従い記録される。また第４
図のタイムチャートに示したＤ（ｘ、Ｘ＋２）の記憶は
ｎカウント２３がｎ＝１の場合のみ行われ、それ以外の
場合行わない。

また比較信号１３を可変にすることにより、選択される
テーブルが変わるため、得られる画像は異なる。

以上本発明の実施例について述べたが、本実施例により
第３図に示した従来例の画素の記録は、第８図に示すよ
うな記録となるのは明かである。

また本実施例ではドツト記録順序表の一部を示したが、
実際には様々な比較結果に応じたテーブルが構成される
。

第９図に第２の実施例を示す。１０１はバッファである
。これは前記説明した実施例において、ｎ＝１の時に得
られる変換手段２０の出力（以下テーブル選択信号とす
る）を記憶手段１に記憶し、ｎ＝２以下は記憶手段１か
らＤ（ｘ、ｙ）とテーブル選択信号の読み出しのみ行い
変換するものである。

第１０図に第３の実施例を示す。２０１から２０４は一
時記憶手段、２０５は２０１から２０３の一時記憶手段
のどれかを選択する選択手段、２０６は２０２から２０
４のどれかを選択する選択手段である。

第１１図により第３の実施例の説明をする。第１の実施
例同様、記憶手段１からＤ（ｘ−１，ｙ−１）、Ｄ（ｘ
−１，Ｘ＋１）の順に読み出し、ＬＡＴ２０１の最初の
クロックタイミング、及び次のクロックタイミングで、
それぞれ−時記憶手段２０２．２０１に記憶する。この
時選択手段２０５は一時記憶手段２０１の出力を、選択
手段２０６は一時記憶手段２０２の出力をそれぞれ選択
する。選択手段２０５と２０６の出力は、第１の実施例
同様演算され、その結果を一時記憶手段１４に記憶され
る。　（つまりＤ（ｘ−１，ｙ−１）、Ｄ（ｘ−１，Ｘ
＋１）との比較を行った。）次に記憶手段１からＤ（Ｘ
＋１．Ｘ＋１）を出力し、ＬＡＴ２０１の３番目のクロ
ックタイミングで一時記憶手段２０１に記憶する。それ
と同時にＤ（ｘ−１，ｙ−１）、Ｄ（Ｘ−１，Ｘ＋１）
は−時記憶手段２０３、及び２０２にそれぞれシフトさ
れる。ここで選択手段２０５は一時記憶手段２０１を、
選択手段２０６は一時記憶手段２０３を選択し、比較す
る。　（Ｄ（ｘ−１，ｙ−１）とＤ（Ｘ＋１．Ｘ＋１）
の比較）次にＤ（Ｘ＋１．ｙ−１）を記憶手段１から読
み出し、同様に記憶、及びシフトして、Ｄ（ｘ−１，ｙ
−１）とＤ　（Ｘ＋１、）’−１）の比較を行う。以下
者々の一時記憶手段に記憶されているラインデータを、
選択手段２０５、及び２０６により選択し、Ｄ（Ｘ＋１
、ｙ−１）とＤ（Ｘ＋１．　　Ｘ＋１）、Ｄ（Ｘ＋１、
ｙ−１）とＤ（Ｘ＋１．ｙ−１）、Ｄ（Ｘ＋１．Ｘ＋１
）とＤ（Ｘ＋１．　　ｙ−１）の比較を行い、演算結果
記憶手段１４から１９にそれぞれ記憶する。

以下第一の実施例と同様である。

［発明の効果１ 以上述べたように本発明によれば、エツジ部で段差、及
びぼやけが発生することなく、高画質な画像が得られる
効果を有する。また比較信号を外部から制御することに
より、エツジ部の強調の度合が変えられ、好みに応じた
画質が得られる効果を有する。また実施例の第２、及び
第３の例でも同様の効果が得られることは明かである。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図。 第２図は従来例の階調表現パターン図。 第３図は従来例の記録例を示した図。 第４図は本発明の実施例のタイムチャート図。 第５図は本発明の実施例のテーブルの内容を示すブロッ
ク図。 第６図は本発明の実施例のドツト記録順序表の一例を示
す図。 第７図は本発明の実施例の変換パターン図。 第８図は本発明の実施例の記録例を示す図。 第９図は本発明の第２の実施例を示す図。 第１Ｏ図は本発明の第３の実施例を示すブロック図。 第１１図は本発明の第３の実施例のタイムチャート図。 １　・ ２　・ ３　・ ８　・ ９　・ ・読み書き可能な記憶手段 ・主走査方向のアドレスカウンタ ・副走査方向のアドレスカウンタ ・タイミング発生手段 ・−時記憶手段 ・−時記憶手段 ・減算手段 ・比較手段 ・比較信号 ・変換手段 ・記憶手段 ・記録ヘッド制御手段 記録メカニズム 以上

Claims (2)

【特許請求の範囲】
1. （１）複数のラインデータを記憶する第一の記憶手段と
   、該記憶手段のアドレスを発生するアドレス発生手段と
   、該記憶手段より読みだされたデータを一時記憶する２
   個以上の一時記憶手段と、２個の一時記憶手段に保持さ
   れたデータを減算する減算手段と、外部装置より入力さ
   れる比較信号と、減算した結果の絶対値と比較信号とを
   比較する比較手段と、比較した結果及び減算手段の出力
   からテーブル選択信号に変換する変換手段と、複数のテ
   ーブルを持つデータ変換用の第二の記憶手段と、タイミ
   ングを発生するタイミング発生手段と、画素データの処
   理と該ライン記録ヘッドの制御を行う記録ヘッド制御手
   段と、記録メカニズムとを具備し、１つの画素データを
   ｎ×ｎ（ｎ≧１、ｎは自然数）のドットで表現する際、
   周辺の画素データによりドットの記録する順序を決定す
   ることを特徴とする記録装置。
2. （２）比較信号を可変する外部入力手段を具備すること
   を特徴とする請求項１記載の記録装置。