JPH06253134A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH06253134A JPH06253134A JP5038113A JP3811393A JPH06253134A JP H06253134 A JPH06253134 A JP H06253134A JP 5038113 A JP5038113 A JP 5038113A JP 3811393 A JP3811393 A JP 3811393A JP H06253134 A JPH06253134 A JP H06253134A
- Authority
- JP
- Japan
- Prior art keywords
- dither
- information
- basic
- threshold
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 35
- 238000013139 quantization Methods 0.000 claims description 8
- 230000015654 memory Effects 0.000 abstract description 34
- 238000010586 diagram Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 20
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000009897 systematic effect Effects 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40087—Multi-toning, i.e. converting a continuous-tone signal for reproduction with more than two discrete brightnesses or optical densities, e.g. dots of grey and black inks on white paper
Landscapes
- Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】この発明は、組織ディザ方式を用いる多値化処
理において、基本のディザマトリクス情報から多値化に
必要なすべてのディザ閾値を発生させることにより、多
値化処理の高速化が図れ、構造の簡略化が図れることを
目的とする。 【構成】この発明の画像処理装置は、組織ディザ方式を
用いる多値化処理において、基本のディザマトリクス情
報から多値化に必要なすべてのディザ閾値を発生させる
ようにしたものである。
理において、基本のディザマトリクス情報から多値化に
必要なすべてのディザ閾値を発生させることにより、多
値化処理の高速化が図れ、構造の簡略化が図れることを
目的とする。 【構成】この発明の画像処理装置は、組織ディザ方式を
用いる多値化処理において、基本のディザマトリクス情
報から多値化に必要なすべてのディザ閾値を発生させる
ようにしたものである。
Description
【0001】
【産業上の利用分野】この発明は、誤差拡散処理、組織
ディザの階調処理が行なえる画像処理装置に関する。
ディザの階調処理が行なえる画像処理装置に関する。
【0002】
【従来の技術】一般に、コード情報だけでなくイメージ
情報をも扱える文書画像処理装置においては、スキャナ
などの読取手段で読取った原稿に対して、文字や線図な
どのコントラストのある画像情報は固定閾値により単純
2値化を行い、写真などの階調を有する画像情報は、組
織ディザ法などの疑似階調化手段によって2値化を行
胃、階調数の少ない2値プリンタなどで出力するように
なっている。
情報をも扱える文書画像処理装置においては、スキャナ
などの読取手段で読取った原稿に対して、文字や線図な
どのコントラストのある画像情報は固定閾値により単純
2値化を行い、写真などの階調を有する画像情報は、組
織ディザ法などの疑似階調化手段によって2値化を行
胃、階調数の少ない2値プリンタなどで出力するように
なっている。
【0003】一方、組織ディザ2値化法(参考文献:De
sign of dither waveforms for quantized visual sign
als by Limb J. O., Bell System Tech. J. 48, pp.255
5-2582, 1969)は、入力画素あるいは閾値に周期的なデ
ィザ信号を加えることによって2値化を行うものであ
る。周期的なディザ閾値を用いる2値化ディザ法の簡単
な構成を図20に示す。
sign of dither waveforms for quantized visual sign
als by Limb J. O., Bell System Tech. J. 48, pp.255
5-2582, 1969)は、入力画素あるいは閾値に周期的なデ
ィザ信号を加えることによって2値化を行うものであ
る。周期的なディザ閾値を用いる2値化ディザ法の簡単
な構成を図20に示す。
【0004】たとえば、図20に示したように、81は
入力画像(信号)で、比較器82は入力画像81と組織
ディザ閾値83とを比較し、入力画像81が組織ディザ
閾値83よりも大きい場合は「1」を出力し、小さい場
合は「0」を出力する。組織ディザ閾値83は周期的な
もので、図20には、4×4の例を示す。出力画像84
は2値化結果を示す。多値ディザの場合も同じ方法を拡
張して用いることができる。
入力画像(信号)で、比較器82は入力画像81と組織
ディザ閾値83とを比較し、入力画像81が組織ディザ
閾値83よりも大きい場合は「1」を出力し、小さい場
合は「0」を出力する。組織ディザ閾値83は周期的な
もので、図20には、4×4の例を示す。出力画像84
は2値化結果を示す。多値ディザの場合も同じ方法を拡
張して用いることができる。
【0005】
【発明が解決しようとする課題】従来の組織ディザ方式
を用いる多値化処理においては、処理後の出力階調数が
少い場合は複数のメモリや複数回のメモリ読出しによっ
てディザ閾値を発生することができたが、階調数が大き
くなるほどディザ閾値を記憶するメモリやレジスタが必
要である。また、ディザマトリクスのサイズ(大きさ)
に応じて、ディザ閾値の記憶メモリとしてSRAM等の
メモリデバイスを使用した場合、階調数分の複数のメモ
リを用意するか、すべての閾値を記憶した1つのメモリ
を用意し、画素ごとに階調数分の閾値をメモリから読出
すようになっている。複数のメモリを用意した場合、デ
ータ線が増え、構造が複雑化するという欠点があり、1
つのメモリを用意した場合、各画素の処理ごとに階調数
分の読出処理が行われるため、処理時間がかかり、処理
速度が低下するという欠点がある。
を用いる多値化処理においては、処理後の出力階調数が
少い場合は複数のメモリや複数回のメモリ読出しによっ
てディザ閾値を発生することができたが、階調数が大き
くなるほどディザ閾値を記憶するメモリやレジスタが必
要である。また、ディザマトリクスのサイズ(大きさ)
に応じて、ディザ閾値の記憶メモリとしてSRAM等の
メモリデバイスを使用した場合、階調数分の複数のメモ
リを用意するか、すべての閾値を記憶した1つのメモリ
を用意し、画素ごとに階調数分の閾値をメモリから読出
すようになっている。複数のメモリを用意した場合、デ
ータ線が増え、構造が複雑化するという欠点があり、1
つのメモリを用意した場合、各画素の処理ごとに階調数
分の読出処理が行われるため、処理時間がかかり、処理
速度が低下するという欠点がある。
【0006】この発明は、組織ディザ方式を用いる多値
化処理において、基本のディザマトリクス情報から多値
化に必要なすべてのディザ閾値を発生させることによ
り、多値化処理の高速化が図れ、構造の簡略化が図れる
画像処理装置を提供することを目的とする。
化処理において、基本のディザマトリクス情報から多値
化に必要なすべてのディザ閾値を発生させることによ
り、多値化処理の高速化が図れ、構造の簡略化が図れる
画像処理装置を提供することを目的とする。
【0007】
【課題を解決するための手段】この発明の画像処理装置
は、組織ディザによる多値化処理を行うものにおいて、
1つの基本ディザマトリクス値とディザマトリクス間の
オフセット情報を設定する設定手段、この設定手段によ
り設定される1つの基本ディザマトリクス値とディザマ
トリクス間のオフセット情報を記憶する記憶手段、基本
ディザマトリクス値とオフセット情報からすべての多値
ディザ閾値を算出する閾値算出手段、および入力画像と
上記閾値算出手段によって算出される閾値と比較するこ
とによって多値化を行う多値化手段から構成されてい
る。
は、組織ディザによる多値化処理を行うものにおいて、
1つの基本ディザマトリクス値とディザマトリクス間の
オフセット情報を設定する設定手段、この設定手段によ
り設定される1つの基本ディザマトリクス値とディザマ
トリクス間のオフセット情報を記憶する記憶手段、基本
ディザマトリクス値とオフセット情報からすべての多値
ディザ閾値を算出する閾値算出手段、および入力画像と
上記閾値算出手段によって算出される閾値と比較するこ
とによって多値化を行う多値化手段から構成されてい
る。
【0008】
【作用】この発明は、上記のような構成において、組織
ディザ方式を用いる多値化処理において、基本のディザ
マトリクス情報から多値化に必要なすべてのディザ閾値
を発生させるようにしたものである。
ディザ方式を用いる多値化処理において、基本のディザ
マトリクス情報から多値化に必要なすべてのディザ閾値
を発生させるようにしたものである。
【0009】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。
照して説明する。
【0010】図1はこの発明の画像処理装置の概略図で
ある。この画像処理装置はイメージスキャナ等の読取装
置にて読取り後入力された画像情報を例えば1画素当た
り8ビットのデジタルデータとして入力し、これをこの
装置を用いて組織ディザ多値化法による階調処理を行う
ものである。この組織ディザ多値化法としては、閾値を
周期的なものにして入力画像を多値化する方法を用い
る。
ある。この画像処理装置はイメージスキャナ等の読取装
置にて読取り後入力された画像情報を例えば1画素当た
り8ビットのデジタルデータとして入力し、これをこの
装置を用いて組織ディザ多値化法による階調処理を行う
ものである。この組織ディザ多値化法としては、閾値を
周期的なものにして入力画像を多値化する方法を用い
る。
【0011】すなわち、画像処理装置は図1に示すよう
に、閾値処理手段1、閾値発生手段2、基本ディザ情報
記憶メモリ3、ディザ情報書込読取手段4、および情報
設定手段5によって構成されている。
に、閾値処理手段1、閾値発生手段2、基本ディザ情報
記憶メモリ3、ディザ情報書込読取手段4、および情報
設定手段5によって構成されている。
【0012】閾値処理手段1は、閾値発生手段2から供
給されるディザ閾値と多値化処理情報とをもとに入力画
像(信号)の多値化を行い、その多値化情報を出力画像
(信号)として図示しないプリンタ等に出力するもので
ある。
給されるディザ閾値と多値化処理情報とをもとに入力画
像(信号)の多値化を行い、その多値化情報を出力画像
(信号)として図示しないプリンタ等に出力するもので
ある。
【0013】閾値発生手段2は、情報設定手段5からの
閾値発生情報と、基本ディザ情報記憶メモリ3から供給
される基本ディザ情報とに応じて、ディザ閾値を出力す
るものであり、情報設定手段5からの階調数に対応する
多値化処理情報も出力するものである。
閾値発生情報と、基本ディザ情報記憶メモリ3から供給
される基本ディザ情報とに応じて、ディザ閾値を出力す
るものであり、情報設定手段5からの階調数に対応する
多値化処理情報も出力するものである。
【0014】基本ディザ情報記憶メモリ3は、ディザ情
報書込読取手段4からの書込制御信号とアドレスとデー
タとにより、ディザマトリクス分の基本ディザ情報を記
憶するものであり、読取制御信号とアドレスとにより対
応するアドレスの基本ディザ情報が読出されるものであ
る。
報書込読取手段4からの書込制御信号とアドレスとデー
タとにより、ディザマトリクス分の基本ディザ情報を記
憶するものであり、読取制御信号とアドレスとにより対
応するアドレスの基本ディザ情報が読出されるものであ
る。
【0015】たとえば3×3のディザマトリクスの場
合、図2に示すように、0アドレスに「198」、1ア
ドレスに「28」、2アドレスに「113」、3アドレ
スに「170」、4アドレスに「0」、5アドレスに
「85」、6アドレスに「227」、7アドレスに「5
7」、8アドレスに「142」が記憶されている。
合、図2に示すように、0アドレスに「198」、1ア
ドレスに「28」、2アドレスに「113」、3アドレ
スに「170」、4アドレスに「0」、5アドレスに
「85」、6アドレスに「227」、7アドレスに「5
7」、8アドレスに「142」が記憶されている。
【0016】ディザ情報書込読取手段4は、情報設定手
段5からの基本ディザ情報の基本ディザ情報記憶メモリ
3への記憶制御をしたり、基本ディザ情報記憶メモリ3
からの基本ディザ情報の読みだし制御をするものであ
り、ディザ情報書込読取手段4から基本ディザ情報記憶
メモリ3に、記憶するデータとしての基本ディザ情報の
1単位ごとのディザ閾値、アドレス、書込制御信号、読
取制御信号などが出力される。ディザ情報書込読取手段
4は、情報設定手段5からのディザサイズデータとスキ
ャナからのライン同期信号とに応じて、処理対象の入力
画像のアドレスを発生するアドレス発生手段4aを有し
ている。
段5からの基本ディザ情報の基本ディザ情報記憶メモリ
3への記憶制御をしたり、基本ディザ情報記憶メモリ3
からの基本ディザ情報の読みだし制御をするものであ
り、ディザ情報書込読取手段4から基本ディザ情報記憶
メモリ3に、記憶するデータとしての基本ディザ情報の
1単位ごとのディザ閾値、アドレス、書込制御信号、読
取制御信号などが出力される。ディザ情報書込読取手段
4は、情報設定手段5からのディザサイズデータとスキ
ャナからのライン同期信号とに応じて、処理対象の入力
画像のアドレスを発生するアドレス発生手段4aを有し
ている。
【0017】情報設定手段5は、キーボード等により構
成され、ディザサイズ(3行3列)と、基本ディザ情報
としての各ディザ閾値と、基本マトリクスのディザ閾値
と他のマトリクスのディザ閾値との差分データ(差分
値)としての閾値発生情報が設定されるものであり、デ
ィザサイズと基本ディザ情報とはディザ情報書込読取手
段4に出力され、階調数に対応する多値化処理情報(1
5ビット)と差分データとしての閾値発生情報とは閾値
発生手段2に出力される。
成され、ディザサイズ(3行3列)と、基本ディザ情報
としての各ディザ閾値と、基本マトリクスのディザ閾値
と他のマトリクスのディザ閾値との差分データ(差分
値)としての閾値発生情報が設定されるものであり、デ
ィザサイズと基本ディザ情報とはディザ情報書込読取手
段4に出力され、階調数に対応する多値化処理情報(1
5ビット)と差分データとしての閾値発生情報とは閾値
発生手段2に出力される。
【0018】この多値化処理情報は、プリンタ等の出力
機器の階調数に対応して設定されるものであり、図3に
示すように、各階調数に対応して15ビットのデータと
して出力されるようになっている。
機器の階調数に対応して設定されるものであり、図3に
示すように、各階調数に対応して15ビットのデータと
して出力されるようになっている。
【0019】閾値処理手段1は、図4に示すように、1
5個の比較器10a、…10pからなる比較手段10と
出力エンコーダ11とから構成され、多値レベル数(階
調数)として最大16値まで可能なものである。上記比
較器10a、…10pには、それぞれ上記閾値発生手段
2からの多値化処理情報の各ビット単位のデータがイネ
ーブル信号として供給される。上記比較器10a、…1
0pには、それぞれ上記閾値発生手段2からのディザ閾
値Th1〜Th15が供給され、また入力画像も供給さ
れている。
5個の比較器10a、…10pからなる比較手段10と
出力エンコーダ11とから構成され、多値レベル数(階
調数)として最大16値まで可能なものである。上記比
較器10a、…10pには、それぞれ上記閾値発生手段
2からの多値化処理情報の各ビット単位のデータがイネ
ーブル信号として供給される。上記比較器10a、…1
0pには、それぞれ上記閾値発生手段2からのディザ閾
値Th1〜Th15が供給され、また入力画像も供給さ
れている。
【0020】これにより、階調数が2の場合、多値化処
理情報の1ビット目のみが1となっているため、比較器
10aのみがイネーブル状態とされ、その比較器10a
のみがディザ閾値と入力画像の比較を行う。また、階調
数が4の場合、多値化処理情報の1から3ビット目が1
となっているため、比較器10a、10b、10cがイ
ネーブル状態とされ、それらの比較器10a、10b、
10cがそれぞれディザ閾値と入力画像の比較を行う。
この場合、比較器10a、10b、10cに供給される
ディザ閾値は、「198」、「207」、「217」と
なっている。
理情報の1ビット目のみが1となっているため、比較器
10aのみがイネーブル状態とされ、その比較器10a
のみがディザ閾値と入力画像の比較を行う。また、階調
数が4の場合、多値化処理情報の1から3ビット目が1
となっているため、比較器10a、10b、10cがイ
ネーブル状態とされ、それらの比較器10a、10b、
10cがそれぞれディザ閾値と入力画像の比較を行う。
この場合、比較器10a、10b、10cに供給される
ディザ閾値は、「198」、「207」、「217」と
なっている。
【0021】上記イネーブル状態となっている比較器1
0a、…は、入力画像がディザ閾値よりも大きい場合、
「1」を出力し、入力画像がディザ閾値よりも小さい場
合、「0」を出力する。また、イネーブル状態となって
いない比較器からは、「0」が出力される。
0a、…は、入力画像がディザ閾値よりも大きい場合、
「1」を出力し、入力画像がディザ閾値よりも小さい場
合、「0」を出力する。また、イネーブル状態となって
いない比較器からは、「0」が出力される。
【0022】出力エンコーダ11は、4本の出力線11
a、〜11dを有し、図4に示すように、各比較器10
a、…から供給される比較結果に対応する出力画像を出
力するものであり、階調数が「2」の場合、出力線11
aから出力画像が出力され、階調数が「3、4」の場
合、出力線11a、11bから出力画像が出力され、階
調数が「5〜8」の場合、出力線11a、11b、11
cから出力画像が出力され、階調数が「9〜16」の場
合、出力線11a、〜11dから出力画像が出力され
る。
a、〜11dを有し、図4に示すように、各比較器10
a、…から供給される比較結果に対応する出力画像を出
力するものであり、階調数が「2」の場合、出力線11
aから出力画像が出力され、階調数が「3、4」の場
合、出力線11a、11bから出力画像が出力され、階
調数が「5〜8」の場合、出力線11a、11b、11
cから出力画像が出力され、階調数が「9〜16」の場
合、出力線11a、〜11dから出力画像が出力され
る。
【0023】上記比較器10a(10b、…)を実施す
る一つの例を図5、〜図7に示す。図において、Aは入
力画像のビットを表し、Bはディザ閾値を表す。図5に
示すように、比較器10aが8ビットの入力画像と8ビ
ットのディザ閾値とを比較して、1ビットの比較結果を
出力している。比較器10aの入力側は、図6に示すよ
うに、アンド回路21、インバータ回路22、および排
他的論理輪回路23によって構成されている。比較器1
0aの出力側は、図7に示すように、アンド回路25、
…、およびオア回路26によって構成されている。
る一つの例を図5、〜図7に示す。図において、Aは入
力画像のビットを表し、Bはディザ閾値を表す。図5に
示すように、比較器10aが8ビットの入力画像と8ビ
ットのディザ閾値とを比較して、1ビットの比較結果を
出力している。比較器10aの入力側は、図6に示すよ
うに、アンド回路21、インバータ回路22、および排
他的論理輪回路23によって構成されている。比較器1
0aの出力側は、図7に示すように、アンド回路25、
…、およびオア回路26によって構成されている。
【0024】上記出力エンコーダ11を実施する一つの
例を図8、〜図10に示す。図においては、i0〜i1
5は比較器10a、…の各比較結果である。図8に示す
ように、出力エンコーダ11が比較器10a、…からの
各比較結果に対応した出力画像を出力している。この場
合の入力と出力の関係は図9に示すようになっており、
内部構成は図10の(a)〜(d)に示すような論理回
路により構成されている。
例を図8、〜図10に示す。図においては、i0〜i1
5は比較器10a、…の各比較結果である。図8に示す
ように、出力エンコーダ11が比較器10a、…からの
各比較結果に対応した出力画像を出力している。この場
合の入力と出力の関係は図9に示すようになっており、
内部構成は図10の(a)〜(d)に示すような論理回
路により構成されている。
【0025】次に、この発明で用いられる多値ディザ閾
値について説明する。たとえば、3×3のディザマトリ
クスを用いて、4階調の多値化処理を行う場合、たとえ
ば、図11の(a)(b)(c)に示すように、3つの
ディザマトリクスのディザ閾値を用いる必要がある。各
ディザマトリクスのディザ閾値をプレーンP1、P2、
P3とすると、この実施例では、各プレーン間のディザ
閾値の差分値が一定となっている。プレーンP1とP2
間の差分値は、「+9」となっており、プレーンP1と
P3間の差分値は、「+19」となっている。
値について説明する。たとえば、3×3のディザマトリ
クスを用いて、4階調の多値化処理を行う場合、たとえ
ば、図11の(a)(b)(c)に示すように、3つの
ディザマトリクスのディザ閾値を用いる必要がある。各
ディザマトリクスのディザ閾値をプレーンP1、P2、
P3とすると、この実施例では、各プレーン間のディザ
閾値の差分値が一定となっている。プレーンP1とP2
間の差分値は、「+9」となっており、プレーンP1と
P3間の差分値は、「+19」となっている。
【0026】閾値発生手段2は、3つのプレーンP1、
P2、P3のうちのプレーンP1を基本マトリクスとし
て、プレーンP1の基本ディザ閾値と上記差分値とを用
いて他の2つのプレーンP2、P3に対応するディザ閾
値を導き出すものである。たとえば、図12に示すよう
に、15個のバッファ部としてのレジスタ31a、…3
1p、15個の加算器32a、…32p、およびレジス
タ33によって構成されている。レジスタ31a、…3
1pには、それぞれ基本ディザ情報記憶メモリ3から供
給される基本ディザ閾値が記憶されるものである。たと
えば、2階調の場合は、レジスタ31aにのみ差分値0
が記憶され、3、4階調の場合は、レジスタ31a、…
31cにそれぞれ差分値が記憶され、5〜8階調の場合
は、レジスタ31a、…31gにそれぞれ差分値が記憶
され、9〜16階調の場合は、レジスタ31a、…31
pにそれぞれ差分値が記憶される。たとえば、階調数が
「4」で上記プレーンP1、P2、P3のディザ閾値を
用いる場合、レジスタ31aに差分値0が記憶され、レ
ジスタ31bに差分値「+9」が記憶され、レジスタ3
1cに差分値「+19」が記憶される。上記レジスタ3
1a、…31pの出力は、それぞれ加算器32a、…3
2pに供給される。
P2、P3のうちのプレーンP1を基本マトリクスとし
て、プレーンP1の基本ディザ閾値と上記差分値とを用
いて他の2つのプレーンP2、P3に対応するディザ閾
値を導き出すものである。たとえば、図12に示すよう
に、15個のバッファ部としてのレジスタ31a、…3
1p、15個の加算器32a、…32p、およびレジス
タ33によって構成されている。レジスタ31a、…3
1pには、それぞれ基本ディザ情報記憶メモリ3から供
給される基本ディザ閾値が記憶されるものである。たと
えば、2階調の場合は、レジスタ31aにのみ差分値0
が記憶され、3、4階調の場合は、レジスタ31a、…
31cにそれぞれ差分値が記憶され、5〜8階調の場合
は、レジスタ31a、…31gにそれぞれ差分値が記憶
され、9〜16階調の場合は、レジスタ31a、…31
pにそれぞれ差分値が記憶される。たとえば、階調数が
「4」で上記プレーンP1、P2、P3のディザ閾値を
用いる場合、レジスタ31aに差分値0が記憶され、レ
ジスタ31bに差分値「+9」が記憶され、レジスタ3
1cに差分値「+19」が記憶される。上記レジスタ3
1a、…31pの出力は、それぞれ加算器32a、…3
2pに供給される。
【0027】加算器32a、…32pは、それぞれ対応
するレジスタ31a、…31pからの差分値と基本ディ
ザ情報記憶メモリ3からの基本ディザ情報としてのディ
ザ閾値とを加算するものであり、その加算結果がそれぞ
れディザ閾値Th1〜Th15として出力される。
するレジスタ31a、…31pからの差分値と基本ディ
ザ情報記憶メモリ3からの基本ディザ情報としてのディ
ザ閾値とを加算するものであり、その加算結果がそれぞ
れディザ閾値Th1〜Th15として出力される。
【0028】レジスタ33は、情報設定手段5から供給
される階調数に対応する多値化処理情報(15ビット)
を記憶し、その記憶内容を上記閾値処理手段1内の各比
較器10a、…10pのイネーブル信号として出力する
ようになっている。上記ディザ情報書込読取手段4に設
けられているディザ閾値アドレスを発生するアドレス発
生手段4aについて図13を用いて説明する。
される階調数に対応する多値化処理情報(15ビット)
を記憶し、その記憶内容を上記閾値処理手段1内の各比
較器10a、…10pのイネーブル信号として出力する
ようになっている。上記ディザ情報書込読取手段4に設
けられているディザ閾値アドレスを発生するアドレス発
生手段4aについて図13を用いて説明する。
【0029】アドレス発生手段4aは、図13に示すよ
うに、行数設定レジスタ51、行カウンタ52、比較器
53、列数設定レジスタ54、加算器55、オフセット
行アドレスレジスタ56、比較器57、行のスタートア
ドレスレジスタ58、アドレスカウンタ59によって構
成されている。
うに、行数設定レジスタ51、行カウンタ52、比較器
53、列数設定レジスタ54、加算器55、オフセット
行アドレスレジスタ56、比較器57、行のスタートア
ドレスレジスタ58、アドレスカウンタ59によって構
成されている。
【0030】行数設定レジスタ51には、ディザの行が
設定される。行カウンタ52は、ライン同期信号が供給
するごとにカウントするカウンタであり、そのカウント
値は比較器53に出力され、比較器53からのクリア信
号によりクリアされるようになっている。すなわち、行
カウンタ52は、行数設定レジスタ51に設定されてい
るディザの行ごとにクリアされるものである。
設定される。行カウンタ52は、ライン同期信号が供給
するごとにカウントするカウンタであり、そのカウント
値は比較器53に出力され、比較器53からのクリア信
号によりクリアされるようになっている。すなわち、行
カウンタ52は、行数設定レジスタ51に設定されてい
るディザの行ごとにクリアされるものである。
【0031】比較器53は、行数設定レジスタ51の設
定カウント数と行カウンタ52のカウント数とを比較
し、一致した際、行カウンタ52をクリアするととも
に、オフセット行アドレスレジスタ56にリセット信号
を出力するものである。
定カウント数と行カウンタ52のカウント数とを比較
し、一致した際、行カウンタ52をクリアするととも
に、オフセット行アドレスレジスタ56にリセット信号
を出力するものである。
【0032】列数設定レジスタ54には、ディザの列が
設定される。加算器55は、列数設定レジスタ54から
の設定列数とオフセット行アドレスレジスタ56の行数
とを加算し、この加算結果をオフセット行アドレスレジ
スタ56に出力するものである。
設定される。加算器55は、列数設定レジスタ54から
の設定列数とオフセット行アドレスレジスタ56の行数
とを加算し、この加算結果をオフセット行アドレスレジ
スタ56に出力するものである。
【0033】オフセット行アドレスレジスタ56は、比
較器53からのリセット信号とライン同期信号とによ
り、加算器55のアドレスをオフセットするものであ
る。比較器57は、オフセット行アドレスレジスタ56
のアドレスとアドレスカウンタ59のアドレスとを比較
し、アドレスカウンタ59のアドレスがオフセットアド
レスの1つ前になった際に、ライト信号をアドレスカウ
ンタ59へ出力するものである。
較器53からのリセット信号とライン同期信号とによ
り、加算器55のアドレスをオフセットするものであ
る。比較器57は、オフセット行アドレスレジスタ56
のアドレスとアドレスカウンタ59のアドレスとを比較
し、アドレスカウンタ59のアドレスがオフセットアド
レスの1つ前になった際に、ライト信号をアドレスカウ
ンタ59へ出力するものである。
【0034】行のスタートアドレスレジスタ58は、ラ
イン同期信号が供給されるごとに、オフセット行アドレ
スレジスタ56からのアドレスが設定されるものであ
る。アドレスカウンタ59は、比較器57からのライト
信号に応じて行のスタートアドレスレジスタ58からの
スタートアドレスをセットし、このアドレス値を画像ク
ロックが供給されるごとにカウントアップしてディザ閾
値アドレスとして出力するものである。
イン同期信号が供給されるごとに、オフセット行アドレ
スレジスタ56からのアドレスが設定されるものであ
る。アドレスカウンタ59は、比較器57からのライト
信号に応じて行のスタートアドレスレジスタ58からの
スタートアドレスをセットし、このアドレス値を画像ク
ロックが供給されるごとにカウントアップしてディザ閾
値アドレスとして出力するものである。
【0035】次に、上記のような構成において、3×3
のディザマトリクスを用いて、4階調の多値化処理を行
う場合の動作を説明する。まず、情報設定手段5により
図2に示すような基本ディザ情報を設定し、ディザサイ
ズとして3×3を設定し、プレーンP1とP2間の差分
値として「+9」を設定し、プレーンP1とP3間の差
分値として「+19」を設定する。
のディザマトリクスを用いて、4階調の多値化処理を行
う場合の動作を説明する。まず、情報設定手段5により
図2に示すような基本ディザ情報を設定し、ディザサイ
ズとして3×3を設定し、プレーンP1とP2間の差分
値として「+9」を設定し、プレーンP1とP3間の差
分値として「+19」を設定する。
【0036】これにより、情報設定手段5から閾値発生
手段2に階調数「4」に対応する多値化処理情報として
「111000000000000」が出力され、レジ
スタ33に記憶される。これにより、その多値化処理情
報により閾値処理手段1内の比較器10a、10b、1
0cがイネーブル状態となる。
手段2に階調数「4」に対応する多値化処理情報として
「111000000000000」が出力され、レジ
スタ33に記憶される。これにより、その多値化処理情
報により閾値処理手段1内の比較器10a、10b、1
0cがイネーブル状態となる。
【0037】また、情報設定手段5により設定された差
分値は閾値発生手段2に出力される。これにより、レジ
スタ31aに差分値0が記憶され、レジスタ31bに差
分値「+9」が記憶され、レジスタ31cに差分値「+
19」が記憶される。
分値は閾値発生手段2に出力される。これにより、レジ
スタ31aに差分値0が記憶され、レジスタ31bに差
分値「+9」が記憶され、レジスタ31cに差分値「+
19」が記憶される。
【0038】また、情報設定手段5により設定された基
本ディザ情報がディザ情報書込読取手段4により基本デ
ィザ情報記憶メモリ3に記憶される。たとえば、0アド
レスに「198」、1アドレスに「28」、2アドレス
に「113」、3アドレスに「170」、4アドレスに
「0」、5アドレスに「85」、6アドレスに「22
7」、7アドレスに「57」、8アドレスに「142」
が記憶される。また、情報設定手段5により設定された
ディザサイズにより、アドレス発生手段4a内の行数設
定レジスタ51に行数「3」をセットし、列数設定レジ
スタ54に列数「3」をセットする。
本ディザ情報がディザ情報書込読取手段4により基本デ
ィザ情報記憶メモリ3に記憶される。たとえば、0アド
レスに「198」、1アドレスに「28」、2アドレス
に「113」、3アドレスに「170」、4アドレスに
「0」、5アドレスに「85」、6アドレスに「22
7」、7アドレスに「57」、8アドレスに「142」
が記憶される。また、情報設定手段5により設定された
ディザサイズにより、アドレス発生手段4a内の行数設
定レジスタ51に行数「3」をセットし、列数設定レジ
スタ54に列数「3」をセットする。
【0039】これにより、アドレス発生手段4aは、ま
ず、1ライン目の同期信号に応じて、0、1、2アドレ
スを繰返し出力し、2ライン目の同期信号に応じて、
3、4、5アドレスを繰返し出力し、3ライン目の同期
信号に応じて、6、7、8アドレスを繰返し出力し、以
後ラインが切換るごとに同様のアドレスが発生される。
これにより、基本ディザ情報記憶メモリ3から、1ライ
ン目は、基本ディザ情報としてのディザ閾値として、0
アドレスの「198」、1アドレスの「28」、2アド
レスの「113」を繰返し出力し、2ライン目は基本デ
ィザ情報としてのディザ閾値として、3アドレスの「1
70」、4アドレスの「0」、5アドレスの「85」を
繰返し出力し、3ライン目は基本ディザ情報としてのデ
ィザ閾値として、6アドレスの「227」、7アドレス
の「57」、8アドレスの「142」を繰返し出力し、
以後ラインが切換るごとに同様に出力される。
ず、1ライン目の同期信号に応じて、0、1、2アドレ
スを繰返し出力し、2ライン目の同期信号に応じて、
3、4、5アドレスを繰返し出力し、3ライン目の同期
信号に応じて、6、7、8アドレスを繰返し出力し、以
後ラインが切換るごとに同様のアドレスが発生される。
これにより、基本ディザ情報記憶メモリ3から、1ライ
ン目は、基本ディザ情報としてのディザ閾値として、0
アドレスの「198」、1アドレスの「28」、2アド
レスの「113」を繰返し出力し、2ライン目は基本デ
ィザ情報としてのディザ閾値として、3アドレスの「1
70」、4アドレスの「0」、5アドレスの「85」を
繰返し出力し、3ライン目は基本ディザ情報としてのデ
ィザ閾値として、6アドレスの「227」、7アドレス
の「57」、8アドレスの「142」を繰返し出力し、
以後ラインが切換るごとに同様に出力される。
【0040】このような設定状態において、スキャナか
ら画像の1ライン目の1画素目の入力画像が供給される
場合、アドレス発生手段4aから0アドレスと読取制御
信号が基本ディザ情報記憶メモリ3に出力される。する
と、基本ディザ情報記憶メモリ3の0アドレスの「19
8」がディザ閾値として読取られ、閾値発生手段2内の
加算器32a、〜32pに出力される。この際、レジス
タ31aに差分値0が記憶され、レジスタ31bに差分
値「+9」が記憶され、レジスタ31cに差分値「+1
9」が記憶されているため、基本ディザ情報記憶メモリ
3からのディザ閾値がそのまま加算器32aからディザ
閾値Th1として出力され、そのディザ閾値に+9され
た値「207」が加算器32bからディザ閾値Th2と
して出力され、基本ディザ情報記憶メモリ3からのディ
ザ閾値に+19された値「217」が加算器32cから
ディザ閾値Th3として出力される。これらの加算器3
2a、32b、32cからの各ディザ閾値Th1、Th
2、Th3がそれぞれ比較器10a、10b、10cに
供給される。
ら画像の1ライン目の1画素目の入力画像が供給される
場合、アドレス発生手段4aから0アドレスと読取制御
信号が基本ディザ情報記憶メモリ3に出力される。する
と、基本ディザ情報記憶メモリ3の0アドレスの「19
8」がディザ閾値として読取られ、閾値発生手段2内の
加算器32a、〜32pに出力される。この際、レジス
タ31aに差分値0が記憶され、レジスタ31bに差分
値「+9」が記憶され、レジスタ31cに差分値「+1
9」が記憶されているため、基本ディザ情報記憶メモリ
3からのディザ閾値がそのまま加算器32aからディザ
閾値Th1として出力され、そのディザ閾値に+9され
た値「207」が加算器32bからディザ閾値Th2と
して出力され、基本ディザ情報記憶メモリ3からのディ
ザ閾値に+19された値「217」が加算器32cから
ディザ閾値Th3として出力される。これらの加算器3
2a、32b、32cからの各ディザ閾値Th1、Th
2、Th3がそれぞれ比較器10a、10b、10cに
供給される。
【0041】この結果、スキャナからの1ライン目の1
画素目の入力画像が比較器10a、10b、10cによ
りディザ閾値198、207、217と比較され、これ
らの比較器10a、10b、10cからの比較結果に対
応した2ビットの出力画像が出力エンコーダ11の出力
線11a、11bから出力装置としてのプリンタに出力
される。
画素目の入力画像が比較器10a、10b、10cによ
りディザ閾値198、207、217と比較され、これ
らの比較器10a、10b、10cからの比較結果に対
応した2ビットの出力画像が出力エンコーダ11の出力
線11a、11bから出力装置としてのプリンタに出力
される。
【0042】ついで、スキャナから画像の1ライン目の
2画素目の入力画像が供給される場合、アドレス発生手
段4aから1アドレスと読取制御信号が基本ディザ情報
記憶メモリ3に出力される。すると、基本ディザ情報記
憶メモリ3の0アドレスの「28」がディザ閾値として
読取られ、閾値発生手段2内の加算器32a、〜32p
に出力される。この際、レジスタ31aに差分値0が記
憶され、レジスタ31bに差分値「+9」が記憶され、
レジスタ31cに差分値「+19」が記憶されているた
め、基本ディザ情報記憶メモリ3からのディザ閾値がそ
のまま加算器32aからディザ閾値Th1として出力さ
れ、そのディザ閾値に+9された値「37」が加算器3
2bからディザ閾値Th2として出力され、基本ディザ
情報記憶メモリ3からのディザ閾値に+19された値
「47」が加算器32cからディザ閾値Th3として出
力される。これらの加算器32a、32b、32cから
の各ディザ閾値Th1、Th2、Th3がそれぞれ比較
器10a、10b、10cに供給される。
2画素目の入力画像が供給される場合、アドレス発生手
段4aから1アドレスと読取制御信号が基本ディザ情報
記憶メモリ3に出力される。すると、基本ディザ情報記
憶メモリ3の0アドレスの「28」がディザ閾値として
読取られ、閾値発生手段2内の加算器32a、〜32p
に出力される。この際、レジスタ31aに差分値0が記
憶され、レジスタ31bに差分値「+9」が記憶され、
レジスタ31cに差分値「+19」が記憶されているた
め、基本ディザ情報記憶メモリ3からのディザ閾値がそ
のまま加算器32aからディザ閾値Th1として出力さ
れ、そのディザ閾値に+9された値「37」が加算器3
2bからディザ閾値Th2として出力され、基本ディザ
情報記憶メモリ3からのディザ閾値に+19された値
「47」が加算器32cからディザ閾値Th3として出
力される。これらの加算器32a、32b、32cから
の各ディザ閾値Th1、Th2、Th3がそれぞれ比較
器10a、10b、10cに供給される。
【0043】この結果、スキャナからの1ライン目の2
画素目の入力画像が比較器10a、10b、10cによ
りディザ閾値28、37、47と比較され、これらの比
較器10a、10b、10cからの比較結果に対応した
2ビットの出力画像が出力エンコーダ11の出力線11
a、11bから出力装置としてのプリンタに出力され
る。
画素目の入力画像が比較器10a、10b、10cによ
りディザ閾値28、37、47と比較され、これらの比
較器10a、10b、10cからの比較結果に対応した
2ビットの出力画像が出力エンコーダ11の出力線11
a、11bから出力装置としてのプリンタに出力され
る。
【0044】スキャナからの1ライン目の3画素目の入
力画像に対して、上記同様に処理され、ディザ閾値11
3、122、132と比較され、その比較結果が出力さ
れる。
力画像に対して、上記同様に処理され、ディザ閾値11
3、122、132と比較され、その比較結果が出力さ
れる。
【0045】以後、スキャナからの1ライン目に対して
は、上記の基本ディザ情報記憶メモリ3からのディザ閾
値198、28、113に対する3種類のディザ閾値
「198、207、217」「28、37、47」「1
13、122、132」が順次繰返し用いられる。
は、上記の基本ディザ情報記憶メモリ3からのディザ閾
値198、28、113に対する3種類のディザ閾値
「198、207、217」「28、37、47」「1
13、122、132」が順次繰返し用いられる。
【0046】そして、2ライン目は、基本ディザ情報記
憶メモリ3からのディザ閾値170、0、85に対する
3種類のディザ閾値「170、179、189」「0、
9、19」「85、94、104」が順次繰返し用いら
れ、3ライン目は、基本ディザ情報記憶メモリ3からの
ディザ閾値227、57、142に対する3種類のディ
ザ閾値「227、236、246」「57、66、7
6」「142、151、161」が順次繰返し用いられ
る。以後、ラインが切換わるごとに、上記各ラインごと
を切換えたディザ閾値が用いられる。なお、上記ディザ
閾値を用いた場合のプリントされた階調レベルの例を図
14に示す。
憶メモリ3からのディザ閾値170、0、85に対する
3種類のディザ閾値「170、179、189」「0、
9、19」「85、94、104」が順次繰返し用いら
れ、3ライン目は、基本ディザ情報記憶メモリ3からの
ディザ閾値227、57、142に対する3種類のディ
ザ閾値「227、236、246」「57、66、7
6」「142、151、161」が順次繰返し用いられ
る。以後、ラインが切換わるごとに、上記各ラインごと
を切換えたディザ閾値が用いられる。なお、上記ディザ
閾値を用いた場合のプリントされた階調レベルの例を図
14に示す。
【0047】なお、他の実施例として、別のディザ閾値
を用いるようにしても良い。たとえば、図15の(a)
に示すディザ閾値を基本マトリクスとし、プレーンP1
とP2間との差分値を「+85」、プレーンP1とP3
間との差分値を「+170」と設定する。プレーンP2
の対するディザ閾値は、図15の(b)に示すようにな
り、プレーンP3の対するディザ閾値は、図15の
(c)に示すようになる。この場合、上記ディザ閾値を
用いてプリントされた階調レベルの例を図16に示す。
を用いるようにしても良い。たとえば、図15の(a)
に示すディザ閾値を基本マトリクスとし、プレーンP1
とP2間との差分値を「+85」、プレーンP1とP3
間との差分値を「+170」と設定する。プレーンP2
の対するディザ閾値は、図15の(b)に示すようにな
り、プレーンP3の対するディザ閾値は、図15の
(c)に示すようになる。この場合、上記ディザ閾値を
用いてプリントされた階調レベルの例を図16に示す。
【0048】また、図17の(a)(b)(c)に示す
ように、プレーン間の対応する位置にランダムに閾値が
配置され、図18に示すように、基本ディザ情報をビッ
トごとに分割して記憶しておき、それを図19に示す構
成を用いて閾値を発生することができる。この場合、n
番目の閾値と(n+1)番目の閾値の差はすべてnに対
して一定であり、その差を係数レジスタ61に記憶して
おき、各差分値レジスタ62a、…には対応するプレー
ンの一番小さい閾値を記憶しておく。
ように、プレーン間の対応する位置にランダムに閾値が
配置され、図18に示すように、基本ディザ情報をビッ
トごとに分割して記憶しておき、それを図19に示す構
成を用いて閾値を発生することができる。この場合、n
番目の閾値と(n+1)番目の閾値の差はすべてnに対
して一定であり、その差を係数レジスタ61に記憶して
おき、各差分値レジスタ62a、…には対応するプレー
ンの一番小さい閾値を記憶しておく。
【0049】たとえば、閾値間の差を係数レジスタ61
に記憶し、プレーンP1の一番小さい閾値を差分値レジ
スタ62aに記憶し、プレーンP2の一番小さい閾値を
差分値レジスタ62bに記憶し、プレーンP3の一番小
さい閾値を差分値レジスタ62cに記憶する。また、図
17の(a)(b)(c)に示すように、各プレーンの
それぞれの閾値に番号(0〜8)をつけたものを基本デ
ィザ情報として基本ディザ情報記憶メモリに記憶して置
く。図19に示すように、基本ディザ情報に係数レジス
タ62a、…の内容を乗算器63、…で乗算し、これら
の乗算結果にそれぞれ差分値レジスタ62a、…の内容
をそれぞれ加算器64、…で加えることにより閾値が発
生されるようになっている。
に記憶し、プレーンP1の一番小さい閾値を差分値レジ
スタ62aに記憶し、プレーンP2の一番小さい閾値を
差分値レジスタ62bに記憶し、プレーンP3の一番小
さい閾値を差分値レジスタ62cに記憶する。また、図
17の(a)(b)(c)に示すように、各プレーンの
それぞれの閾値に番号(0〜8)をつけたものを基本デ
ィザ情報として基本ディザ情報記憶メモリに記憶して置
く。図19に示すように、基本ディザ情報に係数レジス
タ62a、…の内容を乗算器63、…で乗算し、これら
の乗算結果にそれぞれ差分値レジスタ62a、…の内容
をそれぞれ加算器64、…で加えることにより閾値が発
生されるようになっている。
【0050】この他にも様々な構成が考えられるが、デ
ィザマトリクスサイズ、あるいは出力機器階調数が大き
い場合、図17〜図19に示すディザ発生法は複雑にな
り、規模も大きくなる。しかし、出力機器階調数やディ
ザマトリクスサイズが小さい場合は、有利な方法であ
る。また、図11、図12に示すディザ発生法は、ディ
ザマトリクスサイズや出力機器階調数が大きな場合に有
利なものとなっている。
ィザマトリクスサイズ、あるいは出力機器階調数が大き
い場合、図17〜図19に示すディザ発生法は複雑にな
り、規模も大きくなる。しかし、出力機器階調数やディ
ザマトリクスサイズが小さい場合は、有利な方法であ
る。また、図11、図12に示すディザ発生法は、ディ
ザマトリクスサイズや出力機器階調数が大きな場合に有
利なものとなっている。
【0051】さらに、基本ディザ情報記憶メモリとフィ
ードバック型階調処理法である多値誤差拡散処理法等で
使用する誤差バッファを共用することによって、上記多
値ディザと誤差拡散等の複数の多値化処理を同一の回路
構成によって実施することができる。
ードバック型階調処理法である多値誤差拡散処理法等で
使用する誤差バッファを共用することによって、上記多
値ディザと誤差拡散等の複数の多値化処理を同一の回路
構成によって実施することができる。
【0052】上記したように、組織ディザ方式を用いる
多値化処理において、1つの基本のディザマトリクス値
とディザマトリクス間のオフセット情報を格納し、基本
のディザマトリクス値とオフセット情報からすべて多値
閾値を算出し、入力画像と上記算出した閾値とを比較す
ることにより多値化を行うようにしたものである。
多値化処理において、1つの基本のディザマトリクス値
とディザマトリクス間のオフセット情報を格納し、基本
のディザマトリクス値とオフセット情報からすべて多値
閾値を算出し、入力画像と上記算出した閾値とを比較す
ることにより多値化を行うようにしたものである。
【0053】これにより、組織ディザ方式を用いる多値
化処理において、基本のディザマトリクス情報とオフセ
ット情報から多値化に必要なすべてのディザ閾値を発生
させることができ、従来の方法に比較し、閾値発生法の
簡略化、高速化が可能である。また、基本のディザマト
リクス情報とオフセット情報を任意に設定することがで
き、ディザマトリクスサイズ、形状等を変えることがで
き、柔軟な組織ディザによる多値化処理ができる。
化処理において、基本のディザマトリクス情報とオフセ
ット情報から多値化に必要なすべてのディザ閾値を発生
させることができ、従来の方法に比較し、閾値発生法の
簡略化、高速化が可能である。また、基本のディザマト
リクス情報とオフセット情報を任意に設定することがで
き、ディザマトリクスサイズ、形状等を変えることがで
き、柔軟な組織ディザによる多値化処理ができる。
【0054】
【発明の効果】以上詳述したようにこの発明によれば、
組織ディザ方式を用いる多値化処理において、基本のデ
ィザマトリクス情報から多値化に必要なすべてのディザ
閾値を発生させることにより、多値化処理の高速化が図
れ、構造の簡略化が図れる画像処理装置を提供できる。
組織ディザ方式を用いる多値化処理において、基本のデ
ィザマトリクス情報から多値化に必要なすべてのディザ
閾値を発生させることにより、多値化処理の高速化が図
れ、構造の簡略化が図れる画像処理装置を提供できる。
【図1】この発明の一実施例における画像処理装置の全
体の概略構成を示すブロック図。
体の概略構成を示すブロック図。
【図2】基本ディザマトリクスの基本ディザ情報の記憶
例を説明するための図。
例を説明するための図。
【図3】階調数と多値化処理情報との関係を示す図。
【図4】閾値処理手段の構成を示す図。
【図5】比較器の構成を示す図。
【図6】比較器の構成を示す図。
【図7】比較器の構成を示す図。
【図8】出力エンコーダの構成を示す図。
【図9】出力エンコーダの入出力の関係を示す図。
【図10】出力エンコーダの構成を示す図。
【図11】多値ディザ閾値を説明するための図。
【図12】閾値発生手段の構成を示す図。
【図13】アドレス発生手段の構成を示す図。
【図14】多値ディザ閾値を用いた場合のプリントされ
た階調レベルの例を示す図。
た階調レベルの例を示す図。
【図15】多値ディザ閾値の他の例を示す図。
【図16】図15の多値ディザ閾値を用いた場合のプリ
ントされた階調レベルの例を示す図。
ントされた階調レベルの例を示す図。
【図17】多値ディザ閾値の他の例を示す図。
【図18】基本ディザ情報の記憶例を示す図。
【図19】多値ディザ閾値を発生手段の構成を示す図。
【図20】従来の組織ディザによる2値化の原理図。
1…閾値処理手段、2…閾値発生手段、3…基本ディザ
情報記憶メモリ手段、4…ディザ情報書込読取手段、4
a…アドレス発生手段、5…情報設定手段。
情報記憶メモリ手段、4…ディザ情報書込読取手段、4
a…アドレス発生手段、5…情報設定手段。
Claims (2)
- 【請求項1】 組織ディザによる多値化処理を行う画像
処理装置おいて、 1つの基本ディザマトリクス値とディザマトリクス間の
オフセット情報を設定する設定手段と、 この設定手段により設定される1つの基本ディザマトリ
クス値とディザマトリクス間のオフセット情報を記憶す
る記憶手段と、 基本ディザマトリクス値とオフセット情報からすべての
多値ディザ閾値を算出する閾値算出手段と、 入力画像と上記閾値算出手段によって算出される閾値と
比較することによって多値化を行う多値化手段と、 を具備したことを特徴とする画像処理装置。 - 【請求項2】 上記設定手段により設定される組織ディ
ザの内容が、ディザサイズ、形状、閾値であることを特
徴とする請求項1に記載の画像処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5038113A JPH06253134A (ja) | 1993-02-26 | 1993-02-26 | 画像処理装置 |
US08/200,661 US5640249A (en) | 1993-02-26 | 1994-02-23 | Image processing apparatus using derived ordered dither matrix |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5038113A JPH06253134A (ja) | 1993-02-26 | 1993-02-26 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06253134A true JPH06253134A (ja) | 1994-09-09 |
Family
ID=12516424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5038113A Pending JPH06253134A (ja) | 1993-02-26 | 1993-02-26 | 画像処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5640249A (ja) |
JP (1) | JPH06253134A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003028362A1 (en) * | 2001-09-21 | 2003-04-03 | Ricoh Company, Ltd. | Threshold value matrix creating method, image output system, storage medium, gradation reproducing method, threshold value matrix, image processing method, image processing apparatus, image forming apparatus and printer driver |
JP2007182077A (ja) * | 2007-01-25 | 2007-07-19 | Seiko Epson Corp | プリンタ及びその画像処理装置 |
US7286266B2 (en) | 2002-07-09 | 2007-10-23 | Seiko Epson Corporation | Printer and image processing device for the same |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5936684A (en) * | 1996-10-29 | 1999-08-10 | Seiko Epson Corporation | Image processing method and image processing apparatus |
JPH10166664A (ja) * | 1996-12-12 | 1998-06-23 | Casio Electron Mfg Co Ltd | カラー印刷装置 |
DE69937029T9 (de) * | 1998-10-12 | 2008-09-04 | Victor Company of Japan, Ltd., Yokohama | Signalverarbeitungsverfahren und Vorrichtung für Grauskala-Videosignal in einer Matrix-Anzeigevorrichtung |
US6690484B1 (en) * | 1999-02-18 | 2004-02-10 | Hewlett-Packard Development Company, L.P. | Antipatterning printmode for matrix-based scattered-dithered images in incremental printing |
US7593135B2 (en) * | 2001-06-29 | 2009-09-22 | Eastman Kodak Company | Digital image multitoning method |
JP4152337B2 (ja) | 2004-03-18 | 2008-09-17 | 理想科学工業株式会社 | 画像処理装置 |
US20130046803A1 (en) * | 2011-08-18 | 2013-02-21 | Qualcomm Mems Technologies | Dither-aware image coding |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5977769A (ja) * | 1982-10-27 | 1984-05-04 | Canon Inc | 像再生装置 |
US5014333A (en) * | 1988-07-21 | 1991-05-07 | Eastman Kodak Company | Image processor with smooth transitioning between dither and diffusion processes |
US5204753A (en) * | 1992-06-05 | 1993-04-20 | Eastman Kodak Company | Multi-bit rendering method and arrangement for continuous tone picture representation and printing |
-
1993
- 1993-02-26 JP JP5038113A patent/JPH06253134A/ja active Pending
-
1994
- 1994-02-23 US US08/200,661 patent/US5640249A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003028362A1 (en) * | 2001-09-21 | 2003-04-03 | Ricoh Company, Ltd. | Threshold value matrix creating method, image output system, storage medium, gradation reproducing method, threshold value matrix, image processing method, image processing apparatus, image forming apparatus and printer driver |
CN100385908C (zh) * | 2001-09-21 | 2008-04-30 | 株式会社理光 | 灰度再现方法、图像处理方法、图像处理装置、图像形成装置 |
US7286266B2 (en) | 2002-07-09 | 2007-10-23 | Seiko Epson Corporation | Printer and image processing device for the same |
JP2007182077A (ja) * | 2007-01-25 | 2007-07-19 | Seiko Epson Corp | プリンタ及びその画像処理装置 |
JP4492619B2 (ja) * | 2007-01-25 | 2010-06-30 | セイコーエプソン株式会社 | プリンタ及びその画像処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US5640249A (en) | 1997-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5172247A (en) | High speed digital error diffusion process for continuous tone image-to-binary image conversion | |
JPH11243490A (ja) | 誤差拡散値の処理方法 | |
JPH11187264A (ja) | 画像処理方法および装置 | |
JPH06253134A (ja) | 画像処理装置 | |
JPS5937774A (ja) | 画像信号の符号化方法および装置 | |
JPH06332396A (ja) | 画像処理方法及び装置 | |
EP0604759B1 (en) | Method of and apparatus for processing digital image data | |
JPS6295670A (ja) | 画像処理装置 | |
JPS6360952B2 (ja) | ||
JPH06113125A (ja) | 画像処理装置 | |
JPH09116751A (ja) | 画像処理装置およびプリンタ装置 | |
JP3943747B2 (ja) | 画像処理装置および多値化処理方法 | |
JPH06189141A (ja) | ディザ画像符号化装置 | |
JP3179823B2 (ja) | 画像処理装置 | |
KR100671549B1 (ko) | 멀티 비트 하프톤 처리 속도 개선 방법 | |
JPH0548883A (ja) | 画像処理装置 | |
JP2002281307A (ja) | 画像処理装置 | |
JPH0575864A (ja) | フアクシミリの読み取り方式 | |
JPS6175967A (ja) | デイザ画像生成回路 | |
JPH04182751A (ja) | 画像メモリの読出制御回路 | |
JP2001333277A (ja) | 画像処理装置及び画像処理方法 | |
JPH05336351A (ja) | 印刷装置 | |
JPS61217883A (ja) | 画像前処理方式 | |
JPH09312763A (ja) | 画像処理装置 | |
JPH0730756A (ja) | 画像処理方法及び装置 |