JPH06253134A

JPH06253134A - 画像処理装置

Info

Publication number: JPH06253134A
Application number: JP5038113A
Authority: JP
Inventors: Gururajiyu Rao; ラオ・グルラジユ; Hiroki Sugano; 浩樹菅野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-02-26
Filing date: 1993-02-26
Publication date: 1994-09-09
Also published as: US5640249A

Abstract

(57)【要約】【目的】この発明は、組織ディザ方式を用いる多値化処
理において、基本のディザマトリクス情報から多値化に
必要なすべてのディザ閾値を発生させることにより、多
値化処理の高速化が図れ、構造の簡略化が図れることを
目的とする。【構成】この発明の画像処理装置は、組織ディザ方式を
用いる多値化処理において、基本のディザマトリクス情
報から多値化に必要なすべてのディザ閾値を発生させる
ようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、誤差拡散処理、組織
ディザの階調処理が行なえる画像処理装置に関する。

【０００２】

【従来の技術】一般に、コード情報だけでなくイメージ
情報をも扱える文書画像処理装置においては、スキャナ
などの読取手段で読取った原稿に対して、文字や線図な
どのコントラストのある画像情報は固定閾値により単純
２値化を行い、写真などの階調を有する画像情報は、組
織ディザ法などの疑似階調化手段によって２値化を行
胃、階調数の少ない２値プリンタなどで出力するように
なっている。

【０００３】一方、組織ディザ２値化法（参考文献：De
sign of dither waveforms for quantized visual sign
als by Limb J. O., Bell System Tech. J. 48, pp.255
5-2582, 1969）は、入力画素あるいは閾値に周期的なデ
ィザ信号を加えることによって２値化を行うものであ
る。周期的なディザ閾値を用いる２値化ディザ法の簡単
な構成を図２０に示す。

【０００４】たとえば、図２０に示したように、８１は
入力画像（信号）で、比較器８２は入力画像８１と組織
ディザ閾値８３とを比較し、入力画像８１が組織ディザ
閾値８３よりも大きい場合は「１」を出力し、小さい場
合は「０」を出力する。組織ディザ閾値８３は周期的な
もので、図２０には、４×４の例を示す。出力画像８４
は２値化結果を示す。多値ディザの場合も同じ方法を拡
張して用いることができる。

【０００５】

【発明が解決しようとする課題】従来の組織ディザ方式
を用いる多値化処理においては、処理後の出力階調数が
少い場合は複数のメモリや複数回のメモリ読出しによっ
てディザ閾値を発生することができたが、階調数が大き
くなるほどディザ閾値を記憶するメモリやレジスタが必
要である。また、ディザマトリクスのサイズ（大きさ）
に応じて、ディザ閾値の記憶メモリとしてＳＲＡＭ等の
メモリデバイスを使用した場合、階調数分の複数のメモ
リを用意するか、すべての閾値を記憶した１つのメモリ
を用意し、画素ごとに階調数分の閾値をメモリから読出
すようになっている。複数のメモリを用意した場合、デ
ータ線が増え、構造が複雑化するという欠点があり、１
つのメモリを用意した場合、各画素の処理ごとに階調数
分の読出処理が行われるため、処理時間がかかり、処理
速度が低下するという欠点がある。

【０００６】この発明は、組織ディザ方式を用いる多値
化処理において、基本のディザマトリクス情報から多値
化に必要なすべてのディザ閾値を発生させることによ
り、多値化処理の高速化が図れ、構造の簡略化が図れる
画像処理装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】この発明の画像処理装置
は、組織ディザによる多値化処理を行うものにおいて、
１つの基本ディザマトリクス値とディザマトリクス間の
オフセット情報を設定する設定手段、この設定手段によ
り設定される１つの基本ディザマトリクス値とディザマ
トリクス間のオフセット情報を記憶する記憶手段、基本
ディザマトリクス値とオフセット情報からすべての多値
ディザ閾値を算出する閾値算出手段、および入力画像と
上記閾値算出手段によって算出される閾値と比較するこ
とによって多値化を行う多値化手段から構成されてい
る。

【０００８】

【作用】この発明は、上記のような構成において、組織
ディザ方式を用いる多値化処理において、基本のディザ
マトリクス情報から多値化に必要なすべてのディザ閾値
を発生させるようにしたものである。

【０００９】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。

【００１０】図１はこの発明の画像処理装置の概略図で
ある。この画像処理装置はイメージスキャナ等の読取装
置にて読取り後入力された画像情報を例えば１画素当た
り８ビットのデジタルデータとして入力し、これをこの
装置を用いて組織ディザ多値化法による階調処理を行う
ものである。この組織ディザ多値化法としては、閾値を
周期的なものにして入力画像を多値化する方法を用い
る。

【００１１】すなわち、画像処理装置は図１に示すよう
に、閾値処理手段１、閾値発生手段２、基本ディザ情報
記憶メモリ３、ディザ情報書込読取手段４、および情報
設定手段５によって構成されている。

【００１２】閾値処理手段１は、閾値発生手段２から供
給されるディザ閾値と多値化処理情報とをもとに入力画
像（信号）の多値化を行い、その多値化情報を出力画像
（信号）として図示しないプリンタ等に出力するもので
ある。

【００１３】閾値発生手段２は、情報設定手段５からの
閾値発生情報と、基本ディザ情報記憶メモリ３から供給
される基本ディザ情報とに応じて、ディザ閾値を出力す
るものであり、情報設定手段５からの階調数に対応する
多値化処理情報も出力するものである。

【００１４】基本ディザ情報記憶メモリ３は、ディザ情
報書込読取手段４からの書込制御信号とアドレスとデー
タとにより、ディザマトリクス分の基本ディザ情報を記
憶するものであり、読取制御信号とアドレスとにより対
応するアドレスの基本ディザ情報が読出されるものであ
る。

【００１５】たとえば３×３のディザマトリクスの場
合、図２に示すように、０アドレスに「１９８」、１ア
ドレスに「２８」、２アドレスに「１１３」、３アドレ
スに「１７０」、４アドレスに「０」、５アドレスに
「８５」、６アドレスに「２２７」、７アドレスに「５
７」、８アドレスに「１４２」が記憶されている。

【００１６】ディザ情報書込読取手段４は、情報設定手
段５からの基本ディザ情報の基本ディザ情報記憶メモリ
３への記憶制御をしたり、基本ディザ情報記憶メモリ３
からの基本ディザ情報の読みだし制御をするものであ
り、ディザ情報書込読取手段４から基本ディザ情報記憶
メモリ３に、記憶するデータとしての基本ディザ情報の
１単位ごとのディザ閾値、アドレス、書込制御信号、読
取制御信号などが出力される。ディザ情報書込読取手段
４は、情報設定手段５からのディザサイズデータとスキ
ャナからのライン同期信号とに応じて、処理対象の入力
画像のアドレスを発生するアドレス発生手段４ａを有し
ている。

【００１７】情報設定手段５は、キーボード等により構
成され、ディザサイズ（３行３列）と、基本ディザ情報
としての各ディザ閾値と、基本マトリクスのディザ閾値
と他のマトリクスのディザ閾値との差分データ（差分
値）としての閾値発生情報が設定されるものであり、デ
ィザサイズと基本ディザ情報とはディザ情報書込読取手
段４に出力され、階調数に対応する多値化処理情報（１
５ビット）と差分データとしての閾値発生情報とは閾値
発生手段２に出力される。

【００１８】この多値化処理情報は、プリンタ等の出力
機器の階調数に対応して設定されるものであり、図３に
示すように、各階調数に対応して１５ビットのデータと
して出力されるようになっている。

【００１９】閾値処理手段１は、図４に示すように、１
５個の比較器１０ａ、…１０ｐからなる比較手段１０と
出力エンコーダ１１とから構成され、多値レベル数（階
調数）として最大１６値まで可能なものである。上記比
較器１０ａ、…１０ｐには、それぞれ上記閾値発生手段
２からの多値化処理情報の各ビット単位のデータがイネ
ーブル信号として供給される。上記比較器１０ａ、…１
０ｐには、それぞれ上記閾値発生手段２からのディザ閾
値Ｔｈ１〜Ｔｈ１５が供給され、また入力画像も供給さ
れている。

【００２０】これにより、階調数が２の場合、多値化処
理情報の１ビット目のみが１となっているため、比較器
１０ａのみがイネーブル状態とされ、その比較器１０ａ
のみがディザ閾値と入力画像の比較を行う。また、階調
数が４の場合、多値化処理情報の１から３ビット目が１
となっているため、比較器１０ａ、１０ｂ、１０ｃがイ
ネーブル状態とされ、それらの比較器１０ａ、１０ｂ、
１０ｃがそれぞれディザ閾値と入力画像の比較を行う。
この場合、比較器１０ａ、１０ｂ、１０ｃに供給される
ディザ閾値は、「１９８」、「２０７」、「２１７」と
なっている。

【００２１】上記イネーブル状態となっている比較器１
０ａ、…は、入力画像がディザ閾値よりも大きい場合、
「１」を出力し、入力画像がディザ閾値よりも小さい場
合、「０」を出力する。また、イネーブル状態となって
いない比較器からは、「０」が出力される。

【００２２】出力エンコーダ１１は、４本の出力線１１
ａ、〜１１ｄを有し、図４に示すように、各比較器１０
ａ、…から供給される比較結果に対応する出力画像を出
力するものであり、階調数が「２」の場合、出力線１１
ａから出力画像が出力され、階調数が「３、４」の場
合、出力線１１ａ、１１ｂから出力画像が出力され、階
調数が「５〜８」の場合、出力線１１ａ、１１ｂ、１１
ｃから出力画像が出力され、階調数が「９〜１６」の場
合、出力線１１ａ、〜１１ｄから出力画像が出力され
る。

【００２３】上記比較器１０ａ（１０ｂ、…）を実施す
る一つの例を図５、〜図７に示す。図において、Ａは入
力画像のビットを表し、Ｂはディザ閾値を表す。図５に
示すように、比較器１０ａが８ビットの入力画像と８ビ
ットのディザ閾値とを比較して、１ビットの比較結果を
出力している。比較器１０ａの入力側は、図６に示すよ
うに、アンド回路２１、インバータ回路２２、および排
他的論理輪回路２３によって構成されている。比較器１
０ａの出力側は、図７に示すように、アンド回路２５、
…、およびオア回路２６によって構成されている。

【００２４】上記出力エンコーダ１１を実施する一つの
例を図８、〜図１０に示す。図においては、ｉ０〜ｉ１
５は比較器１０ａ、…の各比較結果である。図８に示す
ように、出力エンコーダ１１が比較器１０ａ、…からの
各比較結果に対応した出力画像を出力している。この場
合の入力と出力の関係は図９に示すようになっており、
内部構成は図１０の（ａ）〜（ｄ）に示すような論理回
路により構成されている。

【００２５】次に、この発明で用いられる多値ディザ閾
値について説明する。たとえば、３×３のディザマトリ
クスを用いて、４階調の多値化処理を行う場合、たとえ
ば、図１１の（ａ）（ｂ）（ｃ）に示すように、３つの
ディザマトリクスのディザ閾値を用いる必要がある。各
ディザマトリクスのディザ閾値をプレーンＰ１、Ｐ２、
Ｐ３とすると、この実施例では、各プレーン間のディザ
閾値の差分値が一定となっている。プレーンＰ１とＰ２
間の差分値は、「＋９」となっており、プレーンＰ１と
Ｐ３間の差分値は、「＋１９」となっている。

【００２６】閾値発生手段２は、３つのプレーンＰ１、
Ｐ２、Ｐ３のうちのプレーンＰ１を基本マトリクスとし
て、プレーンＰ１の基本ディザ閾値と上記差分値とを用
いて他の２つのプレーンＰ２、Ｐ３に対応するディザ閾
値を導き出すものである。たとえば、図１２に示すよう
に、１５個のバッファ部としてのレジスタ３１ａ、…３
１ｐ、１５個の加算器３２ａ、…３２ｐ、およびレジス
タ３３によって構成されている。レジスタ３１ａ、…３
１ｐには、それぞれ基本ディザ情報記憶メモリ３から供
給される基本ディザ閾値が記憶されるものである。たと
えば、２階調の場合は、レジスタ３１ａにのみ差分値０
が記憶され、３、４階調の場合は、レジスタ３１ａ、…
３１ｃにそれぞれ差分値が記憶され、５〜８階調の場合
は、レジスタ３１ａ、…３１ｇにそれぞれ差分値が記憶
され、９〜１６階調の場合は、レジスタ３１ａ、…３１
ｐにそれぞれ差分値が記憶される。たとえば、階調数が
「４」で上記プレーンＰ１、Ｐ２、Ｐ３のディザ閾値を
用いる場合、レジスタ３１ａに差分値０が記憶され、レ
ジスタ３１ｂに差分値「＋９」が記憶され、レジスタ３
１ｃに差分値「＋１９」が記憶される。上記レジスタ３
１ａ、…３１ｐの出力は、それぞれ加算器３２ａ、…３
２ｐに供給される。

【００２７】加算器３２ａ、…３２ｐは、それぞれ対応
するレジスタ３１ａ、…３１ｐからの差分値と基本ディ
ザ情報記憶メモリ３からの基本ディザ情報としてのディ
ザ閾値とを加算するものであり、その加算結果がそれぞ
れディザ閾値Ｔｈ１〜Ｔｈ１５として出力される。

【００２８】レジスタ３３は、情報設定手段５から供給
される階調数に対応する多値化処理情報（１５ビット）
を記憶し、その記憶内容を上記閾値処理手段１内の各比
較器１０ａ、…１０ｐのイネーブル信号として出力する
ようになっている。上記ディザ情報書込読取手段４に設
けられているディザ閾値アドレスを発生するアドレス発
生手段４ａについて図１３を用いて説明する。

【００２９】アドレス発生手段４ａは、図１３に示すよ
うに、行数設定レジスタ５１、行カウンタ５２、比較器
５３、列数設定レジスタ５４、加算器５５、オフセット
行アドレスレジスタ５６、比較器５７、行のスタートア
ドレスレジスタ５８、アドレスカウンタ５９によって構
成されている。

【００３０】行数設定レジスタ５１には、ディザの行が
設定される。行カウンタ５２は、ライン同期信号が供給
するごとにカウントするカウンタであり、そのカウント
値は比較器５３に出力され、比較器５３からのクリア信
号によりクリアされるようになっている。すなわち、行
カウンタ５２は、行数設定レジスタ５１に設定されてい
るディザの行ごとにクリアされるものである。

【００３１】比較器５３は、行数設定レジスタ５１の設
定カウント数と行カウンタ５２のカウント数とを比較
し、一致した際、行カウンタ５２をクリアするととも
に、オフセット行アドレスレジスタ５６にリセット信号
を出力するものである。

【００３２】列数設定レジスタ５４には、ディザの列が
設定される。加算器５５は、列数設定レジスタ５４から
の設定列数とオフセット行アドレスレジスタ５６の行数
とを加算し、この加算結果をオフセット行アドレスレジ
スタ５６に出力するものである。

【００３３】オフセット行アドレスレジスタ５６は、比
較器５３からのリセット信号とライン同期信号とによ
り、加算器５５のアドレスをオフセットするものであ
る。比較器５７は、オフセット行アドレスレジスタ５６
のアドレスとアドレスカウンタ５９のアドレスとを比較
し、アドレスカウンタ５９のアドレスがオフセットアド
レスの１つ前になった際に、ライト信号をアドレスカウ
ンタ５９へ出力するものである。

【００３４】行のスタートアドレスレジスタ５８は、ラ
イン同期信号が供給されるごとに、オフセット行アドレ
スレジスタ５６からのアドレスが設定されるものであ
る。アドレスカウンタ５９は、比較器５７からのライト
信号に応じて行のスタートアドレスレジスタ５８からの
スタートアドレスをセットし、このアドレス値を画像ク
ロックが供給されるごとにカウントアップしてディザ閾
値アドレスとして出力するものである。

【００３５】次に、上記のような構成において、３×３
のディザマトリクスを用いて、４階調の多値化処理を行
う場合の動作を説明する。まず、情報設定手段５により
図２に示すような基本ディザ情報を設定し、ディザサイ
ズとして３×３を設定し、プレーンＰ１とＰ２間の差分
値として「＋９」を設定し、プレーンＰ１とＰ３間の差
分値として「＋１９」を設定する。

【００３６】これにより、情報設定手段５から閾値発生
手段２に階調数「４」に対応する多値化処理情報として
「１１１００００００００００００」が出力され、レジ
スタ３３に記憶される。これにより、その多値化処理情
報により閾値処理手段１内の比較器１０ａ、１０ｂ、１
０ｃがイネーブル状態となる。

【００３７】また、情報設定手段５により設定された差
分値は閾値発生手段２に出力される。これにより、レジ
スタ３１ａに差分値０が記憶され、レジスタ３１ｂに差
分値「＋９」が記憶され、レジスタ３１ｃに差分値「＋
１９」が記憶される。

【００３８】また、情報設定手段５により設定された基
本ディザ情報がディザ情報書込読取手段４により基本デ
ィザ情報記憶メモリ３に記憶される。たとえば、０アド
レスに「１９８」、１アドレスに「２８」、２アドレス
に「１１３」、３アドレスに「１７０」、４アドレスに
「０」、５アドレスに「８５」、６アドレスに「２２
７」、７アドレスに「５７」、８アドレスに「１４２」
が記憶される。また、情報設定手段５により設定された
ディザサイズにより、アドレス発生手段４ａ内の行数設
定レジスタ５１に行数「３」をセットし、列数設定レジ
スタ５４に列数「３」をセットする。

【００３９】これにより、アドレス発生手段４ａは、ま
ず、１ライン目の同期信号に応じて、０、１、２アドレ
スを繰返し出力し、２ライン目の同期信号に応じて、
３、４、５アドレスを繰返し出力し、３ライン目の同期
信号に応じて、６、７、８アドレスを繰返し出力し、以
後ラインが切換るごとに同様のアドレスが発生される。
これにより、基本ディザ情報記憶メモリ３から、１ライ
ン目は、基本ディザ情報としてのディザ閾値として、０
アドレスの「１９８」、１アドレスの「２８」、２アド
レスの「１１３」を繰返し出力し、２ライン目は基本デ
ィザ情報としてのディザ閾値として、３アドレスの「１
７０」、４アドレスの「０」、５アドレスの「８５」を
繰返し出力し、３ライン目は基本ディザ情報としてのデ
ィザ閾値として、６アドレスの「２２７」、７アドレス
の「５７」、８アドレスの「１４２」を繰返し出力し、
以後ラインが切換るごとに同様に出力される。

【００４０】このような設定状態において、スキャナか
ら画像の１ライン目の１画素目の入力画像が供給される
場合、アドレス発生手段４ａから０アドレスと読取制御
信号が基本ディザ情報記憶メモリ３に出力される。する
と、基本ディザ情報記憶メモリ３の０アドレスの「１９
８」がディザ閾値として読取られ、閾値発生手段２内の
加算器３２ａ、〜３２ｐに出力される。この際、レジス
タ３１ａに差分値０が記憶され、レジスタ３１ｂに差分
値「＋９」が記憶され、レジスタ３１ｃに差分値「＋１
９」が記憶されているため、基本ディザ情報記憶メモリ
３からのディザ閾値がそのまま加算器３２ａからディザ
閾値Ｔｈ１として出力され、そのディザ閾値に＋９され
た値「２０７」が加算器３２ｂからディザ閾値Ｔｈ２と
して出力され、基本ディザ情報記憶メモリ３からのディ
ザ閾値に＋１９された値「２１７」が加算器３２ｃから
ディザ閾値Ｔｈ３として出力される。これらの加算器３
２ａ、３２ｂ、３２ｃからの各ディザ閾値Ｔｈ１、Ｔｈ
２、Ｔｈ３がそれぞれ比較器１０ａ、１０ｂ、１０ｃに
供給される。

【００４１】この結果、スキャナからの１ライン目の１
画素目の入力画像が比較器１０ａ、１０ｂ、１０ｃによ
りディザ閾値１９８、２０７、２１７と比較され、これ
らの比較器１０ａ、１０ｂ、１０ｃからの比較結果に対
応した２ビットの出力画像が出力エンコーダ１１の出力
線１１ａ、１１ｂから出力装置としてのプリンタに出力
される。

【００４２】ついで、スキャナから画像の１ライン目の
２画素目の入力画像が供給される場合、アドレス発生手
段４ａから１アドレスと読取制御信号が基本ディザ情報
記憶メモリ３に出力される。すると、基本ディザ情報記
憶メモリ３の０アドレスの「２８」がディザ閾値として
読取られ、閾値発生手段２内の加算器３２ａ、〜３２ｐ
に出力される。この際、レジスタ３１ａに差分値０が記
憶され、レジスタ３１ｂに差分値「＋９」が記憶され、
レジスタ３１ｃに差分値「＋１９」が記憶されているた
め、基本ディザ情報記憶メモリ３からのディザ閾値がそ
のまま加算器３２ａからディザ閾値Ｔｈ１として出力さ
れ、そのディザ閾値に＋９された値「３７」が加算器３
２ｂからディザ閾値Ｔｈ２として出力され、基本ディザ
情報記憶メモリ３からのディザ閾値に＋１９された値
「４７」が加算器３２ｃからディザ閾値Ｔｈ３として出
力される。これらの加算器３２ａ、３２ｂ、３２ｃから
の各ディザ閾値Ｔｈ１、Ｔｈ２、Ｔｈ３がそれぞれ比較
器１０ａ、１０ｂ、１０ｃに供給される。

【００４３】この結果、スキャナからの１ライン目の２
画素目の入力画像が比較器１０ａ、１０ｂ、１０ｃによ
りディザ閾値２８、３７、４７と比較され、これらの比
較器１０ａ、１０ｂ、１０ｃからの比較結果に対応した
２ビットの出力画像が出力エンコーダ１１の出力線１１
ａ、１１ｂから出力装置としてのプリンタに出力され
る。

【００４４】スキャナからの１ライン目の３画素目の入
力画像に対して、上記同様に処理され、ディザ閾値１１
３、１２２、１３２と比較され、その比較結果が出力さ
れる。

【００４５】以後、スキャナからの１ライン目に対して
は、上記の基本ディザ情報記憶メモリ３からのディザ閾
値１９８、２８、１１３に対する３種類のディザ閾値
「１９８、２０７、２１７」「２８、３７、４７」「１
１３、１２２、１３２」が順次繰返し用いられる。

【００４６】そして、２ライン目は、基本ディザ情報記
憶メモリ３からのディザ閾値１７０、０、８５に対する
３種類のディザ閾値「１７０、１７９、１８９」「０、
９、１９」「８５、９４、１０４」が順次繰返し用いら
れ、３ライン目は、基本ディザ情報記憶メモリ３からの
ディザ閾値２２７、５７、１４２に対する３種類のディ
ザ閾値「２２７、２３６、２４６」「５７、６６、７
６」「１４２、１５１、１６１」が順次繰返し用いられ
る。以後、ラインが切換わるごとに、上記各ラインごと
を切換えたディザ閾値が用いられる。なお、上記ディザ
閾値を用いた場合のプリントされた階調レベルの例を図
１４に示す。

【００４７】なお、他の実施例として、別のディザ閾値
を用いるようにしても良い。たとえば、図１５の（ａ）
に示すディザ閾値を基本マトリクスとし、プレーンＰ１
とＰ２間との差分値を「＋８５」、プレーンＰ１とＰ３
間との差分値を「＋１７０」と設定する。プレーンＰ２
の対するディザ閾値は、図１５の（ｂ）に示すようにな
り、プレーンＰ３の対するディザ閾値は、図１５の
（ｃ）に示すようになる。この場合、上記ディザ閾値を
用いてプリントされた階調レベルの例を図１６に示す。

【００４８】また、図１７の（ａ）（ｂ）（ｃ）に示す
ように、プレーン間の対応する位置にランダムに閾値が
配置され、図１８に示すように、基本ディザ情報をビッ
トごとに分割して記憶しておき、それを図１９に示す構
成を用いて閾値を発生することができる。この場合、ｎ
番目の閾値と（ｎ＋１）番目の閾値の差はすべてｎに対
して一定であり、その差を係数レジスタ６１に記憶して
おき、各差分値レジスタ６２ａ、…には対応するプレー
ンの一番小さい閾値を記憶しておく。

【００４９】たとえば、閾値間の差を係数レジスタ６１
に記憶し、プレーンＰ１の一番小さい閾値を差分値レジ
スタ６２ａに記憶し、プレーンＰ２の一番小さい閾値を
差分値レジスタ６２ｂに記憶し、プレーンＰ３の一番小
さい閾値を差分値レジスタ６２ｃに記憶する。また、図
１７の（ａ）（ｂ）（ｃ）に示すように、各プレーンの
それぞれの閾値に番号（０〜８）をつけたものを基本デ
ィザ情報として基本ディザ情報記憶メモリに記憶して置
く。図１９に示すように、基本ディザ情報に係数レジス
タ６２ａ、…の内容を乗算器６３、…で乗算し、これら
の乗算結果にそれぞれ差分値レジスタ６２ａ、…の内容
をそれぞれ加算器６４、…で加えることにより閾値が発
生されるようになっている。

【００５０】この他にも様々な構成が考えられるが、デ
ィザマトリクスサイズ、あるいは出力機器階調数が大き
い場合、図１７〜図１９に示すディザ発生法は複雑にな
り、規模も大きくなる。しかし、出力機器階調数やディ
ザマトリクスサイズが小さい場合は、有利な方法であ
る。また、図１１、図１２に示すディザ発生法は、ディ
ザマトリクスサイズや出力機器階調数が大きな場合に有
利なものとなっている。

【００５１】さらに、基本ディザ情報記憶メモリとフィ
ードバック型階調処理法である多値誤差拡散処理法等で
使用する誤差バッファを共用することによって、上記多
値ディザと誤差拡散等の複数の多値化処理を同一の回路
構成によって実施することができる。

【００５２】上記したように、組織ディザ方式を用いる
多値化処理において、１つの基本のディザマトリクス値
とディザマトリクス間のオフセット情報を格納し、基本
のディザマトリクス値とオフセット情報からすべて多値
閾値を算出し、入力画像と上記算出した閾値とを比較す
ることにより多値化を行うようにしたものである。

【００５３】これにより、組織ディザ方式を用いる多値
化処理において、基本のディザマトリクス情報とオフセ
ット情報から多値化に必要なすべてのディザ閾値を発生
させることができ、従来の方法に比較し、閾値発生法の
簡略化、高速化が可能である。また、基本のディザマト
リクス情報とオフセット情報を任意に設定することがで
き、ディザマトリクスサイズ、形状等を変えることがで
き、柔軟な組織ディザによる多値化処理ができる。

【００５４】

【発明の効果】以上詳述したようにこの発明によれば、
組織ディザ方式を用いる多値化処理において、基本のデ
ィザマトリクス情報から多値化に必要なすべてのディザ
閾値を発生させることにより、多値化処理の高速化が図
れ、構造の簡略化が図れる画像処理装置を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例における画像処理装置の全
体の概略構成を示すブロック図。

【図２】基本ディザマトリクスの基本ディザ情報の記憶
例を説明するための図。

【図３】階調数と多値化処理情報との関係を示す図。

【図４】閾値処理手段の構成を示す図。

【図５】比較器の構成を示す図。

【図６】比較器の構成を示す図。

【図７】比較器の構成を示す図。

【図８】出力エンコーダの構成を示す図。

【図９】出力エンコーダの入出力の関係を示す図。

【図１０】出力エンコーダの構成を示す図。

【図１１】多値ディザ閾値を説明するための図。

【図１２】閾値発生手段の構成を示す図。

【図１３】アドレス発生手段の構成を示す図。

【図１４】多値ディザ閾値を用いた場合のプリントされ
た階調レベルの例を示す図。

【図１５】多値ディザ閾値の他の例を示す図。

【図１６】図１５の多値ディザ閾値を用いた場合のプリ
ントされた階調レベルの例を示す図。

【図１７】多値ディザ閾値の他の例を示す図。

【図１８】基本ディザ情報の記憶例を示す図。

【図１９】多値ディザ閾値を発生手段の構成を示す図。

【図２０】従来の組織ディザによる２値化の原理図。

【符号の説明】

１…閾値処理手段、２…閾値発生手段、３…基本ディザ
情報記憶メモリ手段、４…ディザ情報書込読取手段、４
ａ…アドレス発生手段、５…情報設定手段。

Claims

【特許請求の範囲】

【請求項１】組織ディザによる多値化処理を行う画像
処理装置おいて、１つの基本ディザマトリクス値とディザマトリクス間の
オフセット情報を設定する設定手段と、この設定手段により設定される１つの基本ディザマトリ
クス値とディザマトリクス間のオフセット情報を記憶す
る記憶手段と、基本ディザマトリクス値とオフセット情報からすべての
多値ディザ閾値を算出する閾値算出手段と、入力画像と上記閾値算出手段によって算出される閾値と
比較することによって多値化を行う多値化手段と、を具備したことを特徴とする画像処理装置。
【請求項２】上記設定手段により設定される組織ディ
ザの内容が、ディザサイズ、形状、閾値であることを特
徴とする請求項１に記載の画像処理装置。